DE1913718A1 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements

Info

Publication number
DE1913718A1
DE1913718A1 DE19691913718 DE1913718A DE1913718A1 DE 1913718 A1 DE1913718 A1 DE 1913718A1 DE 19691913718 DE19691913718 DE 19691913718 DE 1913718 A DE1913718 A DE 1913718A DE 1913718 A1 DE1913718 A1 DE 1913718A1
Authority
DE
Germany
Prior art keywords
insulating layer
metal
treatment
hydrogen chloride
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691913718
Other languages
English (en)
Other versions
DE1913718C2 (de
Inventor
Alfred Mayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1913718A1 publication Critical patent/DE1913718A1/de
Application granted granted Critical
Publication of DE1913718C2 publication Critical patent/DE1913718C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

6739-69/tö/s
RCA 60 164
Convention Date:
March 20, 1968
Radio Corporation of America, New York, N. Y. , V.St.A.
Verfahren zur Herstellung eines Halbleiterbauelements
Die Erfindimg betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, bei dem das Bauelement so behandelt wird, daß eine oder mehrere seiner Betriebseigenschaften verbessert werden.
Bei der Herstellung von Halbleiterbauelementen ist es üblich, eine Isolierschicht aus z.B. Siliciumdioxyd als Schutzschicht für die Halbleiteroberfläche zu verwenden. Bei der Herstellung von MOS-Feldeffektbauelementen (MOS = Metall-Oxyd-Halbleiter) verwendet man eine dünne Siliciumdioxydschicht als Dielektrikum, um eine kapazitive Kopplung zwischen einem bestimmten Teil der Halbleiteroberfläche und einer darüberliegenden metallischen Steuerelektrode (Gitter) herzustellen.
In derartigen Anwendungsfällen ist es wichtig, daß die Isolierschicht freigehalten wird von Verunreinigungen, die Instabilitäten im Verhalten des betreffenden Bauelements hervorrufen.
Insbesondere haben Alkalimetalle wie Natrium, Kalium und Kalzium, die in die Siliciumdioxydschicht Eingang finden, zur Folge, daß sich eine Restladung oder -polarisation entwickelt, die eine erhebliche Instabilität in den Betriebseigenschaften von MOS-Bauelementen hervorrufen kann. Bei Anwesenheit in einer Siliciumdioxydschicht auf einem Bipolarhalbleiterbauelement
9 0 9 8 Λ 1/1065
führen diese Alkalimetalle zur Bildung von dünnen Oberflächeninversio'hsschichten, durch welche die Leckeigenschaften des Bauelements erhöht und andere Betriebsparameter nachteilig beeinflußt werden.
Schwermetallverunreinigungen wie Gold, Kupfer und Eisen wirken als Fangoder Rekombinationsstellen, welche die Lebensdauer der Minoritatsträger im Halbleitermaterial ernsthaft beeinträchtigen, was eine Verstärkungsverringerung und einen erhöhten Durchlaßstromverlust im betroffenen Bauelement zur Folge hat.
Bekannte Methoden zur Überwindung dieser Verunreinigungsprobleme zielen darauf ab, entweder von vornherein zu verhindern, daß die Verunreinigungen in das Halbleiterbauelement gelangen, oder die Verunreinigungen möglichst bald nach beendeter Herstellung des Bauelements zu entfernen.
Verfahren der erstgenannten Art erfordern eine sorgfältige Säuberung sämtlicher verwendeten Materialien und Geräte sowie die Durchführung der Herstellungs- und Montagevorgänge in einer staubfreien Laminarströmungsatmosphäre. Diese Verfahren sind zwar wirksam, jedoch wegen der erforderlichen ständigen Aufmerksamkeit, Verunreinigungsmessungen und Personalbelehrung auf wendig und kostspielig.
Bei anderen bekannten Verfahren zum Entfernen der Verunreinigungen wird mit 'Wärmebehandlung in Gegenwart von nickel oder Nickellegierungen, gearbeitet. Man glaubt, daß bei diesen Verfahren die Lebensdauer der Minoritätsträger dadurch verbessert wird, daß die Anzahl von RekombinationsZentren im Halbleitermaterial verringert wird.
Die Erfindung ist auf ein Herstellungsverfahren anwendbar, bei dem auf mindestens einem Teil eines Betriebshalbleitergebiets eines aktiven Halbleiterbauelements eine Schicht aus Isoliermaterial gebildet wird. Erfindungsgemäß ist vorgesehen, daß die Isolierschicht einer halogenwasserstoffhaltigen Atmosphäre ausgesetzt wird. Das Halbleiterbauelement wird in Gegenwart des Halogenids auf eine Temperatur erhitzt, die ausreicht, um das schädliche Metall im Bauelement in das Metallhalogenid überzuführen. Die Temperatur reicht aus, um das Halogenid an der freiliegenden Oberfläche der Isolierschicht zu verflüchtigen oder abzudampfen, so daß ein Gradient für das Ausdiffundieren des schädlichen Metalls aus dem Halbleiterbauelement gegen die freiliegende Isolierschichtoberfläche entsteht.
909841/1065
Die Zeichnung zeigt eine Vorrichtung, die sich für die Durchführung einer bevorzugter Ausführungsform des erfindungsgemäßen Verfahrens eignet.
Die Vorrichtung weist ein" allgemein zylindrisches Widerstandsofenrohr 1 mit einer Einlaßleitung 2 und einer Auslaßleitung 3 auf. Eine abnehmbare Stirnkappe 4 gestattet das Einsetzen und Herausnehmen der Scheibchentiegelanordnung'5.
Das Ofenrohr 1 ist mittels einer Widerstandsspule 6 beheizbar, deren Windungen mit Heizstrom aus einer elektrischen Spannungsquelle (nicht gezeigt) erhitzt werden. Die Tiegelanordnung 5 hat eine Quarzoberflächenschicht 7, auf der eine Anzahl von Halbleiterscheibchen 8 aus z.B. Silicium angeordnet sind.
Die Gasströmung in die Einlaßleitung 2 wird mittels einer Stickstoffträgergasquelle 9 und eines Regelventils 10 reguliert. Das Trägergas aus der Quelle 9 strömt (lurch das Regelventil 10 und sprudelt durch eine FlüssigkeitslSsung 11 in einem geeigneten Gefäß 12.
Für die Flüssigkeit 11 verwendet man vorzugsweiser eine azeotropische oder konstantsiedende wässrige Chlorwasserstoff lösung, die man auf einer Temperatur in der Größenordnung von 110° C. hält. Für diese Substanz beträgt die azeotropische Konzentration ungefähr 2'Q, 24 Gewichtsprozent Chlorwasserstoff. Das resultierende Chlorwasserstoff /Wasserdampf /Stickstoffgemisch gelangt durch die Einlaßleitung 2 in das Ofenrohr 1- Die Durchflußmenge oder Durchströmungsgeschwindigkeit dieses Gejnisehs wird durch Einstelltmg des Ventils 10 reguliert.
Um die Bedienungsperson gegen etwaiges aus der Auslaßleitung 3 austretendes Chlorwasserstoffgas zu schützen, ist die Auslaßleitung mit einer wäßrigen Kalkaufschlämmung 13 in einem geeigneten Gefäß 14 verbunden. Durch den Kalk wird etwaiges Chlorwasserstoff aus dem Gasstrom ausgeschieden.
Gleichzeitig mit der Chlorwasserstoffbehandlung soll auf jedem der HaIKL eiterscheibchen 3 eine SiliciuTnciiQxydschicht 15 gebildet werden. Zu diesem Zweck wird das Ofenrohr 1 auf eine Oxydationstemperatur im Bereich von 800 bis 1300 C. erhitzet. DjLe jeweils anzuwendende Temperatur wird hattp-tsächlich durch die gewünschte Gesamtdicke der Siliciumdioxydschieht ,bestimmt* Die Oxydationsbehandlung der Scheibchen 8 wir<ä damit begonnen, daß das Ventil 10 geöffnet wird, so daß das Chlorwasserstoff und Wasserdampf..
9098 4t/IQES
BAD ORIGINAL
enthaltende Gasgemisch durch die Einlaßleitung 2 eintritt und über die freiliegende Oberfläche der einzelnen Scheibchen 8 strömt.
Der Wasserdampf im Gasstrom reagiert sehr rasch mit der Siliciumoberflache der Scheibchen 8 unter thermischer Bildung der Siliciumdioxydschicht auf denselben. Anfänglich kann dabei ein geringfügiges Anätzen der Siliciumoberfiäche durch das Chlorwasserstoffgas erfolgen; jedoch hört dieser Ätzvorgang auf, sobald eine dünne, das darunterliegende Siliciummaterial schützen de Anfangsschicht aus Siliciumdioxyd gebildet ist.
Gewünschtenfalls kann die Möglichkeit des Anätzens dadurch gänzlich ausgeschlossen werden, daß man durch Einleiten von Sauerstoff oder Wasserdampf in die Einlaßleitung 2 über einen von der Flüssigkeit 11 unabhängigen Leitungsweg zunächst eine dünne Siliciumdioxydschicht bildet. Anschließend kann dann das Stickstoffträgergas 9 durch die Flüssigkeit 11 gesprudelt werden, um das gewünschte Chlorwasserstoff/Wasserdampfgemisch zu einem Zeitpunkt einzuleiten, da die Scheibchen 8 bereits durch eine dünne Siliciumdioxyd-Anfangsschicht geschützt sind.
Das Oxydationsνerfahren kann in der in der Zeichnung veranschaulichten Weise solange durchgeführt werden, bis die Siliciumdioxydschicht 15 in der gewünschten Dicke aufgewachsen ist. Die Behandlung kann danach fortgesetzt werden, indem man anschließend das Chlorwasserstoff/Wasserdampfgemisch über die Siliciumdioxydschicht strömen läßt. Da die Wachs turnsgeschwindigkeit der Oxydschicht 15 mit zunehmender Dicke des Oxyds abnimmt, wirkt sich diese zusätzliche Behandlung nur noch wenig auf die Dicke der Qxydschicht aus.
Es wurde gefunden, daß durch Behandeln einer Siliciumdioxydschicht mit Chlorwasserstoff in der beschriebenen Weise während und/oder nach dem Aufwachsen der Schicht die Stabilität und die Minoritätsträgerlebensdauer des Bauelements erheblich verbessert werden.
Bei einem praktisch durchgeführten Beispiel wurde ein Siliciumscheibchen in zwei Teile geteilt, die beide in einer TO /lügen Natriumhydroxydlösung leicht angeätzt und in heißem destillierten Wasser gespült wurden. Der eine Teil wurde auf normale Weise mit Wasserdampf behandelt, um eine thermische Siliciumdioxydschicht in einer Dicke von ungefähr 0,12 Mikron bei einer Temperatur in der Größenordnung von 1000° C. aufzuwachsen. Der andere Teil wurde der oben beschriebenen Wasserdampf/Chlorwasserstoffatmo-
90984 1/106 5
Sphäre ausgesetzt, um eine Siliciumdioxydschicht der gleichen Dicke bei der gleichen Temperatur aufzuwachsen. Die beiden Scheibchenteile wurden in üblicher Weise in einer Wasserstoffatmosphäre bei erhöhten Temperaturen geglüht. Anschließend wurde auf die beiden Siliciumdioxydschichten eine Aluminiumschicht aufgedampft und wurden vor und nach dem Beaufschlagen jedes Probestücks mit einer Spannung von 10 Volt (zwischen der Aluminiumschicht und der Halbleiterschicht) bei 300° G. für eine Dauer von ungefähr einer Minute Kapazitats-Spannungsmessungen vorgenommen.
Dann ließ man die beiden Prüflinge sich abkühlen, und es wurde die Verschiebung der Kapazitäts-Spannungscharakteristik gemessen. Der in normaler Weise oxydierte Prüfling wies dabei eine Verschiebung von mehr als -22,5 Volt auf, während der verfahrensgemäß mit Chlorwasserstoff behandelte Prüfling eine Verschiebung von weniger als —0,2 Volt zeigte.
Andere Prüflinge, die einerseits einer normalen Oxydation und andererseits der verfahrensgemäßen Oxydation in Gegenwart von Chlorwasserstoff unterzogen worden waren, ergaben bei den mit Chlorwasserstoff behandelten Prüflingen eine Verbesserung der Minoritatsträgerlebensdauer (gemessen mittels der Speicherzeitmethode) um einen Paktor von 3 bis 7·
Es wird angenommen, daß die erhebliche Verbesserung, die sich aufgrund der Chlorwasserstoffbehandlung gemäß der bevorzugten Ausführungsform der Erfindung ergibt, einerReaktion des Chlorwasserstoffs mit schädlichen Metallen wie Natrium, Kalium, Kalzium (die eine Restladung oder Polarisation verursachen) sowie Gold, Kupfer und Eisen (welche die Minoritatsträgerlebensdauer verkürzen) zuzuschreiben ist. Das Chlorwasserstoff reagiert mit diesen sowie möglicherweise anderen Metallen an der freiliegenden Oberfläche der Siliciumdioxydschicht unter Umwandlung dieser Metalle in die entsprechenden Metallchloride.
Die entstandenen Metallchloride, die bei der Behandlungstemperatur.verhältnismäßig flüchtig sind, verlassen die SiIiciumdioxydoberflache. Dadurch entsteht ein Gradient für das Ausdiffundieren der metallischen Verunreinigungen aus dem Halbleiterscheibchen durch die Siliciumdioxydschicht und aus der freiliegenden Oberfläche dieser Schicht in die umgebende Atmosphäre.
Diese "Ausdiffusionsreaktion", d.h. die^tJmwaridluhg aer"*metällischen Verunreinigungen- in die entsprechenden MetaRc&Eöride^und deren'Ab damp fen
9 0 9841/1065 ^? ''
BAD ORIGINAL !
-G-
an der freiliegenden Oberfläche der Siliciumdioxydschicht, kann bei Temperaturen im Bereich von 600 bis 1200 C. durchgeführt werden.
Da die anderen Halogenide der metallischen Verunreinigungen ebenfalls flüchtig sind, kann man an Stelle von Chlorwasserstoff auch andere Halogenwasserstoffe verwenden. Bei Verwendung von Silicium als Isoliermaterial kann man den Chlorwasserstoff durch Bromwasserstoff oder Jodwasserstoff ersetzen. Fluorwasserstoff kann in diesem Falle nicht verwendet werden, da es das Siliciumdioxyd ätzt.
Außer der Verwendung von Siliciumdioxyd als Isoliermaterial oder Dielektrikum auf der Halbleiterscheibchenoberfläche kann man erfindungsgemäß auch die folgenden Stoffe einzeln oder in Kombination behandeln: Si IT , Al2O3, SiO1 Ta2O5, Nb2O5, HfO2, ZrO2.
Durch das vorliegende Verfahren wird durch Entfernen von Verunreinigungs Zentren aus der Isolierschicht auch der Strahlungswiderstand des Bauelements verbessert.
Außer Silicium kann man auch andere Halbleitermaterialien wie Germanium, Galliumarsenid, Galliumphosphid und andere III-V- oder II—VI— Halblei terνerbindungen durch eine Isolierschicht schützen und verfahrensgemäß mit einem Halogenwasserstoff zur Verbesserung der Betriebseigenschaften des fertigen Bauelements behandeln.
Statt die Siliciumdioxyd- oder anderweitige Isolierschicht thermisch aufzuwachsen, kann man sie auch pyrolytisch aus der Dampfphase aufbringen.. In solchen Fällen ist es gewöhnlich erwünscht, den pyrolytisch aufgedampften Stoff durch eine Färmebehandlung zu verdichten. Bei Anwendung eines derartigen pyrolytischen Aufbringverfahrens führt man vorzugsweise die verfahrensgemäße Halogenwasserstoff-Wärmebehandlung nach dem Aufbringen der Isolierschicht, jedoch vor dem Verdichten derselben durch, weil die verdichtete Schicht weniger durchlässig für das Ausdiffundieren der zu entfernenden metallischen Verunreinigungen ist, so daß sich ein besseres Resultat ergibt, wenn die Verunreinigungen mittels Diffusion durch die verhältnismäßig unverdichtete Isolierschicht entfernt werden.
Beispielsweise kann man Siliciumnitrid pyrolytisch auf ein Silicium-
ienreaktion von SiIe
9098k 1 /1065
substrat durch Dampfphasenreaktion von Silan (SiH ) und Ammoniak (iJH ) bei
BAD ORIGINAL
einer Temperatur in der Größenordnung von 500 bis 700 C. aufbringen. Die
νerfahrensgemäße Jhlorwasserstoff-Wärmebehandlung kann dann (in diesem Fall vorzugsweise in einer wasserdampffreien Atmosphäre) bei einer Temperatur von 600 bis 800 C. erfolgen. Nach beendeter Chlorwasserstoffbehandlung oder während der Chlorwasserstoffbehandlung kann die Siliciumnitridschicht durch
Wärmebehandlung bei einer Temperatur in der Größenordnung von 9 00 C. verdichtet werden.
Wenn gemä3 der bevorzugten Ausführungsform der Erfindung ein Siliciumscheibchen zur gleichzeitigen Oxydierung und Entfernung schädlicher Metallbestandteile aus dem Halbleiterscheibchen mit einem Gemisch aus Wasserdampf und Chlorwasserstoff behandelt wird, wird das Verhältnis der Wasserdampfdurchflußmenge zur Chlorwasserstoffdurchflußmenge durch die Zusammensetzung der konstantsiedenden oder azeotropischen wässrigen Chlorwasserstofflösung
bestimmt.
9098A1/T085

Claims (6)

  1. Pa te-n tan-Sprüche
    1Λ Verfahren zur Herstellung eines Halbleiterbauelements, bei dem ein Substrat mit einer Anzahl von mindestens ein aktives Halbleiterelement bildenden Betriebshalbleitergebieten, von denen mindestens eines an eine gegebene Oberfläche des Substrats anstößt, hergestellt und auf dieser Oberfläche über mindestens einem Teil dieses wenigstens einen Gebietes eine Schicht aus Isoliermaterial gebildet wird, wobei das Bauelement mindestens einen schädlichen Metallbestandteil enthält, dadurch gekennzeichnet, daß man die Isolierschicht einer einen Halogenwasserstoff enthaltenden Atmosphäre aussetzt und das Substrat auf eine Temperatur» die ausreicht, das Metall in das Metal!halogenid überzuführen und letzteres an der freiliegenden Oberfläche der Isolierschicht abzudampfen, erhitzt, derart, daß ein Gradient für das Ausdiffundieren des Metalls aus dem Bauelement gegen die freiligende Oberfläche entsteht.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht aus Siliciumdioxyd besteht und die Atmosphä re Chlorwasserstoff, Bromwasserstoff oder Jodwasserstoff enthält,,
  3. 3. Verfahren nach Anspruch 1, dadurch g e k e η η ζ ei c hn e t , daß auf eine Temperatur im Bereich von 600 bis 1200° C. erhitzt wird.
  4. 4. Verfahren nach Anspruch T1 dadurch g e k ennzeichnet, daß die Behandlung mindestens zum Teil während mindestens eines Teils des Verfahrensschrittes der Bildung der Isolierschicht-erfolgt»
  5. 5. Verfahren nach Anspruch 2, dad u r c h g e k en η Z e i ch — net, daß die Isolierschicht durch thermische Oxydation des Halbleitermaterials gebildet wird.
  6. 6. Verfahren nach Anspruch 1, dadurch g ek e η η ζ e i c h net, daß die Isolierschicht vor der Behandlung pyrolytisch aus der Dampfphase aufgebracht und nach Einleitung der Behandlung durch Itfärmebehandlung bei einer bestimmten Temperatur verdichtet wird.
    9O9841/TO6 5
    7· Verfahren nach Anspruch 2, dadurch gekennzeich net, daß die Qxydationsbehandlung mindestens zum Teil dadurch erfolgt, daß eine Wasserdampf und Chlorwasserstoff enthaltende Atmosphäre über die gegebene Oberfläche geleitet wird.
    90984t/TO 65
    ι ^ Λ° · * Leerseite
DE1913718A 1968-03-20 1969-03-18 Verfahren zur Herstellung eines Halbleiterbauelements Expired DE1913718C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US71457768A 1968-03-20 1968-03-20

Publications (2)

Publication Number Publication Date
DE1913718A1 true DE1913718A1 (de) 1969-10-09
DE1913718C2 DE1913718C2 (de) 1983-01-20

Family

ID=24870603

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1913718A Expired DE1913718C2 (de) 1968-03-20 1969-03-18 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (7)

Country Link
US (1) US3556879A (de)
DE (1) DE1913718C2 (de)
ES (1) ES364942A1 (de)
FR (1) FR2005220A1 (de)
GB (2) GB1267329A (de)
MY (2) MY7300405A (de)
NL (1) NL163369C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2088302A1 (de) * 1970-05-04 1972-01-07 Rca Corp

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007297A (en) * 1971-09-20 1977-02-08 Rca Corporation Method of treating semiconductor device to improve its electrical characteristics
US3887726A (en) * 1973-06-29 1975-06-03 Ibm Method of chemical vapor deposition to provide silicon dioxide films with reduced surface state charge on semiconductor substrates
US4007294A (en) * 1974-06-06 1977-02-08 Rca Corporation Method of treating a layer of silicon dioxide
US3923567A (en) * 1974-08-09 1975-12-02 Silicon Materials Inc Method of reclaiming a semiconductor wafer
US4159917A (en) * 1977-05-27 1979-07-03 Eastman Kodak Company Method for use in the manufacture of semiconductor devices
DE2829983A1 (de) * 1978-07-07 1980-01-24 Siemens Ag Verfahren zum gettern von halbleiterbauelementen und integrierten halbleiterschaltkreisen
US4231809A (en) * 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
US4716451A (en) * 1982-12-10 1987-12-29 Rca Corporation Semiconductor device with internal gettering region
US4536945A (en) * 1983-11-02 1985-08-27 National Semiconductor Corporation Process for producing CMOS structures with Schottky bipolar transistors
US5244843A (en) 1991-12-17 1993-09-14 Intel Corporation Process for forming a thin oxide layer
US5300187A (en) * 1992-09-03 1994-04-05 Motorola, Inc. Method of removing contaminants
EP0598438A1 (de) * 1992-11-17 1994-05-25 Koninklijke Philips Electronics N.V. Verfahren zur Diffundierung von einem Dotierstoff in einem Halbleiter
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
US5966623A (en) * 1995-10-25 1999-10-12 Eastman Kodak Company Metal impurity neutralization within semiconductors by fluorination
TWI456649B (zh) * 2011-10-27 2014-10-11 Atomic Energy Council 去除提純冶金級矽晶圓表面與內部金屬雜質之製備方法
US8685840B2 (en) * 2011-12-07 2014-04-01 Institute Of Nuclear Energy Research, Atomic Energy Council In-situ gettering method for removing metal impurities from the surface and interior of a upgraded metallurgical grade silicon wafer

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3003900A (en) * 1957-11-12 1961-10-10 Pacific Semiconductors Inc Method for diffusing active impurities into semiconductor materials
US3007820A (en) * 1958-07-28 1961-11-07 Motorola Inc Decontamination process
DE1186950B (de) * 1960-02-15 1965-02-11 Intermetall Verfahren zum Entfernen von unerwuenschten Metallen bzw. Stoerstellen aus einem Halbleiterkoerper
US3183128A (en) * 1962-06-11 1965-05-11 Fairchild Camera Instr Co Method of making field-effect transistors
US3193419A (en) * 1960-12-30 1965-07-06 Texas Instruments Inc Outdiffusion method
GB997299A (en) * 1962-05-11 1965-07-07 Ferranti Ltd Improvements relating to the coating of semiconductor bodies with silicon dioxide
US3298880A (en) * 1962-08-24 1967-01-17 Hitachi Ltd Method of producing semiconductor devices
US3342650A (en) * 1964-02-10 1967-09-19 Hitachi Ltd Method of making semiconductor devices by double masking

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3243323A (en) * 1962-06-11 1966-03-29 Motorola Inc Gas etching
US3258359A (en) * 1963-04-08 1966-06-28 Siliconix Inc Semiconductor etch and oxidation process

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3003900A (en) * 1957-11-12 1961-10-10 Pacific Semiconductors Inc Method for diffusing active impurities into semiconductor materials
US3007820A (en) * 1958-07-28 1961-11-07 Motorola Inc Decontamination process
DE1186950B (de) * 1960-02-15 1965-02-11 Intermetall Verfahren zum Entfernen von unerwuenschten Metallen bzw. Stoerstellen aus einem Halbleiterkoerper
US3193419A (en) * 1960-12-30 1965-07-06 Texas Instruments Inc Outdiffusion method
GB997299A (en) * 1962-05-11 1965-07-07 Ferranti Ltd Improvements relating to the coating of semiconductor bodies with silicon dioxide
US3183128A (en) * 1962-06-11 1965-05-11 Fairchild Camera Instr Co Method of making field-effect transistors
US3298880A (en) * 1962-08-24 1967-01-17 Hitachi Ltd Method of producing semiconductor devices
US3342650A (en) * 1964-02-10 1967-09-19 Hitachi Ltd Method of making semiconductor devices by double masking

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
US-Z.: "Journal of Applied Physics", Bd. 28, No. 4, 1957, Seiten 420 bs 423 *
US-Z.: "The Bell Systems Technical Journal", Bd. 39, No. 4, 1960, Seiten 933 bis 946 *
US-Z.: "The Proceedings of the IRE", Bd. 46, Nr. 6, 1958, Seiten 1068 bis 1076 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2088302A1 (de) * 1970-05-04 1972-01-07 Rca Corp

Also Published As

Publication number Publication date
US3556879A (en) 1971-01-19
FR2005220A1 (fr) 1969-12-12
NL6904221A (de) 1969-09-23
GB1267329A (en) 1972-03-15
GB1266002A (de) 1972-03-08
MY7500139A (en) 1975-12-31
FR2005220B1 (de) 1974-02-22
DE1913718C2 (de) 1983-01-20
NL163369C (nl) 1980-08-15
NL163369B (nl) 1980-03-17
ES364942A1 (es) 1971-02-16
MY7300405A (en) 1973-12-31

Similar Documents

Publication Publication Date Title
DE1913718A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2822901C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
DE1148024B (de) Diffusionsverfahren zum Dotieren eines Silizium-Halbleiterkoerpers fuer Halbleiterbauelemente
DE1489258C2 (de) Verfahren zum Herstellen des Stromkanals eines Feldeffekttransistors
DE1034776B (de) Diffusionsverfahren fuer leitungstypbestimmende Verunreinigungen in Halbleiteroberflaechen
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE1285465B (de) Verfahren zum epitaktischen Aufwachsen von Schichten aus Silicium oder Germanium
DE2052221C3 (de) Verfahren zum Erzeugen einer Siliciumoxidschicht auf einem Süiciumsubstrat und Vorrichtung zur Durchführung dieses Verfahrens
DE2025611A1 (de)
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2550371A1 (de) Verfahren zum thermischen oxydieren von silicium
DE2211709B2 (de) Verfahren zum Dotieren von Halbleitermaterial
DE2316520C3 (de) Verfahren zum Dotieren von Halbleiterplättchen durch Diffusion aus einer auf das Halbleitermaterial aufgebrachten Schicht
DE1044279B (de) Verfahren zur Herstellung von Kontakten an Halbleiterkoerpern fuer Halbleiteranordnungen
DE2315894B2 (de)
DE2700094A1 (de) Verfahren zum herstellen von hybridoxiden
DE1286872B (de) Verfahren zum Herstellen von homogenen Oxidschichten auf Halbleiterkristallen
DE2830035C2 (de) Verfahren, bei arsenhaltigen Oxidfilmen auf einer Halbleitervorrichtung die Verarmung an Arsen zu verhindern
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE1186950C2 (de) Verfahren zum entfernen von unerwuenschten metallen aus einem einen pn-uebergang aufweisenden silicium-halbleiterkoerper
DE1521337C3 (de) Verfahren zur Siliciumnitrid-Filmschichtbildung
DE2243285A1 (de) Verfahren zur herstellung einer isolierenden schicht
DE2014903A1 (de) Halbleitervorrichtung mit niedrigem Rauschpegel und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8125 Change of the main classification

Ipc: H01L 21/306

8126 Change of the secondary classification

Free format text: H01L 21/316 H01L 21/223 H01L 29/78

8181 Inventor (new situation)

Free format text: MAYER, ALFRED, PLAINFIELD, N.J., US

D2 Grant after examination
8364 No opposition during term of opposition