DE1614696A1 - Verfahren zum Herstellen duenner,vorzugsweise aus Halbleitermaterial bestehender Schichten fuer elektrische Bauelemente - Google Patents

Verfahren zum Herstellen duenner,vorzugsweise aus Halbleitermaterial bestehender Schichten fuer elektrische Bauelemente

Info

Publication number
DE1614696A1
DE1614696A1 DE19671614696 DE1614696A DE1614696A1 DE 1614696 A1 DE1614696 A1 DE 1614696A1 DE 19671614696 DE19671614696 DE 19671614696 DE 1614696 A DE1614696 A DE 1614696A DE 1614696 A1 DE1614696 A1 DE 1614696A1
Authority
DE
Germany
Prior art keywords
deposited
base
deposition
carrier disk
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671614696
Other languages
English (en)
Inventor
Dipl-Chem Dr Erhard Sirtl
Dipl-Phys Dr Manfred Zerbst
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19671614696 priority Critical patent/DE1614696A1/de
Priority to NL6815484A priority patent/NL6815484A/xx
Priority to FR1597834D priority patent/FR1597834A/fr
Priority to AT12520/68A priority patent/AT287791B/de
Priority to GB6102468A priority patent/GB1202790A/en
Priority to CH1912168A priority patent/CH497794A/de
Priority to SE17909/68A priority patent/SE340320B/xx
Priority to JP43095580A priority patent/JPS497627B1/ja
Publication of DE1614696A1 publication Critical patent/DE1614696A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)

Description

16U696
SIEMENS AKTIENGESELLSCHAFT . München 2,26. AUG. 1969
Witteisbacherplatz
PA 67/5180
Verfahren zum Herstellen dünner, vorzugsweise aus Halbleitermaterial "bestehender Schichten für elektrische Bauelemente
Me vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen dünner, vorzugsweise aus Halbleitermaterial bestehender Schichten mit Zonen unterschiedlicher Leitfähigkeit und/oder unterschiedlichem Leitungstyp für elektrische Bauelemente, insbesondere für integrierte Halbleiterschaltkreise mit auf einer Kristallscheibe untergebrachten, örtlich getrennten Bereichen mit unterschiedlichem Leitungstyp, bei dem mittels einer chemischen Transportreaktion das abzu-
009827/0487
scheidende Material auf einer insbesondere einkristallinen Trägerscheibe, die mit der erhitzten, wengistens an der der Trligcrsch'eibe zugewandten Seite aus dem abzuscheidenden Ilaterial bestehenden Unterlage im Wärmekontakt steht, epitaktisch"abgeschieden wird.
•Zur Herstellung integrierter Halbleiterschaltkreise mit -korn-' plementären MIS-Bauelementen, bei denen auf einer Kristallacheibe mehrere örtlich getrennte Bereiche der Oberflächenzone mit unterschiedlichem Leitungstyp und sehr geringer Schichtdicke für die Wirkungsweise der Schaltung erforderlich sind, ist man auf die Verfahrensschritte sowohl der Planartechnik als auch der Epitaxie angewiesen. Unter Anwendung der als "Sandwich-Epitaxie" bekannten Verfahrenstechnik gelingt es, mittels chemischer Transportreaktionen Halbleiteriiic-r'Jorial entsprechender Dotierung auf einen Trägerkörper zu übertragen, wobei-wegen des geringen Abstandes von Quelle zu Substrat — .annähernd auch die gleiche Dotierungsverteilung in der übertragenen Oberflächenschicht erreicht wird.
Zur Erzeugung, örtlich begrenzter Zonen in einer epitaktisch abgeschiedenen Oberflächenschicht war- es bislang üblich,""entweder die dotierte Zone durch Eindiffusion des Datierstoffes bis zur gewünschten Tiefe in den den entgegengesetzten Leitungstyp aufweisenden Grundkristall durch Verfahrensschritte der Planartechnik zu erzeugen oder aber in den Grundkristall mittels aus der Planartechnik bekannter Ätz- und Pototechniken ' die für den entgegengesetzten Leitungstyp vorgesehenen Zonen
BAD Oft&lNAL
00\9827/0A87 . - 3 -
in entsprechender Tiefe auszuätzen und diese Vertiefungen " dann im Grundkristall durch epitaktisch .abgeschiedenes Halbleitermaterial unter Zugabe eines den entgegengesetzten Leitungstyp erzeugenden Dotierstoffes wieder aufzufüllen.
Die zuerst genannte Methode hat den Nachteil,' daß der eindiffundierende Dotierstoff immer eine höhere Konzentration als die Grunddotierung des Ausgangskristalls aufweisen.muß. Geringe Diffusionskonzentration sowohl im n- und p-dotierten Bereich' sind nicht technologisch reproduzierbar herzustellen. Die für MlS-Komplementärschaltkreise erforderlichen Bereiche mit geringer bzw. gleicher Dotierung entgegengesetzten Typs innerhalb einer Kristallscheibe sind deshalb mittels der bekannten Diffusionstechnik nicht herstellbar. ■ '■
Bei der.an zweiter Stelle genannten Methode treten zwar diese Nachteile nicht auf, doch ist es hier sehr schwierig, bedingt durch das örtlich unterschiedliche epitaktische Aufwachsen, plane Oberflächen zu erhalten. Dem AufwachsprOzeß muß also ein mechanischer Einebnungsprozeß angeschlossen werden, wodurch die Oberflächenqualität der epitaktisch abgeschiedenen Schicht durch auftretende Kratzer und Mikrorisse wieder erheblich verschlechtert'wird, -■■"'," ' ■
Zur Vermeidung der genannten Nachteile-wird döshalb zur Erzeugung örtlich-begrenzter Dotierungszonen in einer epitaktisch abgeschiedenen Oberflächenschicht erfindungsgemäß vorgeschlagen,-daß zunächst-die für den-Materialtransport vorge^·--v-·1
'badosiginäl
00P327/CU87 - VaV--
schen-o Unterlage dadurch hergestellt wird, daß das für die Abscheidung vorgesehene den entgegengesetzten Leitungstyp wie das Grundmaterial aufweisende Material mittels eines selektiven epitaktischen Aufwachsprozesses aus der Gasphase auf der dem Träger zugewandten Seite der Unterlage in vorher durch örtlich begrenztes Ätzen entstandene Vertiefungen der aus dem Grundmaterial bestehende Oberflächenschicht abgeschieden wird, daß dann die so hergestellte Unterlage mit der für die Abscheidung vorgesehenen Trägerscheibe in Wärmekontakt gebracht und der Einwirkung einer Gasatmosphäre ausgesetzt wird, so daß durch eine chemische Transportreaktion auf kurzen Y/ege das auf der Unterlage für die Abscheidung vorgesehene Material an der gegenüberliegenden Oberfläche der Trägerscheibe epitaktisch abgeschieden wird.
Durch das erfindungsgemäße Verfahren gelingt es, mit der Ilothodo der sogenannten "Sandwich-Epitaxie51 auf einer schwach bzw. nichtdotierten Kristallscheibe eine dünne Halbleiterschicht abzuscheiden, deren Dotierungsverteilung somit ein ■ genaues Abbild der für die Abscheidung vorgesehenen Unterläge ist.
In einer Yieiterbildung des erfindungsgemäßen Verfahrens wird das für die Abscheidung auf der Trägerschei'be vorgesehene, insbesondere dao auf der Unterlage durch einen epitaktischen
Aufwachsprozeß aufgebrachte Halbleitermaterial mit einer Dotierung versehen, die dem gewünschten Dotiergrad de«r auf dor Trägerscheibe abzuscheidenden Schicht entspricht.
" " ' ": "*?1 '*' "■" ' . ■ BAD ORIGINAL
009827/0487
PA9/5O1A2V >5- 1614596
Us liegt im Rahmen dor Erfindung, daß das Anbringen der Vertiefungen in der Oberflächenschicht des bei der chemischen Transportreaktion als Unterlage dienenden Körpers für die Aufnahme des für die Abscheidung auf der Trägerscheibevorgesehenen, insbesondere eine gewünschte Dotierung aufv/eisenden ilaterials durch Ausätzen unter Anwendung der aus der Planartechnik bekannten Fototechniken erfolgt. Dabei wird gemäß einem besonders günstigen Ausführungsbeispiel nach der Lehre der Erfindung die wannenartige Vertiefung im Halbleiternatcrial mittels Gasphasenätzung oder einer wässrigen Ätzlösung erzeugt. '
Gemäß einem besonders günstigen Ausführungsbeispiel nach der Lehre -der Erfindung v/erden die an, den Randzonen des durch selektive! Epitaxie abgeschiedenen Materials entstandenen Vertiefungen sowie der Rest der Oxidschicht vor Beginn der chemischen Transportreaktion durch Abschleifen entfernt. Die dabei entstandenen Aufrauhüng genügt vielfach, um einen ■geringen mittleren Abstand von Quelle zu Substrat bzw. von > Unterlage zu Trägerscheibe herzustellen.· .
Ls ist besonders vorteilhaft, wenn die chemische Transportreaktion* in einer halOgenhaltigen Atmosphäre, vorzugsweise unter Zusatz von iTass er stoff, durchgeführt wird. Der Zusatz von Yfasserstoff zum Reaktionsgas bewirkt eine günstige Be-■ cinflussung der Reaktionsbedingungen, Zur Verwendung als Transportierendes Medium sind die'Halogene von Chlor, Brom oder Jod geeignet. Sie können entweder in elementarer Porm
ÖOS3 27/0487
als Damptf zur Anwendung giangen oder aber in Form der entsprechenden flüchtigen Verbindung des zu transportierenden I.Iaterials. Mir eine Reihe von Transportaystemen läßt sich Halogenwasserstoff mit Erfolg verwenden.
Gemäß einer besonderen Ausführungsform der Erfindung- wird die Unterlage direkt oder indirekt geheizt und das für die chemische Transportreaktion notwendige Temperaturgefälle durch den gehemmton Wärmeübergang von der Unterlage zur Trägerscheibe erzeugt.
'Durch das Verfahren nach der Lehre der Erfindung ist die Möglichkeit gegeben, daß die mit dem abzuscheidenden Material versehene Unterlage bei entsprechender Dicke des für die Abscheidungen in den entsprechenden Vertiefungen der Oberflächenschicht der Unterlage vorgesehenen Materials für beliebig viele Transportprozesse verwendet werden kann, d.h. also, daß bei geeignet großer Dicke der mit dem entgegengesetzten Leitungstyp epitaktisch abgeschiedenen Schicht mit der Unterlage mehrere Trägerscheiben erzeugt werden können, wodurch eine sehr hohe Reproduzierbarkeit und Ausbeute erzielt wird.
Sin weiterer Vorteil des erfindungsgemäßen Verfahrens ist darin au sehen, daß die Dotierung der einzelnen Zonen und die Grunddotierung der Kristallscheibe frei wählbar sind und deshalb die Realisierung eines jeden Schaltungskonzeptes erlauben.
BAD
00 9 8 27/0487
Durch das erfindungsgemäße Verfahren gelingt es, eine e.pitaktische Schicht herzustellen, deren Oberfläche eine sehr hohe Qualität aufweist und daher keine mechanische Nachbehandlung erforderlich macht. "
Oao Verfahren nach der Lehre, der Erfindung ist deshalb besonders gut geeignet zur Herstellung von aus Silicium als Grundmaterial bestehenden integrierten Schaltkreisen, insbesondere zur Herstellung integrierter Schaltkreise mit koplementärcn Ti'l'IS-Bauelementen. Es ist aber ebenso vorteilhaft anwendbar bei der Herstellung integrierter Halbleitsrschaltkrpise aus anderen Halbleitermaterialien, beispielsweise solcher mit ' Galliumarsenid als Grundmaterial.
Y.'eitere Einzelheiten der Erfindung werden im folgenden anhand der Figuren 1 bis 6 näher beschrieben.
In Pig, 1 ist im Schnitt eine mit der Grunddotierung von .1 Ohin.cm versehene Siliciumkristallscheibe T vom pr-Leitungstyp (Bordotierung) gezeigt, deren Oberfläche mit einer durch Oxydation gebildeten SiOp-Schicht 2 versehen ist. In diese Oxidschicht 2 wurde mittels eines fotolithografischen Pro-KODGcn im Bereich des Fensters 3 eine der geometrische:! Ausdehnung dar zu erzeugenden η-Zone entsprechende Öffnung angebracht, welche in einem sich anschließenden Verfahrensschritt bis zur gewünschten Tiefe von beispielsweise 50/um in clen llalbleitcrkriotall 1 zu einer wannenartigen Vertiefung 4 mittels einer wässrigen cpeziellen Mtzlösung ausgeätzt wurde.
BAD ORIGINAL
00 9827/0 487 J8 _
PA9/50V«i -β- . 16H696
In diese v/annenartige Vertiefung 4 v/ird, wie in Fig. 2 darge-, Gteirt schwach init: Phosphor oder Arsen η-dotiertes HaIbleiternaterial 5 so lange abgeschieden, bis-die in Fig. 1 dargestellte wannenartige Vertiefung wieder aufgefüllt ist. Dabei v/ird dor mit 8 bezeichnete pn-übergang gebildet. Dann wird die on den Raiidzonen 6 der mit dem abzuscheidenen Material-5 versehenen Vertiefungen befindliche Oxidschicht 2 sowie, die Unebenheiten der Epitaxiefüllung 5 durch einfaches Abschleifen entfernt, so daß die in Fig. 3 gezeigte Anordmmg entsteht. Dabei so?.l die gewellte Linie 7 die durch lappen erzeugte Oberfläche der gesamten Anordnung A darstellen. ■
Die av.f diese Y,reise nach-dem erfindungsgemäßen Verfahren hergestellte und als Unterläge für die nachfolgende chemische Transportreaktion dienende Anordnung A wird dann, wie in Fig. dargestellt, mit einer weiteren die Grunddotierung der zu fertigenden· integrierten Schaltung aufweisenden Trägerrjcheibe 9 in Kontakt gebracht, und einer. chemischen Transportreaktion unterworfen. Dabei dient der zwischen der Unterlage A und der Trägerscheibe 9 befindliche natürliche Abstand, bedingt durch die geläpp.te Oberfläche der· Unterlage A, als Eeakti.onsraum. 10.' Die für die !Abscheidung vorgesehene Oberfläche der Trägerscheibe .9· soll möglichst plan poliert sein, um ein gleichmäßiges -.Aufwachsen·des Halbleiterstoffes zu gewährleisten. Der .für :die; !Transportreaktion notwendige Tenperatursprung wird vorteilhafterv/Jöise dur.eh den ,von der indirekt gcheiz;ten Unter-lage.,A .-,,zu der Trägerscheibe ,9 hin erfolgten 'u'ärr.ieüb-ersang,= gebildet. 'D.abei v/ird durch den,in der Fig._ 4 mit 13 b^zeichnaten He;izer äle: Unterlage A auf. eine Temperatug^Q
009827/0487
3®C! gebracht, wobei auf der der Unterlage zugewandten. Seite 'der trägerscheibe 9 eine Temperatur von ca. 115O0C mrd, -" "■'"."' /" ; "■■-."' .-.-■/■"'■"■ ■
Her laochanismus des Stofftransportes von der Unterlage A ■ zaer Prägerscheibe 9 geschieht in bekannter Welse nach dem Briinzip der "Sandwich-Epitaxie". Erhitzt man die Unterlage A auf 1200% und leitet in das Reaktionsgefäß ein ungefähr 5 SUSI, enthaltendes Wasserstoffgas ein, so dringt "dieses Gasgesiseh auch in den. Raum10 zwischen der Unterlage A und der für die Abscheidung vorgesehenen Trägerscheibe 9 ein und sorgt für eimern. Slliciumtransport überdie Gasphase, wobei das elemeflitare Silicium einschließlich des Do.tierstoffes von der auf des Heizer." 1.3 befindlichen Unterlage A auf die weniger heiße Unterseite der aufgelegten Trägerscheibe 9 übertragen wird, die Angabe der der Transportreaktion zugrundeliegenderi Reaktionsgleichungen soll hier nicht näher eingewerden). -"". ; ; , . ■·. -."'.."-.*.'■
In S1Lg- 5 ist die gesamte.Anordnung während der chemischen Si'smspartreäktion dargestellt, iabei soll durch die strichpunk t-e Mnie 12 das bereits von der Unterlage A auf die Träger
'9 übertragene Halbleitermaterial/angezeigtwerden, se aiits 4er Darstellung hervorgeht, entsteht auf der Oberfläche -der träger scheibe 9 ein der Oberflächenschicht der Urr^.erlage A analoges p-n-Muster. Dabei ist das übertragene p-dotierte Material mit 11, die^ η-dotierte^ Zone mit/T5 und dernsupn-übergang/rait 18 bezeichnet. Im übrigen gelten
009827/0487 Vv ^ ro ^
?Λ 9/50-1/421 - 10 - ■
16Η696-
die gleichen Bezugszeiehen wie in den Figuren 1 bis 4.Die Dicke der übertragenen Schicht ist von der Dauer der chemischen Transportreaktion sowie von der Zusammensetzung des Reaktionsgasgcmischea abhängig. Wenn- erforderlich, kann auch zwischen der 'Unterlage A- und der Trägerscheibe 9 im Bereich des Zwischenraumes 10 ein Abstandshalter-verwendet worden. Das Übertragungsvorhä'ltnis, ausgedrückt in der Molkonzentration n-n bzw. nPhoc--Dhor ^er Unterlage A zur Molkonzentration n-g - bzw. nTj, ■, der Trägerscheibe 9. ist bei sehr geringem Abstand lingoführ 1. Das Auftreten eines "verschmierten" pn-Übergangs box der epitaktischen Abscheidung auf der Trägerscheibe ist nicht kritisch, da nicht-abrupte pn-Übergänge bessere Sperrcigcnschaften aufweisen. ■ ■ .
Durch diese spezielle Art der "selektiven Epitaxie", wie sie den erfindungsgeniäßen Verfahren zugrundeliegt, gelingt es, in einfacher und rationeller Weise sehr dünne und schwäch dotierte Bereiche jeder gewünschten Strukturierung in einer Halbleiterkristallscheibcj zu erzeugen. Durch das Verfahren nach der Lehre der Erfindung ist außerdem die Möglichkeit gegeben, gleichzeitig eine Vielzahl von Bauelementen mit genau steuerbarer Dotierung in reproduzierbarer Weise herzustellen, da die für die Chornische Transportreaktion vorgesehene, aus dem Ausgangsmatorial bestehende Unterlage für beiliebig viele Aufwachsprozcsso verwendet werden kann.
Die Bedeutung komplementärer MIS-Schaltkreise beruht darauf, •daß sie die Realisierung von Halbleiterspeichern mit geringem loistungsbedarf ermöglichen. Dies beruht bekanntlich darauf,
"009.827/048 7" bad ofhginal -11-
. PA 9/501/421 - 11 -
άαΡ die ,Grundeinheit.,der Speicherzelle - eine Serienschaltung ■ cjin.osn-ICanal-r-.rait. einem p-Kanal-Transistor— nur Querleistungen in dor Größenordnung, von ifanp-Y/att verbraucht. Voraussetzung iot, daß, auf. einer Halbleiterscheibe nebeneinander.sowohl n-Kanal pis :auch p-Kanal-MIS-.Transistoren. (d.h. komplementäre Bauelev cicnte) hergestellt werden. .Dies erfordert wiederum·die/erlinGungsgemäß vorgeschlagene; Erzeugung örtlich begrenzter, unterschiedlich dotierter Bereiche, wie das in-Tig. 6 skizzierte Beispiel der·Grundeinheit einer Speicherzelle zeigt: .. . '
In die erfindungsgemäß hergestellten invers dotierten Bereiche 11 und 15. sind die wiederum invers dotierten Stromelektroden 1o und- 17 bzw» 21 und 22 eindiffundiert, zwischen denen sich über.den dünnen Isolatorschichten 20 die aufgedampften metallischen Steuerelektroden 24 bzw. 25 befinden, die die" stromführenden Kanäle 18 bzw. 25:inversen Leitungstyps steuern. Diq^Seriensqhaltung dieser komplementären MlS-Iransistoren wird durch.die auf einer dicken Isolatorschicht 19 befindliche aufgedampfte metallische Leiterbahn 26 bewirkt, während die weiteren Leiterbahnen 27 und .28 zu den Außenanschlussen oder inneren. Schaltpunkten einer größeren integrierten Schaltung führ en. die z.B. aus einer vielfachen Wiederholung -.der skizzierten.Grundeinheit bestehen.
Aus dor Tig. 6 ist ersichtlich, welche .Bedeutung das er-fi findungsgemäß vorgeschlagene Herstellungsverfahren, dadurch .-erlangt, daß die Dotierungen sowohl, in den Transistorgrund-Vereichen 11 bzw. 15 unabhängig voneinander optimal festge-
" 0 0982 7/0^8 7 * " /1^1"f'T"{?'-':'' "
PA 9/501/421 -I2- 16H696
legt v/erden können als auch im Grundbereich 9 2. B. so gering gevyählt werden können, daß galvanische und kapa- ■ 2itive Kopplungen mit Ausnahme der definierten Leiterbahnen eingeschlossen sind.
11 Patentansprüche
6 Piguren
009827/0487
BAD - 13 -

Claims (1)

  1. PA 9/5-01/421 -■ ~ 13 - / - . :
    Patentansprüche ~
    Vorfahron zum Herstollen dünner, vorzugsweise aus Halbloibormaterial "bestehender Schichten mit Zonen unternchiodlicher leitfähigkeit und/oder unterschiedli'ehem Leitung«typ· für elektrische Bauelemente, insbesondere Für integrierte Halbleiterschaltkreise, mit auf einer rrirrtrillscheibe untergebrachten, örtlichge trennt en
    Ti3reichen mit unterschiedlichem Leitungstyp, bei dem mittels einer chemischen Transportreaktion das abzuscheidende Material .Tif einer,- insbesondere einkristallinen Trägerscheibe, die •nit der erhitzten, wenigstens an der der Trägerscheibe.zugev/andtcn Seite aus dem abzuscheidenden Material bestehenden !nterlago in Wärniekontakt steht, epitaktisch abgeschieden \7lrd, dadurch gekennzeichnet, daß zunächst die für.den "atcrialtransport vorgesehene Unterlage dadurch.hergestellt v/ird, daß das für die Abscheidung vorgesehene den ent-/iegengGs-e.tzten TJeitungstyp wie das Grundmaterial aufweisende /aterial mittels eines selektiven öpitaktischen Aufwachsprozeoses aus dei' Gasphase auf der dem Träger zugewandten Seite der Unterlage in vorher, durch örtlich begrenztes Ätzen
    entstandene Vertiefungen der aus dem Grundmaterial beofcohohdcn Oberflächenschicht abgeschieden wird» daß dana die so hergestellte unterlage mit der für die Abscheidung vorgesehenen Trägerscheibe in Wärmekotttakt gebracht und der Einv/irkung einer 'Gasatmosphäre ausgesetzt v/iied, so daß durch eine chemische Tränsportreaktion auf kurzem Wege das
    0 98 27/0487 —14-
    ΡΛ 9/501/421- -H-- Τ6Η696
    auf der Unterlage für die Abscheidung vorgesehene Material an der gegenüberliegenden Oberfläche der Trägersclieibe opitaktisch abgeschieden wird.
    2. Vorfahren nach Anspruch 1, dadurch gekennzeichnet, daß das für die Abscheidung auf der Trägerscheibe vorgesehene, insbesondere das auf der Unterlage durch einen epitaktischen Aufv/achsprozeß aufgebrachte Halbleitermaterial mit einer Dotierung versehen wird, die dem gewünschten Dotierungar·
    ' ,-"rad dor auf der Trägerscheibe abzuscheidenden Schicht entspricht. '
    3. Vorfahron nach Anspruch 1 und/oder.2, dadurch gekennzeichnet, · daß das Anbringen der Vertiefungen in der Oberflächenschicht dos bei der chemischen Transportreaktion als Unterl.-.^c dienenden Körpers für die Aufnahme des für die Ab-3eheidang auf der Trägerscheibe vorgesehenen, insbesondere oiiie gewünschte Dotierung aufweisenden Materials, durch Ausätzen unter Anwendung der aus der Planartechnik bekannten PotoTechniken und mittels einer G-asphasenätzung oder einer wässrigen Ätzlösung erfolgt.
    4· Verehren nach wenigstens einem der Ansprüche 1-3» dadurch gekennzeichnet, daß die an den Randzonen des durch selektive epitaxie abgeschiedenen Materials 'entstandenen Vertiefungen sowie der Rest der Oxidschicht vor Beginn der chemischen Transportreaktion durch Abschleifen entfernt werden.
    • BAD ORIGINAL
    . . ' - 15 009827/0 48 7
    j. "erfahren- nach wenigöteils einem der Ansprüche 1— 4, dadurch gekennzeichnet, daß die chemische Transportreaktion in oino.v halogenhaltigen Atmosphäre, vorzugsweise unter "uoatz von \7asserstoff, durchgeführt wird.
    '\. Verfahren nach wenigstens einem der Ansprüche 1 -5, dadurch gekennzeichnet, daß die Unterlage direkt oder. indirekt geheizt wird und daß das für die chemische Transnortreaktion notwendige Temperaturgefalle durch den ,3chc1rir.1ten Wärmeübergang von der Unterlage zur Trägerscheibe erzeugt wird. ■ ·
    7. Verfahren nsrch wenigstens" einem der Ansprüche 1 -. 6> dadurch gekennzeichnet/ daß die mit dem abzuscheidenden 'Yiterial versehene Unterlage bei- entsprechender Dicke des für die Abscheidung in den entsprechenden Verxiefungen der Oberflächenschicht der Unterlage vorgesehenen
    \ "■"■"■■"
    •.laberials für "beliebig viele Tranoportprozesse verwendet wird.
    8. Verfahren nach, wenigstens einem der Ansprüche T - 7> dadurch gekonnzeichnet, caß zwischen Unterlage und Trägerscheibe ein Abstandshalter, vorzugsweise aus* inertem Material, vorgecohen ist. ,. - - .
    9- Verfahren nach wenigstens, einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß bei Verwendung von Silicium •eis Halbleitermaterial als Dötierstoffe Bor. bzw·- "Phosphor od-ar Arsen verwendet wird.
    0Ö/9.8 2.7/CU8
    BAD - 16 -
    16U696
    ΡΛ 9/501/421 - 16 - . . .
    10.Verwendung des Verfahrens nach wenigstens einem der Ansprüche 1 - 9 zur Herstellung von aus Silicium als Grundmaterial bestehenden integrierten Schaltkreisen, insbesondere integrierten Schaltkreisen mit komplementären MIS-Bauelementen.
    Π.Integrierte Halbleiterschaltkreise mit Galliumarsenid als Grundmaterial, hergestellt nach einem Verfahren nach mindestens einem der Ansprüche 1-8.
    -BAD
    00982 7/0 48
DE19671614696 1967-12-27 1967-12-27 Verfahren zum Herstellen duenner,vorzugsweise aus Halbleitermaterial bestehender Schichten fuer elektrische Bauelemente Pending DE1614696A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19671614696 DE1614696A1 (de) 1967-12-27 1967-12-27 Verfahren zum Herstellen duenner,vorzugsweise aus Halbleitermaterial bestehender Schichten fuer elektrische Bauelemente
NL6815484A NL6815484A (de) 1967-12-27 1968-10-30
FR1597834D FR1597834A (de) 1967-12-27 1968-12-13
AT12520/68A AT287791B (de) 1967-12-27 1968-12-23 Verfahren zum herstellen duenner, vorzugsweise aus halbleitermaterial bestehender schichten fuer elektrische halbleiterbauelemente
GB6102468A GB1202790A (en) 1967-12-27 1968-12-23 Improvements in or relating to the production of thin layers of semiconductor material
CH1912168A CH497794A (de) 1967-12-27 1968-12-23 Verfahren zum Herstellen einer Halbleitervorrichtung mit dünnen, aus Halbleitermaterial bestehenden Schichten
SE17909/68A SE340320B (de) 1967-12-27 1968-12-27
JP43095580A JPS497627B1 (de) 1967-12-27 1968-12-27

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19671614696 DE1614696A1 (de) 1967-12-27 1967-12-27 Verfahren zum Herstellen duenner,vorzugsweise aus Halbleitermaterial bestehender Schichten fuer elektrische Bauelemente
DES0113509 1967-12-27

Publications (1)

Publication Number Publication Date
DE1614696A1 true DE1614696A1 (de) 1970-07-02

Family

ID=25753712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671614696 Pending DE1614696A1 (de) 1967-12-27 1967-12-27 Verfahren zum Herstellen duenner,vorzugsweise aus Halbleitermaterial bestehender Schichten fuer elektrische Bauelemente

Country Status (5)

Country Link
CH (1) CH497794A (de)
DE (1) DE1614696A1 (de)
FR (1) FR1597834A (de)
GB (1) GB1202790A (de)
NL (1) NL6815484A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2042240A1 (de) * 1970-08-26 1972-03-02 Siemens Ag Feldeffekt-Halbleiterbauelement

Also Published As

Publication number Publication date
NL6815484A (de) 1969-07-01
GB1202790A (en) 1970-08-19
FR1597834A (de) 1970-06-29
CH497794A (de) 1970-10-15

Similar Documents

Publication Publication Date Title
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE1947300A1 (de) Verfahren zur Herstellung von Kapazitaetsdioden durch selektive Diffusion im UEbergangsgebiet
DE2626738A1 (de) Verfahren zur bildung versenkter dielektrischer isolationszonen bei monolithisch integrierten halbleiterschaltungen
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2031333A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteran Ordnung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE1489240B1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3131991A1 (de) "zenerdiode und verfahren zu ihrer herstellung"
DE2556038A1 (de) Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen
DE3610890A1 (de) Herstellung von halbleiterbauelementen mit iii-v-verbindungshalbleitern
DE1564423B2 (de) Verfahren zum herstellen eines doppeltdiffundierten transistor sowie nach diesem verfahren hergestellter transistor
DE2430687C3 (de) Kaltemissionshalbleitervorrichtung
DE1614696A1 (de) Verfahren zum Herstellen duenner,vorzugsweise aus Halbleitermaterial bestehender Schichten fuer elektrische Bauelemente
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE1619961A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen aus Galliumarsenid
AT287791B (de) Verfahren zum herstellen duenner, vorzugsweise aus halbleitermaterial bestehender schichten fuer elektrische halbleiterbauelemente
US4683574A (en) Semiconductor laser diode with buried hetero-structure
DE2801680A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE1564958C3 (de) Integrierte Halbleiterschaltung mit einem hochohmigen einkristallinen Galliumarsenid-Substrat und Verfahren zu ihrer Herstellung
DE1282204B (de) Solarzelle und Verfahren zu ihrer Herstellung