AT287791B - Verfahren zum herstellen duenner, vorzugsweise aus halbleitermaterial bestehender schichten fuer elektrische halbleiterbauelemente - Google Patents
Verfahren zum herstellen duenner, vorzugsweise aus halbleitermaterial bestehender schichten fuer elektrische halbleiterbauelementeInfo
- Publication number
- AT287791B AT287791B AT12520/68A AT1252068A AT287791B AT 287791 B AT287791 B AT 287791B AT 12520/68 A AT12520/68 A AT 12520/68A AT 1252068 A AT1252068 A AT 1252068A AT 287791 B AT287791 B AT 287791B
- Authority
- AT
- Austria
- Prior art keywords
- deposited
- base
- sep
- carrier disk
- deposition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 230000008569 process Effects 0.000 title claims description 8
- 239000000463 material Substances 0.000 claims description 28
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 239000000126 substance Substances 0.000 claims description 13
- 239000010410 layer Substances 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 5
- 230000009471 action Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- CJFOKWNHNZBRRU-UHFFFAOYSA-N Base A Natural products CC1CC2NC(C)NC3NC(C)CC(N1)C23 CJFOKWNHNZBRRU-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910000039 hydrogen halide Inorganic materials 0.000 description 1
- 239000012433 hydrogen halide Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000006163 transport media Substances 0.000 description 1
- 239000003039 volatile agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
<Desc/Clms Page number 1> Verfahren zum Herstellen dünner, vorzugsweise aus Halbleitermaterial bestehender Schichten für elektrische Halbleiterbauelemente EMI1.1 <Desc/Clms Page number 2> Bei der an zweiter Stelle genannten Methode treten zwar diese Nachteile nicht auf, doch ist es hier sehr schwierig, bedingt durch das örtlich unterschiedliche epitaktische Aufwachsen, plane Oberflächen zu erhalten. Dem Aufwachsprozess muss also ein mechanischer Einebnungsprozess angeschlossen werden, wodurch die Oberflächenqualität der epitaktisch abgeschiedenen Schicht durch auftretende Kratzer und Mikrorisse wieder erheblich verschlechtert wird. Zur Vermeidung der genannten Nachteile wird deshalb zur Erzeugung örtlich begrenzter Dotierungszonen in einer epitaktisch abgeschiedenen Oberflächenschicht erfmdungsgemäss vorgeschlagen, dass zunächst die für den Materialtransport vorgesehene Unterlage dadurch hergestellt wird, dass in an sich bekannter Weise das für die Abscheidung vorgesehene, den entgegengesetzten Leitungstyp wie das Grundmaterial der Unterlage aufweisende Material mittels eines selektiven epitaktischen Aufwachsprozesses aus der Gasphase auf der später der Trägerscheibe zugewandten Seite der Unterlage in vorher durch örtlich begrenztes Ätzen mittels der aus der Planartechnik bekannten Phototechnik entstandene Vertiefungen der aus dem Grundmaterial bestehende Oberflächenschicht abgeschieden wird, dass dann die so hergestellte Unterlage mit der für die Abscheidung vorgesehenen Trägerscheibe in Wärmekontakt gebracht und der Einwirkung einer Gasatmosphäre ausgesetzt wird, so dass durch eine chemische Transportreaktion in ebenfalls bekannter Weise auf kurzem Wege das auf der Unterlage für die Abscheidung vorgesehene, insbesondere mit einer Dotierung versehene Material an der gegenüberliegenden Oberfläche der Trägerscheibe epitaktisch abgeschieden wird. Durch das erfindungsgemässe Verfahren gelingt es, mit der Methode der sogenannten "Sandwich-Epitaxie" auf einer schwach bzw. nichtdotierten Kristallscheibe eine dünne Halbleiterschicht abzuscheiden, deren Dotierungsverteilung ein genaues Abbild der für die Abscheidung vorgesehenen Unterlage ist und somit dem gewünschten Dotierungsgrad entspricht. Dieses Ergebnis wird durch die bekannten Verfahren nicht erreicht. Das Anbringen der Vertiefungen in der Oberflächenschicht des bei der chemischen Transportreaktion als Unterlage dienenden Körpers für die Aufnahme des für die Abscheidung auf der Trägerscheibe vorgesehenen, insbesondere eine gewünschte Dotierung aufweisenden Materials wird zweckmässigerweise durch Ausätzen unter Anwendung der aus der Planartechnik bekannten Phototechniken durchgeführt. Dabei wird gemäss einem besonders günstigen Ausführungsbeispiel die wannenartige Vertiefung im Halbleitermaterial mittels Gasphasenätzung oder einer wässerigen Ätzlösung erzeugt. Es hat sich als besonders günstig erwiesen, wenn die an den Randzonen des durch selektive Epitaxie abgeschiedenen Materials entstandenen Vertiefungen sowie der Rest der Oxydschicht vor Beginn der chemischen Transportreaktion durch Abschleifen entfernt werden. Die dabei entstandene Aufrauhung genügt vielfach, um einen geringen mittleren Abstand von Quelle zu Substrat bzw. von Unterlage zu Trägerscheibe herzustellen. Es ist besonders vorteilhaft, wenn die chemische Transportreaktion in einer halogenhaltigen Atmosphäre, vorzugsweise unter Zusatz von Wasserstoff, durchgeführt wird. Der Zusatz von Wasserstoff zum Reaktionsgas bewirkt eine günstige Beeinflussung der Reaktionsbedingungen. Zur Verwendung als transportierendes Medium sind die Halogene von Chlor, Brom oder Jod geeignet. Sie können entweder in elementarer Form als Dampf zur Anwendung gelangen oder aber in Form der entsprechend flüchtigen Verbindung des zu transportierenden Materials. Für eine Reihe von Transportsystemen lässt sich Halogenwasserstoff mit Erfolg verwenden. Gemäss einer besonderen Ausführungsform wird die Unterlage direkt oder indirekt geheizt und das für die chemische Transportreaktion notwendige Temperaturgefälle durch den gehemmten Wärmeübergang von der Unterlage zur Trägerscheibe erzeugt. Durch das Verfahren nach der Lehre der Erfindung ist die Möglichkeit gegeben, dass die mit dem abzuscheidenden Material versehene Unterlage bei entsprechender Dicke des für die Abscheidungen in den entsprechenden Vertiefungen der Oberflächenschicht der Unterlage vorgesehenen Materials für mehrere Transportprozesse verwendet werden kann, d. h. also, dass bei geeignet grosser Dicke der mit dem entgegengesetzten Leitungstyp epitaktisch abgeschiedenen Schicht mit der Unterlage mehrere Trägerscheiben erzeugt werden können, wodurch eine sehr hohe Reproduzierbarkeit und Ausbeute erzielt wird. Ein weiterer Vorteil des erfindungsgemässen Verfahrens ist darin zu sehen, dass die Dotierung der einzelnen Zonen und die Grunddotierung der Kristallscheibe frei wählbar sind und deshalb die Realisierung eines jeden Schaltungskonzeptes erlauben. Durch das erfindungsgemässe Verfahren gelingt es, eine epitaktische Schicht herzustellen, deren Oberfläche eine sehr hohe Qualität aufweist und daher keine mechanische Nachbehandlung erforderlich <Desc/Clms Page number 3> macht. Das Verfahren nach der Lehre der Erfindung ist deshalb besonders gut geeignet zur Herstellung von aus Silizium als Grundmaterial bestehenden integrierten Schaltkreisen, insbesondere zur Herstellung integrierter Schaltkreise mit komplementären MIS-Bauelementen. Es ist aber ebenso vorteilhaft anwendbar bei der Herstellung integrierter Halbleiterschaltkreise aus andern Halbleitermaterialien, beispielsweise solcher mit Galliumarsenid als Grundmaterial. Weitere Einzelheiten der Erfindung werden im folgenden an Hand der Zeichnungen näher beschrieben. Dabei zeigen die Fig. 1 bis 3 die Herstellung der für das Verfahren nach der Lehre der Erfindung zu verwendenden Unterlage A, während Fig. 4 die Verwendung der Unterlage A für eine chemische Transportreaktion darstellt. Fig 5 zeigt die gesamte Anordnung während der chemischen Transportreaktion. In Fig. 6 ist die Grundeinheit einer Speicherzelle dargestellt, wie sie durch das erfindungsgemässe Verfahren hergestellt werden kann. In Fig. 1 ist im Schnitt eine mit der Grunddotierung von l Ohm. cm versehene Siliziumkristallscheibe--l-vom p-Leitungstyp (Bordotierung) gezeigt, deren Oberfläche mit einer durch Oxydation gebildeten Si02 -Schicht -- 2-- versehen ist. In diese Oxydschicht --2-- wurde mittels eines photolithographischen Prozesses im Bereich des Fensters --3-- eine der geometrischen Ausdehnung der zu erzeugenden n-Zone entsprechende Öffnung angebracht, welche in einem sich anschliessenden Verfahrensschritt bis zur gewünschten Tiefe von beispielsweise 50 Juni in den Halbleiterkristall-l-zu einer wannenartigen Vertiefung --4-- mittels einer wässerigen speziellen Ätzlösung ausgeätzt wurde. In diese wannenartige Vertiefung --4-- wird, wie in Fig. 2 dargestellt, schwach mit Phosphor oder Arsen n-dotiertes Halbleitermaterial --5-- so lange abgeschieden, bis die in Fig. 1 dargestellte wannenartige Vertiefung wieder aufgefüllt ist. Dabei wird der mit --8-- bezeichnete pn-Übergang gebildet. Dann wird die an den Randzonen--6--der mit dem abzuscheidenden Material--S-- versehenen Vertiefungen befindliche Oxydschicht --2-- sowie die Unebenheiten der Epitaxiefüllung --5-- durch einfaches Abschleifen entfernt, so dass die in Fig. 3 gezeigte Anordnung entsteht Dabei soll die gewellte Linie--7--die durch Läppen erzeugte Oberfläche der gesamten Anordnung - A--darstellen. Die auf diese Weise nach dem beschriebenen Verfahren hergestellte und als Unterlage für die nachfolgende chemische Transportreaktion dienende Anordnung--A--wird dann, wie in Fig. 4 dargestellt, mit einer weiteren die Grunddotierung der zu fertigenden integrierten Schaltung EMI3.1 soll möglichst plan poliert sein, um ein gleichmässiges Aufwachsen des Halbleiterstoffes zu gewährleisten. Der für die Transportreaktion notwendige Temperatursprung wird vorteilhafterweise durch den von der indirekt geheizten Unterlage-A-zu der Trägerscheibe-9-hin erfolgten Wärmeübergang gebildet. Dabei wird durch den in Fig.4 mit --13-- bezeichneten Heizer die Unterlage-A-auf eine Temperatur von 12000C gebracht, wobei auf der der Unterlage zugewandten Seite der Trägerscheibe --9-- eine Temperatur von zirka 11500C entsteht. Der Mechanismus des Stofftransportes von der Unterlage--A--zur Trägerscheibe--9-- geschieht in bekannter Weise nach dem Prinzip der "Sandwich-Epitaxie". Erhitzt man die Unterlage - auf 12000C und leitet in das Reaktionsgefäss ein ungefähr 5 Mol% SiCI'l enthaltendes Wasserstoffgas ein, so dringt dieses Gasgemisch auch in den Raum--10--zwischen der Unterlage - und der für die Abscheidung vorgesehenen Trägerscheibe --9-- ein und sorgt für einen Siliziumtransport über die Gasphase. wobei das elementare Silizium einschliesslich des Dotierstoffes von der auf dem Heizer --13-- befindlichen Unterlage --A-- auf die weniger heisse Unterseite der aufgelegten Trägerscheibe --9-- übertragen wird. (Auf die Angabe der der Transportreaktion zugrundeliegenden bekannten Reaktionsgleichungen soll hier nicht näher eingegangen werden). In Fig. 5 ist die gesamte Anordnung während der chemischen Transportreaktion dargestellt. Dabei soll durch die strichpunktierte Linie --12-- das bereits von der Unterlage-A--auf die Trägerscheibe --9-- übertragene Halbleitermaterial angezeigt werden. Wie aus der Darstellung hervorgeht, entsteht auf der Oberfläche der Trägerscheibe --9-- ein der Oberflächenschicht der Unterlage--A-analoges p-n-Muster. Dabei ist das übertragene p-dotierte Material mit <Desc/Clms Page number 4> die n-dotierte Zone mit--15--und der neugebildete pn-Übergang mit--14--bezeichnet. Im übrigen gelten die gleichen Bezugszeichen wie in den Fig. 1 bis 4. Die Dicke der übertragenen Schicht ist von der Dauer der chemischen Transportreaktion sowie von der Zusammensetzung des EMI4.1 werden. Das Übertragungsverhältnis, ausgedrückt in der Molkonzentration noor bzw. phosphor der Unterlage-A--zur Molkonzentration nssor bzw. nphosphor der Trägerscheibe--9--ist bei sehr geringem Abstand ungefähr 1. Das Auftreten eines"verschmierten"pn-Überganges bei der epitaktischen Abscheidung auf der Trägerscheibe ist nicht kritisch, da nichtabrupte pn-Übergänge bessere Sperreigenschaften aufweisen. Durch diese spezielle Art der "selektiven Epitaxie", wie sie dem erfindungsgemässen Verfahren zugrundeliegt, gelingt es, in einfacher und rationeller Weise sehr dünne und schwach dotierte Bereiche jeder gewünschten Strukturierung in einer Halbleiterkristallscheibe zu erzeugen. Durch das Verfahren nach der Lehre der Erfindung ist ausserdem die Möglichkeit gegeben, gleichzeitig eine Vielzahl von Bauelementen mit genau steuerbarer Dotierung in reproduzierbarer Weise herzustellen, da die für die chemische Transportreaktion vorgesehene, aus dem Ausgangsmaterial bestehende Unterlage für mehrere Transportprozesse verwendet werden kann. Die Bedeutung komplementärer MIS-Schaltkreise beruht darauf, dass sie die Realisierung von Halbleiterspeichern mit geringem Leistungsbedarf ermöglichen. Dies beruht bekanntlich darauf, dass die Grundeinheit der Speicherzelle, eine Serienschaltung eines n-Kanals mit einem p-Kanal-Transistor, nur Querleistungen in der Grössenordnung von Nano-Watt verbraucht. Voraussetzung ist, dass auf einer Halbleiterscheibe nebeneinander sowohl n-Kanal als auch p-Kanal-MIS-Transistoren (d. h. komplementäre Bauelemente) hergestellt werden. Dies erfordert wieder die erfindungsgemäss vorgeschlagene Erzeugung örtlich begrenzter, unterschiedlich dotierter Bereiche, wie das in Fig. 6 skizzierte Beispiel der Grundeinheit einer Speicherzelle zeigt : In die erfindungsgemäss hergestellten invers dotierten Bereiche--11 und 15--sind die wieder invers dotierten Stromelektroden--16 und 17 bzw. 21 und 22--eindiffundiert, zwischen denen sich über den dünnen Isolatorschichten --20-- die aufgedampften metallischen Steuerelektroden--24 bzw. 25--befinden, die die stromführenden Kanäle--18 bzw. 23--inversen Leitungstyps steuern. EMI4.2 die weiteren Leiterbahnen--27 und 28--zu den Aussenanschlüssen oder inneren Schaltpunkten einer grösseren integrierten Schaltung führen, die z. B. aus einer vielfachen Wiederholung der skizzierten Grundeinheit besteht. Aus Fig. 6 ist ersichtlich, welche Bedeutung das erfindungsgemäss vorgeschlagene Herstellungsverfahren dadurch erlangt, dass die Dotierungen sowohl in den Transistorgrundbereichen --11 bzw. 15--unabhängig voneinander optimal festgelegt werden können als auch im Grundbereich --9--, z. B. so gering gewählt werden können, dass galvanische und kapazitive Kopplungen mit Ausnahme der definierten Leiterbahnen angeschlossen sind.
Claims (1)
- PATENTANSPRUCH : Verfahren zum Herstellen dünner, vorzugsweise aus Halbleitermaterial bestehender Schichten mit Zonen unterschiedlicher Leitfähigkeit bzw. unterschiedlichem Leitungstyp für elektrische Halbleiterbauelemente, insbesondere für integrierte Halbleiterschaltkreise, mit auf einer Kristallscheibe untergebrachten, örtlich getrennten Bereichen mit unterschiedlichem Leitungstyp, bei dem mittels einer chemischen Transportreaktion das abzuscheidende Material auf einer, insbesondere einkristallinen, Trägerscheibe, die mit der erhitzten, wenigstens an der der Trägerscheibe zugewandten Seite aus dem abzuscheidenden Material bestehenden Unterlage in Wärmekontakt steht, epitaktisch abgeschieden wird, EMI4.3 (A) dadurch hergestellt wird, dass in an sich bekannter Weise das für die Abscheidung vorgesehene,den entgegengesetzten Leitungstyp wie das Grundmaterial (1) der Unterlage (A) aufweisende Material (5) mittels eines selektiven epitaktischen Aufwachsprozesses aus der Gasphase auf der später der Trägerscheibe (9) zugewandten Seite (7) der Unterlage (A) in vorher durch örtlich begrenztes Ätzen mittels der aus der Planartechnik bekannten Phototechnik entstandene Vertiefungen (4) der aus dem Grundmaterial (1) bestehenden Oberflächenschicht abgeschieden wird, dass dann die so hergestellte <Desc/Clms Page number 5> Unterlage (A) mit der für die Abscheidung vorgesehenen Trägerscheibe (9) in Wärmekontakt gebracht und der Einwirkung einer Gasatmosphäre ausgesetzt wird, so dass durch eine chemische Transportreaktion in ebenfalls bekannter Weise auf kurzem Wege das auf der Unterlage (A) für die Abscheidung vorgesehene,insbesondere mit einer Dotierung versehene Material (5) an der gegenüberliegenden Oberfläche der Trägerscheibe (9) epitaktisch abgeschieden wird.Druckschriften, die das Patentamt zur Abgrenzung des Anmeldungsgegenstandes vom Stand der Technik in Betracht gezogen hat : EMI5.1 <tb> <tb> OE-PS <SEP> 240 <SEP> 416 <SEP> OE-PS <SEP> 249 <SEP> 748 <SEP> <tb>
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19671614696 DE1614696A1 (de) | 1967-12-27 | 1967-12-27 | Verfahren zum Herstellen duenner,vorzugsweise aus Halbleitermaterial bestehender Schichten fuer elektrische Bauelemente |
Publications (1)
Publication Number | Publication Date |
---|---|
AT287791B true AT287791B (de) | 1971-02-10 |
Family
ID=5682029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
AT12520/68A AT287791B (de) | 1967-12-27 | 1968-12-23 | Verfahren zum herstellen duenner, vorzugsweise aus halbleitermaterial bestehender schichten fuer elektrische halbleiterbauelemente |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS497627B1 (de) |
AT (1) | AT287791B (de) |
SE (1) | SE340320B (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59158546U (ja) * | 1983-04-11 | 1984-10-24 | 佐倉 正美 | 自動車ウインドウ霜除去器 |
-
1968
- 1968-12-23 AT AT12520/68A patent/AT287791B/de not_active IP Right Cessation
- 1968-12-27 JP JP43095580A patent/JPS497627B1/ja active Pending
- 1968-12-27 SE SE17909/68A patent/SE340320B/xx unknown
Also Published As
Publication number | Publication date |
---|---|
JPS497627B1 (de) | 1974-02-21 |
SE340320B (de) | 1971-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2410786C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE2507366C3 (de) | Verfahren zur Unterdrückung parasitärer Schaltungselemente | |
DE1614867B1 (de) | Verfahren zum herstellen eines integrierten schaltkreisaufbaus | |
DE2030805A1 (de) | Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten | |
DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2160427A1 (de) | Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung | |
DE1544214A1 (de) | Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung | |
DE1163981B (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper | |
DE1640500A1 (de) | Verfahren zur Herstellung von Festkoerper-Schaltungsanordnungen | |
DE2718449C2 (de) | ||
DE2031333A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteran Ordnung | |
DE2133979C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE1034776B (de) | Diffusionsverfahren fuer leitungstypbestimmende Verunreinigungen in Halbleiteroberflaechen | |
DE2550346A1 (de) | Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements | |
DE1296266B (de) | Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung | |
DE2153862A1 (de) | Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung | |
DE1126515B (de) | Verfahren zum Herstellen einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung | |
DE3610890A1 (de) | Herstellung von halbleiterbauelementen mit iii-v-verbindungshalbleitern | |
DE1944131A1 (de) | Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen | |
AT287791B (de) | Verfahren zum herstellen duenner, vorzugsweise aus halbleitermaterial bestehender schichten fuer elektrische halbleiterbauelemente | |
DE69511343T2 (de) | Verfahren zur Herstellung eines für IGBT geeigneten Halbleiterplättchens | |
DE2059116A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
DE1802849B2 (de) | Verfahren zum herstellen einer monolithischen schaltung | |
DE1619961A1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen aus Galliumarsenid | |
DE2801680A1 (de) | Verfahren zur herstellung einer halbleitereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ELJ | Ceased due to non-payment of the annual fee |