DE1614133B2 - In kunstharz gekapselte halbleiteranordnung - Google Patents

In kunstharz gekapselte halbleiteranordnung

Info

Publication number
DE1614133B2
DE1614133B2 DE19671614133 DE1614133A DE1614133B2 DE 1614133 B2 DE1614133 B2 DE 1614133B2 DE 19671614133 DE19671614133 DE 19671614133 DE 1614133 A DE1614133 A DE 1614133A DE 1614133 B2 DE1614133 B2 DE 1614133B2
Authority
DE
Germany
Prior art keywords
webs
semiconductor
recesses
metal films
carrier body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671614133
Other languages
English (en)
Other versions
DE1614133A1 (de
Inventor
Kazuo Ashiya Fujimoto (Japan)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of DE1614133A1 publication Critical patent/DE1614133A1/de
Publication of DE1614133B2 publication Critical patent/DE1614133B2/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

1 2
Die Erfindung betrifft eine in Kunstharz ge- förmiger, mehrere Halbleiterkörper aufnehmender kapselte Halbleiteranordnung mit einem platten- Trägerkörper verwendet werden kann, der nach der förmigen Trägerkörper aus elektrisch isolierendem Montage und Kapselung der einzelnen Halbleiter-Material, der an der nach oben weisenden Fläche anordnungen durch im wesentlichen im rechten Winmindestens zwei parallel zueinander verlaufende Stege 5 kel zur Längsausdehnung des Trägerkörpers er- und mindestens eine Aussparung aufweist, deren folgende Schnitte in eine entsprechende Anzahl von obere Oberflächen mit Metallfilmen versehen sind, Abschnitten zerteilt wird. Dadurch kann eine Viel- und mit einem Halbleiterkörper, der derart in eine zahl von Halbleiteranordnungen gleichzeitig aufAussparung des Trägerkörpers eingebracht ist, daß gebaut werden, was bei der Massenproduktion einen die obere Oberfläche des Halbleiterkörpers unter- io erheblich vergrößerten Ausstoß ermöglicht und eine halb der durch die oberen Oberflächen der Stege ge- erhebliche Verringerung der Herstellungskosten mit legten Ebene liegt, und dessen Elektroden mit den sich bringt.
Metallfilmen elektrisch leitend verbunden sind. In der Zeichnung ist die Erfindung beispielsweise
Eine bekannte Halbleiteranordnung dieser Art veranschaulicht, und zwar zeigt
(USA.-Patentschrift 3 231 797) weist einen platten- 15 Fig. 1 eine perspektivische Ansicht eines er-
förmigen Trägerkörper aus elektrisch isolierendem findungsgemäß verwendeten Trägerkörpers mit
Keramikmaterial mit zwei parallel zueinander ver- Metallfilme tragenden Stegen,
laufenden Stegen auf, zwischen denen sich eine Aus- F i g. 2 eine F i g. 1 entsprechende Ansicht mit in
sparung befindet. Die nach oben weisenden Ober- die Aussparungen des Trägerkörpers eingesetzten
flächen der Stege und der Aussparung sind mit 20 Halbleiterkörpern,
Metallfilmen versehen. In der Aussparung ist ein F i g. 3 eine F i g. 1 entsprechende Ansicht bei mit Halbleiterkörper mit seiner unteren, zugleich als einer Kunstharzkapsel abgedeckten Halbleiter-Elektrode dienenden Oberfläche auf dem einen körpern,
Metallfilm derart angeordnet, daß sich die obere F i g. 4 a und 4 b perspektivische Ansichten je Oberfläche des Halbleiterkörpers noch unterhalb der 25 eines durch Schnitte an den Linien A-A bzw. B-B durch die oberen Oberflächen der Stege gelegten aus dem Trägerkörper nach F i g. 3 erhaltene Tran-Ebene befindet. Die übrigen Elektroden des Halb- sistoren.
leiterkörpers sind mittels dünner Zuleitungsdrähte mit F i g. 1 zeigt einen Trägerkörper 1, der band-
den Metallfilmen der beiden Stege elektrisch leitend förmig ausgebildet ist und drei untereinander parallele
verbunden. Schließlich sind der Halbleiterkörper und 30 Stege 2 aufweist. Die Stege 2 sing in Richtung ihrer
dessen Anschlüsse von einer Kunstharzkapsel aus Längserstreckung in gleichmäßigen Abständen mit
Epoxidharz umhüllt. Der in der Aussparung angeord- Aussparungen 3 versehen. Auf ihrer Oberfläche ist
nete Metallfilm liegt notwendig in einer anderen durchgehend ein Metallfilm 4 aufgebracht.
Ebene als die Metallfilme auf den seitlichen Stegen. Der Trägerkörper 1' besteht beispielsweise aus Ke-
Es ist deshalb nicht möglich, eine derartige Halb- 35 ramik. Er wird hergestellt, indem man ein hitze-
leiteranordnung durch herstellungstechnisch einfache beständiges, elektrisch isolierendes und chemisch be-
Flächenlötungen in elektrische Schaltungen ein- ständiges Material einem Preßvorgang unterwirft. Die
zubauen. Außerdem ist die bekannte Halbleiteranord- Metallfilme 4 werden auf die Oberflächen der drei
nung wegen ihres Aufbaus nur in komplizierten, für Stege 2 des Trägerkörpers 1 aufgeformt, indem man
die Massenproduktion nicht günstigen Herstellungs- 40 diese Oberflächen mit Molybdän metallisiert und die
verfahren erzeugbar. so vorbehandelten Oberflächen zunächst mit einer
Aufgabe der Erfindung ist es, die bekannte Halb- Nickelschicht und dann mit einer Goldschicht Überleiteranordnung herstellungstechnisch zu verbessern. zieht. Die erhaltenen Metallfilme 4 laufen über die
Diese Aufgabe wird erfindungsgemäß dadurch ge- Oberflächen der Stege 4 auch im Bereich der Auslöst, daß jeder der Stege des Trägerkörpers eine Aus- 45 sparungen 3 durch. Der Trägerkörper 1 weist sparung aufweist, wobei jeweils die oberen Ober- beispielsweise eine Länge von 5 bis 10 cm auf.
flächen der Stege und Aussparungen durch einen zu- F i g. 2 zeigt, daß auf dem Metallfilm 4 der Aussammenhängenden Metallfilm bedeckt sind, daß der sparungen 3 des mittleren Steges 2 des Träger-Halbleiterkörper in einer dieser Aussparungen an- körpers 1 Halbleiterkörper 5 aufgebracht sind. Es geordnet ist, daß seine Elektroden mit den in den 50 handelt sich beispielsweise um Silicium-Planar-Tran-Aussparungen befindlichen Teilen der Metallfilme sistoren mit passivierter Oberfläche, deren Kollektor elektrisch leitend verbunden sind und daß der Halb- mit dem Metallfilm 4 des mittleren Steges 2 verlötet leiterkörper einschließlich dieser Verbindungsstellen wird und deren Emitter und Basis mit Anschlußmit dem Harzmaterial derart umhüllt ist,, daß sich elektroden versehen sind, die über Leitungsdrähte 6 die obere Oberfläche der Kunstharzkapsel noch 55 mit Hilfe des Thermokompressionsverfahrens mit unterhalb der durch die oberen Oberflächen der den Metallfilmen 4 verbunden werden, die auf der Stege gelegten Ebene befindet. Oberfläche der beiden außenliegenden Stege 2 des
Durch eine derartige Ausbildung wird zunächst Trägerkörpers 1 angeordnet sind. Diese Leitungserreicht, daß die Metallfilme auf den Stegen unmittel- drähte 6 werden mit den Metallfilmen 4 der außenbar zur schaltungsmäßigen Verbindung der Halb- 60 liegenden Stege 2 des Trägerkörpers 1 ebenfalls im leiteranordnung herangezogen werden können, ohne Bereich der Aussparungen 3 verbunden,
daß zusätzliche Anschlußdrähte erforderlich sind. Gegebenenfalls können die Aussparungen 3 des Die elektrische Schaltungsverbindung kann weiter auf mittleren Steges 2 des Trägerkörpers 1 um die Stärke herstellungstechnisch einfache Weise durch eine des Halbleiterkörpers 5 tiefer ausgebildet werden, als Flächenlötung erfolgen, bei der sämtliche Lötstellen 65 die Aussparungen 3 der außenliegenden Stege 2 des in ein und derselben Ebene liegen. Trägerkörpers 1. Die Stellen, an denen die Leitungs-
Die Herstellung fertiger Halbleiterbauelemente drahte 6 mit Hilfe des Thermokompressionsverfahrens
wird weiter dadurch besonders einfach, daß ein band- an den Metallfilmen 4 in den Aussparungen 3 der
außenliegenden Stege 2 zu befestigen sind, liegen dann in einer Ebene mit den Verbindungspunkten der Leitungsdrähte 6 mit den Elektroden des Halbleiterkörpers 5. Alle Verbindungen können so in einem einzigen Thermokompressionsarbeitsgang in der Thermokompressionsanlage erfolgen, wobei zum Herstellen der entsprechenden Verbindungen eine entsprechende Verschiebung lediglich in horizontaler Richtung erforderlich ist. Die Massenproduktion ist damit erheblich erleichtert. Die befestigten Halbleiterkörper 5 liegen mit ihrer oberen Oberfläche tiefer als die Stegoberläche am Trägerkörper 1 im Bereich zwischen den Aussparungen 3.
F i g. 3 zeigt eine nicht immer erforderliche, aber nach der gängigen Praxis doch häufig angewendete Verkapselung der Halbleiterkörper. Dabei wird der Halbleiterkörper 5 einschließlich der Leitungsdrähte 6 mit einer Kunstharzkapsel 7, insbesondere aus Epoxidharz, abgedeckt. Bei dieser Versiegelung ist es wichtig, daß die Oberfläche der Kunstharzkapsel 7 etwas tiefer zu liegen kommt als die Oberfläche der Stege 2 im Bereich zwischen den Aussparungen 3. Nach Beendigung der Versiegelung kann der Trägerkörper 1 entlang der Linien A-A oder B-B in einzelne Abschnitte zerlegt werden.
F i g. 4 a und 4 b zeigen die auf diese Weise erhaltenen Halbleiteranordnungen, die sich durch einen sehr einfachen und doch robusten Aufbau auszeichnen. Die auf die drei Stege 2 des Trägerkörpers 1 aufgebrachten und von der Kunstharzkapsel 7 nicht überdeckten Teile der Metallfilme 4 können als äußere Anschlüsse für Emitter, Kollektor und Basis dienen. Besondere Anschlußdrähte sind nicht erforderlich. Anschlüsse lassen sich unmittelbar an den Metallfilmen 4 durch Flächenlötungen besonders einfach herstellen, da sämtliche Metallfilme 4 auf den zwischen den Aussparungen 3 erhöhten Stellen der Stege 2 in ein und derselben Ebene liegen.
Wird auf Grund der bandförmigen Ausbildung des Trägerkörpers 1 gleichzeitig eine große Anzahl von Halbleiteranordnungen hergestellt, so besteht ein besonderer Vorteil darin, daß die Befestigung der Halbleiterkörper, die Verdrahtung und die Verlötung großflächenweise erfolgen kann, wobei die Anzahl der erforderlichen Verdrahtungsschritte erheblich reduziert wird.
Der Trägerkörper 1 kann durch Pressen hergestellt werden. Die auf die Oberfläche der Stege 2 auch in den Aussparungen 3 aufgeformten Metallfilme können nach bekannten Auftragsverfahren aufgebracht sein. Dadurch ist die gleichzeitige Verarbeitung einer
großen Anzahl von Transistoren möglich sowie die Vollautomatisierung des Herstellungsvorgangs zum Befestigen des Halbleiterkörpers 5 unter Verwendung einer Vorrichtung, die den Trägerkörper 1 in vor-5 bestimmten Vorschubschritten zuführt. Diese Verfahrensweise ist nicht nur bei der Herstellung von Transistoren, sondern in gleicher Weise auch bei der Herstellung von Dioden anwendbar, wobei der bandförmige Trägerkörper 1 nur zwei Stege auflo zuweisen hat.

Claims (2)

Patentansprüche:
1. In Kunstharz gekapselte Halbleiteranordnung mit einem plattenförmigen Trägerkörper aus elektrisch isolierendem Material, der an der nach oben weisenden Fläche mindestens zwei parallel zueinander verlaufende Stege und mindestens eine Aussparung aufweist, deren obere Oberflächen mit Metallfilmen versehen sind, und mit einem Halbleiterkörper, der derart in eine Aussparung des Trägerkörpers eingebracht ist, daß die obere Oberfläche des Halbleiterkörpers unterhalb der durch die oberen Oberflächen der Stege gelegten Ebene liegt, und dessen Elektroden mit den Metallfilmen elektrisch leitend verbunden sind, dadurchgekennzeichnet, daß jeder der Stege (2) des Trägerkörpers (1) eine Aussparung (3) aufweist, wobei jeweils die oberen Oberflächen der Stege (2) und Aussparungen (3) durch einen zusammenhängenden Metallfilm (4) bedeckt sind, daß der Halbleiterkörper (5) in einer dieser Aussparungen (3) angeordnet ist, daß seine Elektroden mit den in den Aussparungen
(3) befindlichen Teilen der Metallfilme (4) elektrisch leitend verbunden sind, und daß der Halbleiterkörper (5) einschließlich dieser Verbindungsstellen mit dem Harzmaterial derart umhüllt ist, daß sich die obere Oberfläche der Kunstharzkapsel (7) noch unterhalb der durch die oberen Oberflächen der Stege gelegten Ebene befindet.
2. Verfahren zur gleichzeitigen Herstellung einer Vielzahl von Halbleiteranordnungen nach Anspruch 1, dadurch gekennzeichnet, daß ein bandförmiger, mehrere Halbleiterkörper (5) aufnehmender Trägerkörper (1) verwendet wird, der nach der Montage und Kapselung der einzelnen Halbleiteranordnungen durch im wesentlichen im rechten Winkel zur Längsausdehnung des Trägerkörpers erfolgende Schnitte in eine entsprechende Anzahl von Abschnitten zerteilt wird.
Hierzu 1 Blatt Zeichnungen
DE19671614133 1966-03-09 1967-03-08 In kunstharz gekapselte halbleiteranordnung Pending DE1614133B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1449266 1966-03-09

Publications (2)

Publication Number Publication Date
DE1614133A1 DE1614133A1 (de) 1970-10-29
DE1614133B2 true DE1614133B2 (de) 1971-09-02

Family

ID=11862534

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671614133 Pending DE1614133B2 (de) 1966-03-09 1967-03-08 In kunstharz gekapselte halbleiteranordnung

Country Status (5)

Country Link
US (1) US3461549A (de)
DE (1) DE1614133B2 (de)
FR (1) FR1516465A (de)
GB (1) GB1107498A (de)
NL (1) NL139413B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648121A (en) * 1967-09-06 1972-03-07 Tokyo Shibaura Electric Co A laminated semiconductor structure
DE3106376A1 (de) * 1981-02-20 1982-09-09 Siemens AG, 1000 Berlin und 8000 München Halbleiteranordnung mit aus blech ausgeschnittenen anschlussleitern
JPH03136267A (ja) * 1989-10-20 1991-06-11 Texas Instr Japan Ltd 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3084300A (en) * 1961-02-17 1963-04-02 Micro Systems Inc Semiconductor strain gauge
US3349481A (en) * 1964-12-29 1967-10-31 Alpha Microelectronics Company Integrated circuit sealing method and structure
US3271507A (en) * 1965-11-02 1966-09-06 Alloys Unltd Inc Flat package for semiconductors

Also Published As

Publication number Publication date
US3461549A (en) 1969-08-19
NL6703515A (de) 1967-09-11
DE1614133A1 (de) 1970-10-29
GB1107498A (en) 1968-03-27
FR1516465A (fr) 1968-03-08
NL139413B (nl) 1973-07-16

Similar Documents

Publication Publication Date Title
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE69211821T2 (de) Innere Leiterstruktur einer Halbleiteranordnung
DE1614872C3 (de) Halbleiteranordnung
DE4000089C2 (de)
DE7512573U (de) Halbleitergleichrichteranordnung
DE2554398A1 (de) Lichtemissionsdiodenelement und -anordnung
DE2103064A1 (de) Vorrichtung zur Herstellung von Modulelementen
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE2855838C2 (de) Bauteilanordnung
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE68915885T2 (de) Verbindungsvorrichtung zwischen einer integrierten Schaltung und einer elektrischen Schaltung und Herstellungsverfahren derselben.
DE3884019T2 (de) Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung.
DE2306288A1 (de) Traeger fuer integrierte schaltungen
DE2129808A1 (de) Vorrichtung und Bodenplatte fuer ein Mosaik von Halbleiterbausteinen
DE69105070T2 (de) Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte.
DE69609921T2 (de) Herstellungsverfahren einer halbleiteranordnung geeignet zur oberflächenmontage
DE2144339A1 (de) Mehrfachschaltung in Modulbauweise und Verfahren zu ihrer Herstellung
DE2458410C2 (de) Herstellungsverfahren für eine Halbleiteranordnung
DE1614133B2 (de) In kunstharz gekapselte halbleiteranordnung
DE3619636A1 (de) Gehaeuse fuer integrierte schaltkreise
DE2022895C3 (de)
DE1614133C (de) In Kunstharz gekapselte Halbleiter anordnung
DE3622223A1 (de) Verfahren zum herstellen eines elektronischen netzwerkbausteins
DE69211828T2 (de) Verfahren zum Verdrahten eines Laserarrays
DE1916555A1 (de) Halbleiter-Gleichrichter-Anordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EF Willingness to grant licences