NL139413B - Halfgeleiderinrichting met een plaatvormig steunlichaam van elektrisch isolerend materiaal, dat aan zijn bovenvlak ten minste twee onderling evenwijdige ribben heeft, en werkwijze voor het vervaardigen daarvan. - Google Patents

Halfgeleiderinrichting met een plaatvormig steunlichaam van elektrisch isolerend materiaal, dat aan zijn bovenvlak ten minste twee onderling evenwijdige ribben heeft, en werkwijze voor het vervaardigen daarvan.

Info

Publication number
NL139413B
NL139413B NL676703515A NL6703515A NL139413B NL 139413 B NL139413 B NL 139413B NL 676703515 A NL676703515 A NL 676703515A NL 6703515 A NL6703515 A NL 6703515A NL 139413 B NL139413 B NL 139413B
Authority
NL
Netherlands
Prior art keywords
semiconduction
manufacturing
top surface
insulating material
plate
Prior art date
Application number
NL676703515A
Other languages
English (en)
Dutch (nl)
Other versions
NL6703515A (xx
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of NL6703515A publication Critical patent/NL6703515A/xx
Publication of NL139413B publication Critical patent/NL139413B/xx

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
NL676703515A 1966-03-09 1967-03-06 Halfgeleiderinrichting met een plaatvormig steunlichaam van elektrisch isolerend materiaal, dat aan zijn bovenvlak ten minste twee onderling evenwijdige ribben heeft, en werkwijze voor het vervaardigen daarvan. NL139413B (nl)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1449266 1966-03-09

Publications (2)

Publication Number Publication Date
NL6703515A NL6703515A (xx) 1967-09-11
NL139413B true NL139413B (nl) 1973-07-16

Family

ID=11862534

Family Applications (1)

Application Number Title Priority Date Filing Date
NL676703515A NL139413B (nl) 1966-03-09 1967-03-06 Halfgeleiderinrichting met een plaatvormig steunlichaam van elektrisch isolerend materiaal, dat aan zijn bovenvlak ten minste twee onderling evenwijdige ribben heeft, en werkwijze voor het vervaardigen daarvan.

Country Status (5)

Country Link
US (1) US3461549A (xx)
DE (1) DE1614133B2 (xx)
FR (1) FR1516465A (xx)
GB (1) GB1107498A (xx)
NL (1) NL139413B (xx)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648121A (en) * 1967-09-06 1972-03-07 Tokyo Shibaura Electric Co A laminated semiconductor structure
DE3106376A1 (de) * 1981-02-20 1982-09-09 Siemens AG, 1000 Berlin und 8000 München Halbleiteranordnung mit aus blech ausgeschnittenen anschlussleitern
JPH03136267A (ja) * 1989-10-20 1991-06-11 Texas Instr Japan Ltd 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3084300A (en) * 1961-02-17 1963-04-02 Micro Systems Inc Semiconductor strain gauge
US3349481A (en) * 1964-12-29 1967-10-31 Alpha Microelectronics Company Integrated circuit sealing method and structure
US3271507A (en) * 1965-11-02 1966-09-06 Alloys Unltd Inc Flat package for semiconductors

Also Published As

Publication number Publication date
DE1614133B2 (de) 1971-09-02
GB1107498A (en) 1968-03-27
DE1614133A1 (de) 1970-10-29
NL6703515A (xx) 1967-09-11
US3461549A (en) 1969-08-19
FR1516465A (fr) 1968-03-08

Similar Documents

Publication Publication Date Title
NL151274B (nl) Werkwijze en inrichting voor het bekleden van een ondergrond met een polymeer materiaal.
NL154366B (nl) Elektrisch buscontact met veerkrachtige draden, alsmede een werkwijze en inrichting voor het maken van zulk een buscontact.
NL160680C (nl) Halfgeleiderinrichting voorzien van een isolerende inkapselbekleding en werkwijze voor het vervaardigen van de halfgeleiderinrichting.
NL173907C (nl) Grondplaat met geleiderpatroon en werkwijze voor het vervaardigen daarvan.
NL7613893A (nl) Halfgeleiderinrichting met gepassiveerd opper- vlak, en werkwijze voor het vervaardigen van de inrichting.
NL161617C (nl) Halfgeleiderinrichting met vlak oppervlak en werkwijze voor het vervaardigen daarvan.
NL144764B (nl) Werkwijze voor het vervaardigen van voorwerpen met twee op geringe afstand van elkaar gelegen elektrisch geleidende lagen, alsmede voorwerpen, vervaardigd volgens deze werkwijze.
NL153709B (nl) Werkwijze voor het vervaardigen van een elektrisch geleidend voorwerp, alsmede voorwerp, vervaardigd volgens deze werkwijze.
NL148079B (nl) Werkwijze voor het bekleden van kunststofoppervlakken met een geleidende metaallaag.
NL168997B (nl) Werkwijze voor het vervaardigen van een halfgeleider- inrichting, waarbij groeven in een hoofdoppervlak van een plaatje halfgeleidermateriaal worden gevormd en waarbij het andere hoofdoppervlak zolang aan een lap- bewerking wordt onderworpen, dat ten minste een van de groeven wordt blootgelegd.
NL139079C (nl) Werkwijze voor het vervaardigen van een cellulair voorwerp met een reliefoppervlak.
NL142337B (nl) Werkwijze en inrichting voor het bekleden van een elektrisch geleidend voorwerp, alsmede voorwerpen bekleed volgens deze werkwijze of met behulp van deze inrichting.
NL154061B (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
NL147289B (nl) Werkwijze voor het afwerken van een hoogspanningskabel en hoogspanningskabel vervaardigd volgens die werkwijze.
NL143818B (nl) Inrichting voor het met elkaar in aanraking brengen van ten minste twee vloeistoffen.
NL147333B (nl) Schotel voor het met elkaar in contact brengen van vloeistof en gassen.
NL158062B (nl) Werkwijze voor het vervaardigen van een bandvormig materiaal, in hoofdzaak bestaande uit tabaksstof, alsmede inrichting voor het toepassen van de werkwijze.
NL141487B (nl) Werkwijze voor het vervaardigen van geperste vormstukken van vezelig materiaal.
NL149820B (nl) Werkwijze voor het copolymeriseren van alfa-alkenen met een alkenylamine.
NL166820C (nl) Halfgeleiderinrichting voorzien van een weerstands- element en werkwijze voor het vervaardigen daarvan.
NL139413B (nl) Halfgeleiderinrichting met een plaatvormig steunlichaam van elektrisch isolerend materiaal, dat aan zijn bovenvlak ten minste twee onderling evenwijdige ribben heeft, en werkwijze voor het vervaardigen daarvan.
NL141748B (nl) Verwarmingsmat voor elektrische oppervlakteverwarming.
NL186046C (nl) Inrichting met een piezo-elektrische baan en werkwijze voor het vervaardigen van een inrichting met een piezo-elektrische baan.
NL150941B (nl) Werkwijze en inrichting voor het verbinden van contactlichamen met contactdragers voor elektrische contactorganen.
BE790868R (nl) Werkwijze en inrichting voor het vervaardigen van een bekledingmet

Legal Events

Date Code Title Description
NL80 Abbreviated name of patent owner mentioned of already nullified patent

Owner name: MATSUSHITA E

V4 Discontinued because of reaching the maximum lifetime of a patent