DE1614133A1 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents
Halbleitervorrichtung und Verfahren zu deren HerstellungInfo
- Publication number
- DE1614133A1 DE1614133A1 DE19671614133 DE1614133A DE1614133A1 DE 1614133 A1 DE1614133 A1 DE 1614133A1 DE 19671614133 DE19671614133 DE 19671614133 DE 1614133 A DE1614133 A DE 1614133A DE 1614133 A1 DE1614133 A1 DE 1614133A1
- Authority
- DE
- Germany
- Prior art keywords
- webs
- semiconductor element
- parts
- recessed
- rod body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
: 8. März 1967
MT Su SHITA ELE C TRONIG S COEP OEATIOH
Osak:a /Japan
Die Erfindung bezieht sich auf Halbleitervorrichtungeii
und insbesondere auf eine Haibieitervorrichtung von verbessertem
Aufbau. Darüber hinaus bezieht sich die Erfindung insbesondere auf
eine Halbleitervorrichtung mit einem solchen Aufbau, der nicht nur
robust ist, sondern sich auch für Flächenverbindungen und für die ^Massenproduktion eignet. -.-:..
Der neuerdings erzielte Fortschritt in der Technik der
Oberflächenpassivierung, die für Halbleiter-Bauelemente in Anwendung
kommt, und derzufolge die Oberflächen dieser Bauelemente mit
einem Schutzfilm, bei spielsweise mit einem SiIi ciumdi oxydfilm,, beschichtet
werden, hat das Verfahren zum Versiegeln von Halbleitervorrichtungen
sehr vereinfacht, und es sind nacheinander verschiedene
Arten von Halbleitervorrichtungen in Gebrauch gekommen, die in ein Harz wie beispielsweise Epoxyharz eingeschlossen sind*
Die Erfindung soll nun unter Bezugnahme auf eine in den
009044/0409 beigegebenen
" 2" 16H133
beigegebenen;Zeichnungen dargestellte bevorzugte Ausführungsform
beschrieben werden. In den Zeichnungen zeigen:
Fig. 1 eine perspektivische. Ansicht eines bei dieser
iusführungsform verwendeten s.tabartigen Körpers, der" eine auf die
Oberflächen der Stege dieses Stabkörpers aufgebrachte Metallbeschichtung
aufweist;
Fig. 2 eine perspektivische Ansicht, in der dieser Stabkörper
mit einem daran befestigten Halbleiterbauelement eines Transistors dargestellt ist*
Fig. 3 eine perspektivische Ansicht, in der dieses Halbleiterbauelement
der Figur 2 mit einer Harzbeschichtung versiegelt dargestellt ist; und -
Fig. 4a und Fig. 4b perspektivische Ansichten je eines
Transistors, der durch ein Durchtrennen entlang der Linien A-A beziehungsweise B-B aus dem ütabkörper der Figur 3 herausgebrochen
wurde.
In den Zeichnungen stellt die Figur 1 eirie perspektivische
Ansicht eines Stabkörpers.1 für einen Transistor dar, wobei
dieser Stabkörper bandartig ausgebildet und hier in dem Stadium vor dem Durchtrenaen in einzelne Abschnitte oder Teile geringer
Länge wiedergegeben ist, und wobei dieser in seinem Aufbau drei parallele Stege 2 aufweist, in deren LängserStreckung in vorbestimmten,
gleichmäßigen Abständen voneinander Aussparungen 3 vorgesehen sind,und auf deren obere Flächen jeweils Metallfilme 4 aufgebracht
sind. Dieser Stabkörper 1 besteht aus einem Werkstoff wie beispielsweise Keramikmaterial. Der Stabkörper 1 wird in der Weise
• hergestellt
0098U/(H09
hergestellt, daß man ein Mt ze be ständiges, elektrisch, isolierendes
und chemisch beständiges Material einem Ereßvorgang unterwirft» Ein
Metallfilm 4 wird auf jeder der oberen Flächen der drei Stege 2 des
Staukörpers 1 ausgeformt,indem man diese Flächen mit Molybdän
metallisiert und danach die so erhaltenen Oberflächen mit einer
Nickelschicht und dann mit: einer Groldschichi überzieht, so daß die
oberen Flächen der Torspringenden Teile wie auch der Aussparungen der Stege des Stabkörpers 1 jeweils gleichermaßen.mit durchlaufenden
oder zusammenhängenden Metallfilmen bedeckt .sind*
Der Stabkörper 1 weist eine Länge in der Größenordnung von 5 bis 10 cm auf ..Wie aus Figur 2 hervorgeht, sind die Kollektoren
der einzelnen Silicium-Planar-QIransistQreiemente, die passivierte
Oberflächen aufweisen und an denen Elektroden für die Emitterzonen und Basiszonen vorgesehen sind, jeweils auf den Metallfilm
4 aufgelötet, der auf den Oberflächen der Ausspärüngejl 3 des mittleren
Steges 2 des Stabkörpers 1 ausgeformt ist.
Durch die Leitungsdrähte 6 -werden dann: die Emitterelektroden
und die Basiselektroden mit Hilfe des Shermokompressionsverfahrens
mit den Metallfilmen 4 verbunden, die auf die Vidlzahl von in
Äden--t«-weil s zu beiden Seiten des Stabkörpers angeordneten Stegen 2
vorgesehenen Aussparungen 3 aufgebracht sind. Bildet man die in dem
mittleren Steg des Stäbkörpers 1 vorgesehenen Aussparungen 3 mit
einer um soviel größeren TiefenerStreckung aus als die in den an
ö.en beiden Außenkanten des Stabkörpers 1 angeordneten Stegen2 vorgesehenen
Aussparungen 3, wie der Stärke des Halbleiterelements 5
entspricht, so ergeben sich hieraus Vorteile im Zusammenhang mit
der Tatsache, daß dann die entsprechenden Stellen, an denen die
009844/0409
Elektroden mittels des Thermokompressionsverfahrens befestigt werden,
jeweils in der gleichen Ebene liegen, und der Thermokompressionsarbeitsgang
kann dank dem Umstand, daß zur Durchführung der Betriebsvorgänge bei dem durch Thermokompression erfolgenden Yerdrahten
demgemäß lediglich ein Einstellen der Thermokompressionsanlage in horizontaler Richtung erforderlich ist, im lahmen der
Massenproduktion vorgenommen werden. In dieser Weise werden Halbleiterelemente 5 einer Tielzahl von Transistoren an der Oberfläche
des Stabkörpers 1 befestigt, wobei die oberen Flächen der einzelnen
Elemente 5 so angeordnet sind, daß sie tiefer liegen als die vorspringenden Teile der Stege 2. Wenngleich es nicht immer erforderlich
ist, die Elemente 5 mit einem Stoff wie beispielsweise einem
Harz zu beschichten, so ist es in den meisten Fällen doch die gängige Praxis, sämtliche Elemente einschließlich ihrer Leitungsdrähte
6 mit Epoxyharz 7 zu versiegeln, wie dies in Figur 3 gezeigt wird.
Bei diesem Versiegelungsvorgang ist es insbesondere wichtig, daß
das Harz in solcher Weise auf die Elemente aufgebracht wird, daß die obere Fläche eines jeden Anteils von Versiegelungsharz etwas
unterhalb der durch die oberen Flächen der vorspringenden Teile der
Stege 2 des Stabkörpers 1 gelegten Ebene verbleibt. Nach Beendigung des Tersiegelungsvorgangs wird der Stabkörper 1 entlang der in Figur
3 dargestellten Linien A-A oder B-B in einzelne Abschnitte oder
Teile zerlegt, was also bedeutet, daß damit der Herstellungsvorgang
für die einzelnen Transistoren im Rahmen der Erfindung wie in den Figuren 4a und 4b gezeigt beendet ist.
Wie sich eindeutig aus Figur 4a oder Figur 4b ergibt, ist
der gemäß der Erfindung geschaffene Transistor von einem sehr vereinfachten
und doch robusten Aufbau. Die auf die drei Stege 2 des
9844/0409
Stabkörpers 1 aufgebrachten und keine Beschichtung durch einen Harzfilm
7 aufweisenden lie tall filme 4 können als äußere Anschlüsse für
die Emitter-, Kollektor- und Basiszone dienen, und: es ist keineswegs
erforderlich, zusätzlich noch weitere äußere Anschlüsse vorzusehen..
Der erfindungsgemäße Transistor ist; auch insofern vorteilhaft, als es dank der 5atsache>
daß sämtliehe auf die Vorspringenden Seileder Stege 2 aufgebrachten Metallfilme 4>
^Ie gleichzeitig als äußere Anschlüsse dienen,; in einer gemeinsamen Ebene angeordnet
"sind», wie: fernerhin auch dank der Tatsache, daß die aus einem. Harz
oder einem ähnlichen Versiegelungsmaterial bestehende Beschichtungsmasse
unterhalb der ELä.chenebene der Metallfilme 4 angeordnet ist,
ermöglicht wird, eine Vielzahl der erfindungsgemäßen: Transistoren
einem simultan ausgeführten Thermokompressionsarbeitsgang zu unterwerfen,
wenn es beispielsweise erwünscht ist, die Transistoren für
Leiterplatten zu verwenden, wobei nicht nur die Anzahl der Verdrahtungsschri"tt^
reduziert werden kann, sondern wobei man sigh auch
in Gestalt des simultan geführten Thermokompressionsveifahrens für
Transistoren einer Methode bedienen kann, die sich· in der mit diesem
Teilgebiet befaßten großtechnischen Herstellung als Verfahren
zur Oberflächehverbindung zunehmender Beliebtheit erfreut. Es ist
Jedoch zu beachten, daß iieses Verfahren einer simultan vorgenommenen
Befestigung einzelner Transistoren durch Druckanwendung, das unter der Bezeichnung Öberflächenv-erbindungsverfahren .(face-bonding
technique) bekannt ist, keineswegs notwendigerweise bedingt, daß
man die Halbieiterelemente mit einer Beschichtung versiegelt, die
aus einem Material wievbeispielsweiBe einem Harz besteht. Es sei
auch b©tont, daß bei der Herstellung von Halbleitervorrichtungen
nach dem »rfindungsgemäßen Verfahren de* in Figur 1 wiedergegebene
; ■'" x Stabkörpei·
009t44/Ö409
Stabkörper in der Weise hergestellt werden kann, daß man das Material
einem Preßvorgang unterwirft, und die auf den oberen Flächen der Stege 2 des Stabkörpers 1 ausgeformten Metallfilme 4 durch Anwendung
des bekannten Auftragverfahrens auf diese aufgebracht werden
können. Durch diese Umstände wird nicht nur die gleichzeitige Verarbeitung von Transistoren in großer Anzahl ermöglicht, sondern
auch die Vollautomatisierung des Arbeitsvorgangs zum Befestigen des
Elements 5 unter Verwendung einer Anlage, die zum Zuführen des Stabkörpers
lin vorbestimmten Vorschubsehritteη betätigbar ist, so daß
die Vorrichtung in einfacher und weit weniger aufwendiger Weise hergestellt
werden kann.
Im obigen ist eine Ausführungsform der Erfindung im Hinblick
auf die Herstellung von Transistoren beschrieben worden. Die
Erfindung kann jedoch gleichermaßen auch für Dioden Anwendung finden,
indem lediglich der Stabkörper 1 so ausgebildet wird, daß er nur zwei Stege 2 aufweist.
Wie bereits erwähnt, weist die erfindungsgemäße Vorrichtung den Vorteil eines vereinfachten und robusten Aufbaus auf, der
sich für die Massenproduktion eignet und leicht zu verdrahten ist, während das erfindungsgemäße Verfahren zur Erleichterung der Herstellung
der erfindungsgemäßen Halbleitervorrichtung bei erheblich verringertem Aufwand geeignet ist.
Es versteht sich, daß die Erfindung keineswegs ausschließlich
auf die vorbeschriebene Ausführungsform beschränkt ist, und
daß durch den Fachmann an der Erfindung verschiedenartige Abänderungen
vorgenommen werden können, die sämtlich in den Rahmen der Erfindung
fallen.
009844/0409
Claims (3)
1. Halbleitervorrichtung, gekennzeichnet durch einen plattenförmigen, .
aus einem elektrisch isolierenden Material bestehenden Stabkörper *
(1) , 'an dem eine Vielzahl parallel zueinander angeordneter Stege
(2), die ausgesparte Teile (3) aufweisen, vorgesehen ist, wobei jeder der Stege (2) aus einem ausgesparten Teil (j) und mindestens
einem vorspringenden Teil besteht; jeweils an den oberen Oberflächen der Stege (2) ausgeformte. Metallfilme (4-)» welche die oh ere
Oberfläche des ausgesparten Teils (3)"und des vorspringenden Teils
eines jeden Stegs (2) zusammenhängend bedecken; ein an der
oberen Oberfläche des ausgesparten Teils (5) des einen der Stege
(2) angeordnetes Halbleiterelement. (5), wobei die obere Oberfläche
dieses Halbleiterelements (5): unterhalb der durch die oberen Oberflächen
der. vorspringenden Teile der Stege (2) gelegten Ebene
angeordnet ist; und Elektroden für das Halbleiterelement (5),
die jeweils mit. den auf den ausgesparten Teilen (3) der Stege (2)
vorgesehenen Metallfilmen (4) leitend, verbunden sind, wobei das
Halbleiterelement (5) mit einem Harzmaterial versiegelt ist, wobei die obere Oberfläche des das Halbleiterelement (5) bedeckenden Versiegelungsmaterials
(7) unterhalb der durch die oheren Oberflächen der vorspringenden Teile der Stege (2) gelegten Ebene angeordnet
ist.
2. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch den ersten Verfahrensschritt der Äusformungvon Metallfilmen
(4) auf den oberen Oberflächen einer Vielzahl parallel zueinander angeordneter Stege (2), deren jeder an einer Stelle ein
ausgespartes Teil (3) aufweist, wobei jeder der Stege (2) aus einem
ausgesparten 009844/0409
" 8 " 16U133
ausgesparten Teil (3) und mindestens einem vorspringenden Teil
besteht, wobei die parallel zueinander angeordneten Stege (2) auf einem plattenförmigen, aus einem elektrisch isolierenden Material
bestehenden Stabkörper (l) vorgesehen sind, wobei die Metallfilme
(4) in zusammenhängender Erstreckung von den oberen Oberflächen
der vorspringenden Teile der Stege (2) zu den oberen Oberflächen der jeweiligen ausgesparten Teile (3) ausgeformt sind» den
zweiten Verfahrensschritt der Anbringung eines Halbleiterelements
(5) auf dem ausgesparten Teil (3) des einen der Stege (2), wobei die obere Fläche dieses Halbleiterelements (5) unterhalb der durch
die oberen Oberflächen der vorspringenden Teile der Stege (2)
gelegten Ebene angeordnet ist, und der Herstellung einer leitenden Verbindung zwischen den Elektroden dieses Halbleiterelements
(5) und den jeweils auf den oberen Oberflächen der ausgesparten Teile (3) der Stege (2) vorgesehenen Metallfilmen (4)» und den
dritten Verfahrensschritt der Versiegelung des Halbleiterelements
(5) mit einem aus einem Kunstharz bestehenden Versiegelungsmaterial
(7), wobei die obere Fläche dieses das Halbleiterelement (5) bedeckenden
Versiegelungsmaterials (7) unterhalb der durch die oberen
Oberflächen der vorspringenden Teile der Stege (2) gelegten Ebene angeordnet ist.
3. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet
durch den ersten Verfahrensschritt der Ausformung eines zusammenhängenden Metallfilms (4) auf jeder der oberen Oberflächen einer
Vielzahl von parallel zueinander angeordneten Stegen (2), deren jeder eine Vielzahl von in seiner LängserStreckung und in vorbestimmten
Abständen voneinander angeordneten ausgesparten Teilen (3) aufweist,
wobei jeder Steg (2) aus ausgesparten Teilen (3) und vorspringenden
009844/04Ό9
springenden Teilen besteht, wobei diese Stege (2) auf einem
bandförmigen., aus einem elektrisch isolierenden Material bestehenden
Stabkörper (l) vorgesehen sind? den zweiten Verfahrensschritt
der Anbringung eines Halbleiterelements (5) auf der oberen Fläche
eines jeden der ausgesparten Teile (j) des einen der Stege (2), wobei
die obere Fläche des Halbleiterelements (5) unterhalb der durch
die oberen Oberflächen der vorspringenden Teile gelegten Ebene
angeordnet ist, und der Herstellung einer leitenden Verbindung zwischen
den Elektroden eines jeden dieser Hälbleiterelemente (5)
und den jeweils auf den ausgesparten Teilen (J) der Stege (2) vorgesehenen Metallfilmen (4); den dritten Verfahrensschritt* des anschließenden
Versiegelns eines jeden der Haibleitereiemente (5) mit
einem aus einem Kunstharz, bestehendeh Versiegelungsmaterial (7) j
wobei die obereFläche des das Halbleiterelement (5) bedeckenden
Versiegelungsmateriäls (7)unterhalb der durch die oberen Oberflächen
der vorspringenden Teile der Stege: (2) gelegten Ebene an-r
geordnet ist; und den vierten Verfahrenssehritt des nachfolgenden
3)urchtrennens des bandförmigen Stabkörpers (l) im wesentlichen in
einem rechten Winkel zur !,ängserstreckung des Stäbkörpers (1), wobei
jedes abgetrennte Teil öin Haibleiterelemeht (5) aufweist.
009844/0409
to.
Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1449266 | 1966-03-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1614133A1 true DE1614133A1 (de) | 1970-10-29 |
DE1614133B2 DE1614133B2 (de) | 1971-09-02 |
Family
ID=11862534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671614133 Pending DE1614133B2 (de) | 1966-03-09 | 1967-03-08 | In kunstharz gekapselte halbleiteranordnung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3461549A (de) |
DE (1) | DE1614133B2 (de) |
FR (1) | FR1516465A (de) |
GB (1) | GB1107498A (de) |
NL (1) | NL139413B (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3648121A (en) * | 1967-09-06 | 1972-03-07 | Tokyo Shibaura Electric Co | A laminated semiconductor structure |
DE3106376A1 (de) * | 1981-02-20 | 1982-09-09 | Siemens AG, 1000 Berlin und 8000 München | Halbleiteranordnung mit aus blech ausgeschnittenen anschlussleitern |
JPH03136267A (ja) * | 1989-10-20 | 1991-06-11 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3084300A (en) * | 1961-02-17 | 1963-04-02 | Micro Systems Inc | Semiconductor strain gauge |
US3349481A (en) * | 1964-12-29 | 1967-10-31 | Alpha Microelectronics Company | Integrated circuit sealing method and structure |
US3271507A (en) * | 1965-11-02 | 1966-09-06 | Alloys Unltd Inc | Flat package for semiconductors |
-
1967
- 1967-02-28 GB GB9426/67A patent/GB1107498A/en not_active Expired
- 1967-02-28 US US619270A patent/US3461549A/en not_active Expired - Lifetime
- 1967-03-06 NL NL676703515A patent/NL139413B/xx not_active IP Right Cessation
- 1967-03-08 DE DE19671614133 patent/DE1614133B2/de active Pending
- 1967-03-08 FR FR97881A patent/FR1516465A/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3461549A (en) | 1969-08-19 |
NL139413B (nl) | 1973-07-16 |
NL6703515A (de) | 1967-09-11 |
GB1107498A (en) | 1968-03-27 |
DE1614133B2 (de) | 1971-09-02 |
FR1516465A (fr) | 1968-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2927011C2 (de) | Chip-Kondensator und Verfahren zu seiner Herstellung | |
DE68910385T3 (de) | Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist. | |
DE102015210603B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE1121139B (de) | Verfahren zur Herstellung gedruckter Schaltungen | |
DE69615792T2 (de) | Miniatur-halbleiteranordnung für oberflächenmontage | |
DE3913221A1 (de) | Halbleiteranordnung | |
DE1564354A1 (de) | Metallteil fuer Halbleiter-Bauelemente | |
DE1564334A1 (de) | Plastikgekapselter Transistor und Verfahren zu seiner Herstellung | |
DE10234778A1 (de) | Chip-Leiterplatten-Anordnung für optische Mäuse und zugehöriger Linsendeckel | |
DE3306493C2 (de) | Elektrisch leitfähiges Klebeband | |
DE2103064A1 (de) | Vorrichtung zur Herstellung von Modulelementen | |
DE1002089B (de) | Elektromagnetisches Ablenksystem fuer die Strahlsteuerung einer Kathodenstrahlroehre und Verfahren zur Herstellung eines solchen Ablenksystems | |
DE2855838C2 (de) | Bauteilanordnung | |
DE3010876A1 (de) | Verfahren zur herstellung einer leiterplatte | |
DE68915885T2 (de) | Verbindungsvorrichtung zwischen einer integrierten Schaltung und einer elektrischen Schaltung und Herstellungsverfahren derselben. | |
DE2315711A1 (de) | Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens | |
DE69105070T2 (de) | Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte. | |
DE69609921T2 (de) | Herstellungsverfahren einer halbleiteranordnung geeignet zur oberflächenmontage | |
DE4321592A1 (de) | Halbleitervorrichtungen sowie Trägerteile und Leiterrahmen hierfür | |
DE1614133A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE3619636A1 (de) | Gehaeuse fuer integrierte schaltkreise | |
DE69634816T2 (de) | Methode zur herstellung eines halbleiterbauteils für oberflächenmontage, geeignet für vergleichsweise hohe spannungen und ein solches halbleiterbauteil | |
DE68914214T2 (de) | Zusammenbau- und Packungsverfahren eines Sensorelementes. | |
DE1117164B (de) | Speicherkernmatrize mit einem Isolierrahmen | |
DE3040676C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
EF | Willingness to grant licences |