DE1562124B2

DE1562124B2 - Verfahren und Schaltungsanordnung zur Feststellung von Schaltzustandsänderungen von Teilnehmeranschlüssen

Info

Publication number: DE1562124B2
Application number: DE1562124A
Authority: DE
Inventors: Stanislas Antwerpen Kobus (Belgien); Adelin Eugene Gaston Paris Salle
Original assignee: International Standard Electric Corp
Current assignee: International Standard Electric Corp
Priority date: 1967-01-23
Filing date: 1968-01-20
Publication date: 1974-02-14
Also published as: DE1562124A1; IE31989B1; BE709715A; FI54987C; NL6701053A; IE31989L; CH477788A; ES349622A1; FI54987B; NL158679B; FR1565455A; AT304648B; US3546388A; NO128426B; GB1156103A; DE1562124C3

Description

(Die Priorität der Anmeldung in den Niederlanden vom 23. Januar 1967, No. 6 701053, wird in Anspruch genommen.)

Die Erfindung betrifft ein Verfahren zur Feststellung von Schaltzustandsänderungen von Teilnehmeranschlüssen, bei dem die Teilnehmeranschlüsse abgetastet werden, bei dem bei der Abtastung jedes Teilnehmeranschlusses dessen Schleifenzustand sowie der Schaltzustand des ihm zugeordneten Trennrelais ermittelt wird und bei dem aus bei der Abtastung gewonnenen Informationen und aus gespeicherten Informationen bezüglich der bei der jeweils letzten Abtastung festgestellten Schaltzustände die für die Feststellung von Schaltzustandsänderungen benötigten Informationen erarbeitet werden, in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen.

Ein derartiges Verfahren ist bekannt aus dem Artikel von H. Adelaar, F. Clemens und -T. M a s u r e : »Outlines of a T. D. M. two-wire telephone switching system and its control«, in »The Proceedings of the Institution of Electrical Engineers«, VoI 107, Part B, Supplement No. 20, November 1960, S. 94 ff.

Vielfach wird in mordernen Vermittlurigsanlagen das Auftreten neuer Schaltzustände von Anschlußleitungen durch zyklische Abtastung ermittelt. Bei der Abtastung werden die Schaltzustände von Leitungsschleife, evtl. Trennrelais abgefragt. Binäre Informationen, welche diese ermittelten Schaltzustände angeben, können mit gespeicherten, binären, früher ermittelte Zustände angebenden Informationen verglichen werden, um Änderungen feststellen zu können. Dabei müssen für ein derartiges Verfahren zwei Bits pro Leitung gespeichert werden. Gemäß dem obengenannten, bekannten Verfahren werden ein Schleifenzustand-Bit und ein sogenanntes Abwurf-Bit gespeichert. Zum Erkennen eines neuen Schaltzustands, der weitere Schalthandlungen nach sich ziehen soll, sind daher bei bekannten Verfahren 3- oder gar 4-Bit-Codes zu prüfen (deutsche Auslegeschrift 1 137 085).

Aufgabe der Erfindung ist es, ein Verfahren anzugeben, das einen geringeren Speicheraufwand ermög-HchtunddiePrüfungvon3-Bit-Codes überflüssig macht.

Zur Lösung dieser Aufgabe sieht das erfindungsgemäße Verfahren vor, daß die den Schleifenzustand und den Schaltzustand des Trennrelais kennzeichnenden binären Informationen logisch verknüpft werden und daß nur eine das Ergebnis dieser Verknüpfung darstellende binäre Zustandsinformation abgespeichert wird.

Erfindungsgemäß ist weiter vorgesehen, daß die bezüglich eines Teilnehmeranschlusses bei dessen Abtastung ermittelte Zustandsinformation und die bezüglich desselben Teilnehmeranschlusses bei dessen vorhergehender Abtastung ermittelte und abgespeicherte Zustandsinformation gemäß einer »Exklusiv-Oder«-Funktion logisch verknüpft werden und daß aus dem binären Wert des Ergebnisses dieser Verknüpfung festgestellt wird, ob für den betroffenen Teilnehmeranschluß eine Zustandsänderung festgestellt wurde, die weitere Schalthandlungen erforderlich macht.

Eine andere Weiterbildung der Erfindung sieht vor, daß nach einer Feststellung, daß weitere Schaltungen erforderlich sind, die Art der vorzunehmenden Schalthandlungen aus der abgespeicherten Zustandsinformation gewonnen wird.

In weiterer Ausgestaltung der Erfindung ist eine zur Durchführung des Verfahrens vorzugsweise geeignete Schaltungsanordnung so ausgestaltet, daß die Teilnehmeranschlüsse in Gruppen unterteilt sind und eine Abtasteinrichtung, die jeweils eine Gruppe von Teilnehmeranschlüssen abtastet, Oder-Verknüpfungsglieder umfaßt, die für jeden der Teilnehmeranschlüsse einer zur Abtastung anstehenden Gruppe die binären Darstellungen von Schleifenzustand und Trennrelais-Schaltzustand Oder-mäßig verknüpfen, daß ein Verknüpfungsnetz die Resultate dieser Verknüpfungen und die Teilnehmeranschlüsse dieser Gruppe betreffenden, aus einem ersten Speicher in ein erstes Register gelesenen Zustandsinformationen individuell entsprechend einer Exklusiv-Oder-Bedingung verknüpft und die Resultate dieser Verknüpfungen einem zweiten Register zuführt, und daß Prüfschaltmittel danach die bezüglich der einzelnen Teilnehmeranschlüsse der betroffenen Gruppe im zweiten Register und im ersten Register festgehaltenen Informationen nacheinander prüfen und vergleichen, um Schaltzustandsänderungen festzustellen und um gegebenenfalls die im ersten Speicher enthaltene Zustandsinformation zu ändern.

Nachfolgend wird die Erfindung mit ihren weiteren Merkmalen an Hand der Zeichnungen näher erläutert; in diesen zeigt

Fig. 1 eine schematische Darstellung eines Teilnehmeranschlusses und einer Abtasteinrichtung,

F i g. 2 einen Teil einer zentralen Datenverarbeitungseinheit, der mit dem Abtaster nach Fig. 1 zusammenwirkt.

In F i g. 1 ist ein Ausschnitt aus einer Fernmeldevermittlung gezeigt, die m-n Teilnehmeranschlußschaltungen umfaßt, die in η Gruppen zu je m Teilnehmeranschlußschaltungen eingeteilt sind. Jede Teilnehmeranschlußschaltung besteht aus einer Leitung mit den beiden Adern a, b, die dem Auschluß des Teilnehmerapparats S an einen nicht gezeigten Verbindungssatz des Amts dient, und aus einem Trennrelais Cor. Die Leitungsadern a, b sind an Erde bzw. an den negativen Pol einer Batterie B angeschlossen, und zwar jeweils über die Reihenschaltung eines Ruhekontakts coX bzw. co 2 und eines Widerstands Rl bzw. R2. Das Trennrelais Cor ist mit einem Wicklungsende über einen Widerstand R 5 an den negativen Pol der Batterie B und mit dem anderen Wicklungsende über eine Ader c an den obenerwähnten, nicht dargestellten Verbindungssatz angeschlossen. Die Ader c ist über einige nicht dargestellte markierergesteuerte Koppelstufen durchschaltbar. Der Verbindungspunkt von Ruhekontakt co 2 und Widerstand R 2 und der Verbindungspunkt von Trennrelais Cor und Ader c bilden das Abtastpunktepaar der Teilnehmeranschlußschaltung, von denen der eine an einen Widerstand R3 und der andere an einen Widerstand R 4 angeschlossen ist. Die freien Enden der Widerstände R 3, R 4 jeder der m-n Teilnehmeranschlußschaltungen sind an die Abtasteinrichtung angeschlossen über zugeordnete Adern ei, j bzw. fi,j (i=l bis m, j = l bis n). Die Abtasteinrichtung umfaßt eine Matrix mit η Zeilen χ 1 bis xn und m Spaltenpaaren y 1,1/2 bis ym, 1/2 sowie eine ihr zugeordnete Zugriff einrichtung AL, die die Auswahl und Abfrage jeder beliebigen Matrixzeile ermöglicht. Jede der erwähnten Adern ei, j und fi,j ist mit ihrem freien Ende einerseits mit der Zeile χ j (/=1 bis n) über einen individuellen Konden-

5 . 6

sator C verbunden, und andererseits mit den Spalten dient. Ebenso sind auch alle anderen Rückstellwege

yi,l bzw. yi,2 (i=l bis m) über eine individuelle für noch zu beschreibende bistabile Kreise gestrichelt

Diode w. dargestellt.

Damit sind die η Zeilen χ 1 bis xn und die m Spal- F i g. 2 zeigt den Teil der zentralen Datenverarbeitenpaare y 1,1/2 bis ym, 1/2 der Abtastmatrix zu- 5 tungseinheit CP, der von der Leitungsabtastung begeordnet, den η Gruppen zu je m Leitungen und den troffen ist. Dieser Teil umfaßt einen Ferritkernmatrix- m Abtastpunktpaaren der m Leitungen in jeder speicher MM mit zugeordneter Zugriff einrichtung/4 C Gruppe. Die Zugriffeinrichtung ist auf bekannte sowie ein Adressenregister RC und ein Speicher-Weise ausgebildet und bedarf hier keiner eingehen- register RM. Der Matrixspeicher MM besteht aus den Erläuterung; zur allgemeinen Erläuterung sei io zwei Teilen: einem Teil ME mit η Zeilen und folgendes gesagt: Sie kann z. B. eine Decodiermatrix m Spalten, die den η Gruppen und den m Leitungen mit g Eingängen und η Ausgängen umfassen sowie jeder Gruppe zugeordnet sind, sowie einem Teil MH, einen Abfragesignalgenerator und η Und-Torschal- der gemeinsam mit Teil ME m Spalten umfaßt und tungen, deren jede drei Eingänge und einen Ausgang eine geeignete Anzahl von Zeilen. Diese Anzahl ist hat. Die g Eingänge sind dann an g Ausgänge eines 15 hier mit sechs gewählt. Jedes Bit des Teils ME spei-Registers einer zentralen Datenverarbeitungseinheit chert eine Information bezüglich des zuletzt fest- CP angeschaltet, auf die später noch eingegangen gestellten Zustands der zugeordneten Leitung. Die werden soll. Die η Ausgänge der η Und-Torschal- Zeilen des Teils MH speichern zeitweilig die Adrestungen führen auf die η Zeilen der Abtastmatrix. sen jener gerufenen Leitungen, die noch nicht durch-Die drei Eingänge jeder Und-Torschaltung' sind 20 verbunden sind. Das Adressenregister umfaßt drei folgendermaßen geschaltet: der erste an den Aus- Teile: einen Befehlsteil RW, einen Leitungsgruppengang des Abfragesignalgenerators, der zweite an adressenteil RA und einen Leitung-in-Gruppe-Teil einen zugeordneten Ausgang der Decodiermatrix und LJ. Der Befehlsteil R W umfaßt zwei Flip-Flops der dritte, gevielfacht, an den Ausgang eines zwei (nicht dargestellt), deren »1 «-Eingänge an zwei AusEingänge aufweisenden Mischgatters M1. Die beiden 25 gänge eines Programmregisters (nicht dargestellt) Eingänge des Mischgatters Ml sind an zwei Zeit- angeschlossen sind über eine mit ρ 2 bezeichnete lagenausgänge ti, vl der zentralen Datenverarbei- zweiadrige Leitung, und deren »1 «-Ausgänge mit tungseinheit CP angeschlossen. Ausgangsseitig sind geeigneten Torschaltungen der Zugriffeinrichtung die m Spaltenpaare )Ί, 1/2 bis ym, 1/2 verbunden mit AC verbunden sind. Der Leitungsgruppenadressenden zugeordneten Eingängen von m Spaltenverstär- 30 teil RA umfaßt g Flip-Flops (nicht gezeigt), deren kerpaaren A1,1/2 bis Am, 1/2. Der Ausgang jedes »1 «-Eingänge an g Ausgänge des obengenannten Spaltenverstärkers Ai, 1 (i=l bis m) ist angeschlos- Programm registers angeschlossen sind über eine sen an einen Eingang eines zugeordneten, drei Ein- g-adrige Leitung pl, und deren »1 «-Ausgänge einergänge aufweisenden Und-Tors Gi, 1, während der seits mit g zugeordneten Eingängen der Decodier-Ausgang jedes der Spaltenverstärker Ai,2 mit einem 35 matrix der Zugriffeinrichtung/4L (Fig. 1) verbunden Eingang eines zugeordneten, zwei Eingänge aufwei- sind über die g-adrige Leitung g, und andererseits senden Und-Tors Gi, 2 verbunden ist. Von den an g zugeordnete Eingänge einer Decodiermatrix der anderen beiden Eingängen jedes Und-Tors G/,1 ist Zugriffeinrichtung AC des Matrixspeichers MM ander eine direkt mit dem Zeitlagenausgang ti, der geschlossen sind. Die Zahl g ist zumindest gleich andere über einen Inverter 71 mit dem Zeitlagen- 40 log₂(n + 6). Der letzte Teil LJ umfaßt wenigstens ausgang vl der zentralen Datenverarbeitungseinheit <i=log.,m Flip-Flops (nicht gezeigt), deren »1«-Ein- CP verbunden. Der andere Eingang jedes der Und- und -Ausgangsverbindungen später erläutert werden. Tore Gi, 2 ist an den Ausgang des Mischgatters Ml Das Register RM umfaßt m Flip-Flops Fl bis Fm, angeschlossen. Die beiden Ausgänge jedes Und-Tor- die eine vom Matrixspeicher MM gelesene oder in Paars Gi, 1/2 sind mit den beiden Eingängen eines 45 diesen zu schreibende Information speichern.
zugeordneten, zwei Eingänge aufweisenden Oder- Die Zugriffeinrichtung AC ist auf übliche Art Tors Li verbunden. Der Ausgang jedes Oder-Tors aufgebaut. Sie wird daher nicht eingehend beschrie-Ll bis Lm ist mit dem »1 «-Eingang eines zugeord- ben, sondern im Nachfolgenden nur in allgemeiner neten Flip-Flops Fl bis Fm eines peripheren Re- Form erläutert. Sie kann z.B. bestehen aus einer gisters RP verbunden. Der »1 «-Ausgang jedes Flip- 50 Decodiermatrix mit g Eingängen und η+ 6 AusFlops Fi des Registers RP ist an einem der beiden gangen sowie zwei Signalgeneratoren zur Erzeugung Eingänge eines zugeordneten Und-Tors Gi, 3 ange- von Lese- und Schreibsignalen und zwei (n + 6) Undschlossen, dessen anderer Eingang mit dem Ausgang Toren. Der Schreibsignalgenerator ist an die η + 6 eines zwei Eingänge aufweisenden Mischgatters Ml Zeilen des Matrixspeichers MM angeschlossen über verbunden ist. Die Eingänge dieses Mischgatters M2 55 jeweils eines von den n+6 Und-Toren. Diese Undsind an die Zeitlagenausgänge ν 2,12 der zentralen Tore werden gesteuert mit

Datenverarbeitungseinheit angeschlossen. Die m-Aus- _a) einer Schreibbefehlsteuerung, die vom »!«-Ausgänge si bis sm der Und-Tore G 1,3 bis Gm,3 sind g_ang des Schreibbefehl-Flip-Flops des Teils RW mit zugeordneten m Eingängen der zentralen Daten- des Registers RC abgenommen wird·
Verarbeitungseinheit CP verbunden Die »O«-Ein- 60 _{b) einef Zei}i_enauswahlsteuerung, die vom jeweils gange der Flip-Flops Fl bis Fm des penpheren betroffenen Ausgang der Decodiermatrix abRegisters smd an den Ausgang eines Mischgatters M 3 ■ „_{enommen w}i_r(j·
angeschlossen, dessen beide Eingänge an die Zeit- .._.,'
lagenausgänge i3,v3 der zentralen Datenverarbei- ^c) einer Zeitlagensteuerung,
tungseinheit angeschlossen sind. Diese Verbindung 65 Die Zeitlagensteuerung der η Und-Tore, die den der »O«-Eingänge mit dem Mischgatter M3 ist in η Zeilen des Teils MjB des Matrixspeichers zugeord-F i g. 1 gestrichelt dargestellt, um anzudeuten, daß net sind, werden von einem Ausgang tr-1 eines Zähdiese Verbindung der Rückstellung des Registers RP Jers T abgenommen, der noch später zu beschreiben

ist. Die Zeitlagensteuerung der 6 Und-Tore, die den 6 Zeilen des Matrixspeicher-Teils MH zugeordnet sind, werden von einer anderen Einrichtung abgeleitet, die nicht dargestellt ist, da sie nicht zum besseren Verständnis der Erfindung beitragen kann.

In analoger Weise ist der Lesesignalgenerator mit den n+6 Zeilen des Matrixspeichers MM verbunden über je eines von n+6 zugeordneten Und-Toren, deren jedes gesteuert wird durch:

a) eine Lesebefehlssteuerung, die vom »!«-Ausgang eines Lesebefehl-Flip-Flops des Teiles RW des Registers RC abgenommen wird;

b) eine Zeilenauswahlsteuerung, die vom jeweils zugeordneten Ausgang der Decodiermatrix geliefert wird;

c) eine Zeitlagensteuerung, die von einem Ausgang Λ des obengenannten Zählers T geliefert wird.

Jedes der 6 Und-Tore, die den 6 Zeilen des Matrixspeicherteils MH zugeordnet sind, erhält eine individuelle Zeitlagensteuerung über einen zugeordneten Ausgang μ 1 bis μ 6 eines Zählers H, der ebenfalls später beschrieben wird.

Der in F i g. 2 gezeigte Teil der zentralen Datenverarbeitungseinheit umfaßt noch drei Register RT, RM' und RT', deren jedes aus mit Fl bis Fm bezeichneten Flip-Flops bestehen. Der »1 «-Eingang jedes Füp-Flops Fl bis Fm des Registers RT ist an den Ausgang des zugeordneten Und-Tores G 1,3 bis Gmß (Fig. 1) angeschlossen. Auf diese Weise werden alle vom peripheren Register RP der zentralen Datenverarbeitungseinheit CP zugeführten Daten zuerst in dessen Register RT gespeichert. Die Register RT und ·ί?Μ' sind Hilfsregister, die den Registern RT und RM zugeordnet sind. Die »1 «-Ausgänge der Flip-Flops Fl bis Fm des Registers RM sind an die »1 «-Eingänge der Flip-Flops Fl bis Fm des Hilfsregisters RM' angeschlossen über m Und-Tore Gl,4 bis Gm,4 mit jeweils zwei Eingängen. Ebenso sind die »1 «-Ausgänge der Flip-Flops Fl bis Fm des Hilfsregisters RM' über m Und-Tore Gl,5 bis Gm,5 (mit jeweils zwei Eingängen) verbunden mit den »1«- Eingängen der Flip-Flops Fl bis Fm des Registers RM. Die zweiten Eingänge der Und-Tore Gi,4 und Gi,5 (i = 1 bis in) sind an zwei zugeordnete Ausgänge ti und tr-2 des Zählers T angeschlossen. Die obengenannten »1 «-Ausgänge der Flip-Flops Fl bis Fm des Registers RM' sind außerdem an m zugeordnete Eingänge eines eine »Exklusiv Oder»-Verknüpfung bewirkenden Verknüpfungsnetzes EO angeschlossen, das (2 m+ 1) Eingänge und m Ausgänge aufweist. Der (2m+l)te Eingang des Verknüpfungsnetzes EO, mit /3 bezeichnet, bildet einen Steuereingang, der an den homonymen Ausgang des Zählers T angeschlossen ist. Die verbleibenden m Eingänge des Verknüpfungsnetzes EO sind mit den »1 «-Ausgängen der Flip-Flops Fl bis Fm des Registers RT verbunden. Jeder der m Ausgänge des Verknüpfungsnetzes EO ist mit dem zugeordneten »1 «-Eingang der Flip-Flops Fl bis Fm des Hilfsregisters RT verbunden. Wenn das Verknüpfungsnetz EO über den (2m+l)ten Eingang angesteuert ist, bewirkt es eine individuelle »Exklusiv Oder«-Verknüpfung der in homologen Flip-Flops der Register RM' und RT gespeicherten Informations-Bits. Die m Bits, welche die Resultate dieser »Exklusiv Oder«-Verknüpfungen darstellen, werden über die m Ausgänge des Verknüpfungsnetzes EO an die entsprechenden Flip-Flops Fi des Registers RT geliefert und dort gespeichert. Die »1 «-Ausgänge der Flip-Flops Fl der Register RM' und RT sind an S zwei zugeordnete eines drei Eingänge aufweisenden Und-Tores G 1,10 angeschlossen, das zu einer Gruppe von m derartigen Und-Toren G/,10 gehört. Die »1«- Ausgänge der Flip-Flops Fl der Register RM' und RT sind außerdem angeschlossen an zwei Eingänge

ίο eines drei Eingänge aufweisenden Und-Tores G 1,11, das zu einer Gruppe von m derartigen Und-Toren G/, 11 gehört. Dabei ist in die Verbindung für das Flip-Flop des Registers RM' ein Inverter /1,3 eingefügt. Ebenso sind die »1 «-Ausgänge der anderen Flip-Flops Fl bis Fm der Register RM' und RT direkt mit den zugeordneten Eingängen der Und-Tore G 2,10 bis Gm,10 und direkt bzw. über Inverter /2,3 bis /wi,3 (nicht gezeigt) mit den zugeordneten Eingängen von den Und-Toren G2,11 bis Gm,ll

ao Verbunden. Die dritten Eingänge der Und-Tore G/,10 und G/,11 sind mit dem Ausgang ii+3 des Zählers T verbunden. Mit seinem Ausgang ist jedes Und-Tor G/,10 verbunden mit einem Eingang eines zwei Eingänge aufweisenden Mischgatters M/,8, mit einem Eingang eines zwei Eingänge aufweisenden Und-Tores G/,8 und mit einem entsprechenden Eingang eines m Eingänge aufweisenden Mischgatters M9. Der Ausgang des Mischgatters M 9 führt auf den »1 «-Eingang eines Flip-Flops FF3. Der Ausgang des Mischgatters M/,8 ist mit einem zugeordneten Eingang der m Eingänge eines Codewandlers ENC verbunden, der den (1 aus /n)-Code in einen Ausgangscode mit i/Bits (d= lOg./n) umsetzt. Jeder der d Ausgänge des Codewandlers ENC ist mit dem »1 «-Eingang /des jeweils zugeordneten der d Flip-Flops des Teils LJ des Registers RC verbunden. Der Ausgang des Und-Tores G/,11 führt einerseits über ein Verzögerungsglied D zum »1 «-Eingang des Flip-Flops Fi des Registers RM' und andererseits zu einem zugeordneten Eingang der m Eingänge eines Mischgatters MIO, dessen Ausgang an den »1 «-Eingang eines Flip-Flops FF2 angeschlossen ist. Der »1 «-Ausgang des Flip-Flops FF 2 ist mit einem der beiden Eingänge eines Und-Tores G13 verbunden, dessen anderer Eingang an den Ausgang eines Taktimpulsgenerators CL geschaltet ist. Mit seinem Ausgang ist das Und-Tor G13 verbunden mit dem Fortschalteeingang eines Zählers V. Der Zähler V kann, ausgehend von einer Ruhestellung und gesteuert von an seinen Fortschalteeingang angelegten Taktimpulsen, sechs aufeinanderfolgende Schaltstellungen einnehmen, um nach der sechsten in seine Ruhestellung zurückzukehren. Zum Zähler V gehört noch eine Decodiereinrichtung, über die bewirkt wird, daß beim Durchlaufen der sechs aufeinanderfolgenden Schaltstellungen des Zählers V aufeinanderfolgend je ein Impuls an seinen Ausgängen vl bis ν 6 abgegeben wird. Der »1 «-Ausgang eines Flip-Flops Fi des Registers RT ist über einen Inverter Ji,l an einen der drei Eingänge eines zugeordneten Und-Tores G/,12 aus der Gruppe der Und-Tore Gi₃I bis Gm,12 angeschlossen. An die anderen "beiden Eingänge des Und-Tores G/,12 ist der Ausgang ti + 3 des Zählers T und der Ausgang ν 3 des Zählers V angeschlossen, während sein Ausgang einerseits auf den zweiten Eingang des bereits genannten Mischgatters Mi 8 und andererseits auf einen zugeordneten der m Eingänge eines Mischgatters MIl geführt ist. Der Ausgang des Mischgat-

409 507/129

ters Mil ist mit dem »1 «-Eingang eines Flip-Flops FF 4 verbunden. Der »1 «-Ausgang des Flip-Flops FF 3 ist mit einem der zwei Eingänge eines Und-Tores G 6 verbunden, dessen anderer Eingang vom Taktimpulsgenerator CL beaufschlagt wird und dessen Ausgang auf den Fortschalteeingang des Zählers H führt. Zähler H kann 19 Zählstellungen durchlaufen, ausgehend von einer Ruhestellung. Nach der 19. Zählstellung kehrt er in die Ruhelage zurück. Über einen Decodierer wird bewirkt, daß auf seinen zehn Ausgängen ul bis κ 10 die den 19 Zählstellungen entsprechenden 19 aufeinanderfolgenden Impulse Al bis A 19 in folgender Weise auftreten:

Ausgang u 1: Impuls /il Ausgang u 2: Impuls h 4

Ausgang u3: Impuls A 7

Ausgang u 4: Impuls AlO

Ausgang u5: Impuls A13

Ausgang «6: Impuls A16 *

Ausgang u 7: Impuls Λ19

Ausgang μ8: Impulse Λ2, A5, A8, All, /zl4,

A17
Ausgang u 9: Impulse A 3, A 6, h 9, h 12, A15,

A18

Ausgang u 10: Impuls A18

Der Ausgang μ 9 des Zählers H führt auf die »0«- Eingänge der Flip-Flops Fl bis Fm des Speicherregisters RM über ein Mischgatter M 6, das drei Eingänge aufweist. Der Ausgang μ 8 ist verbunden mit einem Schalteingang eines Und-Verknüpfungen bewirkenden Vergleichsnetzes CN, das weitere zwei (g + d) Eingänge aufweist, (g + d) Eingänge sind verbunden mit den »1 «-Ausgängen von den (g + d) -35 Flip-Flops der Teile RA und LJ des Registers RC und (g + d) Eingänge sind verbunden mit den »1 «- Ausgängen von (g + d) Flip-Flops des Speicherregisters RM, d. h. mit den »1 «-Ausgängen der Flip-Flops Fl bis Fl, wobei l = (g + d)<m gilt. Das Vergleichsnetz CN vergleicht, wenn es über seinen Schalteingang beaufschlagt ist, die in den Teilen RA und LJ des Registers RC gespeicherte Information mit der im homologen Teil des Speicherregisters RM gespeicherten Information. Das Resultat des Vergleichs (Identität oder Unterschied) wird an einem Ausgang geliefert, der mit dem »1 «-Eingang eines FFl und FF 3 verbunden. Der Ausgang «10 des Zählers H ist einerseits über ein zwei Eingänge aufweisendes Mischgatter M5 mit den »0«-Eingängen der d Flip-Flops des Teils LJ des Registers RC und andererseits mit den »O«-Eingängen der Flip-Flops FFl und FF 3 verbunden. Der Ausgang wlO des Zählers H ist mit einem der zwei Eingänge eines Und-Tores G 7 verbunden, dessen zweiter Eingang an den »0«-Ausgang des Flip-Flops FFl geschaltet ist und dessen Ausgang mit je einem Eingang jedes Und-Tores einer Gruppe von je zwei Eingänge aufweisenden Und-Toren G 1,8 bis Gm,8 verbunden ist. Der zweite Eingang jedes dieser Tore ist mit dem Ausgang eines zugeordneten Und-Tores G 1,10 bis Gm,10 verbunden. Diese Und-Tore Gi, 10 weisen je drei Eingänge auf. Die Ausgänge jedes Und-Tores Gi,8 sind mit dem »0«-Eingang des Flip-Flops Fi des Registers RM' verbunden. Die »0«-Ausgänge der Flip-Flops FF 2 und FF 3 sind verbunden mit zwei zugeordneten Eingängen der vier Eingänge eines Und-Tores G 9. Von den restlichen beiden Eingängen dieses Und-Tores ist der eine mit dem Ausgang des Taktimpulsgenerators CL und der andere mit den »!«-Ausgängen der früher erwähnten Lesebefehl- und Schreibbefehl-Flip-Flops des Befehlsteiles RW des Registers RC verbunden. Die letztere Verbindung erfolgt über ein zwei Eingänge aufweisendes Mischgatter, das nicht dargestellt ist. Der Ausgang des Und-Tores G 9 führt auf den Fortschalteeingang des Zählers T. Der Zähler kann aufeinanderfolgend r Zählstellungen einnehmen, unter Steuerung der Taktimpulse und ausgehend von einer Ruhestellung, und nach der r-ten Stellung in seine Ruhestellung zurückkehren. Auch dieser Zähler umfaßt einen Decodierer, der bewirkt, daß entsprechend den r Zählstellungen r Ausgangsimpulse auftreten auf den Ausgängen 11 bis tr (r = m + 6). Der Ausgang tr des Zählers T ist verbunden mit:

den »0«-Eingängen der Flip-Flops Fl bis Fm der Register RM' und RT;
den »0«-Eingängen der g + 2 Flip-Flops der Teile RW und RA des Registers RC;
dem zweiten Eingang eines bereits erwähnten Mischgatters M 6, das drei Eingänge aufweist.
Der dritte Eingang des Mischgatters M 6 ist an den Ausgang i3 des Zählers T geschaltet. Die »!«-Ausgänge der g + d Flip-Flops der Teile RA und LJ des Registers RC sind mit g + d Eingängen einer Ausgangsschaltung OC verbunden über eine Gruppe von Und-Toren Gk,14 (k =1 bis g + d), deren jedes drei Eingänge aufweist. Von den anderen beiden Eingängen jedes Und-Tores Gk,14 ist jeweils einer mit dem »1 «-Ausgang des Flip-Flops FF 4 und der andere mit dem Ausgang ν 5 des Zählers V verbunden. Die »0«- Eingänge der Flip-Flops Fl bis Fm des Registers RT sind über ein Mischgatter M 7, das zwei Eingänge aufweist, verbunden mit den Ausgängen ν 4 und t4 der Zähler T und V.

Bevor eine eingehendere Funktionsbeschreibung gegeben wird, sei kurz das Prinzip erläutert, auf dem das Ausführungsbeispiel der F i g. 1 und 2 fußt.

Sinn und Zweck der Leitungsabtastung ist es, neue Schaltzustände der Leitungen festzustellen. Die Feststellung von Änderungen des Schleifenzustandes und von Änderungen des Schaltzustandes des zugeordneten Trennrelais kann erleichtert werden, wenn man entsprechend dem sogenannten »Last-Look«-Verfahren die beiden Bits verwendet, die die zuvor festgestellten Zustände von Schleife und Trennrelais angeben. Tatsächlich führt dann der Vergleich der neu durch Abtastung ermittelten Zustände mit den zuvor ermittelten Zuständen, die aus einem Speicher gelesen werden, bereits zur Erkennung von allen besonderen Zustandsänderungen, bei denen eine Schalthandlung durchzuführen ist.

Eine wirtschaftlichere Lösung besteht im Ersatz der zwei separaten Vergleiche durch einen einzigen Vergleich zwischen dem logischen Ausdruck Y = L + Cor (Inklusives Oder) und einem Bit X, das im obengenannten Speicher enthalten ist (hier im Speicherteil ME, F i g. 2) und das den vorhergehen-Wert von Y angibt. Die Unterschiede erhält man entsprechend der logischen Verknüpfung Z = XY + XY (Exklusives Oder). Diese Lösung ist in der folgenden Tabelle zusammengefaßt, in der die »0«- bzw. »1«- Zustände von Schleife (L) und Trennrelais {Cor) der betrachteten Teilnehmerleitung bedeuten:» 0 «=offene Schleife bzw. abgefallenes Trennrelais und »1« = geschlossene Schleife bzw. erregtes Trennrelais.

Zustand

L	Cor	Y .	X
O	O	O	O
O	1	1	1
1	O	1	1
O	O	O	1
O	O	O	1
1	O	1	1
O	O	O	1
1	O	1	O

Schalthandlung

Frei

Besetzt

Auf Abwurf

Normales Auslösen ...
Erzwungenes Auslösen
Erzwungenes Auslösen
Ende Abwurfstellung .
Neuer Anruf

Bearbeitung für eine rufende Leitung:

Start

Cor angesteuert

Cor angesprochen

Bearbeitung für gerufene Leitung:

Start

Cor angesteuert

Cor angesprochen

1	0	1	1
1	1	1	1
0	1	1	1

0 ,	0	1
1	1	1
1	1	1

Steuerung des Trennrelais von Hand aus:

Cor angesteuert

Cor angesprochen

0 0

0
0
0
1
1
0
1
1

0 0 0

1
0
0

zurückstellen von X
zurückstellen von X

zurückstellen von X
Bearbeitung für die
rufende Leitung

nichts zu tun

einstellen von X
einstellen von X

In der ersten Spalte dieser Tabelle sind verschiedene Leitungszustände angeführt, und in den folgenden Spalten sind die entsprechenden binären Werte für den Schleifenzustand (L), den Schaltzustand des Trennrelais {Cor), die Oder-Verknüpfung Y und für die »Exklusive Oder«-Verknüpfung Z=XYArXY angegeben. In der letzten Spalte sind die im Zusammenhang mit der Leitungsabtastung jeweils in Abhängigkeit vom Leitungszustand vorzunehmenden Schalthandlungen angeführt. Im Zusammenhang mit den binären Werten in Spalte L ist anzuführen, daß bei angesprochenem Trennrelais (Cor =1) die Schleife als offen (L = 0) erscheint, da die offenen Ruhekontakte co 1 und co 2 des Trennrelais Cor die Leitung vom Abtaster trennen (Fig. 1).

Nachfolgend wird die Tabelle kurz kommentiert:

Die ersten drei Leitungszustände (frei, besetzt, auf Abwurf) sind die drei möglichen »Dauerzustände«. Wie aus der Tabelle ersichtlich ist, stellt die »Exklusive-Oder«-Verknüpfung Z diese Zustände nicht fest, da ihr Wert in allen drei Fällen gleich 0 ist.

Bei normaler Auslösung muß im Zusammenhang mit der Abtastung das Bit X zurückgestellt werden, da beim vorliegenden Ausführungsbeispiel eine Fernmeldevermittlung betroffen ist, bei der die Identitäten der Teilnehmeranschlüsse bei lokalen Verbindungen nicht gespeichert werden.

Wenn eine Verbindung ausgelöst wird, d. h., wenn der rufende Teilnehmer auslöst oder am Ende des für eine verzögerte Rückwärtsauslösung maßgeblichen Zeitabschnitts, wird die Leitung des nicht auslösenden Teilnehmers auf Abwurf geschaltet, um sie nicht als rufende Leitung zu werten. Dies wurde »erzwungene Auslösung« genannt. Im vorliegenden Ausführungsbeispiel wird die betroffene Leitung dabei automatisch auf Abwurf geschaltet, außer wenn der Abtaster diese Leitung gerade zu dem Zeitpunkt abtastet, in dem der Haltestrompfad für das Trennrelais unterbrochen wurde, aber die Ruhekontakte dieses Trennrelais noch geöffnet sind. Das Auftreten dieses Falls ist aber äußert unwahrscheinlich, da das betroffene Übergangszeitintervall beim Abfall des Trennrelais nur etwa 1 msek beträgt, während die Zyklusdauer, des Abtasters größer als 1 msek ist. Wenn der Fall dennoch auftritt, wird das Bit X auf 0 zurückgestellt, und die betroffene Leitung wird beim nächsten Abtastvorgang als rufende Leitung gewertet werden.

Das Ende der Abwurfstellung ergibt sich dann, wenn bei dem auf Abwurf geschalteten Teilnehmeranschluß aufgelegt wird. Danach ist die Leitung wieder als frei zu kennzeichnen (Bit-ST auf 0 zurückstellen).

Das Erkennen eines neuen Anrufs hat die Bearbeitung für die rufende Leitung zur Folge. Diese Bearbeitung besteht aus der Einstellung des Bits X auf 1, um die Leitung besetzt zu markieren, und aus der Übertragung der Leitungsidentität zu einer Registereinrichtung. Letztere bewirkt in Zusammenarbeit mit einem Markierer, daß die Teilnehmerleitung' zu einem freien Verbindungssatz durchgeschaltet wird, worauf das Trennrelais Cor anspricht. Der Zustand, der mit »Cor angesteuert« angegeben ist, entspricht dem Fall, bei dem der Abtaster ein Trennrelais prüft, das bereits erregt wird, dessen Ruhekontakte jedoch noch geschlossen sind.

Was die Bearbeitung für eine gerufene Leitung betrifft, ist zu erwähnen, daß das Einstellen des Bits X auf 1 und das Einschreiben der Teilnehmeridentität in dem bereits beschriebenen Temporärspeicher für gerufene Leitungen (Matrixspeicherteil MH in Fig. 2) unabhängig von der Abtastung erfolgt. Der »Start«- Zustand für die Bearbeitung für eine gerufene Leitung, für die Z=I ist, ist ähnlich zu den Zuständen, die eine Rückstellung des Bits X erforderlich machen. Demnach wird, immer wenn ein derartiger Zustand erkannt wird, eine Prüfung der im genannten Speicher enthaltenen Identitäten durchgeführt. Die Zu-

rückstellung des Bits X erfolgt nur dann, wenn die Identität der abgetasteten Leitung nicht unter den im Speicher enthaltenen Identitäten zu finden ist.

Der letzte, mit »Steuerung des Trennrelais von Hand aus« bezeichnete Fall ergibt sich, wenn vom Verteilerrahmen aus das Trennrelais durch eine manuelle Maßnahme erregt wird, um den zugeordneten Teilnehmer zu sperren. Unabhängig davon, welcher der Zustände »Cor angesteuert« oder »Cor angesprochen« gerade vorherrscht im Augenblick der Abtastung, ist in diesem Fall das Bit X auf 1 einzustellen, um die Leitung als besetzt zu kennzeichnen. Aus der Tabelle und den gegebenen Erläuterungen ist nun leicht abzuleiten, wie die verschiedenen Zustände, die eine Bearbeitung nötig machen, festgestellt werden und welche Bearbeitungen vorzunehmen sind:

Bei Z=O ist nichts zu unternehmen; Bei Z = 1 und X = 1 muß die Identität der Leitung verglichen werden mit den im Matrixspeicherteil MH gespeicherten Identitäten gerufener Leitungen. Wenn keine Übereinstimmung gefunden wird, muß X auf 0 zurückgestellt werden.

Wenn Z=I und X=O ist, muß X auf den Wert 1 gebracht werden. Wenn außerdem Cor = 0 ist, muß die Bearbeitung für eine rufende Leitung gestartet werden.

Unter Berücksichtigung der gegebenen Erklärungen wird es nun einfach sein, die nachfolgend geschilderte Funktionsweise der Schaltung gemäß F i g. 1 und 2 zu verstehen.

Wenn die Abtastung einer Gruppe von m Teilnehmerleitungen begonnen werden soll, empfängt das Register RC (Fig. 2) in einem Teil RA über ,Verbindung ρ 1 in einer ersten Zeitlage die Adresse der betroffenen Leitungsgruppe und in seinem Teil RW über Verbindung ρ2 in einer zweiten Zeitlage einen Abfrage- oder Lesebefehl von einem Programmzähler (nicht dargestellt). Die Leitungsgruppenadresse, die im Teil RA des Registers RC festgehalten ist, gestattet die Auswahl der dieser Leitungsgruppe zugeordneten Zeile sowohl im Matrixspeicherteil ME (Fig. 2) als auch in der Abtastmatrix (Fig. 1), und zwar über die jeweils vorgesehene Zugriffseinrichtung AC bzw. AL. Der im entsprechenden Flip-Flop des Teils RW gespeicherte Lesebefehl hat folgende Wirkung: einerseits die Vorbereitung des Lesens der ausgewählten Zeile des Matrixspeicherteils MjE und andererseits die Aussteuerung des Und-Tores G 9. Die Taktimpulse des Taktimpulsgenerators CL gelangen somit über Und-Tor G 9 zum Zähler T, der seinen Zählzyklus beginnt. Ausgangsimpuls il des Zählers T gelangt zu den Zugriffseinrichtungen AL und AC und bewirkt das Lesen der ausgewählten Zeilen in der Abtastmatrix und im Matrixspeicherteil ME. Das Lesen der Matrixspeicherzeile erfolgt auf die übliche Weise. Das Lesen der Abtastmatrixzeile geschieht wie folgt: Der abgetastete Leitungsschleifenpunkt, gebildet durch den Verbindungspunkt der Widerstände R2 und R3 (Fig. 1), liegt auf negativem Batteriepotential von — 48 V solange die Schleife offen ist bzw. wenn die Ruhekontakte co 1 und co 2 des Trennrelais Cor offen sind. Wenn die Leitungsschleife (Adern a, b) geschlossen ist, d. h., wenn der Gabelkontakt der Teilnehmerstation S geschlossen ist, liegt der genannte Punkt auf einem positiveren Potential von z. B. — 24 V. Auf ähnliche Weise liegt der Abtastpunkt für das Trennrelais Cor, der aus dem Verbindungspunkt von Widerstand R 4 und Wicklung des Relais Cor besteht, auf negativem Batteriepotential von —48 V, wenn das Trennrelais nicht erregt ist. Wenn das Trennrelais Cor über Ader c erregt ist, liegt am Abtastpunkt positiveres Potential von z. B. —24 V. Die Dioden W der Abtastmatrix sind normalerweise gesperrt, da ihre Anoden mit —24 V oder —48 V, ihre Kathoden aber mit einem gegenüber diesen Potentialen positiveren Potential beaufschlagt sind. Der an die ausgewählte Zeile der Abtastmatrix angelegte Leseimpuls ti hat eine solche Amplitude, daß diejenigen der über diese Zeile beeinflußbaren Dioden W, deren Anoden an —24 V liegen, leitend werden. Auf jeder der von den leitend gesteuerten Dioden betroffenen Spalten yi,l/2 erscheint ein »1«- Signal. Die anderen Dioden bleiben gesperrt, und die von ihnen betroffenen Spalten führen keinen Impuls, d. h., sie sind mit einem »O«-Signal beaufschlagt. Da die Und-Tore G/l und Gi2 durch den Impuls il leitend gesteuert sind, werden die Impulse auf den Spalten, d.h. die »I«-Signale, in den Verstärkern AiI und AiI verstärkt und an die zugeordneten Eingänge der Oder-Tore Li angelegt. Die Ausgangssignaie der m Oder-Tore Li stellen die in Oder-Verknüpfungen Li + Cori der m Leitungen der geprüften Gruppe dar und werden in zugeordneten Flip-Flops des peripheren PvCgisters RP gespeichert. Somit sind am Ende des Impulses ti die m beim letzten Abtastvorgang ermittelten Werte Xi und die m jetzt ermittelten Werte Yi = Li + Cori in jeweils m Flip-Flops des Registers RP bzw. RM gespeichert. Der zweite Ausgangsinipuls 12 des Zählers T wird den Und-Toren Gz',3 und G/,4 zugeführt. Dies bewirkt die Übertragung der in den Registern RP und RM gespeicherten Informationen in die Register RT und RM'. Der dritte Ausgangsimpuls /3 des Zählers T bewirkt die Rückstellung der Register RP und RM und die Wirksamschaltung des Verknüpfungsnetzes EO, das die »Exklusives-OderÄ-Verknüpfungen Zi — Xi Yi + Xi Yi durchführt. Die Werte Zi werden in Flip-Flops des Registers RT' gespeichert.

Bis jetzt, d. h. während der durch die ersten drei Ausgangsimpulse il, ti, i3 des Zählers T bestimmten Zeitlagen, wurden die Informationen bezüglich der abgetasteten Leitungsgruppe parallel behandelt. Ab Ausgangsimpuls /4 beginnt ein zweiter Zyklus, in dem die Zustände der m Leitungen einzeln und nacheinander geprüft werden. Jede Leitung muß komplett abgehandelt sein, bevor die nächste in Behandlung genommen werden darf.

Hiernach wird nur die Bearbeitung der ersten Leitung der abgetasteten Gruppe ausführlich beschrieben. Die auf diese Leistung Bezug habenden Bits Zl und Xl sind in den Flip-Flops Fl der Register RT und RM' gespeichert.

Der vierte Impuls t4 des Zählers T gelangt einerseits (über Mischgatter Ml) an die Flip-Flops Fl bis Fm des Registers RT und stellt diese zurück auf 0, und andererseits gelangt er an je einen Eingang der Und-Tore G 1,10, G 1,11 und G 1,12.

Es sei angenommen, daß Flip-Flop Fl des Registers RT den »O«-Zustand einnimmt und der binäre Wert von Z1 daher gleich 0 ist. Am »1 «-Ausgang des Flip-Flops Fl erscheint kein Signal, und die damit verbundenen Und-Tore G 1,10 und G 1,11 bleiben gesperrt. Daher bleiben die mit den Ausgängen die-

ser Und-Tore verbundenen Flip-Flops FF 2 und FF 3 in der »O«-Lage, und das Und-Tor G9 gestattet den Durchgang von Taktimpulsen zum Zähler T. Dieser schaltet weiter, und an seinem Ausgang i5 erscheint ein Impuls /S, der zur Überprüfung der zweiten Leitung verwendet wird.

Wenn aber Flip-Flop F1 des Registers RT in der »1«-Lage ist, also, wenn Zl = I gilt, und wenn Flip-Flop Fl des Registers RM' die »O«-Lage einnimmt (Zl = O), erscheint am Ausgang des Und-Tores Gl₃Il ein Ausgangssignal noch während der Dauer des Impulses i4. Durch dieses Ausgangssignal wird Flip-Flop FF 2 in die »1«-Lage gebracht (über Mischgatter MIO), und nach einer durch das Verzögerungsglied D bestimmten Verzögerung wird auch Flip-Flop Fl des Registers RM' in die »1«-Lage gebracht. Da Flip-Flop FF 2 nun die »1«-Lage einnimmt, ist Und-Tor G 9 gesperrt, und der Zähler T erhält keine Taktimpulse mehr. Der Zähler T schaltet daher nicht weiter und gibt an seinem Ausgang /4 dauernd ein Signal i4 ab. Das eingeschaltete Flip-Flop FF 2 steuert das Und-Tor G13 leitend, und dieses läßt Taktimpulse vom Taktpulsgenerator zum Zähler V durch. Der Zähler V läuft daher an. Sein erster Ausgangsimpuls ν 1 gelangt über Mischgatter M1 zu der Zugriffseinrichtung AL der Abtastmatrix (Fig. 1) und bewirkt eine neuerliche Abfrage der Abtastmatrixzeile, die durch die g Ausgänge des Teiles RA des Registers RC definiert ist. Gleichzeitig steuert der Impuls vl die Und-Tore G 1,2 bis Gm,2 auf und sperrt die Und-Tore G 1,1 bis Gm,l, da er zu diesen über den Inverter 71 gelangt. Demzufolge entsprechen die in den Flip-Flops Fl bis Fm des Registers RP nach dem oben geschilderten Wiederlesen gespeicherten binären Bits den festgestellten Schaltzuständen der Trennrelais Cor der m Teilnehmerleitungen der abgetasteten Gruppe. Ausgangsimpuls ν 2 des Zählers V bewirkt die Übertragung des Inhalts des peripheren Registers RP in das Register RT. Beim Auftreten von Impuls ν 3 wird Register RP auf 0 zurückgestellt und je ein Eingang der Und-Tore G 1,12 bis Gm,12 aktiviert. Wenn im Register RT das Flip-Flop Fl die O-Lage einnimmt (Cor 1 = 0), wird das Und-Tor G 1,12 leitend, da seine drei Eingänge ί4, ν 3 und invertierter »1 «-Ausgang des genannten Flip-Flops alle aktiv sind. Das Ausgangssignal von Und-Tor G 1,12 bewirkt einerseits über Mischgatter MIl die Umschaltung des Flip-Flops FF 4 in die »1«-Lage und andererseits, über Mischgatter M 1,8 und Codewandler ENC, das Einschreiben der Identität der ersten Leitung der abgetasteten Gruppe in den Teil LJ des Registers RC. Beim Auftreten von Impuls ν 5 werden die Bits, die in den Teilen RA und LJ des Registers RC gespeichert sind und die Leitungsidentität komplett angeben, über Und-Tore GA:,14 zu einem nicht dargestellten Register der Ausgangsschaltung OC übertragen, um eine Bearbeitung für einen neuen Anruf einzuleiten. Impuls ν 6 des Zählers V stellt die Flip-Flops FF 2 und FF 4 sowie den Teil LJ des Registers RC zurück auf 0. Infolge der Rückstellung des Flip-Flops FF 2 wird Und-Tor G13 gesperrt und Und-Tor G 9 leitend gesteuert. Dadurch gelangen die Taktimpulse vom Taktimpulsgenerator nicht mehr zum Zähler V, sondern zum Zähler T. Zähler V kehrt in seine Ruhelage zurück (Ausgänge ν 1 bis ν 6 führen kein Signal), und Zähler T schaltet einen Schritt weiter (Ausgang f5 wird aktiv). Wenn nach dem beschriebenen Wiederlesen das Flip-Flop Fl des Registers RT die »1«-Lage einnimmt, wird Und-Tor G 1,12. nichtleitend, und es findet keine Übertragung einer Leitungsidentität statt von Register RC zur Ausgangsschaltung OC. Wie schon erwähnt wurde, entspricht dieser Zustand Zl = I, Zl=O und Cor== I keinem neuen Anruf, sondern bedeutet, daß das Trennrelais durch manuelle Maßnahmen zum Ansprechen gebracht worden ist und demnach bezüglieh dieser Leitung nichts zu unternehmen ist.

Es sei nun angenommen, daß sowohl das Flip-Flop Fl des Registers RT als auch das homonyme Flip-Flop des Registers RM' die »1«-Lage einnehmen beim Auftreten des Impulses i4 des Zählers T.

In diesem Fall gibt Und-Tor G 1,10 ein Signal ab und bewirkt folgendes: Über Mischgatter M9 wird Flip-Flop FF 3 in die »1«-Lage gebracht; über Mischgatter M 1,8 und Codewandler ENC wird die erste Leitungsadresse der abgetasteten Gruppe in den Teil LJ des Registers RC eingeschrieben; der zugeordnete 'Eingang des Und-Tors G 1,8 wird aktiviert. Der aktive »1 «-Ausgang des Flip-Flops FF 3 steuert das Und-Tor G 6 leitend für die vom Taktimpulsgenerator CL gelieferten Taktimpulse, so daß diese zum Zähler H gelangen, der seinen Zyklus beginnt. Die Ausgangsimpulse hl bis h 19 erscheinen auf den Ausgängen ul bis u 10, wie weiter oben angegeben wurde. Wie ebenfalls angegeben wurde, bewirken die auf den Ausgängen wl bis 116 auftretenden Impulse hl, h4, hl, /zlO, Λ13 und Λ16 das Lesen der zugeordneten sechs Zeilen des Matrixspeicherteils MH, während die auf den Ausgängen u 8 und u 9 auftretenden Impulse das Vergleichsnetz CN wirksam schalten und das Speicherregister RM zurückstellen. Es ist festzuhalten, daß die Identitäten gerufener Teilnehmeranschlüsse in den Ferritkernen des Matrixspeicherteils MH festgehalten sind, der den Spalten 1 bis g+d entspricht. Der letzte Impuls ft 19 am Ausgang ul bewirkt die Rückstellung des Teils LJ des Registers RC und die Ansteuerung des zugeordneten Eingangs des Und-Tors Gl. Dadurch werden die sechs Leitungsidentitäten, die in den entsprechenden sechs Zeilen des Speicherteils MH enthalten sind, nacheinander verglichen mit der in den Teilen RA und LJ des Registers RC gespeicherten Identität der betroffenen Leitung. Wenn das Vergleichsnetz CiV eine Übereinstimmung findet, d. h., wenn die Identität der betroffenen Leitung in einer der sechs Zeilen des Matrixspeicherteils MH enthalten ist, liefert das Vergleichsnetz CN ein Ausgangssignal während des die Identität aufzeigenden Vergleichs, und dadurch wird Flip-Flop FFl in die »1«-Lage gebracht. Dadurch gibt nun weder das Und-Tor Gl noch das Und-Tor G 1,8 ein Signal ab beim Auftreten von Impuls /1I8 am Ausgang «10 des Zählers H. Daher bleibt das zuvor im Flip-Flop F von Register RM' gespeicherte Leitungsbit Zl unverändert. Beim Auftreten des letzten Impulses /il9 am Ausgang ul werden Teil LJ des Registers RC sowie die Flip-Flops FFl und FF 3 auf 0 zurückgestellt. Wenn Flip-Flop FF 3 wieder seine »0«-Lage einnimmt, ist Und-Tor G 6 gesperrt, Und-Tor G 9 wieder leitend für Taktimpulse, und Zähler H kehrt in seine Ruhestellung zurück, während Zähler T einen Schritt weiterschaltet, und die Prüfungen für die folgende Leitung werden gestartet.

Wenn dagegen das Vergleichsnetz keine Identität findet, bleibt Flip-Flop FFl in der »O«-Lage. Daher

409 507/129

werden beim Auftreten von Impuls h 18 am Ausgang mIO des Zählers H die Und-Tore Gl und G 1,8 leitend sein, und Flip-Flop Fl des Registers RM' wird auf 0 zurückgestellt.

Nach dem ir-3-ten Impuls des Zählers T, mit welchem die m-te Leitung bearbeitet wird, bewirkt Impuls tr-2 einerseits die Übertragung des Inhalts des Registers RM' zum Register RM über die leitend gesteuerten Und-Tore G 1,5 bis Gm,S und andererseits das Einschalten in die »1«-Lage des Schreibbefehl-Flip-Flops des Teils RW des Registers RC. Beim Auftreten des folgenden Impulses tr-1 werden die auf neuesten Stand gebrachten Bits Xl bis Xm, die in das Register RM gebracht wurden, in die entsprechenden Ferritkerne des Matrixspeicherteils ME geschrieben. Beim Auftreten des letzten Impulses tr des Zählers T werden die Teile RW und RA des Registers RC sowie die Register RM, RM' und RT zurückgestellt, und ein »Ende«-Zeichen wird zu einer nicht dargestellten, dem ebenfalls nicht gezeigten Programmzähler zugeordneten Einrichtung übertragen, um das Ende der Abtasthandlung für die betroffene Leitungsgruppe anzuzeigen. Da Teil RW des Registers RC zurückgestellt wurde, ist Und-Tor G 9 gesperrt, und daher kehrt Zähler T in seine Ruhelage zurück und bleibt in dieser stehen.

Obwohl in der obigen ausführlichen Beschreibung eines Teils der zentralen Datenverarbeitungseinheit CP bestimmte und namentlich genannte Schaltungen und Einrichtungen zur Durchführung der benötigten Operationen angegeben wurden, können diese selbstverständlich auch mittels einer Datenverarbeitungsanlage durchgeführt werden, welche die üblicherweise in solchen vorzusehenden wesentlichen Elemente enthält, wie z. B. Speicher, Akkumulator, Register, Recheneinheit usw. sowie ein Programm. Auf diese Weise können einige der beschriebenen und gezeigten

Einrichtungen, wie z. B. die Hilfsregister RM' und RT' ersetzt werden durch den Speicher und die Akkumulatorregister. So können z. B. die bei der »Exklusiv-Oder«-Verknüpfung der vom Speicher gelesenen Bits Xl bis Xm mit den vom peripheren

ίο Register gelieferten Bits Yl bis Ym gewonnenen Bits Zl bis Zm im Akkumulatorregister gespeichert werden, indem sie darin die zuvor dort gespeicherten Bits Zl bis Xm oder Yl bis Ym ersetzen. Wenn der Akkumulator mit den Speicherbits Xl bis Xm geladen wurde, findet die »Exklusiv-OderÄ-Verknüpfung statt zwischen dem Inhalt des Akkumulatorregisters (X 1 bis Xm) und dem Inhalt des peripheren Registers (Fl bis Ym); die Bits Zl bis Zm ersetzen dann die Bits Xl bis Xm im Akkumulatorregister.

Wenn zuerst die Bits Yl bis Ym vom peripheren Register ins Akkumulatorregister gebracht werden, findet die »Exklusiv-Oder«-Verknüpfung statt zwischen dem Inhalt des Speicherregisters RM (Xl bis Xm) und dem des Akkumulatorregisters (71 bis Ym), und die Bits Zl bis Zm ersetzen die Bits Yl bis Ym im Akkumulatorregister. Der Speicher der Datenverarbeitungsanlage speichert, außer den die früheren Leitungszustände angebenden Bits X, Programmbefehle sowie andere Informationen. Es ist auch deutlich daß so eine Datenverarbeitungsanlage mehreren peripheren Leitungsabtastern zugeordnet sein kann, die ähnlich dem hier beschriebenen ausgeführt sind.

Verzeichnis der verwendeten Bezeichnungen

Bezugszeichen	Ursprungssprache D/E	Übersetzung E/D
a,b,c Cor co 1, co 2 R1,R2,R3,R4,R5.. B AL, AC ei},fij w C χι yii, yj2 yil/2 CP Ml,M2,M3,Mi8,M9, MIO, MIl, M6, M5, Ml Ailj2 Ail, AiI Gil, Gi2, Gi3, Gi4, GiS, GiIO, Gill, GiS, G13, G6, Gl, G9, GkU Jl,Ji3 Li Fi, FF 2, FF 3, FF 4 ... RP	(line) conductor cut-off relay break contact resistor battery access arrangement conductor diode capacitor row column pair of columns central processor mixer pair of column amplifiers column amplifier AND gate inverter OR gate flip-flop (peripheral) register	(Leitungs)-Ader Trennrelais Ruhekontakt Widerstand Batterie Zugriffseinrichtung Ader Diode Kondensator Zeile Spalte Spaltenpaar zentrale Datenverarbeitungseinheit Mischgatter Spaltenverstärkerpaar Spaltenverstärker UND-Tor Inverter Oder-Tor Flip-Flop (peripheres) Register

19 20

Verzeichnis der verwendeten Bezeichnungen (Fortsetzung)

Bezugszeichen

si, t-tr, ul bis wlO, t3,

ν 1 bis ν 6

MM

RE

RM

MH, ME

RW

RA

RJ

Php2,g

T,H,V

RT

RT', RM'

EO

ENC

D

CL

CW

OC

L

Ph P2

Ursprungssprache D/E Übersetzung E/D

output

(ferrite core) matrix memory

address register

memory register

(memory)part

order part

line group address part

line-in-group identification part

connection

counter

register

(auxiliary) register

gating network

encoder ,

delay

clock pulse generator

comparison network

output arrangement

loop

input Ausgang (Ferritkern)-Matrixspeicher Adressenregister Speicherregister (Speicher)-Teü Befehlsteil Lc tuii£sgruDpenadressenteil Leitung-in-Gruppe-Teil Leitung Zähler Register (Hilfs)-Register Verknüpfungsnetz Codewandler Verzögerungsglied Taktimpulsgenerator Vergleichsnetz Ausgangsschaltung Schleife Eingang

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zur Feststellung von Schaltzustandsänderungen von Teilnehmeranschlüssen, bei dem die Teilnehmeranschlüsse abgetastet werden, bei dem bei der Abtastung jedes Teilnehmeranschlusses dessen Schleifenzustand sowie der Schaltzustand des ihm zugeordneten Trennrelais ermittelt wird und bei dem aus bei der Abtastung gewonnenen Informationen und aus gespeicherten Informationen bezüglich der bei der jeweils letzten Abtastung festgestellten Schaltzustände die für die Feststellung von Schaltzustandsänderungen benötigten Informationen erarbeitet werden, in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen, dadurch gekennzeichnet, daß die den Schleifenzustand (L=I oder L = O) und den Schaltzustand des Trennrelais (Cor= I oder Cor = 0) kennzeichaenden binären Informationen logisch verknüpft werden (Y = L +Cor) und daß nur eine das Ergebnis dieser Verknüpfung darstellende binäre Zustandsinformation (Y=I oder Y=O) abgespeichert wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die bezüglich eines Teilnehmeranschlusses bei dessen Abtastung ermittelte Zustandsinformation (Y) und die bezüglich desselben Teilnehmeranschlusses bei dessen vorhergehender Abtastung ermittelte und abgespeicherte Zustandsinformation (Z) gemäß einer »Exklusiv-Oder«-Funktion logisch verknüpft werden (Z=ZY'+XY), und daß aus dem binären Wert des Ergebnisses (Z=I oder Z = O) dieser Ver- ,35 knüpfung festgestellt wird, ob für den betroffenen Teilnehmeranschluß eine Zustandsänderung festgestellt wurde, die weitere Schalthandlungen ,.erforderlich macht.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß nach einer Feststellung, daß weitere Schalthandlungen erforderlich sind (Z=I), die Art der vorzunehmenden Schalthandlungen aus der abgespeicherten Zustandsinformation (Z=I oder Z=O) gewonnen wird.

4. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Teilnehmeranschlüsse in Gruppen unterteilt sind und eine Abtasteinrichtung, die jeweils eine Gruppe von Teilnehmeranschlüssen (1 bis m) abtastet, Oder-Verknüpfungsglieder (Ll bis Lm) umfaßt, die für jeden der Teilnehmeranschlüsse einer zur Abtastung anstehenden Gruppe die binären Darstellungen von Schleifenzustand (L) und Trennrelais-Schaltzustand (Cor) Oder-mäßig verknüpfen (Yi=Li + Cori), daß ein Verknüpfungsnetz (EO) die Resultate dieser Verknüpfungen (Yi) und die Teilnehmerschlüsse dieser Gruppe betreffenden, aus einem ersten Speicher (ME) in ein erstes Register (RM bzw. RM') gelesenen Zustandsinformationen (Z/) individuell entsprechend einer Exklusiv-Oder-Bedingung (Zi=XiYi+XiYi) verknüpft und die Resultate (Zi) dieser Verknüpfungen einem zweiten Register (RT') zuführt, und daß Prüfschaltmittel (FFl bis FF 4) danach die bezüglich der einzelnen Teilnehmeranschlüsse der betroffenen Gruppe im zweiten Register (RT') und im ersten Register (RM') festgehaltenen Informationen (Zi bzw. Zi) nacheinander prüfen und vergleichen, um Schaltzustandsänderungen festzustellen und um gegebenenfalls die im ersten Speicher (ME) enthaltene Zustandsinformation (Zi) zu ändern.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Oder-Verknüpfungsglieder (Li) für alle Teilnehmeranschlußgruppen gemeinsam vorgesehen sind.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß ein zweiter Speicher (MH) vorgesehen ist, der die Identitäten jedes gerufenen Teilnehmeranschlusses jeweils bis zu dem Zeitpunkt speichert, zu dem dessen Trennrelais Ansprechstrom erhält und daß die Prüfschaltmittel (FF 1 bis FF 4) beim Feststellen einer ersten bestimmten Kombination (Z= 1 und Z= 1) von bezüglich eines Teilnehmeranschlusses in den beiden Registern (RT', RM') festgehaltenen Informationen einen Vergleich (CN) veranlassen zwischen der Identität dieses Teilnehmeranschlusses und den im zweiten Speicher (MH) gespeicherten Identitäten gerufener Teilnehmeranschlüsse und nur bei negativem Ergebnis dieses Vergleichs (FFl = O) eine Änderung der im ersten Speicher (ME) enthaltenen Zustandsinformation (Z) bewirken.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Prüfschaltmittel (FFl bis FF3) beim Feststellen einer zweiten bestimmten Kombination (Z=I, Z = O) von bezüglich eines Teilnehmeranschlusses in den beiden Registern (RT', RM') festgehaltenen Informationen eine Änderung der im ersten Speicher (ME) für diesen Teilnehmeranschluß gespeicherten Zustandsinformation (Z) bewirken.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Prüfschaltmittel (FFl bis FF 4) beim Feststellen der zweiten bestimmten Kombination (Z=I, Z=O) eine Wiederholung der Abtastung veranlassen, dabei aber Entkopplungsschaltmittel (G/1) so beeinflussen, daß sie die Abtastpunkte (eij) für die Schleifenzustandserfassung von den Oder-Verknüpfungsgliedern (L/) abschalten, und den somit erfaßten Trennrelais-Schaltzustand (Cor) dahingehend prüfen, ob ein neuer Anruf vorliegt (Cor=0) oder nicht (Cor= 1).

9. Schaltungsanordnung nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß die gespeicherte Zustandsinformation (Z/) eines nicht rufenden Teilnehmeranschlusses eine Änderung erfährt, wenn dieser Teilnehmeranschluß gerufen wird.

10. Schaltungsanordnung nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß der erste und der zweite Speicher (ME, MH) gemeinsam einen Matrixspeicher (MM) bilden.

11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß der Speicher die Register und die Prüfschaltmittel Teile eines programmierbaren elektronischen Rechners sind.