DE2307830B2

DE2307830B2 - Umlaufspeicheranordnung

Info

Publication number: DE2307830B2
Application number: DE2307830A
Authority: DE
Inventors: Ricardo Rho Caldarella; Enrico Cicognani; Alfonso Lamartina
Original assignee: Societa Italiana Telecomunicazioni Siemens SpA
Current assignee: Italtel SpA
Priority date: 1972-02-16
Filing date: 1973-02-16
Publication date: 1975-01-02
Also published as: DE2307830C3; NL7302029A; US3940749A; FR2172076A1; FR2172076B1; GB1424822A; DE2307830A1

Description

Die Erfindung betrifft eine Umlaufspeicheranordnung, in die von Bestimmungsadressen begleitete Informationen geschrieben werden, von denen die zur selben Bestimmungsadresse gehörenden Informationen jeweils in der Schreibreihenfolge gelesen werden,

so beispielsweise zum Speichern von Wlhlziffern in einer Fernsprechvermittlungsanlage.

In einer Fernsprechvermittlungsanlage werden die Wählziffern der Teilnehmer registriert, deren durch die die jeweilige Ziffer begleitende Adresse gekennzeichnete Verbindung in der Reihenfolge der Registrierung durchgeführt werden muß. Dies läßt sich mit einem beliebigen Speicher erreichen, wenn man jeder ankommenden Information eine Kenn-Nummer für die zeitliche Reihenfolge innerhalb einer Reihe von durch dieselbe Adresse definierten Informationen zuordnet. Hierfür wird jedoch zusätzlicher Speicherraum benötigt.

Aufgabe der Erfindung ist, eine Umlaufspeicheranordnung für den genannten Zweck anzugeben, die ohne numerische Informationen zur Unterscheidung der zeitlichen Schreibreihenfolge der zur selben Adresse gehörenden Informationen auskommt. Dadurch soll bei gegebener Anzahl von Informationsbits und Bestimmungsadressenbits die notwendige Speicherkapazität herabgesetzt werden.

Die Erfindung löst diese Aufgabe bei einer Umlaufspeicheranordnung der genannten Art dadurch, daß ein als Verzögerungsglied dienendes, aus einer Anzahl von Speicherzellen, die jeweils eine Kapazität von mehreren parallelen Bits haben, gebildetes Schieberegister vorgesehen ist, in das von einer Schreibschaltung eine den Anfang der Speicherzellenfolge definierende Kopfinformation geschrieben wird, daß eine vom Erscheinen der Kopfinformation gesteuerte Schreibeinheit vorgesehen ist, die eine zu speichernde Information in die erste freie Speicherzelle nach der Kopfinformation schreibt; und daß in den Umlaufweg der gespeicherten Informationen ein Ausgangsregister mit der Kapazität einer der Speicherzellen geschaltet ist, das jedoch auf Grund eines Sprungsignals übersprungen wird, welches von einei Sprungsteuerschaltung erzeugt wird, wenn die zuir jeweiligen Zeitpunkt im Ausgangsregister enthalten« Information gelesen werden soll, und welches endet wenn von einer den Inhalt des Ausgangsregisters ent nehmenden Leseeinheit ein Signal über die Voll endung des Lesevorgangs erzeugt wird und eine vor Nutzinformationen freie Speicherzelle am Ausganj des Schieberegisters vorhanden ist.

Ein bevorzugtes Ausfuhrungsbeispiel der Erfin dung ist in der Zeichnung dargestellt. Es zeigt

F i g. 1 das Blockschaltbild der Umlaufspeicher anordnung,

Fig.2 und 5 eine Schreibeinheit, zweite Zahl der Kopfinformation anzeigt, wird der

F i g. 3 die Sprungsteuerschaltung, Kontrollschaltung RCT übermittelt, welche feststellen

Fig.4 eine Identifizierschaltung zinn Decodieren soll, daß eine einzige Kopfinformation im Umlauf-

der sogenannten Kopfinformation, speicher vorhanden ist Bei Vorhandensein mehrerer

Fig.6 und 7 die Schreibschaltang für die Kopf- 5 Kopfinformationen oder bei Fehlen einer Kopfinfor-

information und mation in t!nem Umlaufzyklus erzeugt die Kontroll-

F ig. 8 eine Kontrollschaltung für die Kopßnfor- schaltung RCT ein Anzeigesignal AL für die Schreib-

mation. schaltung Si, welche das Register N und damit alle

Der im folgenden beschriebene Umlaufspeicher, Speicherzellen rückstellt und dann erneut die Kopfdessen Aufbau im wesentlichen der Zeichnung zu io information in der bereits beschriebenen Weise entnehmen ist, ist dazu bestimmt, die von Fernsprech- schreibt. Dies erfolgt in der ersten Stufe des Schiebeteilnehmern durch Tastenwahl erzeugten Mehr- registers M und im Register W.
frequenz-Wählziflern nach Umwandlung in Binär- Die Schreibschaltung S enthält Register, in welsignale zu speichern. Die Wählziffern werden für ,ghen die 14-Bit-Infonnationen vorübergehend sojeden Teilnehmer in der gleichen Reihenfolge wie 15 lange abgespeichert werden, bis sie in das Schiebebei der Registrierung gelesen, bevor sie in uieicn- register M eingegeben werden. Die Eingabe wird Stromkriterien umgewandelt und der Pjeihe nach den dann bewirkt, wenn die Kopfinformation vorbei-Vermittlungsorganen der Fernsprechvermittlungs- gelaufen ist (Signal T) und die Verknüpfungsschalanlage zugeführt werden. Zu letzterem Zweck gehört tung H das Signal F erzeugt, welches das Vorhandenzu jeder Ziffer eine Kennadresse zur Identifizierung ao sein einer freien Speicherzelle angibt. Die Infonnader Leitung, über welche die Wählziffern gekommen tionen belegen also die erste freie Zelle nach der sind. Die in den Umlaufspeicher zu schreibenden In- Kopfinformation.

formationen bestehen jeweils aus 14 Bits, von denen Bei Erscheinen des Sprungsignais Kl am Ausgang

10 Bits die Adresse des wählenden Teilnehmers, also der Spmngsteuerschaltung C bewirkt die aus den Ver-

die Besümmungsadresse, und die übrigen 4 Bits die »5 knüpfungsgliedern β 3 ... QlS, Dl... DlS, Cl . ..

gewählte Ziffer darstellen. ClS und Sl... S15 gebildete Sprungverknüpfungs-

Wie in F i g. 1 dargestellt ist, enthält der Umlauf- schaltung Y, daß das Ausgangsregister O übersprun-

speicher als Verzögerungsglied das Schieberegister M gen, d. h. vom Informationsfluß ausgeschlossen wird,

aus 512 Speicherzellen mit der Kapazität von jeweils Die Ausgangssignale RLl... RLm der Register

15 parallelen Bits, das in die beiden Abschnitte Ml 30 Rl... Rm werden zusammen mit der Anzeige »15°«

und M 2 unterteilt ist, und zwei Register, nämlich ein über das Vorhandensein des IS. Bits oder »Befähi-

RegisterN und ein Ausgangsregister O, von denen gungsbits« im Ausgangsregister O an die Sprung-

jedes die Kapazität einer Speicherzelle hat. Die Ge- steuerschaltung C angelegt. Auf Grund dieser Infor-

samtverzögerung des Umlaufspeichers beträgt somit mationen erkennt die Sprungsteuerschaltung, ob ein

514 Bits. Der Umlauf wird durch die impulstormigen 35 freies Register vorhanden ist oder nicht, und erzeugt

Taktsignale CK gesteuert. gegebenenfalls das Sprungsignal K1, so daß das Aus-

Durch den Abschnitt M1 des Schieberegisters ver- gangsregister O übersprungen wird, wobei die Torläuft der Informationsfluß von 14 Bits, während der glieder Dl.. .D15 geöffnet und die Torglieder Abschnitt M 2 von dem 15. Bit belegt ist, das für Cl... C15 und Sl... S15 geschlossen werden, die in der jeweiligen Zelle geschriebene Ziffer angibt, 40 Durch das Signal R₂ verhindert die Sprungsteuerob die zugehörige Bestimmungsleitung zur Über- schaltung C femer, daß von dem Torglied P 2 Takttragung von Gleichstromkriterien frei ist. Die Ein- signale CK durchgelassen werden. Unter diesen Umgäbe dieses 15. »Befähigungsbits« erfolgt nach ständen wird die Information gelesen und im Speicher (hinter) dem Ausgangsregister O und wird durch das gelöscht, eine daß zwischen Informationen enthal-SignalK15 gesteuert, das am Ausgang de« Tor- 45 tenden Speicherzellen eine leere Stelle eingeführt gliedesßlS den Binärwert »1« hervorruft und von wird. Die Informationen, die in den der gelesenen außerhalb des Speichers befindlichen Organen auf Zelle folgenden Zellen gespeichert sind, erfahren inGrund der jeweiligen Informationserfordernisse er- folge des Überspringens eine um ein Bit geringere zeugt wird. Diese Organe werden über die im ge- Verzögerung bezüglich der Kopfinfoimation.
gebenen Zeitpunkt im Ausgangsregister O befindliche 50 Die im Ausgangsregister O enthaltene Information Adresse durch die Signale BI₀ informiert. wird von einem der freien Register R1... Rm ge-

Die Schreibschahung Si erzeugt beim Einschalten lesen. Die 14-Bit-Information ist in allen diesen Re-

des Umlaufspeichers ein Rückstellsignal R₁ für das gistern parallel vorhanden. Die Übertragung erfolgt

Register N. Die Rückstellung des Rpgisters N erfolgt dadurch, daß die zu jedem Register gehörenden Tor-

für eine Zeitdauer, die zur Rückstellung aller Spei- 55 glieder durch eine Verknüpfungsschaltung aufgetastet

cherzellen ausreicht. Nach Beendigung der Rückstel- werden, welche das gleichzeitige Vorhandensein eines

lung schreibt die Schreibschaltung St in das Re- von der Abtastschaltung SCl kommenden Abtast-

gister N und in die erste Stufe des Schieberegisters M signals 1... m, der Ausgangssignale RLl... RLn

die Kopfinformation, die aus zwei komplementären der Register R1... Rm in einer deren Frei-Zustanc

15-Bit-Zahlen besteht, welche den Beginn der Infor- 60 anzeigenden Form sowie des Sprungsignals Kl fest

mationsfolge kennzeichnen. stellt.

Die mit dem Ausgang des Schieberegisters M ver- Nach Beendigung der Übertragung des Inhalt!

bundene Decodierschaltung RT erkennt das Vorhan- des Ausgangsregisters O in eines der Register Rl..

densein der ersten und getrennt hiervon der zweiten Rm /iefert das betreffende Register der Sprungsteuer

Zahl der Kopfinformation am Ausgang des Schiebe- 65 schaltung C ein Signal B1... Bm, welches die Voll

registers. Das Signal T über das Vorhandensein der endung der Übertragung anzeigt. Beim Erscheinei

ersten Zahl wird der Sprungsteuerschaltung C und der der ersten Ziffer der Kopfinformation (Signal T) be

Schreibschaltung S zugeführt. Das Signal K S, das die der Decodierschaltung RT sperrt die Sprungsteuer

5 6

schaltung C das Ausgangsregister O für die Takt- gen/il... A14 in den Umlaufspeicher eingeschaltet

signale CK und schaltet das Sprungsignal K1 in den werden. Die Einschaltung erfolgt unter Steuerung

Zustand (Null), welcher die Wiedereinschaltung des durch das Signal /, das vom Torglied G erzeugt wird,

Ausgangsregisters O in den Umlaufweg durch die wenn die letzte Stufe des Schieberegisters keine In-

Torglieder Cl... C15 Und Sl... S15 gestattet. Die 5 formationen enthält. Die Ausgänge dieser Stufe sind

Speicherzelle des Ausgangsregisters O für das 15. Bit mit dem Torglied G über die Invertierglieder V₁...

wird bei der letzten der der Kopfinformation folgen- I'_u gekoppelt.

den Positionen der Speicheradresse wieder einge- Gemäß F i g. 6 sind in der Schreibschaltung Si für schaltet. die Kopfinformation die Decodierschaltungen El, E2 Die SchreibschaltungS gemäß Fig.2 besteht aus 10 mit dem Eingang bzw. mit dem Ausgang des Re- s Registern RG₁.. .RG_S, in denen 14-Bit-Informatio- gistersN verbunden. Wenn am Eingang der Deconen registriert werden, die eingespeichert werden dierschaltung E 2 die erste Zahl der Kopfinformation sollen. Am Eingang dieser Register sind s Torschal- oder am Eingang der Decodierschaltung El ihr tungen IZ₁... l/, angeordnet, die zur Übertragung der Komplement vorhanden ist, nimmt das NAND-Informationen in die Register RG₁... RG_S von der 15 Glied E⁺ am Ausgang den Binärwert »1« an, wo-Kopfinformation (Signal Γ) ausgetastet werden. Die durch über das Invertierglied /+ auch am Ausgang Abtastschaltung SC 2, die von den Signalen der NAND-Glieder il.. ./15 und ml... ml5 der IZRG₁... URG_S über den Inhalt der Register infor- Binärwert »1« eingestellt wird und somit durch die miert wird, tastet mit der Frequenz der Taktsignale Invertierglieder i² ₂ ... P_u und P₁... P_1S die im Re- CK, welche gleich der Fortschaltfrequenz des 20 gister N enthaltenen beiden komplementären Zahler Schieberegisters ist, nur die Torschaltungen derjeni- der Kopfinformation in die erste Stufe des Schiebe·· gen Register ab, welche Informationen enthalten. Da registers M geschrieben werden. Das Schreiben der Abtastschaltungen zur Durchführung dieser Funk- Kopf information wird durch das Signal K 3 über das tion an sich bekannt sind, z. B. aus der italienischen NAND-Glied E⁺ gesteuert, wenn der Speicher in BePatentschrift Nr. 800811, erübrigt sich hier eine 25 trieb gesetzt wird (vgl.Fig.7). Die Invertierglieder nähere Beschreibung. P₁, P_s... I^s ₁₈ sorgen dafür, daß der Binärwert der

Gemäß F i g. 3 erzeugt die Sprungsteuerschaltung C durchgelassenen, nicht zur Kopfinformation gehören-

das Sprungsignal Kl, wenn das Signal RL, das durch den Signale unverändert bleibt

Decodierung der Frei- oder Belegt-Signale RLl... Durch das Rückstellsignal R₁ des Registers N wer-

RLm der Ausgangsregister R1... Rm durch das dar- 30 den alle Speicherregister rückgestellt. Die Rückstell-

gestellte Verknüpfungsglied gewonnen wird, und daß konfiguration wird nacheinander allen Speicherzellen

mit 15° bezeichnete Befähigungskriterium das übermittelt.

NAND-Glied/2 aktivieren, wodurch die bistabilen Die Verknüpfungsschaltung gemäß F i g. 7 hat die Schaltungen A1 und A 2 umgeschaltet werden. Unter Funktion, das Signal K 3 zum Schreiben der Kopfdiesen Bedingungen erzeugt das NAND-Glied /3 das 35 information und das Rückstellsignal R₁ für das ReSigna! R₂ mit dem Pegel »Null«, welches den Zugang gister N zu erzeugen. Die Zähler A_c, B_c, C_c sind in der Taktsignale CK zum Ausgangsregister O sperrt. Reihe geschaltet und bestehen jeweils aus vier bi-

Sobald die Übertragung der im Ausgangsregister O stabilen Schaltungen. Bei der Einschaltung der Verenthaltenen Informationen zu einem der Register sorgung des Speichers wird an die Klemme K ein Rl.. .Rm vollendet ist, wird von diesem das die 40 Potential angelegt, welches über das NAND-Glied Vollendung anzeigende Signal B (nach Decodierung NO und das Differenzierglied CR die monostabile der Signale Bl... Bm über den erfolgten Empfang Kippschaltung Si umschaltet Das Rückstellsignal R₁ der Informationen vom Ausgangsregister O) hervor- bleibt auf dem Pegel »Null« für eine Zeit welche der gerufen, wodurch die bistabile Schaltung A 2 zurück- halben Zellperiode der Zähler plus der Zeitdauer, in gesetzt wird und das Signal R_t den Binärwert »1« an- 43 welcher die monostabile Kippschaltung umgeschaltet nimmt worauf die Taktsignale CK zum Ausgangs- bleibt, entspricht. Die monostabile Kippschaltung TC register O durchgelassen werden und der Inhalt des erzeugt ein Signal »Null«, welches über das NAND-Ausgangsregisters O gelöscht wird. Bei Erscheinen Glied O 4 die Zähler A_c, B_c, C_c rückstellt Gleichdes Signals T wird die bistabile Schaltung A1 rück- zeitig nimmt der Ausgang des NAND-Gliedes P₂ den gesetzt, wodurch das Sprungsignal Kl verschwindet so Binärwert »1« an, bei dem die Zahlimpulse in Form und das Ausgangsregister O dadurch wieder in den der Taktsignale CK von dem NAND-Glied OS Umlaufzyklus eingeschaltet wird. durchgelassen werden.

Gemäß Fig.4 ist die DecodierschaltungRT für Eine aus den NAND-Gliedern D, L, P₁, P₂ rad

die Kopfinformation dem Schieberegister M nach- aus den Invertiergliedern Zl.. .ZS bestehende Degeschaltet Es enthält das Torglied B\ (UND-Glied) 55 codierschaltung hält die Zählung nach einer fest-

und die Invertierglieder/2 und /14 zum Anzeigen gelegten Zeitspanne an, die einigen Speicherumlauf-

der aus der Bitfolge 0,1,0... 1,0 bestehenden zyklen entspricht Kurz vor Anhalten der Zählung

ersten Zahl der Kopfinformation (Signal T). Ferner erzeugt sie das impulsförmige Signal K3, welches da:

enthält sie das Torglied B'₂ und die Invertierglieder Schreiben der Kopfinformation steuert Nach einei /1, /3 ... 715 zum Anzeigen der zweiten, zur ersten 60 Anzahl L₁ = 2" -f ... + 2* von Impulsen wird da!

komplementären Zahl der Kopfinformation. Das Tor- NAND-Glied D aktiviert, das die NAND-Glieder P

glied B'j erzeugt das Signal KS bei Erscheinen der und P₂ öffnet Das Signal K3 wird durch Aktivieren]

zweiten Zahl der Kopfinformation mit einer VeT- des NAND-Gliedes L nach den folgenden 6 Impulse!

zögerung von einem Bit bezüglich des Signals T. erzeugt. Die Erzeugung des Sperrsignals für da:

Fig.S zeigt die VerknüpfungsschaltungH, in 63 NAND-GliedO5 ergibt sich durch Aktivierung de

welcher die in den Registern der Schreibschaltung S NAND-Gliedes P_t durch Ankunft von wetteren zwe

enthaltenen und von den Drähten si. ..s 14 züge- Impulsen,

führten Informationen mittels der ODER-Schaltun- Das Anzeigesignal Λ1 ist ein unter weiter unta

definierten Bedingungen erzeugtes Alarmsignal. Es aktiviert das NAND-Glied O 6 und setzt daher über das NAND-Glied O 4 die Zähler zurück, um sie zur Zählung vorzubereiten. Infolgedessen wiederholt sich der Rückstellvorgang des UmI auf Speichers und das Schreiben der Kopfinformation.

Die in F i g. 8 dargestellte Verknüpfungsschaltung (vgl. Kontrollschaltung RCT) stellt bei jedem Speicherzyklus das Auftreten der Kopfinformation (Signal Γ) fest. Sie enthält Schaltungen für die Kontrolle, daß die Kopfinformation richtig geschrieben wird: Wenn keine oder mehr als eine Kopfinformation vorhanden sind, erzeugen diese Schaltungen am Ausgang das Alarm- oder Anzeigesignal A 1, welches in der oben an Hand von F i g. 7 erläuterten Schaltung zur Wirkung kommt.

Das Signal K 5, welches die zweite Zahl der Kopfinformation anzeigt, stellt die Zähler A_n, B_n, C_n und D₀ zurück, die von den Taktsignalen CK weitergeschaltet werden. Die Zählkapazität ist größer als ein Speicherzyklus und vorzugsweise größer als die-

jenige der Zähler, welche die Rückstellung des Speichers kontrollieren, damit verhindert wird, daß das Anzeigesignal A 1 während der Rückstellung erzeugt wird. Wenn bei der Zählung die maximale Kapazität erreicht wird, was bedeutet, daß keine Kopfinformation vorhanden ist, wird dL bistabile Schaltung, die den Zähler D_n bildet, gesetzt, werden die Taktsignale CK nicht mehr vom Torglied P1 durchgelassen und wird durch Aktivierung des NAND-Gliedes P3 das

ίο Alarm- oder Anzeigesignal A1 erzeugt.

Die von den Taktsignalen CK gesteuerte Zählerkette mit den Zählern F_n, G_n und H_n öffnet die NAND-Glieder I, Ll und M3 und stellt dadurch über das NAND-Glied PO die vorher vom Signal Γ (erste Zahl der Kopfinformation) gesetzte bistabile Schaltung im Zähler β zurück. Wenn während der Zählung und folglich während der Dauer eines Speicherumlaufzyklus zwei Kopfinformationen erscheinen, erzeugt der bis 2 zählende Zähler Q ein Signal für das NAND-Glied P 3, welches das Alarmoder Anzeigesignal A 1 hervorruft (F i g. 7).

Hierzu 6 Blatt Zeichnungen

Claims

Patentansprüche:

L Umlaufspdcheianordnung, in die^ von Bestünmungsadressen begleitete Informationen, geschrieben werden, von denen die zur selben Bestimmungsadresse gehörenden Informationen jeweils in der Schreibreihenfolge gelesen werden, !beispielsweise zum Speichern von Wätdziffeni in einer Fernsprechvenmttlungsanlage, dadurch gekennzeichnet, daß ein als Veoö^erungsglied dienendes» aus einer Anzahl von Speicherzellen, die jeweils eine Kapazität von mehreren parallelen Bit haben, gebildetes Schieberegister (M) vorgesehen ist, in das von einer Schreibschaltung (St) eine den Anfang der Speicherzellenfolge definierende Kopfinformation geschrieben wird; daß eine vom Erscheinen der Kopfinformation (Signal T) gesteuerte Schreibeinheit (S) vorgesehen ist, die eine zu speichernde Information in die erste freie Speicherzelle nach der Kopfinformation schreibt; und daß in den Umlaufweg gespeicherte Informationen ein Ausgangsregister (O) mit der Kapazität einer der Speicherzellen geschaltet ist, das jedoch aufgrund eines Sprungsignals (Kl) übersprungen wird, welches von einer Sprungsteuerschaltung (C) erzeugt wird, wenn die zum jeweiligen Zeitpunkt im Ausgangsregister (O) enthaltene Information gelesen werden soll, und welches endet, wenn von einer den Inhalt des Ausgangsregisters (O) entnehmenden Leseeinheit (Rl.. .Rm) ein Signal (B) über die Vollendung des Lesevorganges erzeugt wird und sine von Nutzinformationen freie Speicherzelle am Ausgang des Schieberegisters (M) vorhanden ist.
2. Umlaufspcicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Speicherzelle eine weitere 2LeIIe (M 2) parallelgeschaltet ist, in welche aufgrund eines externen Kriteriums eine Lesebefähigungsinformation eingegeben wird, und daß die Sprungsteuerschaltung (C) das Sprungsignal (Kl) bei Anwesenheit der Lesebefähigungsinfonnation und einer Information über den Frei-Zustand der Leseeinheit (Rl... Rm) erzeugt.
3. Umlauf speicheranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Leseeinheit eine Anzahl paralleler Register (R 1... R m) enthält, in welche der Inhalt des Ausgangsregisters (O) über eine Schreibschaltung gelangt, die von einer zyklisch arbeitenden Abtastschaltung (SC I), von einer Information über den Rückstellziistand des entsprechenden Registers und vom Sprungsignal (K I) gesteuert ist.
4. Umlaufspeicheranordnung nach Anspruch 1,2 oder 3, dadurch gekennzeichnet, daß die Schreibeinheit (S) eine Anzahl von Eingangsregistern (RG₁ ... RG_S) enthält, denen eine erste Torschaltungsanordnung (CZ₁... V_s) vorgeschaltet ist, welche eine zu speichernde Eingangsinformation bei Anwesenheit eines Signals (7% das von einer am Ausgang des Schieberegisters (Af) angeordneten Schaltung (RT) zum Decodieren der Kopfinformation erzeugt wird, in die Eingangsregister durchläßt, und daß den Eingangsregistern (AG₁... RG_S) eine weitere Torschaltungsanordnung (t/2j... V2_S) nachgeschaltet ist, welche die Übertragung des Inhaltes der Eingangsregister in das Schieberegister (M) bewirkt, falls gleichzeitig ein von einer Decodierschaltung (H) zum Anzeigen der freien Speicherzellen erzeugtes Signal (F) usd ein Abtastsignal vorhanden ist, das von einer Abtastschaltang (SC₁) der Reihe nach nur für diejenigen TorgUeder erzeugt wird, die zu Informationen enthaltenden Eingangsregistern ₁... RG₃) gehören.