DE1537126B2 - Tenäres Codiersystem - Google Patents
Tenäres CodiersystemInfo
- Publication number
- DE1537126B2 DE1537126B2 DE19671537126 DE1537126A DE1537126B2 DE 1537126 B2 DE1537126 B2 DE 1537126B2 DE 19671537126 DE19671537126 DE 19671537126 DE 1537126 A DE1537126 A DE 1537126A DE 1537126 B2 DE1537126 B2 DE 1537126B2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- coding
- input signals
- signals
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
Die Erfindung betrifft ein ternäres Codiersystem und insbesondere ein Codiersystem für natürliche
ternäre Codes.
Bisher werden die Folgevergleichscodieranordnung mit Rückkopplung, die Zählcodieranordnung, die
Elektronenstrahlröhrencodieranordnung, die Kaskadencodieranordnung usw. als binäre Codieranordnungen
verwendet. Von diesen Anordnungen sind die Elektronenröhrencodieranordnung und der Kaskadencodierer
insbesondere für die Codierung mit hoher Geschwindigkeit geeignet. Jedoch erfordert
die Elektronenröhrencodieranordnung, die einen Elektronenstrahl verwendet, eine heiße Kathode, um
thermische Elektronen auszusenden, und die Röhre muß mit sehr hoher Genauigkeit hergestellt werden.
Diese Forderungen stehen einer Verringerung der Abmessungen und der Kosten der Röhre entgegen.
Auch ist diese Anordnung auf Grund der kurzen Betriebslebensdauer nachteilig. Unter diesem Gesichtspunkt
ist der Kaskadencodierer, der die Verwendung von integrierten Schaltungen erlaubt, für
die Codierung mit hoher Geschwindigkeit am besten geeignet. Bei dem Kaskadencodierer sind eine Anzahl
von Einheitskreisen in Kaskade geschaltet und wirken derart, daß die Eingangssignalwelle umgesetzt wird,
um die Signalamplitude mit einem vorbestimmten Schwellenpegel zu vergleichen und einen codierten
Signalausgang 0 oder 1 entsprechend den Ergebnissen des Amplitudenvergleichs zu erzeugen. Bei einem
Codierer dieser Art wird ein PAM-Signal dem Eingang
des ersten Einheitskreises zugeführt, und die Codieroperation für das Signal endet, wenn das
Signal in jeder Stufe umgesetzt ist und die letzte Stufe erreicht. Wie erwähnt worden ist, kann diese
Anordnung integrierte Schaltungen als Schaltungselemente verwenden und ist für die Codierung mit
hoher Geschwindigkeit geeignet.
Diese Codieranordnung ist jedoch auch deshalb nachteilig, weil die erforderliche Anzahl von Einheitskreisen ansteigt, wenn die Zahl der Stellen des Eingangssignals
ansteigt.
Obwohl der Schaltungsaufbau eines binären Kaskadencodierers in Abhängigkeit von dem Codiermuster
unterschiedlich ist, z. B. der Unterschied zwischen natürlichem Code, Gray-Code und FaIt-Code,
muß ein Vollweggleichrichter, der ein nichtlineares Element ist, bei Codierern für den Gray-Code
und den Falt-Code verwendet werden, und Verstärker werden in den Einheitskreisen für alle Codearten
verwendet. Der Vollweggleichrichter und die Verstärker erzeugen eine Einschwingwelle, deren
Einschwingzeit ansteigt, wenn die Zahl der Stufen ansteigt, und es ist eine viel größere Zeit erforderlich,
um den Normalzustand zu erreichen, wenn die Zahl der erforderlichen Stufen ansteigt, wodurch die Anwendung
der Anordnung für die Codierung mit hoher Geschwindigkeit eingeschränkt wird.
Der Erfindung liegt die Aufgabe zugrunde, diese Nachteile zu vermeiden und ein Codiersystem zu
schaffen, deren Eingangssignale im natürlichen ternären Code an Stelle des binären Codes codiert
sind. Gemäß der Erfindung ist das ternäre Codiersystem in Kaskadenform mit Schaltkreisen in einer
Anzahl gleich der Zahl der codierten Codestellen, die in Kaskade geschaltet sind, zum Ausführen einer
Codierung, bei dem analoge Signale an den ersten Schaltkreis angelegt werden, diese analogen Signale
nach geeigneter Umformung zu dem letzten Schaltkreis geführt werden und die Ermittlung der jeweiligen
Codestelle aus den analogen Signalen in jedem Schaltkreis bewirkt wird, dadurch gekennzeichnet, daß in
jedem Schaltkreis zwei Vergleichsschaltungen mit verschiedenen Bezugspegeln die Eingangssignale mit
den Bezugspegeln vergleichen und Codierimpulse erzeugen und daß jeder Schaltkreis einen der vorbestimmten
beiden Bezugspegel oder keinen von beiden zu den Eingangssignalen entsprechend dem Ergebnis
ίο des Vergleichs durch die Vergleichsschaltungen addiert
und die Eingangssignale dreimal verstärkt und ein analoges Ausgangssignal erzeugt. .
Bei diesem Codiersystem sind Vollweggleichrichter in den Einheitskreisen nicht erforderlich, wodurch
der Einfluß der Einschwingwellen verringert wird. Die ternäre Codierung verringert auch die erforderliche
Anzahl der Einheitskreise. Deshalb kann mit dem Codiersystem nach der Erfindung eine Codierung
mit hoher Geschwindigkeit ausgeführt werden.
Eine beispielhafte Ausführungsform der Erfindung
wird an Hand der Zeichnung erläutert.
Fig. 1 zeigt das Codemuster der natürlichen ternären Codes. Das PAM-Signal wird in PCM-Codes
umgekehrt, die aus den Pegeln +1,0 und — 1 bestehen. F i g. 2 zeigt die Eingangs-Ausgangs-Kennlinie
des Einheitskreises nach der Erfindung, wobei die Abszisse die Eingangsamplitude und die Ordinate
die Ausgangsamplitude zeigen. In den Figuren stellt ± Vm die maximal erhältliche Amplitude dar. Wenn
die Eingangssignalamplitude mit den Schwellwert-
" pegeln -I—γ und j- in einem Einheitskreis mit
der dargestellten Eingangs-Ausgangs-Kennlinie verglichen wird, kann das Eingangssignal in einen Code
von +1, 0 oder —1 umgekehrt werden. Gemäß F i g. 3 enthält die Ausführungsform nach der Erfindung
eine erste Vergleichsschaltung COMPl, eine zweite Vergleichsschaltung COMF1, einen Umsetzer
COK, der die binären Eingangscodes in ternäre Codes umwandelt, erste und zweite Impulsgeneratoren PA1
und PA 2, erste und zweite bistabile Multivibratoren FFl und FF2, eine erste und eine zweite Polaritätsumkehrschaltung
UPl und UP2, einen analogen Verzögerungskreis DL mit einer vorbestimmten Verzögerungszeit,
einen Verstärker AMP in dem Einheitskreis, der das Eingangssignal dreifach verstärkt,
wobei genau genommen der Verstärkungsfaktor unter Berücksichtigung der Signaldämpfung in anderen
Elementen etwas höher als 3 ist, einen Eingangsanschluß AN, einen Ausgangsanschluß AUS, einen
Codeausgang B und einen Rückstellanschluß R, der verwendet wird, um die bistabilen Multivibratoren
FFl und FF2 zurückzustellen.
Die Bezugspannung der ersten Vergleichsschaltung
COMPl wird als +-y-und die entsprechende Spannung
der Vergleichsschaltung COMP2 als —γ
bestimmt. Die Ausgangssignale dieser Vergleichs-Schaltungen
werden in den Impulsformeinrichtungen PA1 und PA 2 jeweils in einen zweipegeligen Impuls
(1 oder 0) geformt, der dem Umsetzer COV zugeführt wird. Die Umsetzerschaltung besteht aus logischen
Kreisen, die in Übereinstimmung mit den Ausgangszuständen der Impulsformeinrichtungen PA1 und
PA2 einen dreipegeligen PCM-Impuls abgeben. Die
Ausgangssignale der Vergleichsschaltungen COMPl und C0MP2 werden gleichzeitig den bistabilen
Multivibratoren FFl und FF 2 zugeführt, um die
Vorspannungs - Polaritätsumkehrschaltungen UP 1 und UP 2 zu steuern.
Jeder bistabile Multivibrator hat zwei stabile Zustände EIN und AUS, und der Multivibrator wird
auf EIN geschaltet, wenn der Ausgangspegel der Vergleichsschaltung 1 ist. Ein getrennt erzeugter
Rückstellimpuls wird, unmittelbar bevor das folgende ' Ausgangssignal der Vergleichsschaltung zugeführt
wird, dem Rückstellanschluß R zugeführt, um die bistabilen Multivibratoren zurückzustellen. Der Anschluß
V ist der Vorspannungsanschluß.
Gemäß der vorstehend beschriebenen Arbeitsweise wird dem Anschluß 1021 eine Spannung von
Vm __ „.,_ , ,. ,_. . ,.. ,
γ zugeführt, wenn die Eingangssignalamplitude
Vm
größer als + —γ ist, und die Vorspannung wechselt nach -1—γ, wenn die Eingangsspannung kleiner als
größer als + —γ ist, und die Vorspannung wechselt nach -1—γ, wenn die Eingangsspannung kleiner als
20
—γ ist. Umgekehrt wird eine Spannung von —γ
dem Anschluß 1022 zugeführt, wenn das Eingangs-
Vm
signal größer als —γ ist, und die Anschlußspannung
signal größer als —γ ist, und die Anschlußspannung
Vyyi
wechselt nach H—γ, wenn die Eingangssignalspannung
kleiner als ~ ist.
Die den Anschlüssen 1021 und 1022 zugeführten Vorspannungen werden in dem Summenverstärker SA
zusammen mit dem verzögerten Eingangssignal am Anschluß 1023 addiert. Der Verzögerungskreis wird
verwendet, um die Eingangssignaltaktgebung in bezug auf die verzögerte Zeit (Zugriffzeit) in den Vergleichs-Schaltungen
COMF1 und C0MP2, den bistabilen
Multivibratoren FFl und FF 2 und dem Vorspannungsspeisekreis zu kompensieren. Das in dem Kreis
SA zu der Vorspannung addierte Signal wird in dem Verstärker AMP dreifach verstärkt und dem Ausgangsanschluß
AUS zugeführt. Das Ausgangssignal wird dem Eingangsanschluß AN des nachfolgenden
Einheitskreises zugeführt, der denselben Aufbau hat. Auf diese Weise kann das Eingangssignal codiert
werden.
Wie beschrieben worden ist, vergleicht der Einheitskreis gemäß der Erfindung den Eingangssignalpegel
in zwei Vergleichsschaltungen, die unterschiedliche Vergleichspegel aufweisen, um einen Ausgangsimpuls
zu erzeugen. Der Einheitskreis addiert des weiteren die Vorspannung gemäß den Vergleichsergebnissen
und verstärkt den Signalpegel dreifach.
Wenn die Schaltungsoperation vom Eingangssignal her gesehen wird, wird das Signal nur zu der Spannung
addiert und verstärkt, und die Zahl der Einheitskreise wird im Vergleich zu bekannten Schaltungen verringert,
wodurch der Einfluß der Einschwingwellen verringert wird und eine Signalcodierung mit hoher
Geschwindigkeit ermöglicht wird.
Claims (3)
1. Ternäres Codiersystem in Kaskadenform mit Schaltkreisen in einer Anzahl gleich der
Zahl der Codestellen, die in Kaskade geschaltet sind, zum Ausführen einer Codierung, bei dem
analoge Signale an den ersten Schaltkreis angelegt werden, diese analogen Signale nach geeigneter
Umformung zu dem letzten Schaltkreis geführt werden und die Ermittlung der jeweiligen Codestelle
aus den analogen Signalen in jedem Schaltkreis bewirkt wird, dadurch gekennzeichnet,
daß in jedem Schaltkreis zwei Vergleichsschaltungen mit verschiedenen Bezugspegeln
die Eingangssignale mit den Bezugspegeln vergleichen und Codierimpulse erzeugen und daß
jeder Schaltkreis einen der vorbestimmten beiden Bezugspegel oder keinen von beiden zu den Eingangssignalen
entsprechend dem Ergebnis des Vergleiches durch die Vergleichsschaltungen addiert
und die Eingangssignale dreimal verstärkt und ein analoges Ausgangssignal erzeugt.
2. Codiersystem nach Anspruch 1, dadurch gekennzeichnet, daß die Bezugspegel der beiden
Vergleichsschaltungen + -=- und —γ gemacht
werden, wenn der Amplitudenbereich der Eingangssignale -Vm bis +Fm gemacht wird.
3. Codiersystem nach Anspruch 2, dadurch gekennzeichnet, daß der erste Vorspanjiungsbetrag
Vm
— -γ ist, wenn die Eingangssignale größer als
+ -γ sind, und daß der Betrag +-γ ist, wenn
Vm
die Eingangssignale kleiner als +-γ sind, und
die Eingangssignale kleiner als +-γ sind, und
Vm
daß der zweite Vorspannungsbetrag —γ ist,
daß der zweite Vorspannungsbetrag —γ ist,
Vm
wenn die Eingangssignale größer als γ sind,
wenn die Eingangssignale größer als γ sind,
und daß der Betrag -1—γ ist, wenn die Eingangs-
Vm
signale kleiner als —■ -=- sind.
signale kleiner als —■ -=- sind.
Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7271266 | 1966-11-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1537126A1 DE1537126A1 (de) | 1969-10-30 |
DE1537126B2 true DE1537126B2 (de) | 1970-11-12 |
Family
ID=13497226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671537126 Pending DE1537126B2 (de) | 1966-11-04 | 1967-10-30 | Tenäres Codiersystem |
Country Status (4)
Country | Link |
---|---|
US (1) | US3550116A (de) |
DE (1) | DE1537126B2 (de) |
FR (1) | FR1549552A (de) |
GB (1) | GB1199989A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012061385A1 (en) * | 2010-11-01 | 2012-05-10 | Newlans, Inc. | Method and apparatus for power amplifier linearization |
WO2012064551A2 (en) | 2010-11-08 | 2012-05-18 | Newlans, Inc. | Field programmable analog array |
KR20150053784A (ko) | 2012-09-05 | 2015-05-18 | 뉴랜스, 인코포레이티드. | 바이쿼드 캘리브레이션 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3259896A (en) * | 1963-11-07 | 1966-07-05 | Bell Telephone Labor Inc | Analog-to-digital conversion system |
-
1967
- 1967-10-30 DE DE19671537126 patent/DE1537126B2/de active Pending
- 1967-10-30 US US678997A patent/US3550116A/en not_active Expired - Lifetime
- 1967-11-03 FR FR1549552D patent/FR1549552A/fr not_active Expired
- 1967-11-03 GB GB50207/67A patent/GB1199989A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR1549552A (de) | 1968-12-13 |
US3550116A (en) | 1970-12-22 |
DE1537126A1 (de) | 1969-10-30 |
GB1199989A (en) | 1970-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2315986C3 (de) | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer | |
DE2455052A1 (de) | Signaluebertragungsanlage | |
DE2364313A1 (de) | Niveauverfolgungs-detektor | |
DE1537126B2 (de) | Tenäres Codiersystem | |
DE102005015390B4 (de) | Quantisierer in einem Multilevel-Sigma-Delta-Analog-Digital-Umsetzer | |
DE1537126C (de) | Ternares Codiersystem | |
DE1945205B2 (de) | Uebertragungssystem fuer analogsignale veraenderlicher amplitude mit pulscodemodulation | |
DE10142191C2 (de) | SD-ADC mit digitaler Dithersignalverarbeitung | |
DE2704756A1 (de) | Digital-analog-umsetzer | |
DE3922972A1 (de) | Spread-spektrum-empfaenger | |
DE2624636C3 (de) | Deltamodulationskodieranordnung | |
DE2719200A1 (de) | Schaltungsanordnung zum steuern eines gleichstrommotors | |
DE2619314A1 (de) | Analog-digital-umsetzer | |
DE2552369A1 (de) | Schaltungsanordnung zur digitalverarbeitung nichtlinearer pulskodemodulationssignale | |
DE2554865C3 (de) | Gleichrichter | |
DE1930547A1 (de) | Decoder fuer ein Pulscodemodulations-(PMC)-System | |
DE1955555C3 (de) | Anelog/Digital-Umsetier für sehr hohe Frequenzen | |
DE1142385B (de) | Anordnung zur nichtlinearen Codierung und Decodierung | |
DE2110162A1 (de) | Analog-Digital-Wandler | |
DE1462558C (de) | Kaskaden Codieranordnung | |
DE2045540B2 (de) | Nichtlinearer Kodierer und nichtlinearer Dekoder | |
DE1272985B (de) | Decoder mit bipolarer hyperbolischer Kompanderkennlinie fuer Codesignale mit Polaritaetsbit | |
DE1462558B2 (de) | Kaskaden-Codieranordnung | |
DE2009953A1 (de) | Pulscodemodulator mit Knickkennlimen Amplitudenwandler | |
DE1562030C (de) | Schaltungsanordnung zur Erzeugung einer N förmigen Ubertragungskurve |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 |