DE1524143A1

DE1524143A1 - Arithmetisch-logische Einheit

Info

Publication number: DE1524143A1
Application number: DE19661524143
Authority: DE
Inventors: Stetler Wesley Charles; Allen Richard George; Clark Kurtz; Macsorley Olin Lowe; Spencer Dana Royce
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1965-04-05
Filing date: 1966-03-31
Publication date: 1970-07-09
Also published as: US3474239A; GB1081665A; DE1524143B2

Description

Anmelder;

Amtl.Aktenz.:

International Business Machines Corporation, Armonk, N.Y,10504

Neuanmeldung

Aktenz.d.
Anmelderin:

Docket 7888

Arithmetisch-logische Einheit

Die Erfindung bezieht sich auf eine arithmetisch -logische Einheit zur Parallel-Verarbeitung binärer Operanden mit einer Bitfunktionsgeneratorschaltungj, die aus den Operandenbits Bitfunktionen bildet, welche eine Aussage über eine Übertragsbildung und Übertragsaüsbreitung in bezug auf die betreffende Bitstelle enthalten und zur vorausschauenden Ermittlung von ÜbertragsaLgnaien verwendet werden,und mit einer weiteren logischen Verknüpfungsschaltung, die aus den Bitfunktionen die Operandenhalbsumme bildet, welche mit den Übertragssignalen zu einer Endsumme vereinigt wird.

Die arithmetisch-logische Einheit eines Datenverarbeitungssystems hat im allgemeinen verschiedene Operationen auszuführen. Eine ihrer Hauptaufgaben besteht in der Ausführung der arithmetischen Örundoperationen Additbn und Subtraktion! weitere

008828/1371

Aufgaben sind de Bildung logischer Verknüpfungen aus den Operanden und die Ausführung von Stellenverschiebungen. Die Instrumentierung einer Einheit, die diese Operationen realisieren kann, bereitet verschiedene Probleme. Den einzelnen Operationen können Teilschaltungen zugeordnet werden, die-entweder zueinander parallel oder in Serie geschaltet sind. Bei einer bekannten Anordnung der erstgenannten Art ist jede der Teilschaltungen über Torschaltungen an eine gemeinsame Sammelleitung angeschlossen. Durch eine Steuereinrichtung werden jeweils diejenigen Torschaltungen ^ durchlässig gemacht, die zu der der auszuführenden Operation zugeordneten Teilschaltung führen. Für parallel verarbeitende Maschinen erfordert eine, solche Einrichtung einen erheblichen Aufwand an Steuer-und Schaltmitteln. Im Falle der Serienschaltung sind die Eingangssignale jeweils durch alle Teilschaltungen hindurchzuführen, obwohl nur eine davon mit diesen Ein- gangssignalen Operationen ausführt. Die Folge hiervon ist, dass eine relativ lange Zeit notwendig ist, bis die Resultate am Ausgang zur Verfugung stehen.

Es ist auch bereits vorgeschlagen worden, eine komplexe Schaltung zur Realisierung eines Teiles der vorgenannten Operationen, nämlich der arithmetischen Addition und Subtraktion und verschiedener logischer Operationen, wie der Verknüpfungen "Und", "Oder", " urid , "Exklusives Oder", vorzusehen. In Abhängigkeit von verschiedenen Steuersignalen liefert der Ausgang einer solchen Schaltung jeweils das für die eingestellte Operation zutreffende Resultat, -Auen diese Anordnung hat den Machteil,

0 0 9828/137 7

dass an jeder Resultatbildung eine verhältnismässig grosse Anzahl Sehaltelemente beteiligt 1st, wodurch die Zeit, die zur Ermittlung des Resultats notwendig ist, verhältnismässig lang wird.

Es ist ferner bekannt, eine komplexe Schaltung zur Realisierung eines Teils der vorgenannten Operationen zweistufig auszubilden, indem eine erste Stufe der Schaltung parallel und stereotyp eine Vielzahl Hilfsgrößen erzeugt, aus denen sich unter dem Einfluß einer Steuerschaltung sämtliche von der zweiten Stufe ausführbaren Funktionen ableiten lassen (DP 1 184 125). Diese Schaltung, die der oben genannten Parallelanordnung von Teilschaltungen nahe kommt, erfordert bei Verwendung in einem parallel-arbeitenden Datenverarbeitungssystem eine große Anzahl Schaltelemente für jede Wertstelle. Der vorerwähnte Nachteil, dass an der Resultatbildung jeweils eine verhältnismässig grosse Anzahl Schaltelemente beteiligt ist, trifft auch bei dieser Einrichtung zu.

Ee ist ausserdem ,bereits vorgeschlagen worden, ein rein arithmetisches Rechenwerk zur schnellen Parallel-Addition binärer Operanden dadurch zu verwirklichen, dass durch UND- und ODER-Verknüpfung der Operandenbits Übertragshildungs- und Übertragsausbreitungsfunktionen gewonnen werden, aus denen durch UND-Verknüpfung der Übertragsbildungsfunktionen mit den Ausbreitungsfunktionen übergeordneter Bitstellen Übertragssignale für die jeweiligen Bitstellen gebildet werden und die durch Stellengleiche separate UND-Verknüpfung mit den Überträgssignalen

009828/1377

zu Endsummensignalen vereinigt werden. Eine derartige Einrichtung ist zur Ausführung logischer Verknüpfungen nicht geeignet.

Aufgabe der Erfindung ist es, eine arithmetisch-logische Einheit anteugeben, welche die vorerwähnten Nachteile vermeidet. Die erfindungsgemässe Anordnung stellt einen günstigen Kompromiß zwischen Parallel-und Serienanordnung der einzelnen Teilschaltungen dar. Trotzdem sie in vorteilhafter Weise für die Bildung der logischen Resultate Schaltelemente des arithmetischen Teiles ausnutzt, vermeidet sie, dass jeweils eine Vielzahl Schaltelemente des arithmetischen Teiles an der Bildung der verhältnismässig einfachen logischen Verknüpfungen teilnimmt.

Die Erfindung besteht bei einer arithmetisch-logischen Einheit der eingangs beschriebenen Art im wesentlichen darin, dass die Generatorschaltungen für vom arithmetischt:n Teil verwendete Bitfunktionen und Halbsummen unter Umgehung des arithmetischen Teiles mit dem Ausgang der Schaltungsanordnung verbunden sind und dass eine Selektionsschaltung vorgesehen ist, die wahlweise die arithmetische Endsumme, die Bitfunktionen oder die Halbsumme zum Ausgang der Einheit durchschaltet.

Weitere vorteilhafte Merkmale der Erfindung sind aus den Ansprüchen zu ersehen. Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand von Zeichnungen erläutert. Es zeigen:

Fig.1 ein Blockschaltbild einer vorteilhaften AusfUhrungs· form der arithmetisch-logischen-Einheit gemäss der Erfindung und

009628/1377

Pig.2-8 vereinfachte Darstellungen von verschiedenen Teilen der Anordnung nach Fig.1.

Die arithmetisch-logische Einheit nach Fig.1 ist in der Lage, von zwei Operanden OPi und 0P2 die arithmetische Summe sowie die logischen Beziehungen "UND", "ODER", "EXKLUSIVES ODER" zu bilden und mit diesen Operanden oder den gebildeten Resultaten verschiedene Stellenverschiebungen vorzunehmen. Die arithmetische Summe wird unter Verwendung des für sich bekannten Prinzips der vorausschauenden Übertragsbildung berechnet, welches darin besteht, dass die Addierwerksstellen zu einer Anzahl Gruppen zusammengefasst werden, von denen jeder eine Schaltung zugeordnet ist zur Ermittlung des VOrliegens¹ einer Übertragsbildungs-und Übertragsausbreitungsbedingung für alle Stellen dieser Gruppe. Ein für eine Gruppe bestimmter Übertrag■kann bei Vorliegen einer solchen Bedingung diese Gruppe überspringen und bereits der nächsten Gruppe zugeführt werden. Ebenso kann ein von der Gruppe gebildeter Übertrag verwendet werden, noch bevor diese Gruppe Überträge von einer Gruppe niedrigerer Bitstellenordnung empfängt.

Arithmetische Operationen

Der arithmetisch-logischen Einheit nach Fig.. 1 werden binäre Operanden OPt, 0P2 in Parallelform Übel» Leitungen 21,22 zugeführt. Diese Leitungen sind an logischenVerknüpfungs-Schaltungen 23 und 24 angeschlossen, die von den.Operandenbits Bitfunktionen erzeugen. Die Schaltung 25 erzeugt Übertrage-'Mldungsfunlctionen G durch UNI>-V@r}CBÜpfung der Bits gleicher Stelienordming aus beiden Operanden. Die Schaltog 24 erzeugt

000820/1377

Übertragsausbreitungsfunktionen T durch ODER-Verknüpfung der Bits gleicher Stellenordnung aus den beiden Operanden.

Die Punktionen G und T werden in einer Schaltung 25 zu Gruppenfunktionen GGR und TGR zusammengefasst. Hierzu werden Gruppen von je vier Bitstellen gebildet. Eine Übertragsausbreitungs-Gruppenfunktion TGR entsteht durch UND-Zusammenfassung aller Übertragsausbreitungs-Bitfunktionen T der betreffenden Gruppe, wie aus -dem Block 25 in Fig.2 ■ zu ersehen ist. Diese Gruppenfunktionen TGR geben Auskunft darüber, dass für die zugeordnete Gruppe eine Übertragsausbreitungsbedingung vorliegt, so dass ein für diese Gruppe bestimmter Übertrag die Gruppe überspringen und der nächsten Gruppe zugeleitet werden kann. Wie weiterhin aus Fig.2 zu ersehen ist, werden Übertragsbildungs-Gruppenfunktionen GGR dadurch erzeugt, dass die Übertragsbildungs-Bitfunktionen G einer jeden Bitstelle der Gruppe mit allen Übertragsausbreitungs-Bitfunktionen T der übergeordneten Bitstellen inner halb der Gruppe durch "UND" verburfden werden. Die Ergebnisse dieser Verknüpfung werden in Form einer Oder-Verknüpfung zusammengefasst. Zur Darstellung in Fig„2 ist zu bemerken, dass η die niedrigste Wert stelle des Mdien^kes bedeutet und dass ein übertrag in Richtung der. MSehstea ¥ei?tstelle h fortschreitet O

Die GruppenfunlctioneR GSK iixiß S§E werden zu einer öruppenübertrags-GeneratorsGhalfciiag 26 (lig^i uhä 2) geleiteti- die aus den

Gruppenfunktionen Gruppenüberträge CGR in die einzelnen Gruppen bildet. Hierzu wird die Übertragsbildungs-Grupperifunktion GGR der' wertstellenmässig niedrigsten Gruppe mit den Übertragsausbreitungs-Gruppenfunkt;ionen TGR aller bis zur betreffenden Gruppe in der Wertstellenordnung folgenden Gruppen durch "UND" verknüpft und das Ergebnis diese'r Verknüpfungund der entsprechenden Verknüpfungen der höheren Gruppenfunktionen GGR ist zur betreffenden Gruppe durch "ODER" zusammengefasst.Ein Beispieüjzeigt der Block 26 von Fig.2.

Aus den Gruppenübertragssignalen CGR und den Bitfunktionen G,T werden durch eine Schaltung 27 Übertragssignale C in die einzelnen Bitstellen abgeleitet. Der Übertrag in die erste Stelle einer Gruppe wird durch das Gruppenübertragssignal der wertstellenmässig vorausgehenden Gruppe gebildet, wie die Fig.2 z.B. für die Bitstelle η 4- h zeigt. Die Übertragssignale innerhalb einer Gruppe werden durch UND-Verknüpfüng des in diese Gruppe einlaufenden Gruppenübertrages CGR und der bis zu der betreffenden Bitstelle in der Stellenordnung folgenden Bitfunktionen T oder durch eine Bitfunktion.G einer niedrigeren Stelle innerhalb der Gruppe in UND-Verbindung mit den bis zur betreffenden Stelle folgenden T-Funktionen gebildet Dies ist im einzel-nen in Fig.3 dargestellt.

Die Bitfunktionen G, T werden von den Schaltungen23,24 desweiteren zu einer UND-Schaltnng 28 geleitet, die aus den G-Funktionen und den T-Funktionen gleicher Stellenordnung eine .Operanden-Halbsumme HS nach der Beziehung HS = Öf & T bildet.

0 098 28/1377

Die Operanden-Halbsumme und die Übertragssignale C aus der Schaltung 27 werden im linken Teil einer Summen-ODER-Schaltung 29 stellengerecht nach der Funktion "EXKLUSIVES ODER" zur Endsumme verknüpft.

Summenvorausschau

Für die sieben höchsten Bitstellen h - 6 bis h der Endsumme, werden vorläufige Summenziffern gebildet, die bereits vor dem Vorliegen der endgültigen Summe zur Weiterverwendung in anderen Einheiten eines Datenverarbeitungssystems zur Verfügung stehen. Hierzu werden die G-Funktionen und die T-Funktionen dieser Bitstellen in Schaltung 30 zu Übertragssignalen CINT umgewandelt. Es handelt sich dabei um gruppen-interne Überträge innerhalb . der "beiden höchststelligen.BitStellengruppen. Die Umwandlung erfolgt in einer Weise, wie es unter Hinweis auf Fig.J für die Bildung der Übertragssignale C, soweit es sich dort um gruppen-interne Überträge,handelt, beschrieben wurde. Die Art der Zusammenfassung ist auch aus Block JO von Fig.4 zu ereehen. Es ist zu bemerken, dass für die Stelle h-3 kein CINT-Signal notwendig ist, da die Funktion dieses Signals durch ein TGR-Signal der Gruppe h-7 bis h-4 ersetzt werden kann, wie aus der folgenden Beschreibung deutlich wird.

Die weitere Ermittlung der hochstelligen Endsummenziffern erfolgt auf zwei getrennten Wegen, wobei für den einen Weg: (Verbindung 33) angenommen wird, dass ein Übertrag in die •Wertstelle h-7 (dies ist die niedrigste Wertstelle der beiden höchststelligen Bitstellengruppen) vorliegt, und für den anderen

0 09 8 2 8/ 1 377

-Weg (Verbindung 3^) angenommen wird, dass kein Übertrag in die Wertstelle h-7 vorliegt. In der Schaltung 31 wird die erstgenannte Annahmeldadurch instrumentiert, dass für die Wertstelle h-6 das Vorliegen einer Übertragsausbreitungs-Bitfunktion T dem Vorhandensein eines Übertrages CIAC in die Stelle h-6 gleichgesetzt wird. Daraus folgt, dass bei Vorliegen von Übertragsausbreitungs-Bitfunktionen T für die Wertstellen h-7 und h-6

' zu auch ein Übertrag CIAC nach der Stelle h-5/übertragen ist. Ein Übertrag in diese Stelle kann aber auch durch eine G-Funktion in Stelle h-6 entstehen (Fig.5-)· Hierbei würde es sich nicht um einen angenommenen, sondern um einen echten Übertrag handeln. Ein Übertrags signal CIAC in Yi-K erfolgt bei gleichzeitigem Vorhandensein von T-Funktionen in den Wertstellen h-7, h-6 und h-5 oder- bei Vorliegen eines internen Übertrages CINT in Wertstelle h-4 von Schaltung 30. Ein Übertrag CIAC in Stelle h-3 wird dussh eine Übertragsausbreitungs-Gruppenfunktion TGR der Wertstellen h-7 bis h-4 gebildet. Die Übertue CIAC für die weiteren Stellen h-2 bis h werden jeweils durch eine UND-Verknüpfung dieser TGR-Funktion mit den in dieser Gruppe bis zur jeweiligen Bitstelle wertstellenmassig folgenden T-Funktionen oder durch Vorliegen eines CINT-Signales in der betreffenden Wertstelle gewonnen.

Analog hierzu wird in Schaltung 32 (Fig.1) bei der Annahme, dass kein Übertrag in die Wertstelle h-6 vorliegt, davon ausgegangen, dass ein übertragEßLgnal CINAC in die Wertstelle h-6 durch eine G~Funktion in Wertstelle h-7 ausgelöst wird, wie Fig.6 zeigt.

09828/1377

Das CINAC-Signal· für Wertstelle h-5 wird durch gleichzeitiges Vorliegen einer G-Funktion für Wertstelle h-7 und einer T-Funktion für Wertstelle h-6 oder durch das Vor lie ge nie ine r G-Funktion für Wertstelle h-6 gebildet. Das CINAC-Signal für Wertstelle h-4 wird ebenfalls durch eine G-Funktion von Wertstelle h-7 in Verbindung mit den T-Funktionen für die Wertsteifen h-6 und h-5 o<4r durch ein CINT-Signal gebildet. Das CINAC-Signal von Wertstelle h-3 entspricht einer GGR-Funktion der Gruppe h-7 bis h-4. Die Bildung der übrigen CINAC-Signale wird jeweils mit Hilfe dieser Gruppenfunktion in der aus Fig.6 ersichtlichen Weise vorgenommen.

Aus den Halbsummensignalen HS von Schaltung 28 und den CIAC-Übertrage Signalen von Schaltung 31 wird nun in Schaltung 35 eine vorläufige.. Endsumme SAC gebildet. Da für den Weg 33 angenommen wurde, dass ein Übertrag in die Wertstelle h-7 vorliegt, ist das Summensignal SAC dieser Stelle gleich der Negation des entsprechenden HS-Signals (Fig.7). Die übrigen SAC-Signale entstehen durch Exklusive ODER-Verknüpfungen der HS-Signale von Schaltung 28- mit den CIAC-Signalen gleicher Stellenordnung von Schaltung 31·

Ebenso "vlrd in Schaltung 36 aus den CINAC-ÜbertragsSignalen von Schaltung 32und den Halbsummensignalen HS eine vorläufige Endsumme SNAC gebildet. Da für den Weg 3¹^ angenommen wurde, dass kein Übertrag in die Wertstelle h-7 vorliegt, ist das Halbsummensignal HS dieser Wertstelle gleich dem Summensignal SNAC. Das Summensignal SNAC für .die Wertstelle h-6 wird nachher in Pig.8 angegebenen Beziehung aus den Signalen HS, CINAC und CIAC dieser

009828/1377

1524H3

■ - -■ ■ >

Wertstelle abgeleitet. Die übrigen SNAC-Signale entstehen durch Exklusive-ODER-Verknüpfungen von HS-Signalen der Schaltung mit den CINAC-Signalen gleicher Stellenordnung von der Schaltung

32. : - ■ ■' '.. ■■■■■■. " ■

Es sind auf diese Meise bereits vor dar Ermittlung der Überträge in den niedrigeren !feststellen z\^ei vorläufige Endsummensignale SNACjSAC verfügbar, die über Leitungen 37 j 38 zur Ableitung weiterer Punktionen, die Jedoch nicht in den Rahmen der vorliegenden Erfindung gehören, verwendet werden können, noch bevor die übrigen Endsummenstellen errechnet worden sind.

Zur Bildung der endgültigen Endsumme dienen die beiden UND-Schaltungen 39*4o. Die vorläufige Summe SAC wird von der UND-ochaltung 39 als Endsumme dem linken Teil der Summen-ODER-Schaltung 29 zugeführt, wenn von Schaltung 26 über Leitung der UND-Schaltang 39 als zweites Eingangssignal ein Gruppenübertragssignal CGR in die Bitstellengruppe h-7 bis h-4 zugeführt wird. Andererseits wird die vorläufige Summe SNAC als endgültige Summe, der Summen-ODER-Schaltung 29 zugeführt, wenn die UND-Schaltung 40 ein Signal CGR empfängt, das über die Negierungsschaltung 43 aus dem Gruppenübertragssignal CGR in die Bitstellengruppe h-7 bis h-4 gewonnenwird.

An dieser Stelle ist zu bemerken, dass über Leitungen 6O,61 das CGR-Signal von Leitung 42 und dessen Negation den nach-

0 0 9828/1377

1524U3

nachgeschalteten, die vorläufigen hochstelligen Surnmenbits auswertenden Schaltungen zugeführt werden kann, um als Auswahlkriterium dafür zu dienen, welche der von diesen Schaltungen inzwischen gebildeten weiteren Funktionen die richtige ist.

Die ausgewählte Endsumme gelangt von der ODER-Schaltung 29 über die UND-Schaltung 22 und eine weitere ODER-Schaltung zu einem Resultatregister 46, wo sie zur Weiterverwendung, bereitgehalten wird. Die Entnahme der Resultate aus dem Register 46 erfolgt über eine Leitung 47. Das Register 46 liefert ausserdem ein ■Vorzeichen-Anzeigesignal V2, das Auskunft über das Vorzeichen des Resultates gibt. Es ist noch zu bemerken, dass die vorausgehend beschriebene Additionsschaltung auch eine Einrichtung zur Ausführung eines Endübertrages von der höchsten Wertstelle/in die niedrigste Wertstelle aufweist für Rechnungen im negativen Bereich. Die detaillierte Erläuterung dieser Einrichtung erschien jedoch nicht notwendig, da ein Übertrag in die niedrigste Bitstellengruppe einem Gruppenübertrag von einer vorausgehenden Bit Stellengruppe entspricht, die in diesem Falle jedoch die höchste Bitstellengruppe der Anordnung ist.

Logische Operationen

Um die logischen Beziehungen "UND", "ODER" und "EXKLUSIVES ODER" zu erzeugen, werden gemäss der Erfindung die zur Ausführung der

0 0 9 8 2 8/ 1 377

'arithmetischen Opaationen benötigten Bitfunktionen T und G verwendet. Unter Umgehung der vorausgehend erläuterten Schaltungen zur Ausführung der arithmetischen Operationen werden diese Bitfunktionen direkt dem Ausgang der arithmetischenlogischen Einheit zugeführt. Dies geschieht über Leitungen 51 j 52.-Da eine Übertragsbildungsfunktion G die UND-Verknüpfung der gleichstelligen Operandenbits ist, ist sie als logische UND-Verknüpfung verwendbar. Ein Steuersignal S1, das die arithmetische-lOgische Einheit auf die 'Ausführung der logischen Operanden-Verknüpfung "UND" einstellt, öffnet eine UND-Schaltung 52, so dass die G-Funktion über eine ODER-Schaltung 53 j eine Stellenverschiebeschaltung 54 und die ODER-Schaltung 45 zum Resultatregister gelangt. Hierbei wird durch das Fehlen des Signals ST am zweiten Eingang der UND-Schaltung 44 der Endsummenausgang der ODER-Schaltung 29 gesperrt.Ebenso kann durch ein Steuersignal S2 mit Hilfe einer UND-Schaltung 55 die T-Funktion von Schaltung 24 über die Oder-Schaltung 53, die Stellenverschiebeschaltung 54 und die Oder-Schaltung 45 als ODER-Verknüpfung der Operanden OPI und 0P2 zum Resultatregister 46 geleitet werden. Durch die mit dem Auftreten des ODER-Steuersignals S2 verbundene Abwesenheit des Steuersignals S2" wird wiederum die UND-Schaltung 44 gesperrt und damit die überführung der gleichzeitig ais den am Eingang anliegenden Operanden gebildeten arithmetische Summe in das Resultatregister 46 verhindert.

Als EXKLUSIVE ODER-Verknüpfung wird gemäss der Erfindung die bei den arithmetischen Operationen mehrfach benötigte Halbsumme

009828/1377

" ¹^" 1524H3 ·

HS verwendet. Hierzu ist der Ausgang der Schaltung 28 über eine Leitung 56.ra.it einer UND-Schaltung 57 verbunden, die als zweites Eingangssignal ein<-Steuer-Signal S5 empfängt,- das die arithmetischlogische Einheit auf die Erzeugung der EXKLUSIV-ODER-Verknüpfung einstellt* Die Halbsumme HS wird über eine UND-Schaltung 53, die Stellenverschlebungsschaltung 54 und die ODER-Schaltung dem Resultatregister 46 zugeführt, wobei dirch Abwesenheit des Steuersignals S3 die UND-Schaltung 44 des die arithmetische Summe bildenden Teile-s gesperrt wird.

Bei der Stellenverschiebeschaltung ^k handelt es sich um eine für sich bekannte Schaltung, die auf das Vorliegen von Steuersignalen VSR oder VSL die durch die hindurch laufenden Werte um eine einstellbare Abzahl Bitstellen nach rechts oder nach links verschiebt. So bewirkt beispielsweise das Steuersignal VSL 1 eine Verschiebung um eine Stelle nach links. Auf diese Weise können die von der arithmetisch-logischen Einheit gebildeten, am Ausgang der ODER-Schaltung 53 erscheinenden logischen Operandenverknüpfungen im gleichen Maschinenzyklus um eine wählbare Stellenzahl nach rechts oder links verschoben werden.

Die Stellenverschiebung eines einzelnen Operanden geschieht durch· Anlegen des Steuersignals S3 und des gewünchten Verschiebesteuersignals VSL bzw. VSR. Hierdurch wird die UND-Schaltung 57 geöffnet,, so dass die Ausgangssignale der

098 28/1377

Halbsummenschaltung 28 über Leitung 5βj UND-Schaltung 57 und ODER-Schaltung 5;5 zur Stellenverschiebeschaltung 54 gelangen können. Bei Eingabe eines einzelnen Operanden ÖP1 oder 0P2 stellen die Ausgangssignale der Halbsummenschaltung 28 den betreffenden Operanden unverändert dar, da die Ausgangssignale dieser Schaltung mit der exklusiven ODER-Verknüpfung Identisch sind.. Der Operand kann somit durch die Schaltung 54 stellenverschoben über ODER-Schaltung 45 dem Resultatregister 4-6 zugeführt werden.

0 09828/1377

Claims

Docket 7888 23. März 1966 km-sk Patenta nsprü-che

1. Arithmetisch-logische Einheit zur Parallelverarbeitung binärer Operanden mit einer Bitfunktionsgeneratorschaltung, die aus den Operandenbits Bitfunktionen bildet, welche eine Aussage über eine Übertragsbildung und Übertragsausbreitung in bezug auf die betreffende Bitstelle enthalten und zur vorausschauenden Ermittlung von-Übertragssignalen verwendet werden, und mit einer weiteren logischen Verknüpfungsschaltung, die aus den Bitfunktionen die Operandenhalbsumme bildet, welche mit den Übertragssignalen zu einer Endsumme vereinigt wird, dadurch gekennzeichnet, dass die Bitfunktionsgeneratorschaltung und die Halbsummengeneratorschaltung unter Umgehung der die Überträge und die Endsummen bildenden Schaltungsteile mit dem Ausgang der Einheit verbunden sind und dass eine Selektionsschaltung (²^,52» 55*57) vorgesehen ist, die wahlweise den Endsummenausgang, den Ausgang der Bitfunktionsgeneratorschaltung oder den Ausgang der Halbsummengeneratorschaltung zum Ausgang der Einheit durchschaltet.

009828/1377

- i'7 -

2. Arithmetisch-lgischeEinheit n<a.ch.Anspruch 1, dadurch gekennzeichnet, dass als Bitfunktionen die Verknüpfungen "UND" und "ODER" für stsLlengleiche Bit stellen der Operanden gebildet werden und dass diese Funktionen als Endresultate gleichnamiger logischer Operandenverknüpfungen verwendet werden.

3. Arithmetisch-logische Einheit nach Anspruch 1 und 2, dadurch gekennzeichnet, dass die Halbsumme durch UND-Verknüpfung der ODER-Bitfunktion (τ) und der negierten UND-Bitfunktion (G) gewonnen wird und als Endresultat der logischen Operandenverknüpfung "EXKLUSIVES ODER" verwendet wird*

4. . Arithmetisch-logische Einheit nach Anspruch 1 bis ]5,

dadurch gekennzeichnet, dass in die Verbindung zwischen den Ausgängen der Bitfunktionsgeneratorschaltung und der Halbsummengeneratorschaltung einerseits und dem Ausgang der Einheit andererseits eine -zusammen mit der Selektionsschaltung (44,52,55,57) steuerbare Einrichtung (54) zurStellenverschiebung eingeschaltet ist.

5. Arithmetisch-logische Einheit nach Anspruch 1 bis 4, dadurch &ekermzeichnet, dass zur Stellenverschiebung einzelner Operanden der Ausgang der Halbsummengeneratorschaltung Über die auf die geforderte Anzahl VerschlebesfcelXen eing@stetlte Einrichtung (54) zum Ausgang durchgesehaltet wird.

009820/1377

^:-4t .

Leer s eιi e