DE1487799A1 - Zeitmultiplex-UEbertragungsanlage - Google Patents

Description

WESTERN ELECTRIC COMPANY Incorporated

New York, N. Y. 10007, USA

Benowitz-Ignatowitz-Tutelmann 2-2-1

Zeitmultiplex-Übertragungsanlage

Die Ef-findung betrifft eine Anlage zur Übertragung von Datenzeichen und insbesondere eine Datenübertragungs- ■ anlage zur Verbindung ankommender Signalleitungen mit entsprechenden abgehenden Leitungen über einen gemeinsamen Übertragungsweg oder eine Sammelleitung im Zeitmultiplex-Ve rfahren.

Wenn eine Vielzahl von Daten-Signalkanälen von einer gemeinsamen Einrichtung bearbeitet wird, ist es häufig zweckmäßig, die Signale aller Kanäle im Zeitmultiplexverfahren auf einen gemeinsamen Weg zu geben. Jede ankommende Leitung führt ihre Signale einem Eingangsanschluß der Multiplex-Anlage zu. Die Eingangsanschlüsse werden nacheinander abgetastet, und während jedes Abtastzyklus wird von jedem Eingangs ans chluß ein Datenbit zusammen mit einem Rahmen- oder Synchronisationssignal an eine

ÖÖS8Ö3/0076

gemeinsame Sammelleitung übertragen. Bi der Gegenstelle werden die Datenbit von der Sammelleitung unter Steuerung des Rahmensignals zu den Eingangsanschlüssen entsprechenden Ausgangaanschlüssen verteilt. Jeder Ausgangsanschluß legt die Bit an die ihm zugeordnete abgehende Leitung, so daß die von der zugehörigen ankommenden Leitung empfangenen Signale wieder hergestellt werden.

Multiplex-Systeme, bei denen jeweils ein Bit von jedem Eingangsanschluß während jedes Abtastzyklus übertragen wird, sind dann sehr zweckmäßig, wenn für alle individuellen Signalleitungen der gleiche Datenkode mit identischer Signalgeschwindigkeit gilt. Solche Systeme lassen sich jedoch nicht ohne weiteres an den Fail anpassen, wenn für die Signalleitungen unterschiedliche Kodierungen und Signalgeschwindigkeiten gelten. Außerdem läßt sich, da Multiplexanlagen ' die Daten-Bit der Kodezeichen verschachtelt mit Daten-Bit

anderer Kanäle übertragen, eine Übermittlung von Leitungszuständen, beispielsweise des Frei- oder Unterbrechungszustandes, bei fehlender Kode-Signalgabe nur schwer erreichen. Systeme dieser Art sind außerdem in hohem Maße abhängig von der Aufrechterhaltung der Synchronisation, da ein Verlust der Synchronisation zu einer fehlerhaften Verteilung der Daten-Bit an die Ausgangsanschlüsse führt, so daß die Daten zu den falschen Kanälen übertragen werden.

8Ö§803/007§

Die Erfindung hat sich die Aufgabe gestellt, diese Schwierigkeiten zu beseitigen. Sie geht dazu aus von einer Zeitmultiplex-Übertragungsanlage für Kode zeichen-Bit unterschiedlicher Kodierungsart und Signalgeschwindigkeit mit einer Vielzahl von Eingangs anschluss en für jeweils eine individuelle Kodierungsart und Signalgeschwindigkeit, die ankommende Zeichen-Bit empfangen und einem gemeinsamen Weg zuleiten, und mit den Eingangsanschlüssen jeweils zugeordneten Ausgangsanschlüssen, die jeweils die von den entsprechenden Eingangsanschlüssen dem gemeinsamen Weg zugeleiteten Bit registrieren. Die mit der Erfindung empfohlene Besonderheit besteht darin, daß jeder Eihgangsanschluß die Bit jeweils eines Zeichens an den gemeinsamen Weg anlegt, feststellt, wenn ein vollständiges Zeichen an den gemeinsamen Weg angelegt ist, und daraufhin das nächste Anlegen jeweils eines Zeichens durch einen Eingangs ans chluß einleitet, und daß jeder Ausgangs ans chluß die angelegten Bit jeweils eines Zeichens registriert, feststellt, wenn ein vollständiges Zeichen registriert ist, und daraufhin die nächste Registrierung jeweils eines Zeichens durch einen Ausgangsanschluß einleitet.

ι r\f\*i t

Bei seiner Abtastung legt jeder Eingangsanschluß ein vollständiges Kodezeichen an die gemeinsame Sammelleitung. In der Anlage wird also während jedes Abtastzyklus jeweils ein Zeichen von jedem Eingangs ans chluß übertragen. Nachdem ein Eingangs ans chluß ein vollständiges Zeichen zur gemeinsamen Sammelleitung gegeben hat, startet er jeweils den nächstfolgenden Eingangsanschluß. Der Eingangsanschluß bestimmt, daß ein vollständiges Zeichen übertragen worden ist, in dem er ein zusätzliches Schluß-Bit in das Kodezeichen einfügt und feststellt, daß dieses Schluß-Bit an die Sammelleitung angelegt werden kann.

Jeder Ausgangsanschluß liest ein vollständiges Zeichen von der gemeinsamen Sammelleitung ab und erregt dann den nächstfolgenden Ausgangs ans chluß. Ein Zähler zählt jedes abgelesene und vom Ausgangsanschluß registrierte Bit, bis der Zählwert der Bit-Zahl in den Zeichen des dem Anschluß zugeordneten Kode entspricht. Daraufhin wird der nächste Ausgangs ans chluß erregt. Bei Nichtvorhandensein ankommender Kodezeichen fügt der Eingangs ans chluß ein dem Zustand der ankommenden Leitung entsprechendes zusätzliches Fahnen-(flag) Bit ein. Bei Registrierung des Fahnen-Bit bringt der Ausgangs ans chluß die abgehende Leitung in den entsprechenden Zustand.

909803/007

Die Zähler und Register der Ausgangs anschlüsse werden außer Tätigkeit gesetzt, wenn die Synchronisation verlorengeht, um die Verteilung von Daten an die Ausgangsanschlüsse zu sperren. Bei der Wiedergewinnung der Synchronisation werden die Zähler erneut in Tätigkeit gesetzt, wodurch der Zählwert für die Verteilung gehalten wird, obwohl eine Registrierung der Daten ausgeschlossen ist.

Ein Vorteil der Erfindung ist die Schaffung einer flexiblen Multiplexanlage, die an Signalleitungen mit unterschiedlichen Kodierungen und Signalgeschwindigkeiten angepaßt werden kann. Ein weiterer Vorteil ist die erfindungsgemäße Möglichkeit, Leitungszustände bei nichtvorhandener Kode-Signalgebung über eine Multiplexanlage übertragen zu können. Schließlich besteht die Möglichkeit, die Synchronisation wiederzugewinnen, ohne Nachrichtendaten an die falschen Ausgangsanschlüsse zu verteilen.

Ein besseres Verständnis der Erfindung ergibt sich aus der folgenden Beschreibung eines Ausführungsbeispiels in Verbindung mit den Zeichnungen. Es zeigen:

Fig. 1 in Form eines Blockschaltbildes eine Multiplexanlage zur Übertragung jeweils eines Zeichens nach der Erfindung;

ÖÖÖ6Ö3/Ö070

Fig. 2 und 3 in der Anordnung gemäß Fig. 7 die Einzelheiten der Schaltungen und Ausrüstungen, die gemeinsam einen typischen Eingangs-Datenanschluß oder -Puffer nach der Erfindung bilden;

Fig. 4 in schematischer Form die Einzelheiten des gemeinsamen Übertragungsweges oder der gemeinsamen Sammelleitung und der gemeinsamen Eingangs- und Ausgangs-Steuerausrüstung nach der Erfindung;

Fig. 6 und 6 in der Anordnung nach Fig. 8 die

Einzelheiten der Schaltungen und Ausrüstungen , die gemeinsam einen typischen Ausgangs-Daten anschluß oder -Puffer bilden.

AJ.L·g_e_meJ.n£_E_r_l£ut_e_ru_n_g_

In Fig. 1 stellen die Daten-Eingangsleitungen 101 bis 104 vier von einer Vielzahl von ankommenden Leitungen der Multiplexanlage dar. Die Daten-Eingangsleitungen 101 - 104 sind mit Eingangsanschlüssen oder -Puffern 105 bis 108 verbunden.

Die abgehenden Leitungen der Anlage sind in Form vom Daten-Ausgangsleitungen 111 bis 114 dargestellt, die mit Ausgangsanschlüssen oder -Puffern 115 bis 118 verbunden sind. Die Daten-Ausgangsleitungen der Eingangspuffer 105 bis 108 und die Daten-Eingangsleitungen der Ausgangspuffer

9Ö90Ö3/0Ö76

bis 118 sind über einen gemeinsamen Übertragungsweg oder eine gemeinsame Sammelleitung verbunden, die als metallische Leitung 120 dargestellt ist. Die Sammelleitung 120 kann zwar gemäß Fig. 1 eine kurze Leitung sein, aber auch aus einer langen Übertragungsleitung bestehen, die herkömmliche Hochfrequenz- oder Trägerfrequenz-Ausrüstungen aufweist, derart, daß sie am Eingang Datensignale aufnimmt und am Ausgang diese wieder herstellt.

In Eingangspuffern 105 bis 108 ist die gemeinsame Eingangssteuerung 124 zugeordnet, die, wie im folgenden noch beschrieben wird, das Ablesen der Eingangspuffer und die Erzeugung des Synchronisations- oder Rahmensignals steuert. Den Ausgangspuffern 115 bis 118 ist die gemeinsame Ausgangssteuerung 125 zugeordnet, die, wie ebenfalls noch zu beschreiben ist, das Rahmensignal feststellt und daraufhin die Verteilung der Daten-Bit an die Ausgangspuffer einleitet.

Die Anlage enthält außerdem den Taktgeber 121, der die Taktimpulse liefert. Für den Fall, daß die Sammelleitung 120 aus einer langen Übertragungsstrecke besteht, kann der Taktgeber 121 einen übergeordneten Taktgeber entweder am abgehenden oder am ankommenden Ende der Sammelleitung 120 und einen untergeordneten; Taktgeber am anderen Ende enthalten, der auf bekannte Weise in Synchronismus mit

809803/0071

dem übergeordneten Taktgeber gehalten wird. In jedem Fall stellt der Taktgeber 121 eine Impulsquelle dar, die gleichzeitig Taktimpulse an alle Eingangspuffer und Ausgangspuffer sowie die gemeinsame Eingangs steuerung und die gemeinsame Ausgangs steuerung liefert.

Es sei nun angenommen, daß Zeichensignale auf den ankommenden Leitungen, beispielsweise den Datenleitungen 101 bis 104, empfangen werden. Die Eingangspuffer 105 bis 108 nehmen dann die Datenzeichen auf und speichern sie. Nimmt man ferner an, daß das Ablesen des Eingangspuffers 108 beendet ist, dann gibt sein Anschluß STS ein Signal an die gemeinsame Eingangsateuerung 124 ab. Diese legt daraufhin und unter Steuerung des nächsten Taktimpulses vom Taktgeber 121 ein Rahmensignal an die Sammelleitung 120 an. Danach gibt die gemeinsame Eingangs steuerung 124 ein Betätigungs signal an den Anschluß STP des ersten Eingangspuffers, nämlich des Eingangspuffers 105. Dadurch wird der Eingangspuffer 105 in die Lage versetzt, über seinen Anschluß CL-I Taktimpulse aufzunehmen, die zum Ablesen eines Datenzeichens über die Datenausgangsleitung des Eingangspuffers 105 benutzt werden. Außerdem liefert der Eingangspuffer 105 ein zusätzliches Fahnen-Bit, das mit Vorteil den Zustand des Paritäts-Bit des Kodezeichens angeben kann. Wenn jedoch kein Kodezeichen über die

909503/0078

H87799

Daten-Eingangsleitung 101 empfangen worden ist, fügt der Eingangspuffer 105 alternativ ein Fahnen-Bit ein, das den Signalzustand der Leitung 101 angibt, beispielsweise den Unterbrechungs- oder Frei-Zustand. In jedem Fall werden Zeichen-Bit, die das Kodezeichen oder den Zustand der Leitung 101 bezeichnen, durch die an den Eingangspuffer 105 angelegten Taktimpulse solange abgelesen, bis alle Bit einschließlich des Fahnen-Bit an die Sammelleitung 120 angelegt worden sind. Dann gibt der Eingangspuffer 105 über seinen Anschluß STS ein Signal an den Anschluß STP des Eingangspuffers 106 ab. Dadurch wird die Operation des Eingangspuffers 106 eingeleitet, der im wesentlichen auf die gleiche Weise das in ihm gespeicherte Zeichen ausliest. Die Eingangspuffer werden also nacheinander betätigt, um jeweils ein Zeichen an die Sammelleitung 120 auszulesen;

Wenn das Ablesen des letzten Eingangspuffers 108 beendet ist, gibt dieser über seinen Ausgangs ans chluß STS ein Signal an die gemeinsame Steuerung 124 ab, wie oben angegeben. Dann ist e.üi Abtastzyklus beendet, und es wird ein Rahmensignal an die Sammelleitung 120 geliefert und ein neuer Zyklus eingeleitet. Man beachte, daß alle Eingangspuffer, nachdem ihr Ablesen beendet ist, jeweils eine Betätigungsspannung über ihre CK-Anschlüsse an d}e gemeinsame Eingangssteuerung 124 anlegen. Dadurch wird der gemeinsamen

909603/0076

H87799 40 "»

Eingangssteuerung 124 angezeigt, daß keiner der dazwischenliegenden Puffe±r in Tätigkeit ist und die gemeinsame Eingangs steuerung 124 in die Lage versetzt, ein Rahmensignal an die Sammelleitung 120 abzugeben und einen neuen Zyklus bei Beendigung der Ablesung des Eingangspuffers einzuleiten.

Es sei daran erinnert, daß jeder Zyklus durch ein Rahmensignal eingeleitet wird, und dieses Signal wird von der gemeinsamen Ausgangssteuerung 125 festgestellt, die die Sammelleitung nach Verteilung der Bit an die Ausgangspuffer abtastet, wie oben beschrieben. Nimmt man an, daß ein fehlerfreies Rahmensignal festgestellt worden ist, so liefert die gemeinsame Ausgangssteuerung 125 ein Betätigungssignal an den Anschluß STP des Ausgangspuffers 115. Dadurch wird dieser in die Lage versetzt, Taktimpulse vom Taktgeber 121 über den Anschluß CL-I aufzunehmen. Diese Taktimpulse benutzt der Ausgangspuffer 125 zur Ablesung und Registrierung der von der Sammelleitung 120 an seinen Eingang angelegten Bit und zur Speicherung eines Zählwertes für die angelegten Bit. Da der Ausgangspuffer 115 unmittelbar nach dem Rahmensignal gestartet wird, werden also die vom Eingangspuffer 105 angelegten Zeichenbit vom Ausgangspuffer 115 zur nachfolgenden Abgabe an die Datenausgangsleitung 111 abgelesen und registriert.

9Ö9003/007Ö

H87799

ι*

Wenn der Zählwert für die von der Sammelleitung 120 angelegten Bit der Bit-Zahl der Zeichen mit der den ersten Puffern zugeordneten Kodierung zuzüglich des Fahnen-Bit entspricht, wird die Ablesung und Registrierung der Bit beendet, und der Ausgangspuffer 115 liefert über seinen Anschluß STS ein Betätigungssignal an den Anschluß STP des Puffers 116. Dieser beginnt dann mit der Zählung, Ablesung und Registrierung der Bit des vom Eingangspuffer 106 an die Samm melleitung 120 angelegten Zeichens. Auf entsprechende Weise zählt, liest und registriert jeder Ausgangspuffer die Daten-Bit des entsprechenden Eingangspuffers bis der Ausgangs puffer 118 seine Zählung und Registrierung beendet hat. Daraufhin gibt der Ausgangspuffer 118 über seinen Anschluß STS ein Signal an die gemeinsame Ausgangssteuerung 126. Dadurch wird die gemeinsame Ausgangssteuerung 125 in die Lage versetzt, die Sammelleitung 120 erneut zur Feststellung des Rahmensignals abzulesen. Bei Beendigung des Verteilungszyklus prüft also die gemeinsame Ausgangssteuerung 125 das Rahmensignal und leitet unter der Annahme, daß es fehlerfrei ist, einen neuen Verteilungszyklus ein.

Nimmt man jetzt an, daß ein Eingangspuffer kein Kodezeichen empfangen hat, so gibt der Puffer ein dem Zustand der ankommenden Leitung entsprechendes Fahnen-Bit an die Sammelleitung 120. Da der entsprechende Ausgangspuffer

909903/0076

U87799 ^

gleichzeitig die Datenbit empfängt, prüft er für den Fall, daß kein Kodezeichen empfangen wird, das Fahnen-Bi$ und bringt seine abgehende Leitung in den entsprechenden Zustand. Man beachte, daß der Zähler im Ausgangspuffer den geeigneten Zählwert für die Zahl der ankommenden Bit beibehält. Folglich wird der Verteilungszyklus aufrecht erhalten und der nächste Ausgangspuffer zur Ablesung des entsprechenden Zeichens betätigt.

Nimmt man jetzt an, daßnach einem Verteilungszyklus der Bit an die Ausgangspuffer die gemeinsame Ausgangs steuerung 125 das nächste Bit auf der Sammelleitung 120 prüft und als fehlerhaftes, einen Verlust der Synchronisation anzeigendes Signal feststellt, so gibt die gemeinsame Ausgangssteuerung eine Abschaltspannung an die Anschlüsse DD in allen Ausgangspuffern 115 bis 118. Dadurch wird die Registrierung aller Daten-Bit verhindert. Außerdem führt die gemeinsame Ausgangs steuerung 125 dem Anschluß DIS des ersten Ausgangspuffers 115 eine Abschaltspannung zu. Dadurch wird deren Zähler abgeschaltet und die Zählung der Bit auf der Sammelleitung 120 verhindert. Anschließend prüft die gemeinsame Ausgangs steuerung 125 das nächstfolgende, an die Sammelleitung 120 angelegte Bit und jedes folgende Bit, bis ein fehlerfreies Rahmensignal festgestellt wird. Danach ent-

009603/0076

U87799

n *

fernt die gemeinsame Ausgangssteuerung 125 die Abschaltspannung vom Anschluß DIS des Ausgangspuffers 115. Dieser zählt dann wieder die an die Sammelleitung 120 angelegten Bit. B)ie Registrierung der Bit ist jedoch verhindert, da am Anschluß DD weiter die Abschaltspannung liegt.

Nachdem die entsprechende Zahl von Bit durch den Ausgangspuffer 115 gezählt ist, wird, wie oben beschrieben, dem Ausgangspuffer 116 ein Signal zugeführt, damit dieser zur Zählung der nächsten Bit-Folge übergeht. Die Ausgangspuffer liefern also einen Zählwert des Bit-Verteilungszyklus, ohne daß jedoch eines der an die Sammelleitung 120 angelegten Bit registriert wird. Man beachte, daß während dieses Zyklus jede abgehende Leitung in dem Signalzustand gehalten wird, der bei Verlust der Synchronisation vorhanden war.

Bei Beendigung des Bit-Verteilungszyklus gibt der Ausgangspuffer 118 wiederum ein Signal zur gemeinsamen Ausgangssteuerung 125, die wiederum das an die Sammelleitung 120 angelegte Bit prüft. Nimmt man an, daß das zweite Bit ein fehlerfreies Rahmen-Bit ist, wird ein weiterer Verteilungszählzyklus eingeleitet, obwohl die Bit-Registrierung immer noch verhindert ist. Wenn dieser Zyklus beendet ist, wird die gemeinsame Ausgangs steuerung 125 erneut in Tätigkeit gesetzt und für den Fall, daß das dritte Bit ein fehlerfreies Rahmen-Bit

609803/007

ist, wird angenommen, daß die Anlage wieder im Synchronismus ist, und die an die Anschlüsse DD der Ausgangspuffer angelegten Abschaltspannungen werden entfernt, so daß der normale Betrieb weitergeht.

Eingangsdatenpuffer

Ein typischer Eingangsdatenpuffer ist in den Figuren 2 und 3 in allgemeiner Form durch den Block 201 dargestellt. Zum Eingangsdatenpuffer 201 führt die Eingangsdatenleitung 202. Wie oben erläutert, ist der Datenleitung 202 ein vorbestimmter Datenkode zugeordnet, für den angenommen wird, daß es ein Start-Stopkode mit einem Paritäts-Bit ist, das in diesem Fall eine gerade Parität liefert.

Die Eingangsdatenleitung 202 führt zum Löscheingang C de,s SM-Flipflops 241, das, wie im folgenden erläutert wird, sich normalerweise im gelöschten Zustand befindet. Außerdem ist die Eingangsdatenleitung 202 mit der ersten S^tufe des Eingangsdatenregisters, das allgemein durch den Block 208 dargestellt ist, und mit einem Eingang der Oszillatorsteuerschaltung 203 verbunden.

909003/0076

Die Oszillatorsteuerschaltung 203 ist ein bistabiles Bauteil, von dem ein Eingang mit der Dateneingangsleitung 208 und der andere Eingang mit der Leitung 209 verbunden ist. Der Ausgang der Oszillatorsteuerschaltung 203 ist mit dem Oszillator 204 verbunden. Wenn ein negativer Spannungssprang, beispielsweise ein Abstandsstartsignal über die Eingangsleitung 202 empfangen wird, wird die Oszillatorsteuerschaltung 203 daraufhin in einen ihrer bistabilen Zustände gebracht. In diesem Zustand gibt die Steuerschaltung 203 eine Erregungsspannung zum Oszillator 204, der daraufhin an seinem Ausgang Impulse mit der Bit-Frequenz der ankommenden Signale auf der Dateneingangsleitung 202. Diese Bit«·Impulse werden als Schiebeimpulse für das Eingangsregister 208 benutzt. Die Oszillatorsteuerschaltung 203 bleibt in diesem Zustand, bis ein negativer Spannungssprung über die Eingangsleitung 209 empfangen wird, der die Steuerschaltung 203 in ihren ursprünglichen Zustand zurückstellt. Dadurch wird der Oszillator 204 abgeschaltet und legt keine Schiebe impulse mehr an das Eingangsregister 208 an.

Wie oben angegeben, führt die Dateneingangsleitung 202 zum Eingangsregister 208. Dieses weist eine Vielzahl von Stufen auf, die in Figur 2 entsprechend den Elementen des für die Eingangsleitung 202 vorgesehenen Start-Stop-Kode nummeriert sind. Wie im folgenden noch erläutert wird, befinden sich alle

909803/0076

46 H87799

Stufen normalerweise im gelöschten Zustand. Von rechts nach links gesehen ist die erste Stufe des Eingangsregisters 208 mit STP bezeichnet und entspricht dem Start-Bit des Start-Stopkode. .Die nachfolgenden Stufen sind mit 1 bis N bezeichnet und ihre Zahl ist gleich der Zahl der Nachrichtenelemente des Start-Stopkode. Der Stufe N folgt die Stufe P, die dem Paritätsbit im Start-Stopkode entspricht, und die Stufe SP entspricht einem Stopelement, obwohl der der Eingangsleitung 202 zugeordnete Start-Stopkode

enthalten
mehr als ein Stop-Elementvicann.

Die Dateneingangsleitung 202 mit dem Eingangsregister 208 oder genauer gesagt, mit der Stufe SP über die Leitung 206 verbunden ist, löscht das gemeinsame Anlegen eines Markierpotentials von der Dateneingangsleitung 202 an die Stufe SP und des Spannungssprungs am Ausgang des Oszillators 204 von einem niedrigen auf einen hohen Wert die Stufe SP. Wenn andererseits ein Pausenpotential zusammen mit einem Schiebeimpuls-Spannungssprung an die Stufe SP angelegt wird, wird diese eingestellt. Die Stufe SP speichert also ein Pausen-Bit, wenn sie eingestellt ist, und ein Markierbit, wenn sie gelöscht ist. Entsprechendes gilt für alle anderen Stufen des Eingangsregisters 208.

Nimmt man jetzt an, daß ein Start-Stopzeichen von der Dateneingangsleitung 202 empfangen wird, so bringt beim Empfang des Start-Bit der entsprechende negative Spannungssprung auf der Leitung die Oszillatorsteuerschaltung 203 in den ersten bi-

stabilen Zustand, und der Oszillator 204 wird in Tätigkeit gesetzt, wie oben beschrieben. Der Oszillator 204 liefert dann einen Schiebeimpuls im theoretischen Mittelpunkt des Startelementes und, da er mit der Bit-Frequenz der ankommenden Leitung betrieben wird, imtheoretischen Mittelpunkt jedes nachfolgenden Elementes. Es wird also im theoretischen Mittelpunkt des Startelementes die Stufe SP des Eingangsregisters eingestellt. Wenn das erste Nachrichtenelement empfangen wird, erzeugt der Oszillator 204 in seinem theoretischen Mittelpunkt den nächsten Schiebeimpuls, der die Stufe SP in den dem ersten Element entsprechenden Zustand bringt und den Startimpuls in die Stufe P durch Einstellung dieser Stufe einführt. Auf entsprechende. Weise wird jedes der nachfolgenden Nachrichtenelemente, das Paritätselement und das Stop-Bit in die Stufe SP des Eingangsregisters 208 eingegeben und 'jedes vorhergehende Element im Register weitergeschoben, bis das Start-Bit in der Stufe STP, die Nachrichten-Bit in den Stufen 1 bis N, das Paritäts-Bit in der Stufe P und das erste Stop-Bit in der Stufe SP gespeichert sind.

Beim Eintreten des Start-Bit in die Stufe STP wird diese aus dem gelöschten in den eingestellten Zustand gebracht. Dadurch geht der ^l!0^H- oder Lösch-Ausgangsanschluß der Stufe STP von hoher auf niedrige Spannung. Diese negative Spannungsübergang am "0"-Ausgang der Stufe STP wird zur Leitung 209 und damit

600803/007$

zur Oszillatorsteuer schaltung 203 übertragen. Diese wird dann, wie oben beschrieben, in den ursprünglichen Zustand zurückgestellt, wodurch der Oszillator 204 abgeschaltet und das Anlegen von Schiebeimpulsen an das Eingangsregister 208 beendet wird.

Die Eingabe von Daten-Bit in das Eingangsregister 208 hört also bis zum nächsten negativen oder Pausen-Übergang auf der Dateneingangsleitung 202 auf.

Wenn der Startimpuls in die Stufe STP eintritt und sie aus dem gelöschten in den eingestellten Zustand bringt, geht der Einstellöder "l"-Ausgangsanschluß der Stufe STP von niedriger auf hohe Spannung. Dieser Zustand hoher Spannung wird über die Leitung 210 zur Verzögerungsschaltung 211 und nach einer vorbestimmten Verzögerung zu einem Eingang des UND-Gatters gegeben. Die anderen Eingänge des Gatters 212 sind mit den Leitungen 214 und 215 verbunden.

Die Leitung 214 ist die "Nicht"-Taktleitung, die zum Ausgang des Taktgebers 401 in Fig. 4 führt. Der Taktgeber 401 liefert an seiner Ausgangstaktleitung normale Taktimpulse und an seiner "Nicht"-Ausgangstaktleitung invertierte Taktimpulse, d.h. die Impulse auf der "Nicht"-Taktleitung entsprechen den Impulspausen auf der Taktleitung. Die Impulswiederholungsfrequenz des Taktgebers 401 bestimmt die Bit-Frequenz auf der gemeinsamen Sammelleitung und ist daher etwas größer als die Gesamtsignalfrequenz, die für die auf allen Eingangskanälen empfangenen Signale erforderlich ist.

90SÖÖ3/OD76

Wie oben beschrieben, legt die Leitung 214 während der Zwischenimpuls-Taktperiode positives Potential an das Gatter 212 an, das folglich während dieser Periode betätigt ist. Dadurch wird bewirkt, daß die nachfolgende Operation des Eingangsregisters 208 und seine Ablesung nicht während anderer Operationen des Eingangsdatenpuffers 201 auftreten, die durch die Taktimpulse eingeleitet werden.

Es sei jetzt zum Gatter 212 zurückgekehrt. Die Eingangslfeitung 215 führtzum ¹¹O¹¹- oder Löschausgang des RM-Flipflops 321. Wie im folgenden beschrieben wird, befindet sich dieses Flipflop im gelöschten Zustand, wenn" keine Daten zur gemeinsamen Sammelleitung ausgelesen werden. Nimmt man daher an, daß keine Daten ausgelesen werden, so befindet sich das RM-Flipflop 321 im gelöschten Zustand, die Leitung 215 liegt auf hohem Potential und das Gatter 212 ist betätigt. In Abhängigkeit von dem verzögerten Spannungsübergang von der Stufe STP wird also der Ausgang des Gatters 212 in den Zustand hohen Potentials gebracht. Dieses Potential wird zum Löscheingang der Stufe STP weitergegeben und bringt diese in den Löschzestand zurück.

Die Rückstellung der Stufe STP in den Löschzustand bringt deren ¹¹O¹'-Ausgang in den Zustand hohen Potentials. Dieser positive Spannungsübergang wird an den Monopulser 218 angelegt, der dann an seinem Ausgang einen poditiven Impuls erzeugt. Dieser-

909Θ03/0076

positive Impuls läuft über die Lelung 219 zu den Löscheingängen der Stufen 1 bis N, P und SP im Eingangsregister 208. Folglich werden alle Stufen des Eingangsregisters 208 in den Löschzustand zurückgebracht, um auf den nächsten Empfang von Signalen über die Dateneingangsleitung 202 vorbereitet zu sein. Der Ausgangsimpuls vom Monopulser 218 gibt die erfolgte Einspeicherung des Start-Stop-Zeichens im Eingangsregister 208 an und stellt den Lese- oder Gatterimpuls dar. Dieser Gatterimpuls läuft vom Ausgang des Monopulsers 218 über die Leitung 220 zu einem in Fig. 3 als Block 301 dargestellten Gatter. Allgemein dient das Gatter 301 dazu, das Zeichen aus dem Eingangsregister 208 in das als Block 320 dargestellte Sammelleitungsregister auszulesen.

Von rechts nach links gesehen enthält das Sammelleitungsregister 320 die Stufen 1 bis N, die den Stufen 1 bis N im Eingangsregister 208 entsprechen, und die Stufe F. Die Stufen 1 bis N sind den Daten-Bit im Start-Stopkode zugeordnet und die F einen Fahnenit, das, wie im folgenden beschrieben wird, dem Kodezeichen hinzugefügt wird. Das in die Stufe F eingegebene Fahnenbit hängt von mehreren Bedingungen ab, beispielsweise dem Paritäts-Bit, dem Zustand der Dateneingangsleitung 202 und bestimmten, von dieser empfangenen Kodierungen,

/ nnn c

Das Gatter 301 enthält die UND-Gatter 311 bis 314 sowie 315 bis 318. Es seien zunächst die Gatter 311 bis 313 betrachtet. Jeweilsein Eingang dieser Gatter ist mit der Leitung 220 ver- · bunden, die, wie oben angegeben, die Gatterimpulse liefert. Die anderen Eingänge der Gatter 311 bis 313 führen über die Leitungen 221 bis 223 zu den "l"-Ausgängen der Stufen 1 bis N. Die Ausgänge der Gatter 311 bis 313 führen über ODER-Gatter 302 bis 304 bu den Einstell-Eingängen der Stufen 1 bis N des Sammelleitungsregisters 320. Die Gatter 311 bis 313 und die zwischen diesen liegenden, nicht gezeigten Gatter stellen also in Abhängigkeit von dem Gatterinapuls auf der Leitung 220 die Stufen 1 bis N des Sammelleitungsregisters 320 dann ein, wenn entsprechende Stufen 1 bis N des Eingangsregisters 208 eingestellt sind. Folglich wird ein in einer Stufe des Eingangsregisters 208 gespeichertes Pausen-Bit ausgelesen und "in einer entsprechenden Stufe des Sammelleitungsregisters 320 gespeichert.

Das Gatter 301 enthält außerdem die UND-Gatter 315 bis 317, von denen in ähnlicherweise jeweils ein Eingang mit der Leitung 220 verbunden ist. Die anderen Eingänge der Gatter 315 bis sind über die Leitungen 231 bis 233 mit den ¹¹O¹'-Ausgängen der Stufen 1 bis N des Eingangsregisters 208 verbunden. Da die Ausgangssignale der Gatter 315 bis 317 über ODER-Gatter 306 bis 308 zu den Löscheingängen der Stufen 1 his N des Sammelleitungsregisters 320 gehen, führen die Gatter 315 bis 317 Markier-

90 900 3/00 76

Bit in den Stufen 1 bis N des Eingangsregisters 208 zu entsprechenden Stufen im Sammelleitungsregister 320. Wie im folgenden beschrieben wird, geben die Gatter 314 und 318 das entsprechende Fahnen-Bit in die Stufe F des Sammelleitungsregisters 320 ein. Zusammengefaßt ergibt sich also, daß nach Eingabe des Start-Stopkodezeichens in das Eingangsregister 208 und wenn das Sammelleitungsregister 320 nicht ausgelesen wird, das Eingangsregister 208 über das Gatter 301 in das Sammelleitungsregister 320 ausgelesen wird, und daß das Register 208 in Erwartung des nächsten Signals von der Dateneingangsleitung 202 in den Löschzustand zurückgestellt wird.

Das Auslesen des Sammelleitungsregisters 320 auf die gemeinsame Sammelleitung findet statt, nachdem der vor dem Puffer 201 liegende Eingangsdatenpuffer das Auslesen beendet hat oder, falls der Eingangsdatenpuffer 201 der erste Puffer ist, nachdem die gemeinsame Steuerung ihr Rahmensignal an die gemeinsame Sammelleitung angelegt hat. Bei Beendigung des Auslesens für den vorhergehenden Puffer oder, falls der Datenpuffer 201 der erste Puffer ist, bei Anlegen des Rahmensignals an die Sammelleitung, wird ein positiver Impuls am Anschluß STP empfangen und folglich an die Leitung 322 angelegt. Der positive Impuls auf der Leitung 322 wird zum Einstelleingang des RM-Flipflops 321 geführt und bringt das Flipflop in den Einstell-Zustand

809803/0076

wobei daran erinnert werden soll, daß sich das Flipflop vor dem Auslesen im Löschzustand befindet. Außerdem wird der Impuls auf der Leitung 322 über die Leitung 324 zum Lösch-Eingang des M-Flipflops 323 gegeben. Folglich wird das M-Flipflop 323_# das sich entsprechend der folgenden Beschreibung normalerweise im Einstell-Zustand befindet, in den Lösch-Zustand versetzt. Man beachte, daß ein Ausgang des M-Flipflops 323 mit dem Sammelleitungsregister 320 und speziell mit der Stufe F verbunden ist. Es ist dafür gesorgt, daß beim Anlegen von Schiebeimpulsen an die Stufe F, die Stufe in einen Zustand gebracht wird, der dem Zustand des M-Flipflops 323 entspricht.

Es sei jetzt daran erinnert, daß der Beginn von Ausleseimpulsen auf der Leitung 322 das RM-Flipflop 321 einstellt, so daß dessen "O"-Ausgang auf niedrige Spannung gebracht wird, die an den Ausgangsanschluß CK und die Leitung 215 angelegt wird. Wie oben beschrieben, schaltet die niedrige Spannung auf der Leitung 215 das Gatter 212 ab, um das Ablesen des Eingangsregisters zu verhindern. Die Funktion Ausgangsanschlüsses CK soll weiter unter beschrieben werden.

Wenn sich das RM-Flipflop 321 im Einstellzustand befindet, wird dessen ¹¹I"-Ausgangsanschluß auf hohe Spannung gebracht, die an das UND-Gatter 326 angelegt wird. Das Gatter 326 bildet

909803/0076

das Auslesegatter, das bei eingestelltem RM-Flipflop 321 betätigt wird, um die Zustände der ersten Stufe im Sammelleitungsregister 320 auszulesen. Der Ausgang des Gatters 326 geht also auf hohe Spannung, wenn die erste Stufe gelöscht, und auf niedrige Spannung, wenn die erste Stufe eingestellt ist. Bei Speicherung eines Markierbit in der ersten Stufe des Sammelleitungsregisters 320 wird also eine positive Bedingung an die Leitung 328 und dann an den Anschluß BI gegeben, der entsprechend der folgenden Erläuterung mit der gemeinsamen Sammelleitung verbunden ist.

Der "θ"-Ausgangsanschluß des RM-Flipflops 321 ist außerdem mit einem Eingang des ODER-Gatters 325 verbunden. Da das RM-Flipflop 321 sich normalerweise im gelöschten Zustand befindet und sein "θ"-Ausgang auf hoher Spannung liegt, wird diese Spannung über das ODER-Gatter 325 zur Leitung 340 übertragen. Der andere Eingang des Gatters 325 ist über die Leitung 327 mit dem Taktge berausgang verbunden. Wenn sich das RM-Flipflop 321 im gelöschten Zustand befindet, wird jedoch die Ausgangsleitung 340 des Gatters 325 auf hoher Spannung gehalten, so daß das Anlegen von Taktimpulsen verhindert ist.

Wenn das RM-Flipflop 321 eingestellt ist und sein "O"-Ausgang auf niedrige Spannung geht, wird folglich die an die Leitung 340 angelegte hohe Spannung entfernt. Dann werden also über die

90980 3/0076

XS

Leitung 327 angelegte Taktimpulse über das Gatter 325 zur Leitung 340 geführt.

Wie im folgenden· beschrieben wird, wird die durch das RM-Flipflop 321 angelegte hohe Spannung gleichzeitig mit dem Eintreffen der Vorderflanke des Taktimpulses an der Leitung 327 entfernt. Der erste Übergang von niedriger auf hohe Spannung auf der Leitung 340 tritt also erst bei Beginn des nächstfolgenden Taktimpulses auf. Das RM-Flipflop 321 ist jedoch für eine volle Bit-Periode vor diesem Übergang eingestellt worden, und folglich ist das Gatter 326 betätigt worden. Demgemäß wird der Zustand der ersten Stufe des Sammelleitungsregisters 320 ausgelesen, bevor der Übergang auf der Leitung 340 auftritt. Dieses erste Bit wird über die Leitung 328 und den Anschluß BI an die gemeinsame Sammelleitung angelegt.

Die Leitung 340 führt zum Schiebeimpulseingang des Sammelleitungsregisters 320 und zum Einstell-Eingang des M-Flipflops 323. Der obengenannte, nächstfolgende Schiebeimpuls, d.h. der erste Übergang von niedriger auf hohe Spannung auf der Leitung 340, stellt also das M-Flipflop 323 ein und liefert den ersten Schiebeimpuls für das Sammelleitungsregister 320. Dieser Schiebeimpuls gibt daher das Markier-Bit vom M-Flipflop 323 in die Stufe F, verschiebt das Fahnen-Bit von der Stufe F zur Stufe N und den Zustand jeder Stufe zu jeder vorhergehenden Stufe, so daß der Zustand der Stufe 2 zur

909603/0076

Stufe 1 verschoben wird. Dann wird das zweite Bit aus dem Sammelleitungsregister 320 über das Gatter 326 zur gemeinsamen Sammelleitung ausgelesen.

Beim Anlegen des nächstfolgenden Schiebeimpulses an das Sammelleitungsregister 320 wird jedes Bit auf entsprechende Weise nach vorwärts verschoben. Da sich das M-Flipflop 323 jetzt im eingestellten Zustand befindet, wird jedoch ein Pausen-Bit in die Stufe F eingegeben. Gleichzeitig wird das ursprünglich in die Stufe F eingeschriebene Markier-Bit in die Stufe N verschoben.

Bei jedem nachfolgenden Schiebeimpuls wird das ursprünglich im M-Flipflop 323 gespeicherte und in die Stufe F eingegebene Markier-Bit von der Stufe N zu nachfolgenden Stufen verschoben. Außerdem werden bei eingestelltem M-Flipflop 323 Pausen-Bit in die Stufe F eingeschrieben und dem Markier-Bit folgend über die Stufen weitergeschoben. Es wird also, wenn das Kodezeichen gefolgt von dem Fahnen-Bit durch das Sammelleitungsregister 320 geschoben wird, ein dem Fahnen-Bit unmittelbar folgendes Markier-Bit durchgeschoben, und die nachfolgenden Stufen füllen sich mit Pausen-Bit, Das Kodezeichen wird also weiter durch das Sammelleitungsregister 320 geschoben, bis das Fahnen-Bit in die Stufe 1 eintritt und das Markier-Bit in die Stufe, und die darauffolgenden Stufen mit Pausen-Bit aufgefüllt sind.

Am Ende des Auslesens des Fahnen-Bit durch das Gatter 326 wird der nächste Schiebeimpuls-Übergang an die Leitung 340 angelegt, wodurch das Markier-Bit zur Stufe 1 geschoben und alle nachfolgenden Stufen mit Pausen-Bit gefüllt werden. Die ¹¹I"-Ausgangsanschlüsse aller nachfolgenden Stufen liegen daher zusammen mit dem "!"-Ausgang des M-Flipflop 323 auf hoher Spannung. Diese Anschlüsse sind alle mit dem UND-Gatter 345 verbunden. Der Ausgang des UND-Gatters 345 geht also auf hohe Spannung, die an den Löscheingang des RM-Flipflops 321 angelegt wird. Dieses Flipflop wird demgemäß gelöscht, schaltet das Gatter 326 ab, legt die hohe Spannung über das ODER-Gatter 325 erneut an, schaltet das Gatter 212 wieder ein und legt die hohe Spannung wieder an den Anschluß CK. Man beachte, daß dieses Löschen des RM-Flipflops 321 gleichzeitig mit dem Anlagen der Vorderflanke des Schiebeimpulses auftritt, da dieser Schiebeimpuls das Markier-Bit aus der Stufe 2 zur Betätigung des Gatters 345 und zur Löschung des RM-Flipflops 321 herausgeschoben hat. Es wird also die Leitung 340, die aufgrund des Schiebeimpulses auf hoher Spannung lag, durch das RM-Flipflop 321 auf hoher Spannung gehalten.

Der Ausgangsanschluß des RM-Flipflops 321 ist außerdem mit dem Monopulser 346 verbunden. Wenn das RM-Flipflop 321 gelöscht wird, geht der positive Spannungsübergang an seinem "O"-Ausgang zum Monopulser 346, der an seinem Ausgang einen positiven Impuls . erzeugt. Dieser wird über die Leitung 347 an den Ausgangsanschluß STS angelegt.

909803/0076

ZS ~

Wie oben beschrieben, ist der Anschluß STS jedes Eingangsdatenpuffers mit dem Anschluß STP jedes nachfolgenden Eingangspuffers mit Ausnahme des letzten Puffers verbunden, dessen Anschluß STS mit der gemeinsamen Steuerung verbunden ist. Folglich sendet bei Beendigung des Auslesens und bei Rückstellung des RM-Flipflops 321 in den gelöschten Zustand der Monopuls er 346 einen positiven Impuls zum Anschluß STP des nächstfolgenden Puffers oder.zur gemeinsamen Steuerung. Dadurch wird das Auslesen des nächstfolgenden Puffers auf die gleiche Weise eingeleitet wie oben mit Bezug auf den Eingangsdatenpuffer 201 beschrieben.

Der positiv Impuls am Ausgang des Monopulsers 346 wird außerdem über die Leitung 348 zu den Gattern 242 und 244 (Fig. 2) geführt. Wie oben beschrieben, befindet sich das SM-Flipflop 241 normalerweise im gelöschten Zustand. Das mit seinem "0^fl-Ausgangsanschluß verbundene Gatter 242 wird dann betätigt. Andererseits wird das mit dem "l"-Ausgangsanschluß verbundene Gatter 244 abgeschaltet« Im normalen Zustand wird also der Impuls auf der Leitung 248 über das Gatter 242 zur Leitung 243 übertragen. Die Leitung 243 ist mit dem ODER-Gatter 305 und den ODER-Gattern 306 bis 308 verbunden.. Da der Ausgang des ODER-Gatters 305 mit dem Einstell-Eingang der Stufe F und die Ausgänge der ODER-Gatter 306 bis 308 mit den Lösch-Eingängen der Stufen 1 bis N im Sammelleitungsregister 320 verbunden sind, wird die Stufe F

909903/0076

ZS »

in den Einstell-Zustand gebracht,und die Stufen 1 bis N werden in den gelöschten Zustand zurückgestellt. Folglich befindet sich am Ende des Auslesens die Stufe F normalerweise im eingestellten · Zustand, und die Stufen 1 bis N des Sammelleitungsregisters 320 sind normalerweise in den gelöschten Zustand zurückgestellt, und zwar zur Vorbereitung für das nächste Ablesen des Zeichens im Eingangsregister 208. Außerdem ist das RM-Flipflop 321, wenn es sich im gelöschten Zustand befindet, bereit, auf einen weiteren Impuls vom Anschluß STP anzusprechen, um wiederum das im Sammelleitungsregister 320 gespeicherte Zeichen zur gemeinsamen Sammelleitung auszulesen.

Faßt man die oben beschriebenen Operationen zusammen, so werden also die vom Eingangsregister 208 empfangenen und gespeicherten Informationselemente des Kodezeichens ausgelesen und zum Sammelleitungsregister 320 übertragen. Bei diesem Vorgang werden die Start- und Stopelemente abgestreift, das Paritätselement geprüft, wie im folgenden beschrieben, und ein neues Fahnen-Bit in das Sammelleitungsregister 320 eingegeben. Anschließend werden aufgrund eines Signals vom vorhergehenden Eingangsdatenpuffer oder von der gemeinsamen Steuerung, falls der Puffer 201 der erste Kanal ist, die Nachrichtenelemente und das Fahnen-Bit zur Sammelleitung ausgelesen. Am Ende dieses Vorgangs wird ein Signal zum nachfolgenden Eingangsdatenpuffer übertragen, damit

909803/0076

U87799

dieser mit seinem Auslesen geginnt. Jedem Eingangspuffer ist also eine Vielzahl von aufeinanderfolgenden Zeitlagen zugeordnet, deren Zahl der Zahl von Nachrichtenelementen für das der Eingangsleitung des Puffers zugeordnete Kode zeichen zuzüglich einem Fahnen-Bit entspricht. Für jeden Auslesezyklus geben also die Eingangspuffer nacheinander jeweils ein Zeichen an die Sammelleitung.

Einfügung des Fahnen-Bit

Wie oben angegeben, hängt das ii das Sammelleitungsregister eingegebene Fahnen-Bit von den Eingangskodezeichen, dem Zustand der Eingangsleitung und/oder dem vora Eingangs register 208 empfangenen Paritäts-Bit ab. Für den Fall, daß die Eingangsleitung sich im freien Markierzustand befindet, wird unverändert ein "l¹¹- oder

Pausen-Bit in die Stufe F des Sammelleitungsregisters 320 eingegeben. Dadurch wird sichergestellt, daß bei anhaltendem Zustand mit ¹O"- oder Markier-Bit in den Stufen 1 bis N ein ¹¹I¹'- oder Pausen-Bit kontinuierlich in die Stufe F eingegeben wird, um den freien Zustand der Leitung anzuzeigen. Wenn jedoch ein "Auswisch¹'- ("rub out") oder "Buchstaben"- ("letters") Zeichen empfangen wird, das nur Markier-Nachrichtenelemente enthält, wird ein "θ"- oder Markier-Bit in die Stufe F eingegeben. Ein "Auswischen" läßt sich also klar von einem freien Leitungszustand unterscheiden.

80S603/0076

Wenn die ankommende Leitung sich in einem längeren "Unterbrechungs¹¹- oder Pausen·Zustand befindet, wird ein "O"-Bit in die Stufe F eingegeben. Während des "Unterbrechungs"-Zustandes werden also ¹¹I¹¹- oder Pausen-Bit in die Stufen 1 bis N und ein ¹¹O¹¹- oder Markier-Bit in die Stufe F eingeschrieben. Wenn ein "Leer"- ("blank") Zeichen empfangen wird, in dem alle Nachrichtenelemente Pausenelemente sind, wird ein "l"- oder Pausen-Bit in die Stufe F eingegeben. Dadurch kann das "Leer"-Zeichen von dem verlängerten "Unterbrechungs"- oder Pausenzustand unterschieden werden.

Während normaler Signalfolgen wird ein "l"-Bit in die Stufe B¹ eingegeben, wenn das Paritäts-Bit des Start-Stop-Kode ein "0^l!- oder Markier-Bit ist, und ein "O"-Bit, wenn das Paritäts-Bit ein "l"- oder Pausen-Bit ist. Dieser normale Signalzustand umfaßt alle Fälle mit Ausnahme der Fälle, in denen ein "Erei"- , "Unterbrechung¹¹-, "Buchstaben"- oder "Leer¹'-Zeichen empfangen wird.

Nimmt man jetzt an, daß die Eingangsleitung 202 frei ist, so schaltet die Oszillatorsteuerschaltung 203 den Oszillator 204 nicht ein. Folglich wird kein Pausen-Bit in das Eingangsregister 208 eingegeben, und der Monopulser 218 liefert keinen Gatterimpuls an die Leitung 220, Es sei daran erinnert, daß bei Beendigung dee

909803/0076

Sh *

Auslesens der Monopulser 346 einen Impuls an die Leitung 348 gibt, der über das Gatter 242 zur Leitung 243 geht. Dieser Impuls wird dann an die Gatter 305 bis308 angelegt und gibt Markier-Bit in die Stufen 1 bis N und ein Pausen-Bit in die Stufe F.ijf^ Wenn also die Eingangsleitung 202 sich in freien Zustand befindet und das Anlegen eines Gatterimpulses an die Leitung 220 verhindert, werden die Stufen 1 bis N im gelöschten Zustand und die Stufe F im eingestellten Zustand gehalten. Beim nächsten Auslesen des Sammelleitungsregisters 320 werden demgemäß den Stufen 1 bis N entsprechende MarMer-Bit ausgelesen, gefolgt von dem in der Stufe F gespeicherten Pausen-Fahnen-Bit. Bei Beendigung des Auslesens gibt der Monopulser 346 wiederum einen Impuls über das Gatter 242 und es werden erneut Markierbit in die Stufen 1-N und ein Pausen-Bit in die Stufe F eingegeben.

Nimmt man jetzt an, daß ein "Auswisch"- oder "Buchstaben"-Zeichen empfangen wird, so läßt das Startelement des Zeichens die Oszillatorsteuerschaltung 203 den Oszillator 204 betätigen. Demgemäß wird, nachdem das Zeichen vollständig in das Eingangs register 208 eingegeben und das Startelement in die Stufe STP eingeschrieben ist, der Monopulser 218 betätigt, wie oben beschrieben, um einen Gatterimpuls an das Gatter 301 anzulegen. Demgemäß werden die Nachrichtenelemente des Zeichens vom Eingangsregister 208 zum Sammelleitungsregister 320 übertragen. Da alle Nachrichten-

909903/0076

U87799

J3

elemente des "Buchstaben"-Zeichens Markier-Bit sind, liegen die "o"-Ausgänge der Stufen 1 bis N im Eingangsregister 208 auf hoher Spannung. Diese Ausgänge sind alle mit dem Gatter 251. verbunden, so daß dessen Ausgang auf hohe Spannung geht, die über das ODER-Gatter 252 zur Leitung 253 übertragen wird. Die Leitung 253 wiederum führt zu einem Eingang des UND-Gatters 318 im Gatter 301. Da der andere Eingang des UND-Gatters mit der Leitung 220 verbunden ist, versetzt die hohe Spannung auf der Leitung 253 das Gatter 318 in die Lage, den Gatterimpuls durchzulassen und über das ODER-Gatter 309 zum Lödch-Eingang der Stufe F des Sammelleitungsregisters 320 weiterzugeben.

Wenn also ein "Auswisch"- oder "Buchstaben"-Zeichen empfangen wird, werden die Markierelemente in das Sammelleitungs register 320 und Bin Markier-Fahnen-Bit in die Stufe F eingesetzt.

Wenn ein verlängerter "Unterbrechungs"- oder Pausenzustand empfangen wird, so betätigt der anfängliche Markier-Pausenübergang die Oszillatorsteuerschaltung 203, die dann den Oszillator 204 Schiebeimpulse an das Eingangs register 208 anlegen läßt. Das führt zur Eingabe von Pausen-Bit in das Eingangsregister 208, da die Eingangsleitung 202 sich im Pausenzustand befindet. Demgemäß wird am Ende eines Zeichenintervalls ein simuliertes Pausen-Start-Bit in die Stufe STP eimgeführt, und der Monopulser 218 gibt einen Gatterimpuls an die Leitung 220. Dann entnimmt das Gatter

809803/0076

die Pausen-Bit dem Eingangs register 208 und setzt sie in das Sammelleitungsregister 320 ein.

Bei dem "Unterbrechungs"-Zustand der Eingangsleitung 202 ent-

hält das simmulierte, in das Eingangsregister 208 eingegebene Zeichen kein Stopelement, Folglich wird ein Pausen-Bit in die Stufe SP des Eingangsregisters '208 eingeführt. Deren "!"-Ausgang wird daraufhin auf hohe Spannung gebracht, die über das ODER-Gatter 252 zur Leitung 253 übertragen wird. Das Gatter 318 wird also beim Anlegen des Gatterimpulses erregt und gibt ein Markierbit in die Stufe F. Demgemäß werden aufgrund des "Unterbrechungs"-Signals Pausen-Bit in die Stufen 1 bis N des Sammelleitungsregisters 320 und ein Markier-Bit in die Stufe F eingegeben.

Da der "Unterbrechungs"-Zustand vom Eingangsregister 208 anhand einer Folge von Pausen-Bit festgestellt wird, liegen die ¹¹I¹¹-Ausgänge der Stufen 1 bis N auf hoher Spannung. Diese "l"-Ausgänge sind alle mit dem Gatter 255 verbunden, dessen Ausgang demgemäß auf hoher Spannungliegt. Diese Spannung wird einem Eingang des UND-Gatters 258 zugeführt. Die anderen beiden Eingänge des UND-Gatters 258 sind mit den "l"-Ausgängen der Stufen P und SP im Eingangs register 208 verbunden. Da nur Pausen-Bit in das Eingangsregister 208 eingeführt worden sind, liegen diese ¹¹ !"-Ausgänge ebenfalls auf hoher Spannung. Dann geht der Ausgang

909803/0076

des Gatters 258 auf hohe Spannung, die einem Eingang des UND-Gatters 259 zugeführt wird. Da der andere Eingang des UND-Gatters 259 über die Leitung 230 mit der Leitung 220 verbunden ist, wird der vom Monopulser 208 erzeugte Gatterimpuls über das Gatter 259 an den Einstell-Eingang des SN-Flipflops 241 angelegt. Der Empfang des ersten Übergangs des "Unterbrechungs"-Signals bewirkt also die Einstellung des SN-Flipflops 241. Dessen ¹¹O¹¹-Ausgang geht dann auf niedrige Spannung und schaltet das Gatter 242 ab, und der ^f'l"-Ausgang geht auf hohe Spannung und betätigt das Gatter 244.

Es sei daran erinnert, daß ein "Unterbrechungs"-Signal einen verlängerten Pausenzustand darstellt. Wenn demgemäß dasoben beschriebene Zeichenintervall beendet ist, werden die Stufen des Eingangsregisters 208 gelöscht und die Oszillatorsteuerschaltung 203 wird in ihren Anfangs zu stand zurückgestellt, wie oben erläutert. Da die Eingangsleitung 202 im Pausenzustand verbleibt, ist kein nachfolgender Markier-Pausenübergang vorhanden, der die Oszillatorsteuerschaltung 203 betätigen könnte. Folglich wird der Oszillator 204 nicht wieder eingeschaltet, um weitere Schiebeimpulse an das Eingangsregister 208 anzulegen. Nach dem ersten Zeichenintervall werden demgemäß nachfolgende Pausen-Bit nicht in das Eingangsregister 208 eingegeben, und der Monopulser 218 erzeugt keine nachfolgenden Gatterimpulse.

90 980 3/0076,

H87799

Erinnert man sich jetzt daran, daß bei Beendigung des Auslesens vom Sammelleitungsregister 320 der Monopulser 346 betätigt wird, so kann dessen Ausgangsimpmls, der an die Leitung 348 angelegt ist, nicht durch das Gatter 242 laufen, da dieses Gatter durch das Löschen des SN-Flipflops 241 abgeschaltet ist. Bei betätigtem Gatter 244 wird jedoch der Impuls auf der Leitung 348 über dieses Gatter an die Leitung 245 gegeben. Diese Leitung ist mit dem ODER-Gatter 309 verbunden, so daß der Impuls die Stufe F löscht. Außerdem ist die Leitung 245 mit den ODER-Gattern 302 bis 304 verbunden, die die Stufen 1 bis N aufgrund des Impulses auf der Leitung 245 einstellen. Obwohl also nach dem Auslesen des "Unterbrechungs"-Signals keine Gatterimpulse an das Gatter 301 angelegt werden, führt die Einsiellung des SN-Flipflops 241 und die nachfolgende Betätigung des Gatters 244 zur Eingabe von Pausen-Bit in die Stufen 1 bis N des Sammelleitungsregisters 320 und eines Markier-Bit in die Stufe F. Bei jedem nachfolgenden Auslesen entspricht also das in das Sammelleitungsregister 320 eingegevene Zeichen dem "Unterbrechungs¹¹- Zustand.

Bei Beendigung des Unterbrechungs-Zustandes geht die Eingangsleitung 202 auf den Markierzustand zurück. Dieser Pausen-Markierübergang wird an den Löscheingang des SN-Flipflops 241 angelegt. Das Flipflop wird gelöscht, schaltet das UND-Gatter 244 ab und das UND-Gatter 242 wieder ein. Auf diese Weise wird die Schaltung in den ursprünglichen Zustand vor dem Empfang des "Unterbrechungs"-Signals nurückgebracht..

909903/0076

H87799 3t

Nimmt manjetzt an, daß ein "Leer"-Zeichen empfangen wird, so wird beim Empfang des Startelementes des "Leer"-Zeichens die Oszillatorsteuerschaltung 203 betätigt, die dann den Oszillator 204 einschaltet. Das "Leer"-Zeichen wird dannii das Eingangsregister 208 eingegeben, und die Einführung des Startelemntes in die Stufe STP betätigt den Monopulser 218. Dieser liefert einen Gatterimpuls an das Gatter 301, das dann alle Pausen-Bit aus dem Eingangsregister 208 in das Sammelleitungsregister 320 überträgt.

Das "Leer"-Zeichen enthält einen Stop-Impuls, so daß die Stufe SP niedrige Spannung zum UND-Gatter 258 gibt, wodurch das Gatter abgeschaltet wird und niedrig Spannung zum ODER-Gatter 252 liefert. Da alle Nachrichtenelemente Pausen-Bit sind, liefert das Gatter 255 hohe Spannung an seinem Ausgang. Diese Wird an den Inverter 257 angelegt, der dann niedrige Spannung zum UND-Gatter 256 überträgt und dieses Gatter abschaltet. Das Gatter 256 legt also niedrige Spannung an das ODER-Gatter 252. Da die Nachrichtenelemente keine Markier-Bit sind, liefert das Gatter 251 niedrige Spannung an seinem Ausgang, wie oben erläutert, und diese niedrige Spannung wird an das ODER-Gatter 252 angelegt. Alle Eingänge des Gatters 252 liegen also auf niedriger Spannung, die dann zur Leitung 253 übertragen wird. Diese Leitung führt zum Eingang des Inverters 350, der hohe Spannung an den Eingang des

909803/0076

is "

Gatters 314 gibt. Das Gatter 314 wird betätigt, und, da sein anderer Eingang mit der Leitung 220 verbunden ist, läßt es den Gatterimpuls durch und führt ihn über das ODER-Gatter 305 zum Einstell-Eingang der Stufe F des Sammelleitungsregisters 320. Beim Emp|ang des Start-Stop-"Leer"-Zeichens werden also Pausen-Bit in die Stufen 1 bis N des Sammelleitungsregisters 320 eingegeben, und ein Pausen-Fahnen-Bit wird in die Stufe F eingeführt.

Nimmt man an, daß ein Start-Stop-Kode zeichen empfangen wird, das kein "Leer"- oder "Buchstaben"-Zeichen ist, so wird weder das Gatter 251 noch das Gatter 255 betätigt. Wenn der Ausgang des Gatters 255 aber auf niedriger Spannung liegt, gibt der Inverter 257 hohe Spannung an das UND-Gatter 256, das dann betätigt wird.

Wenn das empfangene Start-Stop-Zeichen ein Markier-Paritäts-Bit enthält. Die Stufe P des Eingangsregisters 20 wird gelöscht. Folglich wird niedrige Spannung an ihrem ^l'l"-Eingang an das UND-Gatter 256 angelegt, das dann niedrige Spannung an das ODER-Gatter gibt. Da die anderen Eingänge des ODER-Gatters ebenfalls auf niedriger Spannung liegen, wie oben beschrieben, geht die Leitung 253 auf niedrige Spannung, und der Inverter 3 50 schaltet das UND-Gatter 314 ein, wie oben erläutert. Der Gatterimpuls wird also vom Gatter 314 durch das Gatter 305 geführt und stellt die Stufe F

909003/0076

H87799

JS

ein. Wenn demgemäß ein Markier-Paritäts-Bit vom Eingangsregister 208 empfangen wird, wird ein Pausen-Fahnen-Bit in die Stufe F des Sammelleitungsregisters 320 eingeführt.

Wenn ein Pausen-Paritäts-Bit vom Eingangsregister 208 empfangen wird, geht der ¹¹I "-Ausgang der Stufe P auf hohe Spannung und betätigt das UND-Gatter 256, da deeclnverter 257 hohe Spannung an den anderen Eingang des UND-Gatters 256 anlegt. Wie oben beschrieben, wird die hohe Spannung am Ausgang des Gatters 256 über das ODER-Gatter 252 und die Leitung 253 zum Gatter 318 geführt. Dieses Gatter ist demgemäß eingeschaltet und gibt den Gatterimpuls über das ODER-Gatter 309 zum Lösch-Eingang der Stufe F des Sammelleitungsregisters 320. Wenn also ein Pausen-Paritäts-Bit vom Eingangsregister 208 empfangen wi^d, wird ein Markier-Fahnen-Bit in die Stufe F des Sammelle itungs registers eingegeben.

Gemeinsame Eingangssteuerung

In Fig. 4 stellt die Leitung 403 die gemeinsame Sammelleitung dar. Sie ist mit dem Ausgang des ODER-Gatters 402 verbunden« Die Eingänge des ODER-Gatters 402 sind mit den BI-Anschlüssen der Eingangsdatenpuffer und der gemeinsamen Eingangssteuerung 406 verbunden. Folglich führt das ODER-Gatter 402 die aus den

80 98 03/0076

HO

Eingangsdatenpuffern abgelesenen Daten zur Sammelleitung 403 und außerdem einen Rahmenimpuls von der gemeinsamen Eingangssteuerung 406, wie im folgenden beschrieben.

Die gemeinsame Eingangs steuerung, die als Block 406 in Fig. 4 dargestellt ist, fügt, wie bereits gesagt, das Rahmen-Bit nach dem Auslesen aller Eingangsdatenpuffer ein. Dieses Rahmen-Bit ist abwechselnd ein Markier- nnd ein Pausen-Bit. Wenn also am Ende eines Auslesezyklus das Rahmen-Bit ein Markierimpuls ist, wird das Rahmen-Bit am Ende des nächsten Ausleszyklus ein Pausenimpuls sein und dann am Ende des nächsten Auslesezyklus wiederum ein Markierimpuls.

Es sei daran erinnert, daß nach dem Auslesen des letzten Puffers der dem Monopulser 346 entsprechende Monopulser einen Impuls an seinen Ausgangsanschluß STS-N anlegt. Es sei weiterhin daran erinnert, daß bei Beendigun g des Auslesens durch jeden Eingangspuffer das dem Flipflop 321 entsprechende RM-Flipflop gelöscht wird und den CK-Anschluß auf hoh;e Spannung bringt. Nach dem Auslesen der Eingangspuffer liegen also alle CK-Anschlüsse auf hoher Spannung, und es wird ein Impuls an den STS-Anschluß des letzten Eingangsdatenpuffers angelegt.

Gemäß Fig. 4 sind die zu den CK-Anschlüssen führenden Leitungen mit dem UND-Gatter 414 in der gemeinsamen Eingangs-

909003/0076

H87799

steuerung 406 verbunden. Außerdem ist die zum Anschluß STS-N führende Leitung mit dem UND-Gatter 415 verbunden. Wenn alle CK-Leitungen auf hoher Spannung liegen, geht der Ausgang des Gatters 414 auf hohe Spannung und betätigt das UND-Gatter 415. Folglich läuft der Impuls vom Anschluß STS-N durch das UND-Gatter 415 zum Kösch-Eingang des SW-Flipflops 408.

Wenn das SW-Flipflop 408 in den Lösch-Zustand gebracht ist, geht sein "!"-Ausgangsanschluß auf niedrige Spannung und entfernt die vorher an das ODER-Gatter 411 angelegte hohe Spannung, Gleichzeitig geht der ¹¹O¹¹-Ausgang des SW-Flipflops 408 auf hohe Spannung, und dieser Übergang wird an den Kippeingang (toggle) des SB-Flipflops 410 übertragen. Die hohe Spannung am "0^l!-Ausgang des SW-Flipflops 408 wird außerdem zu einem Eingang des UND-Gatters 409 übertragen.

Durch das Anlegen des positiven Spannungeübergangs an den Kippeingang des SB-Flipflops 410 wird dessen Zustand in den jeweils anderen Zustand geändert. Wenn also das Flipflop gelöscht war, wird es jetzt eingestellt, and umgekehrt wird es gelöscht, wenn es vorher eingestellt war. Nimmt man an, daß das SB-Flipflop 410 in den Lösch-Zustand gebracht wird, so wird die sich ergebende hohe Spannung an seinem "θ"-Ausgang an das UND-Gatter 409 angelegt· Der Ausgang des UND-Gatters 409 geht dann auf hohe

909803/0076

HZ

Spannung, die zum ODER-Gatter 402 übertragen wird, Die Spannung durchläuft das Gatter, so daß ein Markier-Rahmen-Bit an die Sammelleitung 403 angelegt wird. Wenn andererseits das SB-Flipflop 410 in den Einstell-Zustand gebracht wird, liegt dessen "O"-Ausgang auf niedriger Spannung, so daß auch der Ausgang des Gatters 409 niedrige Spannung liefert. Demgemäß wird niedrige Spannung an das Gatter 402 angelegt, das dann ein Pausen-Rahmen-Bit zur Sammelleitung 403 überträgt.

Bei Beginn des nächsten Taktimpulses vom Taktgeber 401 wird ein positiver Spannungsübergang über die Taktleitung zum ODER-Gatter 411 übertragen. Da das SW-Flipflop 408 gelöscht worden ist, und die von seinem "l"-Ausgangs an das ODER-Gatter 411 angelegte positive Spannung entfernt worden ist, wird ein positiver Taktimpulsübergang zum Einstell-Eingang des SW-Flipflops 408 übertragen. Die Einstellung des Flipflops bringt seinen "l"-Ausgang wieder auf hohe Spannung, und der Mohopulser 416 gibt daraufhin einen positiven Impuls an seine Aus gangs leitung STP-I. Diese

Leitung wird, wie oben beschrieben, zum ersten Eingangsdatengeführt
puffer iind stellt dort das RM-Flipflop ein, um den Auslesezyklus einzuleiten. Da das SW-Flipflop 408 jetzt eingestellt ist, geht sein ⁿ0"-Ausgang auf niedrige Spannung und schaltet das Gatter 409 ab. Dadurch wird der von der gemeinsamen Eingangs steuerung 406 gelieferte Rahmenimpuls beenddt.

909803/0076

U87793

Am Ende des Auslesezyklus der Eingangspuffer liegen alle CK-Anschlüsse wieder auf hoher Spannung, und der letzte Eingangspuffer liefert einen Impuls an den Anschluß STS-N. Demgemäß wird das SW-Flipflop 408 wieder gelöscht, der Zustand des SB-Flipflops 410 umgekehrt und ein weiteres Rahmen-Bit, dessen Zustand dem des vorhergehenden Rahmen-Bit entgegengesetzt ist, wird an die Sammelleitung 403 angelegt. Danach wird beim nächsten Taktimpuls das Rahmen-Bit beendet, und der erste Eingangspuffer wird gestartet, um den nächsten Auslesezyklus einzuleiten.

Die zur Sammelleitung 403 gegebenen Signale werden auf die verschiedenen Ausgangsdatenpuffer und die gemeinsame Ausgangssteuerung verteilt, die als Block 418 dargestellt ist. Die gemeinsame Ausgangssteuerung 418 stellt fest, ob das Rahmen-Bit abwechselnd aus Markier- und Pausen-Bit besteht, und leitet, wenn die Rahmen-Bit fehlerfrei sind, die Operation des ersten Ausgangsdatenpuffers ein, um das erste Zeichen des Abtastzyklus abzulesen. Für den Fall, daß die. Rahmen-Bit.«ich nicht abwechseln, tastet die gemeinsame Ausgangs steuerung 418 nachfolgende Bit ab, bis die richtige, abwechselnde Folge festgestellt wird. Dieser "Schlupf" von Zeitlagen stellt die richtige Rahmenordnung wieder her.

909803/007 6

* H87799

Die Operation der gemeinsamen Ausgangssteuerung 418 wird eingeleitet, wenn der letzte Ausgangsdatenpuffer sein Datenzeichen empfängt. Dieser Puffer sendet dann ein Signal über den Anschluß STS-N zur gemeinsamen Ausgangs steuerung 418, wie im folgenden beschrieben wird. Das Signal stellt über die Leitung 419 das ECC-Flipflop 420 ein. Da außerdem die Leitung 419 zum Kippeingang des ST-Flipflops 421 führt, wird dessen Zustand umgekehrt. Das ST-Flipflop 421 speichert die abwechselnden Zustände des Rahmen-Bit. Wenn sich das ST-Flipflop 421 im eingestellten Zustand befindet, wird ein Markier-Rahmen-Bit erwartet, und wenn das ST-Flipflop 421 gelöscht ist, wird ein Pausen-Rahmen-Bit erwartet. Wenn demgemäß das ST-Flipflop 421 eingestellt ist und ein Markier-Rahmen-Bit über die Sammelleitung 403 empfangen wird, schaltet die hohe Spannung am Ausgangsanschluß "l" des ST-Flipflops 421 das Gatter 426 ein, das dann das Markier-Rahmen-Bit zum ODER-Gatter 428 überträgt. Das ODER-Gatter 428 legt eine Betätigungsspannung an den Einstell-Eingang der Stufe A des Schieberegisters 430. Obwohl die Stufe A erst eingestellt wird, wenn ein Schiebeimpuls an sie angelegt wird, zeigt die Erregung des Einstell-Eingangs an, daß das eichtige Rahmen-Bit empfangen worden ist. Wenn andererseits das ST-Flipflop 421 gelöscht ist und ein Paus en-Rahmen-Bit von der Sammelleitung 403 empfangen wird, schaltet der Ausgangsanschluß ¹¹O" des Flipflops 421 das Gatter 427 ein. Der Inverter kehrt das Pausen-Rahmen-Bit um und gibt es über das betätigte

£09803/0076

H87793

Gatter 427 und das ODER-Gatter 428 zum Einstelleingang der Stufe A des Schieberegisters 430. Auf diese Weise wird angezeigt, daß das richtige Rahmen-Bit empfangen worden ist.

Es sei jetzt zur Einstellung des ECC-Flipflops 420 zurückgekehrt. Die hohe Spannung an dessen Ausgangsanschluß "l" betätigt das Gatter 442. Danach wird der ^MNicht"-Taktimpuls als Schiebeimpuls über das Gatter 442 und das ODER-Gatter 443 zum Schieberegister 430 übertragen. Die oben erläuterte Betätigung des Einstelleingangs der Stufe A führt also zusammen mit dem Schiebeimpuls zur Einstellung der Stufe A. Beim nächsten Taktimpuls gibt das ODER-Gatter 442 einen Betätigungsimpuls an den Lösch-Eingang des ECC-Flipflops 420. Dessen "O^-Ausgang geht dann auf hohe Spannung, und der Monopulser 455 iegt daraufhin einen Impuls an den Ausgangsanschluß STP-1 an. Dadurch wird das Ende des Rahmenimpulses angezeigt, und der Impuls am Anschluß STP-I leitet die Operation des ersten Ausgangsdatenpuffers ein, der das erste Datenzeichen des Zyklus abliest. Wenn das ECC-Flipflop 420 gelöscht ist, wird hohe Spannung außerdem an das ODER-Gatter 422 angelegt. Dadurch wird der Ausgang des ODER-Gatters 422 unabhängig von den Taktimpulsen. Außerdem wird, wenn das ECC-Flipflop 420 gelöscht ist, das UND-Gatter 442 abgeschaltet und sperrt die ^llNicht^ll-Taktimpulse zum Schieberegister 430.

909803/0076

H87799 Hi

Für den Fall, daß die Synchronisation verlorengegangen ist und fehlerhaflte Rahm enimpulse empfangen werden, prüft die gemeinsame Ausgangs steuerung 418 die nachfolgenden Zeitlagen so lange, bis ein Bit mit dem richtigen Zustand festgestellt wird. Dieser Vorgang wird jedoch erst eingeleitet, wenn zwei aufeinanderfolgende fehlerhafte Rahmen-Bit festgestellt sind.

Nimmt man jetzt an, daß das ST-Flipflop 421 durch einen Impuls über die Leitung 419 eingestellt ist und ein Pausen-Rahmen-Bit empfangen wird, so ist das Gatter 426 abgeschaltet, aber es wird kein Impuls hoher Spannung von der Sammelleitung 403 an dieses Gatter angelegt. Folglich geht der Ausgang des ODER-Gatters auf niedrige Spannung, so daß der Inverter ein Betätigungssignal an den LöschhEingang der Stufe A des Schieberegisters 430 liefert. Dann wird, wenn der "Nicht"-Taktimpuls über die Gatter 442 und 443 angelegt wird, die Stufe A gelöscht. Andererseits wird, wenn das ST-Flipflop 421 in Erwartung eines Pausen-Rahmen-Bit gelöscht ist und ein Markier-Rahmen-Bit empfangen wird, das Gatter 427 betätigt, wie oben beschrieben, aber der Inverter 425 legt niedrige Spannung an dieses Gatter. Folglich liegt der Ausgang des ODER-Gatters 428 auf niedriger Spannung, und der Inverter 429 gibt eine B etätigungs spannung an den Lösch-Eingang der Stufe A. Die Stufe A wird also gelöscht, wenn ein fehlerhaftes Rahmen-Bit empfangen wird.

909303/0076

H87799

Wenn das nächstfolgende Rahmen-Bit zu erwarten ist, wird wiederum ein Impuls über die Leitung 419 an den Kippeingang des ST-Flipflops 421 angelegt und dessen Zustand umgekehrt. Wenn jetzt der richtige Impuls ankommt, wird die Stufe A eingestellt, und die Schaltung arbeitet auf normale Weise weiter. Falls jedoch ein fehlerhaftes Rahmen-Bit ankommt, wird eine Betätigungsspannung durch den Inverter 429 an den Lösch-Eingang der Stufe A auf die gleiche Weise angelegt, wie oben beschrieben. Beim Empfang des "Nicht"-Taktimpulses bringt also der durch das ODER-Gatter 443 angelegte Schiebeimpuls die Stufe A in den gelöschten Zustand und verschiebt den vorhergehenden Löschzustand der Stufe A zur Stufe B.

Wenn die beiden Stufen A und B des Registers 430 im Löschzustand sind, gehen deren "O"-Ausgangsanschlüsse auf hohes Potential und schalten das UND-Gatter 450 ein. Dieses Gatter ist wiederum jeweils mit einem Eingang der UND-Gatter 451 und 452 verbunden. Der andere Eingang der UND-Gatter 451 und 452 ist mit der Taktleitung verbunden. Folglich schaltet der nächstfolgende Taktimpuls das UND-Gatter 451 ein, um das DD-Flipflop 439 zu löschen und das DS-Flipflop 434 einzustellen.

Der "l"-Ausgang des gelöschten DD-Flipflops 439 geht auf niedrige Spannung. Diese Spannung wird an den Anschluß DD angelegt, der mit allen Ausgangsdatenpuffern verbunden ist. Wie im folgenden

909903/0076

beschrieben, wird bei niedriger Spannung am Anschluß DD das Eingangsgatter der Register in jedem Ausgangsdatenpuffer abgeschaltet, so daß die Registrierung nachfolgend empfangener Zeichen verhindert ist.

Es sei jetzt zur Einstellung DS-Flipflops 434 zurückgekehrt, dessen Ausgangsanschluß ¹¹O" dann auf niedrige Spannung geht. Diese Spannung wird zum Anschluß DIS weitergeführt, der mit dem erstenAusgangsdatenpuffer verbunden ist. Wie im folgenden erläutert wird, schaltet das Anlagen der niedrigen Spannung an den Anschluß DIS den ersten Ausgangsdatenpuffer ab, so daß dieser die Zählung der ankommenden Daten-Bit nicht einleiten und folglich das Weiterschalten des Auslesezyklus und die nachfolgende Betätigung des zweiten Ausgangddatenpuffers nicht vornehmen kann. Bei eingestelltem DS-Flipflop 434 wird also der Auslesezyklus der Ausgangsdatenpuffer angehalten.

Beim Einstellen des DS-Flipflops 434 geht außerdem dessen ¹¹I¹¹- ' Ausgang auf hohe Spannung und betätigt das Gatter 444. Wenn dann der "Nicht"-Taktimpuls empfangen wird, wird dieser als Schiebeimpuls vom Gatter 444 zum ODER-Gatter 443 gegeben.

Der Taktimpuls der das DS-Flipflop 434 eingestellt und das DD-Flipflop 439 gelöscht hat, hat außerdem das ECC-Flipflop 420 gelöscht, wie oben beschrieben. Bei abgeschaltetem ersten Ausgangsdatenpuffer leitei jedoch der entsprechende, vom Monopulser

909803/0076

U87799 13

455 zur Betätigung des ersten Ausgangsdatenpuffers gelieferte Impuls den Auslesezyklus nicht ein. Das erste Bit wird Jedoch, obwohl es vom ersten Ausgangsdatenpuffer nicht registriert ist, · durch die Gatter 426 und 427 geprüft, da das ST-Flipflop 421 in seinem früheren Zustand bleibt. Falls immer noch kein richtiges Rahmen-Bit vorliegt, lödcht der nächste "Nicht"-Taktimpuls bei betätigtem Gatter 444 wiederum die Stufe A des Schieberegisters 430. Die gemeinsame Ausgangs steuerung 418 läßt dann die Ausgangsdatenpuffer abgeschaltet und ein weiteres Daten-Bit vorbeilaufen. Das nächste Daten-Bit wird dann wieder geprüft und dieser Vorgang wiederholt.

Nimmt man jetzt an, daß ein einem richtigen Rahmen-Bit entsprechendes Daten-Bit festgestellt wird, so wird eine Betätigungsspannung an den Einstell-Eingang der Stufe A gegeben. Der dann über das Gatter 444 und das ODER-Gatter 443 angelegte "Nicht"-Taktimpuls stellt die Stufe A ein und bringt deren Ausgang auf hohe Spannung. Dadurch wird das Gatter 433 eingeschaltet, das beim Empfang des Taktimpulses das DS-Flipflop 434 löscht. Bei gelöschtem Flipflop 434 wird der Zählvorgang des ersten Ausgangsdatenpuffers veranlaßt, und die Ausgangsdatenpuffer speichern eine Zählung des Auslesezyklus, obwohl die Registrierung der Zeichen verhindert ist, da das DD-Flipflop 439 im Löschzustend gehalten wird. Außerdem geht bei gelöschtem DS-Flipflop

Ö09ÖÖ3/0076

H97799

dessen "l"-Ausgang auf niedrige Spannung und schaltet das UND-Gatter 444 ab. Das Anlegen von Schiebe inapuls en an das Schieberegister 430 wird daher beendet, so daß die Anzeige der von der Sammelleitung 403 empfangenen Daten-Bit aufhört.

Am Ende des Auslesezyklus gibt der letzte Ausgsngsdatenpuffer wiederum einen Impuls an die Leitung 419, der das ECC-Flipflop 420 einstellt und den Zustand des ST-Flipflops 421 umkehrt. Folglich wird das nächste Rahmen-Bit auf die gleiche Weise geprüft, wie oben beschrieben.

Wenn das Rahmen-Bit fehlerhaft ist, wird die Stufe A wieder gelöscht und der oben beschriebene Vorgang wiederholt. Es wird also das DS-Flipflop 434 dann eingestellt, wenn zwei aufeinanderfolgende fehlerhafte Rahmen-Bit festgestellt werden, und die gemeinsame Ausgangs steuerung 418 läßt daraufhin Zeitlagen vorbeilaufen, um ein fehlerfreies Rahmenbit festzustellen.

Nimmt man jedoch an, daß ein zweites fehlerfreies Rahmen-Bit angezeigt wird, so liefert der "Nicht"-Taktimpuls einen Schiebeimpuls zum Schieberegister 430, wie oben beschrieben, und die Stufen A und B werden eingestellt. Der nachfolgende Taktimpuls löscht dann das ECC-Flipflop 420 und leitet damit ein neuen Auslesezyklus ein. Da das DD-Flipflop 439 weiter gelöscht ist, werden jedoch die Datenzeichen immer noch nicht von den Ausgangspuffern registriert.

Ö09603/0076

H87789 Si

Am Ende dieses Auslesezyklus stellt der letzte Ausgangsdatenpuffer wiederum das ECC-Flipflop 420 ein und schaltet den Zustand des ST-Flipflops 421 um. Dann wird das nächste Rahmen-Bit geprüft. Nimmt man an, daß dieses Rahmen-Bit fehlerfrei ist, so stellt der "Nicht"-Taktimpuls die Stufe A und verschiebt die früheren Einstellzustände der Stufen A und B zu den Stufen B und C. Folglich sind alle Stufen im Schieberegister 430 eingestellt. Das wird durch das UND-Gatter 437 geprüft, dessen Eingänge mit den "l"-AusgangsansKhltissen der Stufen A, B und C verbunden sind. Da diese Anschlüsse alle auf hoher Spannung liegen, schaltet das Gatter 437 das Gatter 438 ein. Gleichzeitig wird der Taktimpuls an das Gatter 438 angelegt. Daraufhin stellt das Gatter 438 das DD-Flipflop 439 ein. Dadurch kehrt der "!"-Ausgang des DD-Flipflops 439 auf hohe Spannung zurück, und wenn der Anschluß DD auf hoher Spannung liegt, werden die Ausgangsdatenpuffer zur Registrierung der Datenzeichen veranlaßt. Wenn also die Schaltung aus dem Synchronismus fällt, sind drei aufeinanderfolgende fehlerfreie Rahmen-Bit erforderlich, um die Schaltung in den normalen Zustand zurückzubringen.

A u s g a ng s d a_t je η ρ u

In den Figuren 5 und 6 ist ein Ausgangsdatenpuffer allgemein durch den Block 501 bezeichnet. Alle Ausgangsdatenpuffer sind im wesentlichen identisch mit der Ausnahme, daß der erste Ausgangsdaten-

Θ09803/0076

1497791 Sl **

puffer kleinere Abweichungen aufweist, wie im folgenden beschrieben.

Das Auslesen durch den Ausgangsdatenpuffer 501 wird durch einen Impuls am Anschluß STP eingeleitet, der von dem vorhergehenden Ausgangsdatenpuffer geliefert wird. Beim ersten Puffer ist der Anschluß STP mit dem entsprechenden Anschluß in der gemeinsamen Steuerung verbunden, die, wie oben beschrieben, einen Impuls an den Anschluß STP abgibt, um das Auslesen des ersten Ausgangsdatenpuffers einzuleiten, wenn das System im Synchronismus ist.ä In jedem Fall geht der Impuls am Anschluß STP über die Leitung 515 zum Einstelleingang des MS-Flipflops 502, das dann eingestellt wird. Dies findet /spu Anfang des Taktimpulses statt, so daß das MS-Flipflop 502 gleichzeitig mit dem Beginn des ersteh Bit des abzulesenden Kodezeichens eingestellt wird.

Bei eingestelltem MS-Flipflop 502 geht dessen "!"-Ausgangsanschluß auf hohe Spannung, die an eine Eingangsleitung des UND-Gatters 507 angelegt wird. Die Leitung 519 führt außerdem zum Gatter 507 und ist in allen Ausgangspuffern mit Ausnahme des ersten Puffeds mit positiver Batteriespannung verbunden. Im ersten Puffer liegt die Leitung 519 am Anschluß DIS. Wie oben erläutert, wird hohe Spannung durch die gemeinsame Ausgangssteuerung an den Anschluß DIS angelegt, wenn die Anlage in Synchronismus ist, und der erste Ausgangsdatenpuffer wird in Tätigkeit gesetzt. In jedem Fall wird

909803/0076

^U8773f

unter normalen Betriebsbedingungen die Leitung 519 an hohe Spannung gelegt, so daß das Gatter 507 eingeschaltet ist. Der dritte Eingang des Gatters 507 führt zum "Nicht"-Taktanschluß. Folglich werden die "Nicht"-Taktimpulse über das Gatter 507 an das UND-Gatter 508 angelegt, wobei die Impulse im theoretischen Mittelpunkt der Bit des Datenzefchens auftreten.

sei jetzt zur Einstellung des MS-Flipflops 502 zurückgekehrt. Die an dessen "l"-Ausgangsanschluß erscheinende hohe Spannung wird ebenfalls über die Leitung 503 zum Monopulser 510 gegeben, der einen Impuls an einen Eingang des Gatters 504 anlegt. Wie im folgenden beschrieben, befindet sich das CM-Flipflop 512 im gelöschten Zustand, solange der Ausgangsdatenpuffer 501 zur Registrierung eines empfangenen Zeichens bereit ist. Der Ausgang "θ" des Flipflops 512 gibt dann hohe Spannung an das Gatter 504, Dann überträgt bei Einstellung des MS-Flipflops 502 der Monopulser 570 einen Impuls über das Gatter 504 zur Löschung des SD-Flipflops 505. Dieses Flipflop gibt dann hohe Spannung zur Leitung 506, die zu einem Eingang des UND-Gatters 508 führt.

Außerdem dührt die Leitung 518 zum Gatter 508 und ist mit dem Anschluß DD verbunden. Wie oben erläutert, legt die gemeinsame Ausgangssteuerung hohe Spannung an den Anschluß DD, wenn das System in Synchronismus ist und die Ausgangsdatenpuffer Zeichen registrieren können.

£09003/0076

_SH 1487793

Nimmt man an, daß das System synchron läuft und hohe Spannung über die Leitung 518 am Gatter 508 liegt, so wird beim Löschen des SD-Flipflops 505 das Gatter 508 eingeschaltet, um die vom Gatter 507 gelieferten "Nicht"-Taktimpulse zum Schiebeimpuls-

eingang des Sammelleitungsschieberegisters zu führen, das allgemein als Block 511 bezeichnetest. Wenn demgemäß der Ausgangsdatenpuffer 501 bereit ist, ein Datenzeichen aufzunehmen, werden die "Nicht"-Taktimpulse als Schiebeimpulse für das Sammelleitungsregister 511 über das Gatter 508 übertragen.

Man beachte, daß die über das Gatter 507 geführten "Nicht"-Taktimpulse außerdem an den Zähleingang des Zählers 509 angelegt sind, der normalerweise an seinem Ausgang niedrige Spannung für das Gatter 510 liefert. Wenn der Zähler 509 jedoch bis zu einem Wert gezählt hat, der der Zahl der Nachrichtenelemente nes Kodezeichens plus 1 entspricht, geht der Ausgang des Zählers auf hohe Spannung, Der Zähler 509 liefert also einen Zählwert, der der Zahl von Nachrichtenelementen zuzüglich des Fahnen-Bit des Kodezeichens entspricht.

Das Schieberegister 511 enthält eine Vielzahl von Stufen, die mit 1 bis N bezeichnet sind und den N Nachrichtenelementen des Kodezeichens entsprechen, sowie die Stufe F, die dem das Kodezeichen begleitenden Fahnenbit entspricht. Das ankommende Kodezeichen

909003/0076

ss

wird von der Sammelleitung an den Anschluß BO des Ausgangsdatenpuffers 501 angelegt. Der Anschluß BO ist über die Leitung 517 mit der Skife P des Schieberegisters 511 verbunden. Im theoretischen Mittelpunkt des ersten, durch die gemeinsame Sammelleitung an die Stufe F angelegten Daten-Bit bringt demgemäß der über das Gatter 508 angelegte "Nicht¹'-Taktimpuls die Stufe F in den dem ersten Bit entsprechenden Zustand, Etwa im theoretischen Mittelpunkt des zweiten Bit verschiebt der über das Gatter 508 angelegte "Nicht"-Taktimpuls das erste Bit zur Stufe N und bringt die Stufe F in den dem zweiten Bit entsprechenden Zustand. Auf entsprechende Weise wird jedes nachfolgende Bit des Kodezeichens in das Schieberegister 511 eingegeben und die vorhergehenden Bit werden durch die Stufen geschoben, bis das erste Bit in der Stufe 1, das letzte Bit in der Stufe N und das Fahnen-Bit in der Stufe F gespeichert ist.

Der "Nich^'-Taktimpuls, der das Fahnen-Bit an die Stufe F gibt, schaltet außerdem den Zähler 509 in den Endzustand. Folglich gibt der Zähler 509 hohe Spannung an das Gatter 510 und schaltet es ein. Bei eingeschaltetem Gatter 510 wird der nächste Taktimpuls durchgelassen und löscht das MS-Flipflop 502. Dadurch wird die hohe Spannung vom Gatter 507 abgetrennt und das Gatter abgeschaltet. Dann sind die "Nicht"-Taktimpulse gesperrt, das Weiterschalten des Zählers ist angehalten und die Registrierung nachfolgender Kodeelemente von der gemeinsamen Sammelleitung beendet.

909803/0076

S6

Das Löschen des MS-Flipflops 502 bringt dessen "O"-Ausgang auf hohe Spannung, die über die Leitung 516 zum Anschluß STS übertragen wird. Wie oben beschrieben, ist der Anschluß STS mit dem Anschluß STP des nachfolgenden Ausgangsdatenpuffers verbunden, so daß der Lesevorgang des nachfolgenden Puffers eingeleitet wird. Natürlich wird, wenn der Ausgangsdatenpuffer

501 der letzte Puffer ist, die hohe Spannung auf der Leitung über den Anschluß STS zur gemeinsamen Ausgangssteuerung übertragen, damit diese das Rahmen-Bit abtasten kann, wie oben erläutert.

Die hohe Spannung am "O"-Ausgangsanschluß des MS-Flipflops

502 geht als Rückstellimpuls zum Zähler 509 und stellt ihn auf seinen Anfangswert zurück. Außerdem geht die hohe Spannung am "O"-Ausgang des MS-Flipflops 502 über die Leitung 513 zum Einstelleingang des SD-Flipflops 505, dessen Einstellung die oben erwähnte Betätigungsspannung für das Gatter 508 entfernt.

Die hohe Spannung auf der Leitung 513 liegt außerdem an einem Eingang des UND-Gatters 520, dessen anderer Eingang mit der Leitung 523 verbunden ist. Wie im folgenden noch beschrieben wird, liegt die Leitung 523 normalerweise auf hoher Spannung mit Ausnahme der Fälle, in denen "Frei"-Zeichen vom Schieberegister 511 registriert werden. Liegt ein solcher Fall nicht vor, so wird das Gatter 520 betätigt und stellt das CM-Flipflop 512 ein. Bei der

809803/0076

1*97799

Registrierung des Zeichens im Schieberegister 511 wird also das CM-Flipflop 512 eingestellt, sein "O"-Ausgangsanschluß geht auf niedrige Spannung und das Gatter 504 wird abgeschaltet. ·

Wenn das CM-Flipflop 512 eingestellt wird, geht sein ⁿl"-Ausgangsanschluß auf hohe Spannung und betätigt das Gatter 521, Der andere Eingang des Gatters 52 1 liegt an der Leitung 524. Wie im folgenden noch beschrieben wird, liegt die Leitung 524 auf hoher Spannung, wenn der Ausgangspuffer ein Datenzeichen aussendet. Dann kann das Zeichen in das Sammelleitungsschieberegister 511 eingegeben werden. Nimmt man also an, daß die Eingabe in das Schieberegister 511 zulässig und hohe Spannung an die Leitung 524 angelegt ist, so erregt das UND-Gatter 521 den Monopulser 522, Dieser liefert daraufhin einen Gatterimpuls an seinem Ausgang.

Der Gatterimpuls am Ausgang des Monopulsers 522 geht über die Leitung 525 zu einem Eingang des Gatters 526, dessen anderer Eingang mit der Leitung 527 verbunden ist. Die Leitung 527 liegt normalerweise auf hoher Spannung, außer wenn das Schieberegister 511 ein Zeichen einspeichert, das dem "Unterbrechungs"- oder verlängerten Pausen-Zustand entspricht. Nimmt man an, daß dieser Fall nicht vorliegt, so betätigt die hohe Spannung auf der Leitung 527 das Gatter 526, das den Gatterimpuls dann durchläßt. Der Ausgang des Gatters 526 ist mit den Löscheingängen der Stufen 1 bis N und dem Einstejleingang der Stufe F im Schieberegister

909803/0076

511 verbunden. Der ducch das Gatter 526 laufende Impuls löscht also die Stufen 1 bis N und stellt die Stufe F ein. Die Eingabe von Markier-Bit in die Stufen 1 bis N und eines Pausen-Bit in die Stufe F entspricht dem "Leer"-Zeichen. Beim Auslesen des Schieberegisters 511 wird also, wie im folgenden beschrieben, das "Leer"-Zeichen eingegeben.

Der vom Monopulser 522 gelieferte Gatterimpuls wird außerdem über die Leitung 525 an ein Lesegatter übertragen, das allgemein in Fig. als Block 601 gezeichnet ist. Das Gatter 601 liest das im Sammelleitungsschieberegister 511 gespeicherte Zeichen in das Kanalschieberegister, das allgemein durch den Block 602 dargestellt ist. Außerdem geht der Gatterimpuls auf der Leitung 525 über die Leitung 694 zum Einstelleingang der Stufe STP im Kanalschieberegister 602. Der Gatterimpuls schreibt also ein Pausen-Bit in die Stufe STP entsprechend dem Pausen-Startelement des Kodezeichen ein. Darüberhinaus wird der Gatterimpuls am Ausgang des Monopulsers 522 zum Löscheingang des Flipflops 512 geführt. Durch das Löschen des CM-Flipflops 512 wird das Gatter 504 wieder betätigt, wie oben beschrieben, und zeigt damit an, daß das Zeichen im Sammelleitungsschieberegister 511 ausgelesen worden ist.

Das Gatter 601 enthält die UND-Gatter 605 bis 609 und 611 bis 615. Ein Eingang der Gatter 605 bis 607 ist über die Leitungen 530 bis 532 mit den ¹¹O"-Ausgangsanschlüssen ded Stufen 1 bis N des Schiebe-

909903/0076

S3 **

registers 511 verbunden. Der andere Eingang der Gatter 605 bis 607 liegt an der Leitung 525. Da die Ausgänge der Gatter 605 bis 607 mit den Löscheingängen der Stufen 1 bis N des Kanalregisters 602 verbunden sind« liest das Gatter 601 beim Anlegen des Gatterimpulses an die Leitung 525 die Markierelemente im Sammelleitungsschieberegister 511 ab und gibt sie in das Kanalschieberegister 602.

Entsprechend ist ein Eingang der Gatter 611 bis 613 über die Leitungen 535 bis 537 mit den "l"-Ausgängen der Stufen 1 bis N im Sammelleitungsregister 511 verbunden. Der andere Eingang der Gatter 611 bis 613 liegt an der Leitung 525 und der Ausgang der Gatter 611 bis 613 ist mit den Einstelleingängen der Stufen 1 bis N des Kanalregisters 602 verbunden« Die Gatter lesen also aufgrund des Gatterimpulses die Pausenelemente im Sammelleitungsregister 511 ab und geben sie in das Kanalregister 602. Der Gatterimpuls auf der Leitung 525 bewirkt außerdem in Verbindung mit den Gattern 608, 609, 614 und 615, daß das Paritäts-Bit des Kodezeichens in die Stufe P unddas Schluß- oder Stop-Bit des Kodeszeichens in die Stufe SP des Kanalregisters 602 eingegeben wird, wie im folgenden beschrieben.

Die Eingabe von Daten-Bit in das Kanalschieberegister 602 leitet¹ die Operation der Aussendeschaltung zur Übertragung der Daten an die Ausgangslelung 628 ein. Die Abtastung des Zeichens im Schiebe-

809803/0076

register 602 übernimmt das ODER-Gatter 620. Die Eingangsleitungen des ODER-Gatters 6 20 sind mit den ¹¹O¹¹-Ausgangsanschlüssen der Stufen 1 bis N, P und SP des Schieberegisters verbunden.

Nimmt man jetzt an, daß das Gatter 601 ein Zeichen vom Sammelleitungsschieberegister 511 in das Kanalschieberegister 602 gibt, wie oben beschrieben, so wird ein Markier-Bit an eine der Stufen 1 bis N, P oder SP des Schieberegisters 602 gegeben. Folglich legt der ¹¹O"-Ausgangsanschluß einer oder mehrerer Stufen hohe Spannung an das ODER-Gatter 620, das die hohe Spannung zur Oszillator steuerung 621 gibt. Diese schaltet dann den Oszillator 622 ein, ä der am Ausgang eine Folge von Impulsen mit einer Bitfrequenz liefert, die der Signalfrequenz auf der Datenausgangsleitung 628 entspricht.

Der erste Ausgangsimpuls des Oszillators 622 wird gleichzeitig an die Einstelleitung des CG-Flipflopä 623 und an eine Eingangsleitung des ODER-Gatters 624 angelegt. Zu diesem Zeitpunkt ist das CG-Flipflop 623 normalerweise gelöscht, so daß sein ¹¹O¹'-Ausgang hohe Spannung an den anderen Eingang des ODER-Gatters 624 anlegt. Das ODER-Gatter 624 liefert alsonormalerweise hohe Spannung von d^ an den Eingang des Monopulsers 629. Der "o"-Ausgang des CG-Flipflops 623 ist außerdem über das Verzögerungsnetzwerk 627 mit der Leitung 524 verbunden. Bei normalerweise

gelöschten CG-Flipflop 623 wird die hohe Spannung an dessen ¹¹O"-Ausgang über das Verzögerungsnetzwerk 627 zur Leitung 524 gegeben, wodurch, wie oben beschrieben, das Gatter 521 eingeschaltet wird und der Monopulser 522 den Gatterimpuls zum Auslesen des Sammelleitungsschieberegisters 511 liefert. Wenn der Oszillator 622 jedoch CG-Flipflop 623 einstellt, wird die hohe Spannung an dessen "O"-Ausgang und damit auch der Leitung 524 entfernt. Während des Aussendens des Kodezeichens ist das Gatter 521 also abgeschaltet.

Der erste Ausgangsimpuls des Oszillators 622 stellt das CG-Flipflop 623 ein und entfernt damit die hohe Spannung an ds ssen ¹¹O"-Ausgang. Demgemäß wird das Gatter 521 abgeschaltet und die über das Gatter 624 an den Monopulser 629 angelegte hohe Spannung entfernt. Zu diesem Zeitpunkt l/egt jedoch der Oszillator 622 den ersten Ausgangsimpuls an das ODER-Gatter 624 an. Dessen Ausgang bleibt also auf hoher Spannung, naad der erste Ausgangsimpuls des Oszillators 622 liefert keinen positiven Spannungssprung zum Monopulser 629, so daß dieser nicht in Tätigkeit tritt. Man beachte, daß zu diesem Zeitpunkt diejenige Datenausgangsleitung 628, die mit dem "O"-Ausgang der Stufe STP verbunden ist, auf niedriger Spannung liegt und ein Pausen-Startsignal simuliert, da der vorhergehende, über die Leitung 604 angelegte Gatterimpuls die Stufe STP eingestellt hat.

909803/0076

a ^u'⁷⁷⁹⁹

Am Ende der Zeitdauer eines Elementes liefert der Oszillator 622 den zweiten Ausgangsimpuls. Dieser läuft über das ODER-Gatter 624, und der Monopulser 629 liefert daraufhin einen Impuls an die Leitung 625. Diese Leitung ist mit dem Schiebeimpulseingang des Kanalschieberegisters 602 und dem Einstelleingang der Stufe SP über das ODER-Gatter 626 verbunden. Folglich gibt am Ende des Start-Bit-Intervalls der Monopulser 629 einen Schiebeimpuls an das Schieberegister 602 und setzt gleichzeitig ein Pausen-Bit in die Stufe SP. ein. Durch den Schiebeimpuls werden alle Kodeelemente um eine Stufe weitergeschaltet, so daß das in der ersten Stufe gespeicherte Kodeelement zur Stufe STP verschoben wird. Demgemäß wird das erste Nachrichtenelement des Datenzeichens an die Datenausgangsleitung gegeben.

Jeder nachfolgende Impuls vom Oszillator 622 betätigt auf entsprechende Weise den Monopulser 629, der dann die Daten-Bit über die Stufen des Schieberegisters 602 weite rs ehaltet, so daß aufeinanderfolgende Daten-Bit zur Stufe STP und damit zur Datenausgangsleitung 628 geschoben werden. Gleichzeitig wird jeder Schiebeimpuls auf der Leitung 625 über das ODER-Gatter 626 gegeben, um Pausen-Bit in die Stufe STP einzuschreiben. Das Schieberegister 602 wird also mit Pausen-Bit aufgefüllt, die dem Datenzeichen durch das Schieberegister folgen.

909803/0076

Die Schiebeimpulse werden solange an das Schieberegister 602 angelegt, bis das vorher in der Stufe SP gespeicherte Stop-Bit zur Stufe STP geschoben wird. Zu diesem Zeitpunkt sind alle anderen Stufen mit Pausen-Bit angefüllt. Folglich liegen deren ¹¹O¹¹-Ausgänge alle auf niedriger Spannung, und das ODER-Gatter 620 liefert niedrige Spannung an seinem Ausgang. Diese niedrige Spannung entfernt die Betätigungsspannung von der Oszillatorsteuerung 621, so daß der Oszillator 622 abgeschaltet wird. Die niedrige Spannung am Ausgang des ODER-Gatters 620 wird außerdem zum Inverter 630 übertragen, der dann hohe Spannung an den Löscheingang des CG-Flipflops 623 liefert. Dieses Flipflop geht dann in den Löschzustand und legt wiederum hohe Spannung an das ODER-Gatter 624. Außerdem wird die hohe Spannung am ¹¹O¹¹-Ausgang des Flipflops 623 an das Verzögerungsnetzwerk 627 angelegt, dessen Verzögerungszeit der Dauer des Stopelementes entspricht. Am Ende dieser Zeit geht die hohe Spannung zur Leitung 524, so daß das UND-Gatter 521 wieder betätigt wird. Dadurch wird angezeigt, daß das Aussenden des Datenzeichens beendet ist, so daß die Schaltung einen weiteren Gatterimpuls durch den Monopulser 522 erzeugen kann.

Die Aussendeoperation läßt sich folgendermaßen zusammenfassen. Wenn ein vom Monopulser 522 erzeugter Gatterimpuls ein Zeichen in das Kanalschieberegister 602 eingibt, werden die Zeichen vom ODER-Gatter 620 festgestellt und starten die Aus sende schaltung.

909903/0076

die die Oszillatorsteuerung 621, den Oszillator 622 und das CG-Flipflop 623 enthält. Bei der Feststellung des Zeichens liefert die Aussendeschaltung Schiebe impulse an das Kanalschieberegister 602, wodurch jedes der Kodezeichen-Bit zur Datenausgangsleitung 628 gegeben wird. Außerdem dienen die Schiebeimpulse der Eingabe von Pausen-Bit in das Schieberegister 602, so daß dieses aufgefüllt wird, wenn das Datenzeichen herausgeschoben wird. Gleichzeitig mit der Aussendung des Datenzeichens wird das UND-Gatter 521 abgeschaltet, und der Monopulser 522 kann keinen weiteren Gatterimpuls erzeugen. Folglich kann während des Aussendens kein nachfolgendes Zeichen aus dem Sammekleitungsschieberegister 511 in das Kanalregister 602 gegeben werden. Wenn das Kodezeichen vollständig aus dem Kanalschieberegister 602 ausgelesen ist, wird die Aussendeschaltung in den freien Zustand zurückgebracht, die Schiebeimpulse hören auf und das UND-Gattee 521 wird wieder eingesxhaltet, um die nachfolgende Erzeugung weiterer Gatterimpulse zu ermöglichen.

Nimmt man jetzt an, daß ein Zeichen in das Sammelle itungsregister 511 gelesen und danach das CM-Flipflop 512 eingestellt wird, wie oben beschrieben, so liefert das CM-Flipflop 512 einen positiven Spannungsübergang an einen Eingang des Gatters 521. Wenn zu diesem Zeitpunkt ein Kodezeichen ausgesendet wird, ist das Gatter 521 abgeschaltet, wie oben beschrieben, und der Mono-

909803/0076

H87799

pulser 522 kann daher keinen Gatterimpuls erzeugen. Das CM-Flipflop 512 bleibt jedoch eingestellt, so daß die hohe Spannung am Gatter 521 aufrechterhalten wird. Folglich wird bei Beendigung der Aussendung hohe Spannung an die Leitung 524 angelegt, wie oben beschrieben, so daß Monopulser 522 betätigt und der Gatterimpuls erzeugt wird, um das neue Zeichen vom Sammelleitungsregister 511 zum Kanalregister 602 auf die gleiche Weise übertragen wird wie oben beschrieben.

Nimmt man jetzt an, daß ein Kodezeichen aus dem Kanalregister 602 ausgesendet wird und ein weiteres Kodezeichen im Sammelleitungsregister 511 gespeichert ist, das auf die Übertragung zum Kanalregister 602 wartet, so wird die Registrierung eines neuen Zeichen im Sammelleitungsregister 511 verhindert, obwohl ein neuer Start-Abtastzyklus dadurch eingeleitet wird, daß von dem vorhergehenden Ausgangsdatenpuffer ein Impuls an den Abschluß STP angelegt wird. Bei im Sammelleitungsregister 511 gespeichertem Zeichen ist das SD-Flipflop 505 eingestellt, wie oben erläutert. Folglich wird niedrige Spannung vom "O"-Anschluß des SD-Flipflops 505 über die Leitung 506 an einen Eingang des Gatters 508 angelegt, da§ dann abschaltet. Außerdem wird das CM-Flipflop 502 eingestellt, wie oben beschrieben, und die Erzeugung eines Gatterimpulses verhindert ist, bleibt das Flipflop solange eingestellt, wie das Zeichen im Kanalregister 602 ausgesendet wird. Vom 'V-Ausgang

909803/0076

des CM-Flipflops 512 wird also niedrige Spannung an das Gatter 504 angelegt, die das Gatter abschaltet.

Beim Anlegen des neuen Taststartsignals an den Anschluß STP wird das MS-Flipflop 502 eingestellt, wie oben erläutert. Dadurch wird das Gatter 507 eingeschaltet und legt hohe Spannung an das Gatter 504. Da das CM-Flipflop 512 eingestellt bleibt, ist jedoch das Gatter 504 abgeschaltet und verhindert die Löschung des SD-Flipflops 505. Folglich bleibt das Gatter 508 abgeschaltet. Die "Nicht"-Taktümpulse laufen dann durch das Gatter 507, werden aber durch das Gatter 508 gesperrt. Dadurch wird das Eintreten des Zeichens in das Sammelleitungsregister 511 verhindert, aber die Zählung der Bit durch den Zähler 509 ermöglicht. Obwohl also die Registrierung des Zeichens verhindert ist, zählt der Zähler die Daten-Bit, und danach wird das MS-Flipflop 502 gelöscht, wie oben beschrieben, so daß das Abtaststartsignal ium nächsten Ausgangsdatenpuffer gegeben wird. Das sequentielle Ablesen der Zeichen durch die Ausgangsdatenpuffer wird also kontinuierlich fortgesetzt, obwohl bei einem im Sammelle itungsregister 511 gespeicherten Zeichen eines der Datenzeichen, das vermutlich ein "Leer¹¹-Zeichen ist, fallengelassen wird.

909803/0076

- und Fahnen-JBit

Zusätzlich zur Eingabe des Datenzeichens in das Kanalregister führt das Gatter 601 das Paritäts-Bit und das Stop-Bit in die Stufen P und SRwIes Kanalregisters. Das in die Stufe P geführte Bit entspricht dem Paritäts-Bit des an den Eingangsdatenpuffer ge-jt lieferten Kodezeichens. Entsprechend enthält das in die Stufe SP eingegebene Bit das Stop-Bit, das dem Stop-Bit des an den entsprechenden Eingangsdatenpuffer angelegten Kodezeichens entspricht.

Nimmt man jetzt an, daß das über die Sammelleitung in das Sammelleitungsregister 511 gegebene Kodezeichen einen Freioder Leerzustand wiedergibt, so liefert dieses "Leer"-Zeichen, wie oben beschrieben, Markier-Bit an die Stufen 1 bis N und ein Pausen-Bit an die Stufe F im Sammelleitungsregister 511. Das UND-Gatt« 540 weist eine Vielzahl von Eingängen auf, die mit den "O"-Ausgängen der Stufen 1 bis N verbunden sind. Diese Ausgänge gehen auf hohe Spannung, wenn die entsprechenden Stufen ein Markier-Bit speichern. Folglich schaltet die Eingabe des "Leer"-Zeichens in das Sammelleitungsregister 511 das UND-Gatter 540 ein, dessen Ausgang dann auf hohe Spannung geht. Dieses Spannung wirx zum UND-Gatter übertragen. Der andere Eingang des UND-Gatters 541 liegt über die Leitung 538 am "l"-Ausgang der Stufe F des Sammelleitungsregisters 511. Da dieser Ausgang ebenfalls auf hoher Spannung

909803/0076

liegt, überträgt das Gatter 541 hohe Spannung zum Inverter 542, der dann niedrige Spannung an die Leitung 523 anlegt. Dadurch wird das Gatter 520 abges ehaltet und die Einstellung des CM-Flipflops 512 verhindert. Folglich ist die Erzeugung eines Gatterimpulses verhindert, die Eingabe eines neuen Zeichens in das Kanalregister 602 gesperrt, die Operation der Aussendeschaltung wird nicht eingeleitet und das Markier-Stop-Bit bleibt in der Stufe STP, so daß die Datenausgangsleitung 628 im freien Markierzustand gehalten wird.

Wenn ein "Buchstaben"- Zeichen von der Sammelleitung empfangen wird, werden Markier-Bit in die Stufen 1 bis N und ein Markier-Fahnen-Bit in die Stufe F des Sammelleitungsregisters 511 eingegeben. Bei Markier-Bit in den Stufen 1 bis N wird am Ausgang des Gatters 540 hohe Spannung auf die gleiche Weise erzeugt, wie oben für den Empfang eines "Leer"-Zeichens beschrieben worden ist. Da bei dem "Buchstaben"-Zeichen ein Markier-Fahnen-Bit empfangen wird, liegt jedoch niedrige Spannung über die Leitung 538 am Gatter 541. Folglich liefert der Inverter 542 hohe Spannung an die Leitung 523. Dadurch wird das Gatter 520 eingeschaltet und ermöglicht die Einstellung des CM-Flipflops 512, so daß der Monopulser 522 einen Gatterimpuls liefern kann. Die Registrierung des "Buchstaben"-Zeichens ermöglicht also die Erzeujigung eines Gatterimpulses und das Auslesen des Sammelleitungsregisters in das Kanalregister 602.

909903/0076

U87799 „ 63

Wie bereits erläutert, enthalten die !Codezeichen Paritäts-Bit. Nimmt man gerade Parität und eine ungerade Zahl von Informations-Bit oder ungerade Parität und eine gerade Zahl von Informations-Bit an, so benötigt das "Buchstaben¹¹-Zeichen ein Markier-Paritäts-Bit. In diesem Fall wird der Ausgang des Gatters 540 mit einem Eingang des UND-Gatters 545 verbunden. Die hohe Spannung am Ausgang des Gatters 540 geht dann über das Oder-Gatter 545 und die Leitung 546 zum UND-Gatter 608. Da der andere Eingang des UND-Gatters 608 an der Leitung 525 liegt, wird der Gatterimpuls über das Gatter 608 aum Löscheingang der Stufe P des Kanalregisters 602 übertragen. Folglich wird ein Markier-Paritäts-Bit in die Stufe P eingegeben. Wenn andererseits das Paritäts-Bit für das "Buchstaben"-Zeichen mit der dem Ausgangsdatenpuffer 501 zugeordneten Kodierung ein Pausen-Bit ist, so ist die Verbildung des Gatters 540 dem Gatter 545 offen. Dann gibt das ODER-Gatter 545 niedrige Spannung an den Inverter 549, der demgemäß hohe Spannung Spannung über die Leitung 550 an das Gatter 614 anlegt. Der Gatterimpuls wird dann über das Gatter 614 zum Einstelleingang der Stufe P übertragen, so daß ein Pausen-Paritäts-Bit in das Kanalregister 602 eingegeben wird.

Bei im Sammelleitungsregister 511 gespeichertem "Buchstaben"-Zeichen liegt der Ausgang des UND-Gatters 552 auf niedriger Spannung, wie im folgenden beschrieben, so daß auch der Ausgang des 553 aufniedriger Spannung liegt. Diese Spannung wird zum Inverter

909803/0076

10 ** ■

554 gegeben, der dann höhe Spannung an die Leitung 566 anlegt. Diese Leitung führt zu einem Eingang des Gatters 609, so daß das Gatter 609 ehschaltet und den Gatterimpuls zum Löscheingang deri Stufe SP des Kanalregisters 602 überträgt. Dann wird ein Markier-Stopimpuls in die Stufe SP eingefügt.

Die hohe Ausgangsspannung des Inverters 554 schaltet außerdem über die Leitung 527 das Gatter 526 ein, so daß beim Auslesen des Sammelleitungsregisters 511 das "Leer"-Zeichen wieder eingegeben wird, wie oben beschrieben. Folglich wird das "Buchstaben"-Zeichen aus dem Sammelleitungsregister 511 in das Kanalregister 602 gegeben, das entsprechende Paritäts-Bit in die Stufe P und ein Markier-Stop-Bit in die Stufe SP eingegeüen. Da der Gatterimpuls ein Pausen-Start-Bit in die Stufe STP eingibt und Markier-Bit in das Kanalregister 602 eingesetzt werden, wird die Operation der Aussendeschaltung eingeleitet und ein "Buchstaben"-Start-Stopzeichen an die Datenausgangsleitung 628 gegeben.

Wenn ein "Unterbrechungs"-Zeichen vom Sammelleitungsregister 511 empfangen wird, wird die Ausgangsleitung 628 in den Pausen-Zustand versetzt. Dieser Zustand bleibt solange bestehen, bis ein anderes Zeichen, das kein "Unterbrechungs"-Zeichen ist, an das Sammelleitungsregister 511 gegeben wird.

909803/0076

. H87799

Es sei daran erinnert, daß ein "Unterbrechungs¹¹-Zeichen nur Pausen-Informations-Bit und ein Markier-Fahnen-Bit enthält. Wenn also ein "Unterbrechungs"-Zeichen empfangen wird, sind die Stufen 1 bis N des Sammelleitungsregisters 511 eingestellt und die Stufe F ist gelöscht. Die "l"-Ausgänge der Stufen 1 bis N des Sammelleitungsregisters 511 sind mit den Eingängen des UND-Gatters 552 verbunden. Da alle "l"-Ausgänge auf hoher Spannung liegen, wenn ein "Unterbrechungs"-Zeichen empfangen wird, geht der Ausgang des UND-Gatters 552 auf hohe Spannung. Dieses wird an den Inverter 562 angelegt, der dann niedrige Spannung an das Gatter 548 gibt und das Gatter abschaltet. Bei niedriger Spannung am Ausgang des Gatters 548 liegt der Ausgang des ODER-Gatters 545 auf niedriger Spannung, und der Inverter liefert hohe Spannung an die Leitung 550. Da die Leitung 550 zu einem Ehgang des Gatters 614 führt, wird dieses Gatter eingeschaltet und gibt einen Gatterimpuls an den Einstelleingang der Stufe P des Kanalregisters 602. Die Einspeicherung eines "Unterbrechungs"-Zeichens im Sammelleitungsregister 511 führt also zur Eingabe eines Pausen-Bit in die Stufe P. Der Ausgang des Gatters 552 ist außerdem mit einem Eingang des Gatters 553 verbunden, dessen anderer Eingang über die Leitung 533 an dem "O"-Ausgang der Stufe F im Sammelleitungsregister 511 liegt. Demgemäß liegen beide Eingänge des Gatters 553 auf hoher Spannung, so daß auch der Ausgang dieses Gatters auf hoher Spannung liegt.

909803/0076

Die hohe Spannung am Ausgang des Gatters 553 geht über die Leitung 560 zum UND-Gatter 615 im Gatter 601. Wenn nachfolgend ein Gatterimpuls erzeugt wird, geht dieser durch das Gatter 615 und das ODER-Gatter 626 zum Einstelleingang der Stufe SP im Kanalregister 602. Die Einspeicherung des "Unterbrechungs"-Signals im Sammelleitungsregister 511 führt also zur Eingabe eines Pausen-Bit in die Stufe SP des Kanalregister 602.

Die hbhe Spannung am Ausgang des Gatters 553 wird außerdem an den Inverter 554 angelegt, der dann die Leitung 527 auf niedrige Spannung legt und das Gatter 526 abschaltet. Dann kann der Gatterimpuls das "Leer¹¹-Zeichen nicht in das Sammelleitungsregister 511 eingeben. Dadurch wird der "Unterbrechungs"-Zustand beibehalten, wenn der Synchronismus verlorengegangen ist, wie im folgenden beschrieben wird.

Die hohe Spannung am Ausgang des Gatters 553 wird außerdem über die Leitung 556 an einen Eingang des Gatters 557 gegeben. Der andere Eingang des Gatters 557 liegt an der Leitung 525, so daß der Gatterimpuls durch das Gatter 557 laufen und das SS-Flipflop 558 löschen kann. Wie im folgenden beschrieben, bleibt das SS-Flipflop 558 so lange im gelöschten Zustand, wie die "Unterbrechungs"-Zeichen empfangen werden.

Ö09803/0076

„.

Nimmt man jetzt an, daß die Aus sende schaltung zur Aufnahme des "Unterbrechungs"-Zeichens vorbereitet ist, so ist das Gatter 521 eingeschaltet. Nach Empfang des "Unterbrechungs"-Zeichens, wird das CM-Flipflop 512 auf die gleiche Weise eingestellt, wie oben beschrieben, so daß das UND-Gatter 521 hohe Spannung an den Monopulser 522 gibt. Dieser erzeugt dann den Gatterimpuls, und das'Ünterbrechungs"-2eichen wird aus dem Sammelleitungsregister 511 iij das Kanalregister 602 gelesen. Da, wie oben beschrieben, alle Nachrichten-Bit Pausen-Bit sind und Pausen-Bit in die Stufen P und SP des Kanalregfeters 602 eingegeben werden, liest das ODER-Gatter 620 keine Markier-Bit ab, und die Opera- ■ tion der Aussendeschaltung wird nicht eingeleitet. Der Gatterimpuls hat jedoch die Stufe SI¹P im Kanalregister 602 eingestellt. Demgemäß wird die Datenausgangsleitung 628 in den Pausen-Zustand gebracht. Dieser Zustand wird zur Simulierung eines "Unterbrechungs"-Zustandes beibehalten. Diese Operation wird für jeden nachfolgenden Empfang der "Unterbrechungs"-Signale wiederholt, so daß der Pausen-Zustand der Datenausgangsleitung 628 ungestört bleibt.

Am Ende des "Unterbrechungs"-Zustandes wird vom Sammelleitungsregister 511 ein Zeichen empfangen, das kein "Unterbrechungs"-Zeichen ist. Dann geht der Ausgang des Gatters 552 und folglich der Ausgang des Gatters 553 auf niedrige Spannung.

S09603/OU76

Dadurch wird die niedrige Spannung auf den Leitungen 556 und 560 wieder hergestellt. Außerdem bringt der Inverter 554 die Leitung 527 wieder auf hohe Spannung, und wenn das MS-Flipflop 502 am Ende des neuen Zeichens gelöscht ist, geht die Leitung 513 auf hohe Spannung, die über das Gatter 564 zum Einstelleingang des SS-Flipflops 558 übertragen wird. Das SS-Flipflop 558 wird dann wieder eingestellt und liefert einen positiven Spannungsübergang an seinem "l"-Ausgangsanschluß. Dieser positive Spannungsübergang geht über die Leitung 559 zum Löscheingang der Stufe STP im Kanalregister 602. Folglich wird beim Empfang eines Zeichens, das kein "Unterbrechungs "-Signal ist, die Stufe STP gelöscht und die Datenausgangsleitung 628 in den Markierzustand zurückgebracht, wodurch das "Unterbrechungs"-Signal beendet ist.

Das vom Ausgangsdatenpuffer empfangene "Leer"-Zeichen enthält nur Pausen-Informations-Bit und ein Pausen-Fahnen-Bit. Wenn also ein "Leer"-Zeichen empfangen wird, werdendie Stufen 1 bis N und die Stufe F des Sammelleitungsregisters 511 eingestellt. Da alle "l"-Ausgangsanschlüsse der Stufen 1 bis N auf hoher Spannung liegen, geht der Ausgang des UND-Gatter 552 auf hohe Spannung. Bei eingesteljter Stufe F liegt jedoch deren "O"-Ausgang niedrige Spannung an das Gatter 553 über die Leitung 533. Der Ausgang des Gatters 533 geht daher auf niddrige Spannung. Außerdem bringt die niedrige Spannung an den "O"-Ausgangsanschlüssen der Stufen 1 bis

909003/0078

1487793 IS *·

N im Sammelleitungsregister 511 den Ausgang des Gatters 540 auf niedrige Spannung und schaltet die Gatter 541 und 544 ab. Der Inverter 542 legt demgemäß hohe Spannung an die Leitung 523, so daß der Gatterimpuls zur Übertragung des "Leer"-Zeichens zum Kanalregister 602 erzeugt werden kann. Schließlich wird die niedrige Spannung am Ausgang des Gatters 553 zum Inverter 554 übertragen, der dann hohe Spannung an die Leitungen 527 und 566 anlegt. Bei hoher Spannung auf der Leitung 566 gibt der Gatterimpuls ein Markier-Stop-Bit in die Stufe SP des Kanalregisters 602 ein. Folglich wird das "Leer¹¹-Zeichen aus dem Sammelleitungsregister 511 abgelesen und auf üblicheweise in das Kanalregister 602 eingegeben, und der Gatterimpuls setzt die entsprechenden Start- und Stop-Bit ein.

Es ist bisher angenommen worden, daß das Kodezeichen ein Paritäts-Bit enthält, das gerade Perität liefert. Bei dieser Anordnung ist der Inverter 562 mit dem Gatter 548 verbunden, so daß das Gatter 548 beim Empfang des "Leer¹¹-Zeichens abgeschaltet wird. Wenn beide Gatter 544 und 548 abgeschaltet sind, gibt das OOER-Gatter 545 niedrige Spannung zum Inverter 549. Dieser legt dann hohe Spannung an die Leitung 550 und betätigt das Gatter 614, so daß ein Pausen-Bit in die Stufe P des Kanalregisters 602 eingegeben wird. Bei geradem Paritätskode wird also ein Pausen-Paritäts-Bit beim Empfang des "Leer"-Zeichens eingegeben.

309803/0076

Wie oben beschrieben, liefert der Eingangsdatenpuffer bei der Übertragung normaler Datenzeichen ein Pausen-Fahnen-Bit, wenn ein Markier-Paritäts-Bit empfangen wird, und ein Markier-Fahnen-Bit, wenn ein Pausen-Paritäts-Bit empfangen wird. Der Ausgangsdatenpuffer prüft dann das Fahnen-Bit und gibt das entsprechende Paritäts-Bit in die Stufe P des Kanalregister 602 ein. Beim Empfang normaler Zeichen liegt der Ausgang der Gatter 540 und 552 auf niedriger Spannung, und die Übertragung von Zeichen vom Sammelleitungsregister 511 zum Kanalregister 602 geht auf die oben beschriebene Weise vor sich. Wenn das Gatter 552 auf niedriger Spannung ist, liefert der Inverter 562 eine Betätigungsspannung an das Gatter 548. Gleichzeitig wird, wenn der Ausgang des Gatters 540 auf niedriger Spannung liegt, das Gatter 544 abgeschaltet. Dann kann nur das Gatter 548 hohe Spannung an das ODER-Gatter 545 geben.

Nimmt man jetzt an, daß das empfangene Kodezeichen ein Markier-Fahnen-Bit enthält, so geht der "!"-Ausgangsanschluß der Stufe F im Sammelleitungsregister 511 auf niedrige Spannung und das Gatter 548 wird abgeschaltet. Die sich an dessen Ausgang ergebende niedrige Spannung wird an den Inverter 549 gegeben, der die Leitung 550 auf hohe Spannung legt. Das Gatter 614 schaltet ein, und ein Pausen-Bit wird in die Stufe P des Kanalregisters 602 eingegeben. Wenn andererseits ein Pausen-Fahnen-Bit empfangen wird, geht der "l"-Ausgang der Stufe F des Sammelleitungsregisters 511

909903/0076

auf hohe Spannung, und das Gatter 548 legt hohe Spannung über das ODER-Gatter 545 an die Leitung 546. Dann kann das Gatter ein Markier-Bit in die Stufe P des Kanalregisters 602 eingeben. · Bei Empfang eines Markier-Fahnen-Bit wird demgemäß ein Pausen-Paritäts-Bit eingegeben, und beim Empfang eines Paus en-Fahnen-Bit wird ein Markier-Paritäts-Bit in das Kanalregister 602 eingefügt.

Beim Empfang normaler Zeichen setzt die Schaltung außerdem ein Stop-Bit in das Kanalregister 602 ein. Wenn ein herkömmliches Zeichen empfangen wird, geht der Ausgang des Gatters 552 auf niedrige Spannung, wie oben beschrieben. Der Ausgang des Gatters 553 geht dann ebenfalls auf niedrige Spannung, und der Inverter 554 legt hohe Spannung an die Leitung 566. Das Gatter kann dann den Gatterimpuls durchlassen. Folglich wird ein Markier-Bit in die Stufe SP eingegeben, das das Markier-Stop element des Kodezeichens darstellt.

Bit-Verteilung während der Synchronis ations - Wie der-

Wenn die Synchronisation verlorengegangen ist, so verhindert die gemeinsame Ausgangssteuerung die Registrierung von Zeichen und die Zählung von Zeichen-Bit durch die Ausgangsdatenpuffer, wie oben erläutert. Wenn jedoch ein fehlerfreies Rahmen-Bit fest-

909803/0076

gestellt wird, können die Ausgangsdatenpuffer die Daten-Bit zählen, aber die Registrierung der Zeichen ist solange verhindert, bis drei aufeinanderfolgende fehlerfreie Rahmenbit festgestellt werden.

Nimmt manjetzt an, daß die Synchronisation der Anlage verlorengeht, so wird die normalerweise vorhandene, hohe Spannung am Anschluß DD entgernt. Außerdem wird die an den Anschluß DIS im ersten Ausgangsdatenpuffer angelegte hohe Spannung ebenfalls entfernt. Demgemäß wirddas Gatter 508 in jedem Datenpuffer und das Gatter 507 im ersten Ausgangsdatenpuffer abgeschaltet. Wenn das Gatter im ersten Ausgangsdatenpuffer abgeschaltet ist, werden die über dieses Gatter an den Zähler 509 angelegten "Nicht"-Taktimpulse gesperrt. Beim Starten eines Abtastzyklus durch die gemeinsame Ausgang steuerung wird das MS-Flipflop 502 des ersten Ausgangspuffers eingestellt, wie oben beschrieben. Bei verlorengegangener Synchronisation ist jedoch das Gatter 507 abgeschaltet und sperrt das Anlegen der "Nicht"-Taktimpulse an den Zähler 509. Folglich bleibt das MS-Flipflop 502 eingestellt, während die niedrige Spannung am Anschlufl DIS aufrechterhalten ist.

Wenn nach verlorengegangener Synchronisation ein geeignetes Rahmen-Bit festgestellt wird, geht der Anschluß DIS auf hohe Spannung und das Gatter 507 im ersten Aus gangs datenpuff er wird betätigt. Dann können die "Nicht¹'-Taktimpulse über das Gatter

909803/0076

.1487793 _

zum Zähler 509 laufen. Das Gatter 508 bleibt jedoch wegen der niedrigen Spannung am Anschluß DD gesperrt und verhindert die Registrierung des von Sammelleitung über die Leitung 517 empfangenen Zeichens. Folglich wird, obwohl das Zeichen nicht registriert wird, am Ende der entsprechenden Zählung das MS-Flipflop 502 gelöscht, wie oben erläutert, und das Abtaststartsignal zum zweiten Aüsgangsdatenpuffer gesendet.

Wenn der zweite Ausgangsdatenpuffer das Abtaststartsignal an seinem Anschluß STP empfängt, wird sein MS-Flipflop 502 eingestellt und betätigt das Gatter 507. Der Anschluß DD liegt jedoch weiter auf niedriger Spannung und das Gatter 508 ist abgeschaltet. Folglich zählt der zweite Ausgangsdatenpuffer die Daten-Bit, registriert aber das Datenzeichen nicht. Jeder Ausgangsdatenpuffer zählt also die Bit und startet den nächsten Datenpuffer, registriert aber das Zeichen nicht. Der Vorgang wird wiederholt, bis der letzte Puffer die Bit zählt, und am Ende der Zählung gibt der letzte Datenpuffer ein Signal an die gemeinsame Ausgangssteuerung über seinen Anschluß STS-N. Dann tastet die gemeinsame Aufgangssteuerung das nächste Bit ab, um festzustellen, ob es sich um das richtige Rahmen-Bit handelt, wie oben beschrieben. Diese Zyklen werden wiederholt, bis die gemeinsame Ausgangssteuerung die Synchronisation wiedergewinnt, wie oben erläutert, wobei die hohe Spannung an den Anschlüssen DIS und DD der Ausgangadatenpuffer wiederhergestellt werden.

009Θ03/0076

so *>

Man beachte, daß bei verlorengegangener Synchronisation, wenn die Ausgangsdatenpuffer zählen, aber die Zeichen nicht registrieren, deren MS-Flipflop 502 zyklisch umgeschaltet wird, also nacheinander eingestellt und gelöscht wird. Dadurch wird wiederum das SD-Flipflop 505 aufeinanderfolgend gelöscht und eingestellt. Das CM-Flipflop 512 bleibt jedoch gelöscht, da, wie oben beschrieben, die Schaltung das "Frei"-Zeichen in das Sammelleitungsregister 511 eingibt, wodurch die Leitung 523 auf niedriger Spannung liegt. Diese Spannung schaltet das Gatter 520 ab und verhindert die Einstellung des CM-Flip-Flops 512. Beim Verlust der Synchronisation gibt also jeder Ausgangsdatenpuffer das "Frei"-Zeichen in das Sammelleitungsregister 511 und verhindert die Aussendung durch das Kanalregister 602, so daß die Datenausgangsleitung 628 im freien Markier zustand gehalten wird. Falls sich jedoch ein "Unterbrechungs"-Zeichen im Sammelleitungsregister 511 befindet, schaltet das CM-Flipflop 512 zyklisch um, da die Leitung 527 auf niedriger Spannung gehalten wird, wie oben erläutert. Diese niedrige Spannung schaltet das Gatter 526 ab, wodurch das "Frei"-Zeichen nicht in das Sammelleitungsregister 511 eingegeben wird. Demgemäß bleibt das "Unterbrechungs"-Zeichen im Sammelleitungsregister 511, wie oben erläutert. Wenn sich das "Unterbrechungs"-Zeichen im Sammelleitungsregister befindet, wird das Aussenden durch das Kanalregister 602 verhindert

wie oben erläutert. Auf der Ausgangsleitung 628 wird jedoch ein Pausen-Unterbrechungs-Zustand aufrecht erhalten, da die Stufe STP des Kanalregisters 602 eingestellt worden ist, wie oben beschrieben, Wenn also der Ausgangsdatenpuffer ein "Unterbrechungs¹¹-Signal kurz vor dem Verlust der Synchronisation empfängt, so wird der "Unterbrechungs¹¹-Zustand auf der Datenausgangsleitung 628 aufrecht erhalten, bis die Synchronisation wieder hergestellt ist und ein neues Zeichen empfangen wird.

S09a03/0Ö7ß

Claims (10)

1. Patentansprüche

   Zeitmultiplex-Übertragungsanlage für Kodezeichen-Bit unterschiedlicher Kodierungsart und Signalgeschwindigkeit mit einer Vielzahl von Eingangsanschlüssen für jeweils eine individuelle Kodierungsart und Signalgeschwindigkeit, die ankommende Zeichen-Bit empfangen und einem gemeinsamen Weg zuleiten, und mit den Eingangsanschlüssen jeweils zugeordneten Ausgangsanschlüssen, die jeweils die von den entsprechenden Eingangsanschlüssen dem gemeinsamen Weg zugeleiteten Bit registrieren, dadurch gekennzeichnet, daß

   jeder Eingangsanschluß (101, 102 usw) die Bit jeweils eines Zeichens an den gemeinsamen Weg (120) anlegt, feststellt (345) wenn ein vollständiges Zeichen an den gemeinsamen Weg angelegt ist, und daraufhin das nächste Anlegen jeweils eines Zeichens durch einen Eingangsansch].uß einleitet (321, 346, STS, STP), und daß jeder Ausgangsanschluß (115, 116 usw) die angelegten Bit jeweils eines Zeichens registriert (511), feststellt (509, 510), wenn ein vollständiges Zeichen registriert ist und daraufhin die nächste Registrierung jeweils eines Zeichens durch einen Aus gangs ans chluß einleitet (502).
2. 2. Zeitmultiplex-Übertragungsanlage nach Anspruch 1,

   dadurch gekennzeichnet, daß eine Impulsquelle vorgesehen ist, deren Wiederholungsfrequenz der Signalfrequenz auf dem gemein-

   909003/0076

   samen Weg entspricht, daß jeder Eingangsanschluß erste, durch jeden Impuls aus der Impulsquelle betätigte Mittel enthält, die ein Bit an den gemeinsamen Weg anlegen, und daß die ersten Betätigungsmittel eine erste Impuls zuführungsschaltung aufweisen, die die Impulse von der Impulsquelle dem nächstfolgenden Eingangsanschluß zuleiten.
3. 3. Zeitmultiplex-Übertragungsanlage nach Anspruch 2, dadurch gekennzeichnet, daß jeder Ausgangsanschluß zweite, durch jeden Impuls von der Impulsquelle betätigte Mittel enthält, die ein über den gemeinsamen Weg angelegtes Bit registrieren, und daß die zweiten Betätigungsmittel eine zweite Impulszuführungsschaltung aufweisen, die die Impulse aus der Impulsquelle dem nächstfolgenden Ausgangsanschluß zuleiten.
4. 4. Zeitmultiplex-Übertragungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß jeder Eingangeanschluß eine Speicherschaltung zur Speicherung der Bit des empfangenen Zeichens vor dem Anlegen an den gemeinsamen Weg und Mittel zur Anzeige für das Vorhandensein der Bit in der Speicherschaltung enthalten, und daß die Anzeigemittel Mittel autweisen, die auf die Entfernung aller Bit aus der Speicherschaltung ansprechen und den nächstfolgenden Eingangsanschluß betätigen.

   W *■
5. 5. Zeitmultiplex-Übertragungsanlage nach Anspruch 4, dadurch gekennzeichnet, daß jeder Eingangsanschluß Mittel enthält, die auf das Anlegen von Bit ansprechen und ein Fahnen-Bit in die Steuerschaltung zur Abgabe an den gemeinsamen Weg eingeben.
6. 6. Zeitmultiplex-Übertragungsanlage nach Anspruch 5/ dadurch gekennzeichnet, daß die Eingabemittel Mittel aufweisen, die in Tätigkeit treten, wenn keine Zeichen-Bit von dem Eingangsanschluß empfangen werden, und ein vorbestimmtes Fahnen-Bit entsprechend dem Zustand des von dem Eingangsanschluß empfangenen Signals eingeben.
7. 7. Zeitmultiplex-Übertragungsanlage nach Anspruch 6, dadurch gekennzeichnet, daß die Registriermittel Mittel aufweisen, die auf die Registrierung des vorbestimmten Fahnen-Bit bei nichtvorhandenen Zeichen-Bit ansprechen und einen entsprechenden Signalzustand an den Ausgangsanschluß anlegen.
8. 8. Zeitmultiplex-Übertragungsanlage nach Anspruch 3, dadurch gekennzeichnet, daß jede der zweiten Betätigungsmittel Mittel zur Zählung der an die Registriermittel angelegten Bit aufweisen, und daß die Zählmittel so ausgelegt sind, daß sie

   Λ Λ Α λ λ ^

   die zweiten Betätigungsmittel bei Zählung einer vorbestimmten Anzahl von Bit entsprechend der Zahl der im Kodezeichen enthaltenen Bit betätigen.
9. 9. Zeitmultiplex-Übertragungsanlage nach Anspruch 8, dadurch gekennzeichnet, daß Synchronisationsmittel vorgesehen sind, die gleichzeitig einem ersten Eingangsanschluß individuell zugeordnete Anlegemittel und dem entsprechenden Ausgangsanschluß individuell zugeordnete Registriermittel betätigen sowie Mittel zur Anzeige eines Ausfalls der Synchronisiermittel, wobei die Anzeigemittel eine Einrichtung zur Abschaltung der dem ersten Ausgangsanschluß individuell zugeordneten Zählmittel und aller Registriermittel enthalten.
10. 10. Zeitmultiplex-Übertragungsanlage nach Anspruch 9, dadurch gekennzeichnet, daß die Anzeigemittel eine Einrichtung zur Wiedergewinnung der Synchronisation enthalten, und daß die Wiedergewinnungseinrichtung Mittel zur erneuten Betätigung der abgeschalteten Zählmittel aufweist, so daß jeder Ausgangsanschluß eine Zählung vornimmt, aber die Bit-Registrierung verhindert.

    909803/0076