DE1296205B - Synchronisiereinrichtung fuer wenigstens zwei gleich ausgebildete und mit gleicher Taktfrequenz betriebene rueckgekoppelte Schieberegister - Google Patents
Synchronisiereinrichtung fuer wenigstens zwei gleich ausgebildete und mit gleicher Taktfrequenz betriebene rueckgekoppelte SchieberegisterInfo
- Publication number
- DE1296205B DE1296205B DE1966S0105811 DES0105811A DE1296205B DE 1296205 B DE1296205 B DE 1296205B DE 1966S0105811 DE1966S0105811 DE 1966S0105811 DE S0105811 A DES0105811 A DE S0105811A DE 1296205 B DE1296205 B DE 1296205B
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- synchronizing
- synchronized
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/581—Generating an LFSR sequence, e.g. an m-sequence; sequence may be generated without LFSR, e.g. using Galois Field arithmetic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/583—Serial finite field implementation, i.e. serial implementation of finite field arithmetic, generating one new bit or trit per step, e.g. using an LFSR or several independent LFSRs; also includes PRNGs with parallel operation between LFSR and outputs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
1 2
Die Erfindung betrifft eine Synchronisiereinrich- An Hand von Ausführungsbeispielen wird die
tung für wenigstens zwei gleich ausgebildete und mit Erfindung nachstehend näher erläutert,
gleicher Taktfrequenz betriebene rückgekoppelte Bei dem in der Fig. 1 gezeigten Ausführungs-Schieberegister mit η Speicherstufen. beispiel der erfindungsgemäßen Synchronisiereinrich-Bekannt sind rückgekoppelte Schieberegister, bei 5 tung sind ein synchronisierendes rückgekoppeltes denen der Ausgang des Schieberegisters und der Schieberegister mit Speicherstufen Fl bis F18, ein Ausgang einer weiteren innerhalb des Schiebe- Negationsglied N, ein Exklusiv-Oder-Gatter E, ein registers angeordneten Speicherstufe mit den zwei Ausgang α und ein Takteingang & vorgesehen. Weiter Eingängen eines Exklusiv-Oder-Gatters verbunden ist ein zu synchronisierendes Schieberegister mit sind, dessen Ausgang mit dem Eingang des Schiebe- io Schieberegisterstufen F'l bis F' 18, ein Negationsregisters galvanisch gekoppelt ist. Derartige rück- glied N', ein Exklusiv-Oder-Gatter E', ein Schiebegekoppelte Schieberegister sind beispielsweise in der registereingang c', ein Schieberegisterausgang d und Zeitschrift »Electronic Engineering«, April 1964, ein Takteingang V vorgesehen. Außerdem sind ein S. 253 bis 259, beschrieben. Bei einer Serienschal- Umschalter U mit den Schaltstellungen I und II, eine tung von η Speicherstufen, wie bistabilen Kippstufen, 15 Ansteuerkippstufe F 20, ein Vergleicher K und ein und bei geeigneter Anzapfung des Schieberegisters Integrator/ vorgesehen. Zwischen dem Ausgang α kann ein Impulsprogramm von 2"—1 Stromschritten des synchronisierenden Schieberegisters Fl bis F18, erzeugt werden, das sich periodisch wiederholt. E, N und dem Eingang d des Umschalters U und des
gleicher Taktfrequenz betriebene rückgekoppelte Bei dem in der Fig. 1 gezeigten Ausführungs-Schieberegister mit η Speicherstufen. beispiel der erfindungsgemäßen Synchronisiereinrich-Bekannt sind rückgekoppelte Schieberegister, bei 5 tung sind ein synchronisierendes rückgekoppeltes denen der Ausgang des Schieberegisters und der Schieberegister mit Speicherstufen Fl bis F18, ein Ausgang einer weiteren innerhalb des Schiebe- Negationsglied N, ein Exklusiv-Oder-Gatter E, ein registers angeordneten Speicherstufe mit den zwei Ausgang α und ein Takteingang & vorgesehen. Weiter Eingängen eines Exklusiv-Oder-Gatters verbunden ist ein zu synchronisierendes Schieberegister mit sind, dessen Ausgang mit dem Eingang des Schiebe- io Schieberegisterstufen F'l bis F' 18, ein Negationsregisters galvanisch gekoppelt ist. Derartige rück- glied N', ein Exklusiv-Oder-Gatter E', ein Schiebegekoppelte Schieberegister sind beispielsweise in der registereingang c', ein Schieberegisterausgang d und Zeitschrift »Electronic Engineering«, April 1964, ein Takteingang V vorgesehen. Außerdem sind ein S. 253 bis 259, beschrieben. Bei einer Serienschal- Umschalter U mit den Schaltstellungen I und II, eine tung von η Speicherstufen, wie bistabilen Kippstufen, 15 Ansteuerkippstufe F 20, ein Vergleicher K und ein und bei geeigneter Anzapfung des Schieberegisters Integrator/ vorgesehen. Zwischen dem Ausgang α kann ein Impulsprogramm von 2"—1 Stromschritten des synchronisierenden Schieberegisters Fl bis F18, erzeugt werden, das sich periodisch wiederholt. E, N und dem Eingang d des Umschalters U und des
Die der Erfindung zugrunde liegende Aufgabe be- Vergleichers K kann eine Übertragungsstrecke, wie
steht darin, eine Synchronisiereinrichtung für wenig- 20 eine Funkstrecke, liegen.
stens zwei gleich ausgebildete und mit gleicher Takt- Unter einem Exklusiv-Oder-Gatter wird eine
frequenz betriebene rückgekoppelte Schieberegister Schaltung aus zwei Und-Gattern mit je zwei Einzu
realisieren, die es ermöglicht, zu einem beliebigen gangen und einem Oder-Gatter mit zwei Eingängen
Zeitpunkt das zu synchronisierende Schieberegister verstanden, die so zusammengeschaltet sind, daß die
auf die Impulsfolge des synchronisierenden Schiebe- 25 Eingänge der Und-Gatter die Eingänge des Exklusivregisters
zu synchronisieren. Oder-Gatters bilden, die Ausgänge der Und-Gatter
Für eine Synchronisiereinrichtung der einleitend mit den Eingängen des Oder-Gatters zusammengeschilderten
Art läßt sich diese Aufgabe erfindungs- geschaltet sind und der Ausgang des Oder-Gatters
gemäß dadurch lösen, daß ein Umschalter vorge- der Ausgang des Exklusiv-Oder-Gatters ist. Im Aussehen
ist, der in der einen Schaltstellung den Aus- 30 gang des Exklusiv-Oder-Gatters erscheint, wenn im
gang des synchronisierenden mit dem Eingang des Oder-Gatters bilden, die Ausgänge der Und-Gatter
zu synchronisierenden Schieberegisters und in der Binärzahl »0«, wenn an beiden Eingängen eines
anderen Schaltstellung den Ausgang des zu synchro- Und-Gatters je eine Binärzahl »L« anliegt,
nisierenden Schieberegisters mit dem Eingang dieses Der Ausgang A der Stufe Fl und der Ausgang B Schieberegisters verbindet, und daß eine Steuerungs- 35 der Stufe F18 sind mit den Eingängen eines Undvorrichtung vorgesehen ist, die im unsynchronisierten Gatters im Exkulsiv-Oder-Gatter E und der Aus-Betrieb die Ausgangsimpulsfolge des synchronisie- gang Z der Stufe 7 und der Ausgang Έ der Stufe F18 renden Schieberegisters in das zu synchronisierende sind mit den Eingängen des anderen Und-Gatters im Schieberegister einlaufen läßt und, nachdem wenig- Exklusiv-Oder-Gatter £ verbunden. Der Ausgange stens η Binärzahlen eingelaufen sind, den Umschal- 40 des Exklusiv-Oder-Gatters ist mit einem Eingang der ter betätigt. Stufe Fl direkt, mit dem anderen Eingang über ein
nisierenden Schieberegisters mit dem Eingang dieses Der Ausgang A der Stufe Fl und der Ausgang B Schieberegisters verbindet, und daß eine Steuerungs- 35 der Stufe F18 sind mit den Eingängen eines Undvorrichtung vorgesehen ist, die im unsynchronisierten Gatters im Exkulsiv-Oder-Gatter E und der Aus-Betrieb die Ausgangsimpulsfolge des synchronisie- gang Z der Stufe 7 und der Ausgang Έ der Stufe F18 renden Schieberegisters in das zu synchronisierende sind mit den Eingängen des anderen Und-Gatters im Schieberegister einlaufen läßt und, nachdem wenig- Exklusiv-Oder-Gatter £ verbunden. Der Ausgange stens η Binärzahlen eingelaufen sind, den Umschal- 40 des Exklusiv-Oder-Gatters ist mit einem Eingang der ter betätigt. Stufe Fl direkt, mit dem anderen Eingang über ein
Für die praktische" Ausführung des Erfindungs- . Negationsglied N verbunden.
gegenstandes ist es vorteilhaft, wenn eine Steuerungs- Die Wirkungsweise der in F i g. 1 dargestellten Anvorrichtung
vorgesehen ist, die beim Auftreten der Ordnung ist folgende. Ist das synchronisierende rückersten
von der Rückstellungszahl abweichenden 45 gekoppelte Schieberegister Fl bis F18, E, N in Be-Binärzahl
am Ende des zu synchronisierenden trieb, so werden die in den einzelnen Schieberegister-Schieberegisters
den Umschalter betätigt. stufen enthaltenen Binärzahlen »L« oder »0« im
Vorteilhaft ist es, wenn als Umschalter ein Rhythmus der am Takteingang b anliegenden Takt-
Exklusiv-Oder-Gatter mit Ansteuerkippstufe vorge- frequenz T durch das Schieberegister geschoben, wo-
sehen ist. 50 bei die jeweils den Stufen Fl und F18 zugeordneten
Vorteilhaft ist es, wenn in der Steuerungsvorrich- Binärzahlen die Binärzahl am Ausgang C des Exklu-
tung zwischen dem Ausgang des synchronisierenden siv-Oder-Gatters E bestimmen. Die F i g. 1 zeigt am
und dem Eingang des zu synchronisierenden Schiebe- Rande eine Funktionstabelle des Exklusiv-Oder-
registers ein Vergleicher vorgesehen ist, der bei Gatters E. Die lediglich inversen Werte, die in ~Ä und
Nichtübereinstimmung der anliegenden Impulse einen 55 "E auftreten, sind der Übersichtlichkeit halber in die
Fehlerimpuls abgibt. Funktionstabelle nicht aufgenommen. Bei der ge-
Vorteilhaft ist es weiter, wenn dem Fehlerimpuls- wählten Anzapfung des Schieberegisters nach der
ausgang ein Integrator nachgeschaltet ist, der bei siebenten und nach der 18. Stufe ergibt sich eine
einer definierten Fehlerimpulshäufigkeit einen den Impulsperiode mit 218— 1 = 262143 Stromschritten.
Umschalter und erforderlichenfalls die Rückstellung 60 An sich sind rückgekoppelte Schieberegister bekannt,
des zu synchronisierenden Schieberegisters betätigen- beispielsweise aus dem DVL-Bericht Nr. 307 und,
den Rückstellimpuls abgibt. wie bereits erwähnt, aus »Electronic Engineering«,
Die Synchronisiereinrichtung kann vorteilhaft in April 1960, S. 253/254.
einem PCM- oder Daten-Simulator Verwendung Die Wirkungsweise des zu synchronisierenden
finden. 65 rückgekoppelten Schieberegisters F'l bis F'18, E', N'
Bei einer vorteilhaften Ausführungsform ist die entspricht bei der Kontaktstellung II des Umschal-
Synchronisiereinrichtung wenigstens teilweise als ters U dem des synchronisierenden Schieberegisters
integrierte Schaltung ausgebildet. Fl bis F18, E, N. Im Rückkopplungskreis läuft bei
beiden Schieberegistern das gleiche Impulsprogramm
um. Im Vergleicher K werden die Impulse beider Schieberegister verglichen. Der Vergleicher gibt jedesmal,
wenn die ankommenden Impulse nicht übereinstimmen, einen »Fehlerimpuls« ab, der über einen
Fehlerimpulsausgang FA einem elektronischen Zähler zugeführt werden kann und der außerdem auf den
Integrator / gegeben wird. In ihm laden die Fehlerimpulse beispielsweise einen Kondensator so lange
auf, bis eine Fehlerhäufigkeit von beispielsweise 25°/o erreicht ist. Daraufhin löst die dieser Ladung zugeordnete
Kondensatorspannung am Integratorausgang R einen Rückstellimpuls aus. Dieser bewirkt
zweierlei. Er stellt einerseits die Schieberegisterstufen F'l bis F'18 in die Lage »0« und er setzt andererseits
die Ansteuerstufe F 20 so, daß diese den Umschalter U in seine Stellung I bringt. Jetzt können im
zu synchronisierenden Schieberegister F'1 bis F'18, E', N' keine Impulse mehr umlaufen, sondern die
Impulse des synchronisierenden Schieberegisters Fl ao bis F18, E, N lauf en über die Kontaktlage I des Umschalters
U in das zu synchronisierende Schieberegister F'l bis F'18, E', N' hinein. Benötigen die
Impulse zwischen dem Ausgang a des synchronisierenden Schieberegisters Fl bis F18, E, N und dem
Eingang e' des zu synchronisierenden Schieberegisters F'l bis F'18, E', N' keine Laufzeit, so haben beide
Schieberegister den gleichen Inhalt, sobald nach Beginn des synchronisierenden Vorganges η = 18 oder
mehr Stromschritte (Bits) abgelaufen sind. Der Zustand, daß η oder mehr Bits in das Schieberegister
hineingelaufen sind, ist am einfachsten daran zu erkennen, daß am Ende des Schieberegisters, also in
der Stufe F' 18, ein binäres »L« erscheint. Das kann
bis zu 2n— 1 Bits dauern, wenn zufällig zuerst eine
Folge von n—l »O«-Bits kommt. Das erste »L«, das
in der Stufe F' 18 erscheint, wird verwendet, um die
Kippstufe F 20 zurückzusetzen. Ist dies geschehen, so liegt der Umschalter U wieder in der Kontaktlage II.
Das zu synchronisierende Schieberegister F'l bis F'18, £", N' läuft jetzt unabhängig, aber synchron
zum synchronisierenden Schieberegister Fl bis F18, E, N. Wenn von den mindestens η Bits, die in das zu
synchronisierende Schieberegister F'1 bis F'18, E", N' hineingelaufen sind, einer oder mehrere bei der
Übertragung vom synchronisierenden Schieberegister Fl bis F18, E, N verfälscht wurden, hat keine richtige
Synchronisation stattgefunden, und der Synchronisiervorgang wiederholt sich, wenn der Integrator J
eine Fehlerhäufigkeit von 25% festgestellt hat. Zur Erzielung eines einheitlichen Taktes sind die Takteingänge
b und b' verbunden, da im Ausführungsbeispiel keine Laufzeit zwischen den Punkten α und d
vorhanden ist.
Die F i g. 2 zeigt ein weiteres Ausführungsbeispiel des Umschalters U und der Steuerungsvorrichtung KJ
der erfindungsgemäßen Synchronisiereinrichtung neben dem bereits aus der F i g. 1 bekannten zu synchronisierenden
Schieberegister F'l bis F'18, E', N\ Der Umschalter U und der Vergleicher K sind jeweils
als Exklusiv-Oder-Gatter der an Hand der F i g. 1 beschriebenen Art ausgeführt. Weiter ist eine monostabile
Kippstufe M eingeführt.
Der Umschalter U, die Ansteuerungsstufe F 20, der Vergleicher K und der Integrator / wirken in der bereits
an Hand der F i g. 1 beschriebenen Weise. Die monostabile Kippstufe M gibt auch für unmittelbar
aufeinanderfolgende Bitfehler zeitlich getrennte Fehlerimpulse ab. Dem Umschalter U und dem Vergleicher
K werden von den synchronisierenden Schieberegister zueinander inverse Impulse E und Έ angeboten.
Schaltungen nach den F i g. 1 und 2 eignen sich zur Realisierung eines PCM- oder Daten-Simulators.
Ein derartiges Gerät kann beispielsweise dazu verwendet werden, die Eignung von mit Frequenzmodulation
des Radiofrequenzträgers arbeitenden Funkgeräten auf die Übertragung von Pulscodemodulationssignalen
(PCM) zu untersuchen, indem die Fehlerhäufigkeit in Abhängigkeit von der Funkfelddämpfung
und der Schrittgeschwindigkeit bestimmt wird. Weiter ist ein derartiges Gerät zur Prüfung der
Ubertragungsqualität von PCM-Strecken mit Leitungen und Regeneratoren geeignet. Schließlich können
auch Datenübertragungskanäle geprüft werden.
Claims (7)
1. Synchronisiereinrichtung für wenigstens zwei gleich ausgebildete und mit gleicher Taktfrequenz
betriebene rückgekoppelte Schieberegister mit η Speicherstufen, dadurch gekennzeichnet,
daß ein Umschalter (U) vorgesehen ist, der in der einen Schaltstellung (I) den Ausgang des
synchronisierenden (Fl bis F18) mit dem Eingang des zu synchronisierenden Schieberegisters
(F'l bis F'18) und in der anderen Schaltstellung (II) den Ausgang des zu synchronisierenden
Schieberegisters (F'l bis F'18) mit dem Eingang dieses Schieberegisters verbindet (F'l bis F'18),
und daß eine Steuerungsvorrichtung (KJ) vorgesehen ist, die im unsynchronisierten Betrieb die
Ausgangsimpulsfolgen des synchronisierenden Schieberegisters (Fl bis F18) in das zu synchronisierende
Schieberegister (F'l bis F'18) einlaufen läßt und, nachdem wenigstens η Binärzahlen
eingelaufen sind, den Umschalter (C7) betätigt.
2. Synchronisiereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Steuerungsvorrichtung
(KJ) vorgesehen ist, die beim Auftreten der ersten von der Rückstellungszahl abweichenden
Binärzahl am Ende des zu synchronisierenden Schieberegisters (F' 1 bis F' 18) den Umschalter
(U) betätigt.
3. Synchronisiereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Umschalter
(U) ein Exklusiv-Oder-Gatter mit Ansteuerkippstufe (F 20) vorgesehen ist.
4. Synchronisiereinrichtung nach Anspruch 1,2 oder 3, dadurch gekennzeichnet, daß in der Steuerungsvorrichtung
(KJ) zwischen dem Ausgang des synchronisierenden (Fl bis F18) und dem
Eingang des zu synchronisierenden Schieberegisters (F'l bis F'18) ein Vergleicher (K) vorgesehen
ist, der bei Nichtübereinstimmung der anliegenden Impulse einen Fehlerimpuls abgibt.
5. Synchronisiereinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß dem Fehlerimpulsausgang
ein Integrator (J) nachgeschaltet ist, der bei einer definierten Fehlerimpulshäufigkeit einen
den Umschalter (U) und erforderlichenfalls die Rückstellung des zu synchronisierenden Schieberegisters
(F'l bis F'18) betätigenden Rückstellimpuls abgibt.
6. Synchronisiereinrichtung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch
ihre Verwendung in einem PCM- oder Daten-Simulator.
7. Synchronisiereinrichtung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch
ihre wenigstens teilweise Ausbildung als integrierte Schaltung.
Hierzu 1 Blatt Zeichnungen
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1966S0105811 DE1296205B (de) | 1966-09-12 | 1966-09-12 | Synchronisiereinrichtung fuer wenigstens zwei gleich ausgebildete und mit gleicher Taktfrequenz betriebene rueckgekoppelte Schieberegister |
DE19702045116 DE2045116C3 (de) | 1966-09-12 | 1970-09-11 | Synchronisiereinrichtung für wenigstens zwei gleich ausgebildete und mit gleicher Taktfrequenz betriebene rückgekoppelte Schieberegister |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1966S0105811 DE1296205B (de) | 1966-09-12 | 1966-09-12 | Synchronisiereinrichtung fuer wenigstens zwei gleich ausgebildete und mit gleicher Taktfrequenz betriebene rueckgekoppelte Schieberegister |
DE19702045116 DE2045116C3 (de) | 1966-09-12 | 1970-09-11 | Synchronisiereinrichtung für wenigstens zwei gleich ausgebildete und mit gleicher Taktfrequenz betriebene rückgekoppelte Schieberegister |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1296205B true DE1296205B (de) | 1969-05-29 |
Family
ID=25759718
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1966S0105811 Withdrawn DE1296205B (de) | 1966-09-12 | 1966-09-12 | Synchronisiereinrichtung fuer wenigstens zwei gleich ausgebildete und mit gleicher Taktfrequenz betriebene rueckgekoppelte Schieberegister |
DE19702045116 Expired DE2045116C3 (de) | 1966-09-12 | 1970-09-11 | Synchronisiereinrichtung für wenigstens zwei gleich ausgebildete und mit gleicher Taktfrequenz betriebene rückgekoppelte Schieberegister |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702045116 Expired DE2045116C3 (de) | 1966-09-12 | 1970-09-11 | Synchronisiereinrichtung für wenigstens zwei gleich ausgebildete und mit gleicher Taktfrequenz betriebene rückgekoppelte Schieberegister |
Country Status (1)
Country | Link |
---|---|
DE (2) | DE1296205B (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1218908B (it) * | 1978-07-28 | 1990-04-24 | Sits Soc It Telecom Siemens | Disposizione circuitale per l'allineamento di due o piu' catene di conteggio |
-
1966
- 1966-09-12 DE DE1966S0105811 patent/DE1296205B/de not_active Withdrawn
-
1970
- 1970-09-11 DE DE19702045116 patent/DE2045116C3/de not_active Expired
Non-Patent Citations (1)
Title |
---|
None * |
Also Published As
Publication number | Publication date |
---|---|
DE2045116C3 (de) | 1980-04-10 |
DE2045116B2 (de) | 1973-08-30 |
DE2045116A1 (de) | 1972-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2145119B2 (de) | Dateneingabevorrichtung | |
DE3722907A1 (de) | Maximallaengen-schieberegister-folgegenerator | |
DE3202437C2 (de) | Wiedergabeschaltung für ein Datensignal im Biphase -Mark-Format | |
DE1296205B (de) | Synchronisiereinrichtung fuer wenigstens zwei gleich ausgebildete und mit gleicher Taktfrequenz betriebene rueckgekoppelte Schieberegister | |
DE1512260C3 (de) | Verfahren und Einrichtung zur Datenübertragung durch Puls-Phasen-Modulation | |
DE2613511A1 (de) | Register zur erzeugung von vielfachen einer binaerzahl | |
DE2427603A1 (de) | Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln | |
DE2156645A1 (de) | Zählvorrichtung | |
DE1286088B (de) | Impulsgenerator fuer die Erzeugung von Impulsfolgen mit wahlweise einstellbarer Betriebsart | |
DE2734302C3 (de) | Taktgesteuertes rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge | |
DE2428367B1 (de) | Schaltungsanordnung zum Begrenzen der UEbertragungsgeschwindigkeit von Datensignalen | |
DE2840009C3 (de) | Anordnung zur Abgabe impulsförmiger Signale durch Schließen von Kontakten | |
DE2851851C2 (de) | Verfahren zur Umformung und Übertragung von digitalen Signalen und Anordnung zur Durchführung des Verfahrens | |
DE1937646A1 (de) | Anordnung zur UEbertragung von Informationen | |
DE2214946A1 (de) | Phasenfangschaltung | |
DE1155483C2 (de) | Verfahren und anordnung zum umsetzen einer von einem speicher in binaerem code ausgespeicherten information in gleichstromimpulse | |
DE1119913B (de) | Verfahren und Schaltungsanordnung zur Umsetzung einer in binaerer Form vorliegenden Information in dekadische Form | |
DE2257277C3 (de) | Schaltungsanordnung zur Erzeugung einer Folge von Binärsignalen | |
DE1424717C (de) | Vorrichtung zur Dezimal Binar Umsetzung | |
DE1907013B2 (de) | Fernschreibmaschine mit aus elektronischen Schaltungen gebildetem Empfänger | |
DE1537443C (de) | Schaltungsanordnung zum Umformen von durch mechanische Kontaktvorrichtung erzeugte prellbehaftete Signale in prellfreie elektrische Signale | |
DE1524263C (de) | Schaltung zum Prüfen eines Binarzah lers | |
DE1512287C (de) | Impulsgenerator | |
DE1524263B2 (de) | Schaltung zum pruefen eines binaerzaehlers | |
DE2035078C (de) | Verfahren zur Umkodierung zweier Worte in ein ternär kodiertes Wort sowie Schaltungsanordnungen zur Durchfuhrung des Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |