DE2214946A1 - Phasenfangschaltung - Google Patents

Phasenfangschaltung

Info

Publication number
DE2214946A1
DE2214946A1 DE19722214946 DE2214946A DE2214946A1 DE 2214946 A1 DE2214946 A1 DE 2214946A1 DE 19722214946 DE19722214946 DE 19722214946 DE 2214946 A DE2214946 A DE 2214946A DE 2214946 A1 DE2214946 A1 DE 2214946A1
Authority
DE
Germany
Prior art keywords
output
signal
pseudo
delay
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19722214946
Other languages
English (en)
Inventor
lan Hartlepool Durham Taylor (Großbritannien). P
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marconi Instruments Ltd
Original Assignee
Marconi Instruments Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marconi Instruments Ltd filed Critical Marconi Instruments Ltd
Publication of DE2214946A1 publication Critical patent/DE2214946A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/043Pseudo-noise [PN] codes variable during transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/241Testing correct operation using pseudo-errors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/242Testing correct operation by comparing a transmitted test signal with a locally generated replica

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Pulse Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

DR. MÜLLER-BORE DIPL-PHYS. DR. MAN ITZ DIPL-CHEM. DR. DEUFEL DIPL-ING. FINSTERWALD DIPL-ING. GRÄMKOW
PATENTANWÄLTE £ 2 I 4 9 4 6
München, den 27. VSLm We/Sv - M 2163
MARCONI INSTRUMENTS LIMITED
Marconi House, New Street, Chelmsford,
Essex, England
Phasenfangschaltung
Die Erfindung betrifft eine Phasenfangschaltung und hat zum Ziel, verbesserte Schaltungsanordnungen zu liefern, um eine phasenstarre Verbindung von zwei ähnlichen pseudo-statistischen Signalmustern herbeizuführen, die anfänglich eine willkürliche Phasendifferenz von einer .ganzen Anzahl von Bits aufweisen.
Obwohl die Erfindung auf einen beliebigen Pail anwendbar ist, in welchem die obige Forderung nach einer Phasenfanganordnung vorhanden ist, ist sie mit besonderem Vorteil und in erster Linie für die Anwendung bei einem Prüf- oder Meßinstrument geeignet, welches dazu dient, die Arbeitsweise einer Leitung oder eines Kanals zu überprüfen, über welchen pulskodemoüil -
209842/1070
"2" 22H946
lierte Signale (PCM-Signale) übertreten werden, und zwar durch bitweisen Vergleich eines Signalmusters, welches durch diese Leitung oder diesen Kanal übertragen wurde, mit einem entsprechenden Signalmuster, welches lokal im Gerät erzeugt wurde. Offensichtlich müssen die beiden pseudo-statistischen miteinander zu vergleichenden Signalmuster phasenstarr miteinander verbunden sein, bevor der Vergleich durchführbar ist, denn es ist höchst unwahrscheinlich, daß das Signalmuster am Empfangsende der Leitung oder des Kanals anfänglich an demselben Punkt in der pseudo-statistischen Folge ist wie dasjenige Muster, welches lokal im Empfänger erzeugt wird.
Die erfindungsgemäße Phasenfangschaltung zeichnet sich dadurch aus, daß ein Schieberegister vorgesehen ist, welche eine Rückführung mit einer ersten exklusiven ODER-Schaltung aufweist, und zwar einschließlich einer ersten Schalteinrichtung, daß weiterhin das Register derart ausgebildet ist, daß es ein pseudo-statistisches Signalmuster mit einer vorgegebenen Anzahl von Bits erzeugt, daß weiterhin eine Taktimpulsquelle vorhanden ist, welche so ausgebildet ist, daß sie erste und zweite Taktimpulsausgange liefert, welche sich in der Phase um ein halbes Bit unterscheiden, daß weiterhin ein Signalpfad zum Anlegen eines ähnlichen zweiten pseudo-statistischen Signalmusters vorgesehen ist, welches von einer externen Signalquelle an den Eingang des Schieberegisters geführt ist, daß der Signalpfad eine zweite Schalteinrichtung enthält und daß das zweite Muster durch eine erste Verzögerungseinrichtung abgeleitet ist, welche eine Verzögerung von einem halben Bit erzeugt, daß weiterhin eine Ausgangsverbindung zur Abnahme des pseudo-statistischen Signalmusters vorgesehen ist, welches durch das Schieberegister erzeugt wird,
90Λ2/1070
daß weiterhin eine Ausgangsleitung zur Abnahme des abgeleiteten zweiten Masters vorhanden ist, daß weiterhin eine zweite Verzögerungseinrichtung vorgesehen ist, welche eine Verzögerung von einem halben Bit in einer der Ausgangsleitungen erzeugt, daß weiterhin eine Einrichtung vorhanden ist, um den ersten Taktimpulsausgang dazu zu verwenden, um das Register und die zweite Verzögerungseinrichtung zeitlich zu steuern, daß weiterhin eine Einrichtung vorhanden ist, um den zweiten Taktimpuls aus gang dazu zu verwenden, um die erste Verzögerungseinrichtung zeitlich zu steuern, daß weiterhin eine Steuereinrichtung vorgesehen ist, um ein Steuersignal anzulegen, um die erste und die zweite Schalteinrichtung derart zu steuern, daß sie die Eückfuhr schaltung öffnen und den Signalpfad schließen, bis die zwei pseudo-statistischen Signalmuster auf den zwei Ausgangsleitungen in der Phase starr miteinander verbunden werden, wonach diese Eückfuhrschaltung wieder geschlossen wird und der Signalpfad wieder geöffnet wird.
Offensichtlich ist eine Verzögerung oder eine Phasenverschiebung einer ungeraden Anzahl von halben Bits einer Verzögerung oder einer Phasenverschiebung eines halben Bits äquivalent, und demgemäß ist eine Bezugnahme auf ein halbes Bit so zu interpretieren, daß eine ganze Anzahl von halben Bits eingeschlossen sind.
Weiterhin ist vorzugsweise vorgesehen, daß die Verzögerungseinrichtungen durch zeitlich gesteuerte J-E-Schaltungen gebildet sind.
Gemäß einer weiteren bevorzugten Ausführungsform ist vorgesehen, daß die erste und die zweite Schalteinrichtung durch steuerbare Gatter gebildet sind, daß die zweite Schalteinrichtung durch einen Ausgang von einer dritten steuerbaren
209842/1070
Gattereinrichtung steuerbar ist, an welche das Steuersignal angelegt ist, daß die erste Schalteinrichtung durch einen Ausgang von einer vierten steuerbaren Gattereinrichtung steuerbar ist, welche durch eine fünfte steuerbare Gattereinrichtung gesteuert ist, an welche das Steuersignal angelegt ist und welche durch den zweiten Taktimpulsausgang gesteuert ist, und daß jede der dritten und vierten steuerbaren Gattereinrichtungen durch einen Ausgang von der anderen gesteuert ist.
Weiterhin ist vorzugsweise vorgesehen, daß die zweite Verzögerungseinrichtung in Reihe mit der ersten in einem Pfad liegt, durch welchen das pseudo-statistische Signalmuster von der externen Quelle an eine Ausgangsleitung geführt ist.
Das Steuersignal kann in die Steuereinrichtung manuell eingegeben werden, und in einem Fall (wie bei einem PCM-Kanal-Prüfinstrument) ist vorgesehen, daß die pseudo-statistischen Signalmuster auf den Ausgangsleitungen zum Vergleich einem Komparator zuführbar sind und daß das Steuersignal derart ausgebildet ist, daß es automatisch eingebbar ist, und zwar durch eine Einrichtung, welche auf den Komparator anspricht, wenn dessen Ausgang dazu geeignet ist, daß er anzeigt, daß die beiden ihm zugeführten pseudo-statistischen Signalmuster in Phase sind.
? 0 9 8 A 2 I 1 0 7 0
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigt:
IFig. 1 ein vereinfachtes Diagramm, welches eine bevorzugte Ausführungsform der erfindungsgemäßen Phasenfangschal tung darstellt und
Pig. 2 eine graphische Darstellung zur Erläuterung, welche in idealisierter Weise Wellenformen darstellt, die an bestimmten Punkten in der Fig. 1 auftreten» welche mit Buchstaben bezeichnet sind, wobei die in der Fig.2 zur Identifikation der verschiedenen Wellenformen verwendeten Buchstaben dieselben sind wie diejenigen, welche in der Fig. 1 dazu benutzt sind, diejenigen Punkte zu bezeichnen, an welchen diese Wellenformen auftreten.
Die in Fig. 1 dargestellte Anordnung ist in erster Linie dazu bestimmt und dazu verwendbar, einen Bestandteil einer Prüfeinrichtung darzustellen, welche dazu dient, die Arbeitsweise eines Gliedes oder eines Kommunikationskanals zu ermitteln, welcher PCM-Signale führt. Das grundlegende Verfahren zur Ermittlung dieser Arbeitsweise besteht in der bekannten Yorgehensweise, über dieses Glied oder diesen Kanal ein pseudo-statistisches Signalmuster zu übertragen, welches von einem Signalmustergenerator erzeugt wird (normalerweise ein Schieberegister), welcher zeitlich durch einen Kristall genau gesteuert ist und das Muster beim Empfang am Empfangsende des Gliedes oder des Kanals bitweise mit einem dort erzeugten pseudo-statistischen Signalmuster zu vergleichen, welches mit dem Signalmuster am Übertragungsende identisch ist. Bevor es jedoch möglich ist, einen effektiven Vergleich durchzuführen, um Fehler zu ermitteln, welche in dem Glied oder dem Kanal erzeugt werden, der sich in der Prüfung befindet, ist es erforder-
209842/1070
lieh, die zwei Signalmuster in der Phase starr miteinander zu verbinden, und die Fig. 1 zeigt eine erfindungsgemäße Anordnung dazu.
Gemäß Fig. 1 wird ein Schieberegister 1 mit einer geeigneten Anzahl η von Bits und mit einer Rückführung mit einem exklusiven ODER durch einen Phasenausgang von einer genauen zweiphasigen (nicht dargestellten) Uhr betrieben. Dieser Ausgang ist in der Zeile T der Fig. 2 dargestellt und wird bei T in das Schieberegister eingespeist. Der zweite Ausgang von der Uhr ist durch die Linie B der Fig. 2 dargestellt und wird am Punkt B der Fig. 1 eingespeist. Wie aus der Fig. 2 hervorgeht, ist er in bezug auf den ersten Ausgang um ein halbes Bit verzögert.
Das pseudo-statistische Signalmuster von dem Glied oder dem in der Prüfung befindlichen -kanal, welches als Ergebnis erhalten wird, wenn in die Übertragungssexte des Gliedes oder des Kanals ein pseudo-statistisches Signal muster von einem (nicht dargestellten) Schieberegister eingespeist wird, welches mit dem Schieberegister 1 identisch ist und ebenfalls eine Rückführung mit einem exklusiven ODER aufweist, wird bei A in eine gesteuerte Verzögerungseinrichtung 2 eingespeist, vorzugsweise in eine sogenannte J-K-Schaltung, welche eine Verzögerung von einem halben Bit liefert und durch die Impulse gesteuert (getriggert) wird, welche bei B auftreten und um ein halbes Bit verzögert sind. Der verzögerte Ausgang von der lö?zögerungseinrichtung 2wird durch eine zweite gesteuerte Verzögerungseinrichtung 3* zwar vorzugsweise ebenfalls eine J-K-Schaltung, über die Leitung Q eingespeist, um einen Eingang für einen (nicht dargestellten) bitweisen Komparator zu bilden. Die Einrichtung 3 ist durch den nicht verzögerten Ausgang gesteuert (getriggert), und zwar von der Zweiphasen-Uhr, wobei dieser Ausgang der Einrichtung auf einer Leitung
209842/ 1070
zugeführt wird, die ebenfalls mit T gekennzeichnet ist. Der zweite Eingang zu dem Komparator wird gemäß der Darstellung von dem Schieberegister 1 geliefert und tritt bei S auf.
Wenn es erforderlich ist, die zwei pseudo-statistischen Signalmuster, die miteinander verglichen werden sollen, phasenstarr miteinander zu verbinden, wird als Einlesebefehl eine Wellenform, wie sie bei C in der Fig. 2 dargestellt ist, bei G in zwei ähnliche Gatter 4 und 5 eingespeist, von denen das erstere als zweiten Eingang die verzögerten Uhrenimpulse von B empfängt. Der Ausgang vom Gatter 4 wird als ein Eingang an ein drittes ähnliches Gatter 6 geführt, dessen Ausgang den zweiten Eingang für das Gatter 5 liefert und dessen zweiter Eingang von dem Ausgang des Gatters 5 geliefert wird. Die Ausgänge von den Gattern 5 und 6 werden auch den Eingängen von zwei weiteren ähnlichen Gattern 7 und. 8 zugeführt, wobei der zweite Eingang an das Gatter 7 durch den Ausgang von der Verzögerungseinrichtung 2 gebildet ist.
Die Rückführverbindung mit dem exklusiven ODER des Schieberegisters 1 umfaßt ein EXKLUSIVES-ODER-GaTTER 9, welches seine Eingänge von den geeigneten Stufen des Schieberegisters empfängt (in diesem Falle der (n-l)ten und der η-ten), wie es dargestellt ist. Die Anordnung und die Arbeitsweise der Gatter 4 bis 8 einschließlich sind derart, daß in Reaktion auf das Steuersignal, welches bei C eingespeist wird, das Gatter 8 schließt und das Gatter öffnet. Wie aus der Fig. ^hervorgeht, wird demgemäß die Rückführschaltung geöffnet und das Signal P (Fig.2), welches an dem Ausgang des EXKLUSIVES- ODER-GATTER 9 auftritt, wird nicht langer dem Eingang R des Schieberegisters zugeführt, sondern es wird stattdessen das um ein halbes Bit verzögerte pseudo-statistische Signalmuster
2 0 9 8 A 2 I 1 0 7 0
von der Einrichtung 2 dem Schieberegister zugeführt. Mit anderen Worten, das Schieberegister 1 empfängt jetzt das Signal bei D, welches mit dem Uhrenausgang bei B koinzident ist. Das jetzt bei R auftretende Signal (D) wird in das Register 1 eingelesen, und zwar durch den Uhreneingang T (Fig.2), und demgemäß wird das Signal, welches dem Komparator über die Leitung S (Fig.1) zugeführt wird, um ein Bit gegenüber dem bei A (Fig.1) zugeführten Signal verzögert. Aufgrund der Verzögerung von einem halben Bit, welche durch die Verzögerungseinrichtung 3 erzeugt wird, sind die zwei Eingänge zum Komparator über die Leitungen Q und S (Fig.1) in Phasenkoinzidenz.
Wenn das Einlesen in das Schieberegister 1 über das Gatter 7 ausreichend lange fortgesetzt ist, um zu gewährleisten, daß sich das Signal bei R durch alle Stufen des Registers fortgesetzt hat, dann ist aufgrund der Grundeigenschaften eines Schieberegisters mit einer Rückführung mit einem exklusiven ODER, welches dazu verwendet wird, ein pseudostatistisches Signalmuster zu erzeugen, das Signal auf der Ausgangsseite des EXKLUSIVES-ODER-GATTER 9, d.h. bei P, in Phase mit dem Eingangssignalmuster bei A, welches gemäß den obigen Ausführungen (über das in der Prüfung befindliche Glied«* oder den in der Prüfung befindlichen Kanal) von einem Schieberegister abgeleitet werden sollte, welches mit dem Schieberegister 1 identisch ist.
Beim Auftreten des nächsten Taktimpulses bei B nach Beendigung des Einlesebefehls ist das Gatter 7 geschlossen und das Gatter 8 geöffnet, um die Rückführschleife wieder zu schließen. Die Zeile F der Fig. 2 zeigt das Signal, welches bei F (Fig.1) auftritt, um das Gatter 8 zu öffnen, und die Zeile E (Fig.2), welche das Komplement der Zeile F darstellt, zeigt das gleichzeitig auftretende Signal, welches bei E (Fig.1) auftritt, um das Gatter 7 zu schließen.
2U98A/>/1Ü7Ü
22U946
'Der Grund dafür, daß dieser Übergang durch Gatter gesteuert ist, und zwar durch einen Taktimpuls, welcher bei B auftritt, besteht darin, daß gewährleistet werden soll, daß das letzte in die erste Stufe des Schieberegisters 1 eintretende Bit für die nachfolgende Aktion korrekt ist. Das Register 1 erzeugt daher auf der Leitung S ein Signalmuster, welches mit demjenigen in Phase ist, das auf der Leitung Q erzeugt wird, und der (nicht dargestellte) Komparator kann daher die zwei Muster effektiv vergleichen, um Fehler zu ermitteln, die durch das Gliedes? oder den Kanal erzeugt werden, welches oder welcher sich in der Prüfung befindet.
Vorzugsweise wird durch eine beliebige (nicht dargestellte) und an sich bekannte Einrichtung ein Schwellwert eingeführt, um zu gewährleisten, daß Fehler, welche durch das Glied oder den in der Prüfung befindlichen Kanal erzeugt werden, ihrerseits kein Phasenfangverfahren auslösen. Wenn natürlich durch das in der Prüfung befindliche Glied-ea? oder den in der Prüfung befindlichen &anal eine sehr große Anzahl von Fehlern erzeugt werden, werden die in das Schieberegister 1 eingespeisten Bits niGht alle korrekt sein, und eine phasenstarre Verbindung der zwei Muster bei S und Q (Fig.1) wird nicht erreicht. Wenn dies auftritt, so liegt der Grund jedoch darin, daß das Glied oder der Kanal in seinen Übertragungseigenschaften so mäßig ist, daß es oder er praktisch unbrauchbar ist, und es hat dann in jedem Falle eine überprüfung stattzufinden, bevor mit dem Test fortgefahren werden kann.
Der bei G eingespeiste Einlesebefehl kann manuell eingegeben werden, oder die Anordnung kann so getroffen sein, daß die Einspeisung durch eine beliebige geeignete Anordnung automatisch erfolgt, und zwar unter der Steuerung des bitweisen Komparators, wobei das Steuersignal zur erneuten Schleifen-
2 0 9842/1070
bildung dann gegeben wird, wenn die beiden dem Komparator zugeführten Eingänge koinzident sind. Es wird angenommen, daß der Einbau einer derartigen automatischen Anordnung, die eine beliebige geeignete und an sich bekannte Anordnung sein könnte, dem Fachmann keine Schwierigkeiten bereiten wird, und daher wird hierauf nicht näher eingegangen.
- Patentansprüche
842/1070

Claims (1)

  1. Patentansprüche
    Phaseiifangschaltung, dadurch gekennz eichnet, daß ein Schieberegister (1) vorgesehen ist, welche eine Rückführung mit einer ersten exklusiven ODER-Schaltung (9) aufweist, und zwar einschließlich einer ersten Schalteinrichtung (8), daß weiterhin das Register (1) derart ausgebildet .ist, daß es ein pseudo-statistisches Signalmuster mit einer vorgegebenen Anzahl (n) von Bits erzeugt, daß weiterhin eine Taktimpulsquelle vorhanden ist, welche so ausgebildet ist, daß sie erste (T) und zweite (B) Taktimpulsausgänge liefert, welche sich in der Phase um ein halbes Bit unterscheiden, daß weiterhin ein Signalpfad zum Anlegen eines ähnlichen zweiten pseudo-statistischen Signalmusters (A) vorgesehen ist, welches von einer externen Signalquelle an den Eingang des Schieberegisters (1) geführt ist, daß der Signalpfad eine zweite Schalteinrichtung (7) enthält und daß das aeite Muster (A) durch eine erste Verzögerungseinrichtung (2) abgeleitet ist, welche eine Verzögerung von einem halben Bit erzeugt, daß weiterhin eine Ausgangsverbindung (S) zur Abnahme des pseudostatistischen Signalmusters vorgesehen ist, welches durch das Schieberegister (1) erzeugt wird, daß weiterhin eine Ausgangsleitung (Q) zur Abnahme des abgeleiteten zweiten Musters (A) vorhanden ist, daß weiterhin eine zweite Verzögerungseinrichtung (3) vorgesehen ist, welche eine Verzögerung von einem halben Bit in einer der Ausgangsleitungen (Q) erzeugt, daß weiterhin eine Einrichtung vorhanden ist, um den ersten Taktimpulsausgang (T) dazu zu verwenden, um das Register (1) und die zweite Verzögerungseinrichtung (3) zeitlich zu steuern, daß weiterhin eine Einrichtung vorhanden ist, um den zweiten Taktimpulsausgang (B) dazu zu verwenden, um die erste Verzögerungseinrichtung (2)
    209842/ 1070
    zeitlich zu steuern, daß weiterhin eine Steuereinrichtung (4,5,6) vorgesehen ist, um ein Steuersignal (C) anzulegen, um die erste (8) und die zweite (7) Schalteinrichtung derart zu steuern, daß sie die Rückführschaltung (9) öffnen und den Signalpfad schließen, bis die zwei pseudo-statistischen Signalmuster auf den zwei Ausgangsleitungen (Q, S) in der Phase starr miteinander verbunden werden, wonach diese Rückführschaltung wieder geschlossen wird und der Signalpfad wieder geöffnet wird.
    Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungseinrichtungen durch zeitlich gesteuerte J-K-Schaltungen gebildet sind.
    Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzei chnet, daß die erste und die zweite Schalteinrichtung durch steuerbare Gatter gebildet sind, daß die zweite Schalteinrichtung durch einen Ausgang von einer dritten steuerbaren Gattereinrichtung steuerbar ist, an welche das Steuersignal angelegt ist, daß die erste Schalteinrichtung durch einen Ausgang von einer vierten steuerbaren Gattereinrichtung steuerbar ist, welche durch eine fünfte steuerbare Gattereinrichtung gesteuert ist,
    auch
    an welche das Steuersignal/angelegt ist und welche durch den zweiten Taktimpulsausgang gesteuert ist, und daß jede der dritten und vierten steuerbaren Gattereinrichtungen durch einen Ausgang von der anderen gesteuert ist.
    4. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Verzögerungseinrichtung in Reihe mit der ersten in einem Pfad liegt, durch welchen das pseudo-statistische Signalmuster von der externen Quelle an eine Ausgangsleitung geführt ist.
    7 u i) :u , / ι υ 7 Q
    22H946
    5» Schaltung nach einem der vorhergehenden Ansprüche, . dadurch g e k e ηη ζ e i c h η e t, daß die Anordnung derart getroffen ist, daß das Steuersignal manuell eingebbar ist. -
    6. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die pseudostatistischen Signalmuster auf den Ausgangsleitungen zum Vergleich einem Komparator zuführbar sind und daß das Steuersignal derart ausgebildet ist, daß es automatisch eingebbar ist, und zwar durch eine Einrichtung, welche auf den Komparator anspricht, wenn dessen Ausgang dazu geeignet ist, daß er anzeigt, daß die beiden ihm zugeführten pseudo-statistischen Signalmuster in Phase sind.
    2 0 (J 8 \ 11 1 0 7 0
DE19722214946 1971-03-26 1972-03-27 Phasenfangschaltung Pending DE2214946A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB803371 1971-03-26

Publications (1)

Publication Number Publication Date
DE2214946A1 true DE2214946A1 (de) 1972-10-12

Family

ID=9844486

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722214946 Pending DE2214946A1 (de) 1971-03-26 1972-03-27 Phasenfangschaltung

Country Status (4)

Country Link
CA (1) CA936925A (de)
DE (1) DE2214946A1 (de)
FR (1) FR2131602A5 (de)
IT (1) IT954534B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3843262A1 (de) * 1988-12-22 1990-06-28 Ant Nachrichtentech Verfahren und schaltungsanordnung zur regelung der phasenlage eines taktsignals
DE4028520A1 (de) * 1989-09-08 1991-03-21 Oki Electric Ind Co Ltd Schneller digitaler phasenregelkreis

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3843262A1 (de) * 1988-12-22 1990-06-28 Ant Nachrichtentech Verfahren und schaltungsanordnung zur regelung der phasenlage eines taktsignals
DE4028520A1 (de) * 1989-09-08 1991-03-21 Oki Electric Ind Co Ltd Schneller digitaler phasenregelkreis
US5036297A (en) * 1989-09-08 1991-07-30 Oki Electric Industry Co., Ltd. High-speed digital PLL device

Also Published As

Publication number Publication date
CA936925A (en) 1973-11-13
IT954534B (it) 1973-09-15
FR2131602A5 (de) 1972-11-10

Similar Documents

Publication Publication Date Title
DE3604277C2 (de) Vorrichtung zum Einstellen der Phasenlage von Datensignalen
EP0009572A2 (de) Verfahren und Anordnung zur Prüfung von durch monolithisch integrierte Halbleiterschaltungen dargestellten sequentiellen Schaltungen
DE1954420B2 (de) Verfahren zum Synchronisieren von einlaufenden binären Daten und Anordnung zur Durchführung eines solchen Verfahrens
DE1944057A1 (de) Impuls-Zaehlschaltung
DE2420440B2 (de) Verfahren und Schaltungsanordnung zur Prüfung von Übertragungseinrichtungen mit einer Pseudozufalls-Impulsfolge
DE2433885C3 (de) Vorrichtung zum Synchronisieren der Eingansschaltung eines elektronischen Testinstruments auf zu prüfende Signalfolgen
DE1252727B (de) Verfahren zum störungsfreien Empfang übertragener Daten
DE1537127B2 (de) Verfahren zur rastersynchronisierung bei der uebertragung digitaler signale und anordnung zur durchfuehrung des verfahrens
DE2214946A1 (de) Phasenfangschaltung
DE1199313B (de) Schaltungsanordnung zum Wahrnehmen und Korrigieren von Datensignalverzerrungen
DE2703930C3 (de) Adressenfreie Pulsfehlerortung für Übertragungsstrecken digitaler Signale
DE4139340A1 (de) Schaltungsanordnung zum abtasten eines signals
DE1286088B (de) Impulsgenerator fuer die Erzeugung von Impulsfolgen mit wahlweise einstellbarer Betriebsart
DE1591884A1 (de) Phasenfolgekomparator
DE3807760C1 (de)
DE2546672C2 (de) Verfahren und Schaltungsanordnung zum Erzeugen von Gleichstromimpulsfolgen beliebiger Zusammensetzung in Fernmelde-, insbesondere Fernsprechanlagen
DE2840009C3 (de) Anordnung zur Abgabe impulsförmiger Signale durch Schließen von Kontakten
DE2536362C2 (de) Schaltkreis zur Vermeidung von Schalterprellen
DE3216040A1 (de) Schaltungsanordnung zum gegenseitigen synchronisieren von pcm-buendeln
DE2910919C2 (de)
DE2118303A1 (de) Verfahren und Einrichtung zum Erzeugen eines selbsttaktgebenden binärverschlüsselten Signals
DE1296205B (de) Synchronisiereinrichtung fuer wenigstens zwei gleich ausgebildete und mit gleicher Taktfrequenz betriebene rueckgekoppelte Schieberegister
DE1437824C (de) Einrichtung zur Synchronisierung von Impulsgeneratoren
DE2621403A1 (de) Verfahren und schaltungsanordnung zur herleitung eines quasi-synchronen bittaktes aus einem binaeren nachrichtensignal
DE1270863B (de) Anordnung zur periodischen oder einmaligen digitalen Drehzahl-, Drehzahlverhaeltnis-, Periodendauer-, Geschwindigkeitsmessung od. dgl.