DE2910919C2 - - Google Patents
Info
- Publication number
- DE2910919C2 DE2910919C2 DE19792910919 DE2910919A DE2910919C2 DE 2910919 C2 DE2910919 C2 DE 2910919C2 DE 19792910919 DE19792910919 DE 19792910919 DE 2910919 A DE2910919 A DE 2910919A DE 2910919 C2 DE2910919 C2 DE 2910919C2
- Authority
- DE
- Germany
- Prior art keywords
- chain
- memory cells
- signal
- clock
- circuit part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2215/00—Reducing interference at the transmission system level
- H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2215/00—Reducing interference at the transmission system level
- H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
- H04B2215/067—Reduction of clock or synthesizer reference frequency harmonics by modulation dispersion
Landscapes
- Logic Circuits (AREA)
Description
Die Erfindung betrifft eine digitale Halbleiterschaltung nach dem
Oberbegriff des Patentanspruchs 1.
In der DE-Patentanmeldung P 28 28 822.4
ist beschrieben eine digitale Halbleiterschaltung aus mindestens
zwei Schaltungsteilen mit jeweils einer der Aufnahme
bzw. Übertragung von Digitalinformation dienenden Kette
aus jeweils gleichen Speicherzellen, bei der die Ketten
von Speicherzellen von einem gemeinsamen Taktgeber ge
steuert sind und welche dadurch gekennzeichnet ist, daß
die Kette von Speicherzellen eines ersten Schaltungs
teils mit einem bei Anregung jeweils einen Digitalim
puls emittierenden Signalgeber derart gekoppelt ist,
daß der Signalgeber mit dem Erreichen eines vorgegebe
nen bestimmten Digitalzustandes seiner Kette von Spei
cherzellen einen Digitalimpuls emittiert, daß ferner
eine Amplitudenmodulation der vom gemeinsamen Taktgeber
erzeugten Folge von Taktsignalen durch den vom Signal
geber emittierten Digitalimpuls vorgesehen ist und daß
schließlich das auf diese Weise modulierte Taktsignal
dem zweiten Schaltungsteil über eine auf die Modulation
ansprechende und bei deren Vorhandensein den digitalen
Betriebszustand der Kette von Speicherzellen des zwei
ten Schaltungsteils korrigierenden Signalerkennungs
schaltung zugeführt ist.
Bevorzugt ist der Signalgeber im ersten Schaltungsteil
derart ausgbildet, daß der von ihm erzeugte digitale
Signalimpuls denselben Pegel wie ein mit ihm synchroner
Taktimpuls aufweist, so daß durch die Amplitudenmodula
tion ein gegenüber den übrigen Taktimpulsen eine über
höhte Amplitude aufweisender Impuls in der Sequenz der
Taktimpulse, also ein sogenannter Reiter, erscheint,
der dann zur Korrektur der Einstellung der Speicher
zellenkette im zweiten Schaltungsteil und ggf. weiterer
dem zweiten Schaltungsteil in dieser Beziehung entspre
chend ausgebildeter Schaltungsteile herangezogen wird.
Bei Anwendung auf eine aus mehreren IC-Bausteinen zu
sammengesetzte Digitalschaltung kann der durch den Rei
ter gegebene Einstellbefehl und der den betreffenden
Baustein steuernde Takt über ein und denselben Anschluß
(Pin) des Halbleiterbausteins übertragbar ist, was so
wohl für den die erste Schaltung aufnehmenden Masterbau
stein als auch für den zweiten Baustein, also den Slave
baustein und ggf. vorhandene weitere Slavebausteine
gilt. Der Masterbaustein erzeugt den Einstellimpuls für
die Einstellung der Speicherketten, also in erster Li
nie Digitalzähler, und setzt ihn als Reiter auf den zu
gehörigen Zähltakt auf. Der Slavebaustein erkennt den
Reiter als Einstellbefehl und benützt ihn zur Synchro
nisierung seines Zählers bzw. Teilers bzw. Schiebere
gisters.
Aus der Zeitschrift "Wireless World", Oktober 1978, S. 75,
76, Aufsatz von R. Thompson: "Frequency synthesizers-2" ist
für sich bekannt, daß bei einer digitalen Halbleiterschaltung
mit einer taktgesteuerten Kette von Speicherzellen eine paralle
le Informationsübertragung eines Anfangswertes an die Kette
und ein Abfragen auf Erreichen eines vorgegebenen bestimmten
Digitalzustands der Kette zur Erzeugung eines Digitalimpulses,
z. B. Rücksetzimpulses, vorgenommen wird.
Die in der Patentanmeldung P 28 28 822.4 beschriebene
Ausgestaltung arbeitet im allgemeinen vollkommen zu
friedenstellend. Mitunter ist jedoch eine Situation ge
geben, daß im zweiten Schaltungsteil eine weitere Kette
von Speicherzellen, insbesondere ein zweiter Dualzähler,
vorgesehen ist, der nicht ständig in Betrieb ist, son
dern gelegentlich durch ein z. B. durch Betätigung eines
Schalters zu erzeugendes und mit dem Ende der Betäti
gung erlöschendes Langzeitsignal aktiviert und mit dem
Erlöschen des Langzeitsignals wieder zur Ruhe gebracht
werden soll, was z . B. für auf elektronischer Grundlage
beruhende Musikinstrumente von Bedeutung ist.
Der Erfindung liegt daher die Aufgabe zugrunde, ausgehend von einer
digitalen Halbleiterschaltung der eingangs genannten Art
eine möglichst rasche Synchronisierung des neu zuge
schalteten Zählers mit dem bereits im Betrieb befind
lichen Zähler des zweiten Schaltungsteils zu ermöglichen.
Nach der Erfindung wird diese Aufgabe mit den Merkmalen des Patent
anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung ergeben
sich aus den Unteransprüchen.
Bevorzugt wird das Langzeitsignal durch Betätigung
eines Schalters, z. B. einer Drucktaste, ausgelöst und
hat die Dauer der jeweiligen Betätigung des Schalters.
Der Schalter hat die Aufgabe, bei laufendem Betrieb
der Gesamtanordnung eine am Betrieb bisher unbeteilig
te weitere Kette von Speicherzellen zu aktivieren. Ist
die Anordnung der beiden Ketten von Speicherzellen im
soeben angegebenen Sinne getroffen, so ist damit sicher
gestellt, daß auch die neu zugeschaltete Kette von
Speicherzellen sofort, also vor dem Auftreten des näch
sten Reiters, synchron mit der bereits laufenden Kette
von Speicherzellen arbeitet.
Die beiden Ketten von Speicherzellen sind bevorzugt als
Dualzähler oder Teiler ausgebildet, so daß ihre Spei
cherzellen durch Master-Slave-Flip-Flops gegeben sind.
Einzelheiten darüber sind in der Hauptanmeldung
P 28 28 822.4 beschrieben. Die den Zutritt der vom er
sten Schaltungsteil gelieferten modulierten Taktfolgen
an den Takteingang der zweiten Flip-Flop-Kette des zwei
ten Schaltungsteils vermittelnde Logik ist zweckmäßig
durch ein mit zwei Signaleingängen versehenes UND-Glied
gegeben, dessen einer Eingang durch das Langzeitsignal
und dessen zweiter Eingang durch die vom ersten Schal
tungsteil gelieferten amplitudenmodulierten Taktsignale
beaufschlagt ist. Der Ausgang dieses UND-Gatters ist
mit dem Takteingang der zweiten Kette von Speicherzellen
des zweiten Schaltungsteils verbunden.
Zu bemerken ist, daß nicht nur die erste Kette von
Speicherzellen im zweiten Schaltungsteil, also dem
Slave-Schaltungsteil, sondern auch die zweite Kette
von Speicherzellen dieses zweiten Schaltungsteiles über
eine auf die Modulation der Taktimpulse ansprechende
und bei deren Vorhandensein den digitalen Betriebszu
stand dieser Kette von Speicherzellen korrigierenden
Signalerkennungsschaltung mitgesteuert ist, da ja wäh
rend des Langzeitsignals die zweite Kette von Speicher
zellen die Steuerung des zweiten Schaltungsteils
mindestens teilweise übernimmt. Dabei besteht ohne
weiteres die zweckmäßige Möglichkeit, die dort be
schriebene Signalerkennungsschaltung SES sowie die
dort beschriebene Anlage KSE zur Ereugung eines Kor
rektursignals gemeinsam für die beiden Ketten von Spei
cherzellen zu verwenden.
Ein Ausführungsbeispiel der Erfindung soll anhand der Fig. 1 und 2 näher
beschrieben werden. Sie beziehen sich ausschließlich
auf den zweiten Schaltungsteil und stellen es
im Blockschaltbild (Fig. 1) und in einer detaillier
teren Ausführung (Fig. 2) dar.
Die in Fig. 1 dargestellte Ausgestaltung einer Vorrich
tung gemäß der Erfindung ist anstelle zweiten Schal
tungsteils, also Slaveteils, der in Fig. 1 der Haupt
anmeldung P 28 28 822.4 dargestellten Anlage zu denken.
Das vom ersten Schaltungsteil, also Masterteil, gelie
ferte und von einem Taktgeber erzeugte Taktsignal wird
nach Modulation entsprechend den Ausführungen der
Hauptanmeldung auf den zweiten Schaltungsteil S über
tragen und dort an den Takteingang der ersten Speicher
kette gelegt. Diese ist insbesondere als Dualzähler
oder Teiler ausgebildet und verwendet den von dem nicht
dargestellten ersten Schaltungsteil gelieferten Takt
impulse als Zählimpulse. Zu erinnern ist, daß auch im
ersten Schaltungsteil, wie in der Hauptanmeldung be
schrieben, ein entsprechender Zähler oder Teiler vorge
sehen und vom selben Takt gesteuert ist und daß es Auf
gabe der Modulation des Taktsignals, also des Reiters,
ist, die Synchronisierung der beiden Zähler des ersten
und des zweiten Schaltungsteils zu gewährleisten.
Im vorliegenden Fall enthält der zweite Schaltungsteil
neben der entsprechend den Ausführungen der Hauptanmel
dung betriebenen und im vornherein bei Aktivierung der
beiden Schaltungsteile seinen Betrieb aufnehmenden
ersten Kette von Speicherzellen eine zweite solche
Kette, die aber im Gegensatz zur ersten Kette während
des Betriebes über ein z. B. durch Betätigung eines
Drucktastenschalters in den Betrieb eingeschaltet wird,
und der dann unmittelbar synchron mit der bereits im
Betrieb befindlichen Kette arbeiten, d. h. denselben Be
triebszustand wie diese haben soll. Handelt es sich in
beiden Fällen um einen Dualzähler, so soll der zweite
Zähler unmittelbar nach seinem Einblenden den Zählstand
des ersten Zählers aufweisen und mit diesem Zählstand
synchron mit dem ersten Zähler und dem im ersten Schal
tungsteil vorgesehenen Zähler weiterzählen. Die erste
Kette von Speicherzellen, also der erste Zähler oder
Teiler ist in der Fig. 1 mit TSA, die zweite Kette mit
TSB bezeichnet. Die beiden Speicherketten TSA und TSB
haben vorzugsweise denselben Aufbau und dieselbe Anzahl
von Speicherzellen, die insbesondere als Zweispeicher-
Flip-Flop-Zellen (Master-Slave-Flip-Flops) ausgebildet
sind.
Die Zuordnung der jeweiligen Speicherzelle der ersten
Kette TSA zur korrespondierenden Zelle der zweiten
Kette TSB ist jeweils durch ein Transfergatter TG ge
geben, welches die Signalausgänge der betreffenden
Zelle von TSA mit den entsprechenden Eingängen der je
weils zugeordneten Speicherzelle von TSB verbindet und
das durch ein gemeinsames Transfersignal simultan den
Übertragungsweg von den Zellen der ersten Kette TSA zu
der korrespondierenden Zelle in TSB freigibt.
Im allgemeinen ist also zwischen jeder Speicherzelle
der ersten Kette TSA und der jeweils zugeordneten Zelle
eine solche Verbindung über wenigstens einen solchen
MOS-Feldeffekttransistor TG gegeben, die bezüglich ihrer
Gates parallel geschaltet und gemeinsam durch ein vom
Koordinator K geliefertes Steuersignal gesteuert wer
den, derart, daß die Informationsübergabe von allen
Zellen aus TSA an die Zellen von TSB gleichzeitig er
folgt.
Es besteht die Möglichkeit, dafür zu sorgen, daß trotz
der Informationsübergabe von TSA und TSB der Informations
gehalt in der ersten Speicherkette TSA erhalten bleibt,
um für sekundäre weitere Aufgaben bei der Steuerung des
zweiten Schaltungsteils S herangezogen zu werden. In
den meisten Fällen ist dies jedoch nicht erforderlich,
so daß die Steuerung weiterer zum zweiten Schaltungs
teil S gehörender Schaltungsteile WS durch die vom er
sten Schaltungsteil gelieferte und auch im Zähler oder
Teiler des ersten Schaltungsteils sich aufbauende In
formation ausschließlich durch den Signalausgang der
zweiten Kette TSB von Speicherzellen gegeben ist.
Die vom ersten Schaltungsteil gelieferten und mit der
Modulation, also dem Reiter, versehenen Taktimpulse
gelangen unmittelbar an den Takt- oder Zähleingang TE
der ersten Kette von Speicherzellen TSA und außerdem
an den Eingang einer - bevorzugt durch ein UND-Gatter
mit zwei Eingängen dargestellten - Übertragungslogik L,
deren zweiter Eingang durch das Langzeitsignal, also
durch eine über den Schalter Sch zugeführte Gleichspan
nung mit dem logischen Pegel "1" beaufschlagt ist. Die
Zufuhr dieses Langzeitsignals wird durch den Koordina
tor K mit beeinflußt, welcher dafür sorgt, daß der
erste nach dem Abschluß der Informationsübertragung
zwischen TSA und TSB jeweils auftretende Taktimpuls
an den Takt- oder Zähleingang TE der zweiten Kette TSB
von Speicherzellen gelangt, gleichgültig, ob dieser
nächste Taktimpuls mit oder ohne Reiter ist.
Der Koordinator K hat die Aufgabe, die durch die Trans
fergatter TG bewirkte und mit der Betätigung des Schal
ters Sch ausgelöste Informationsübertragung aus der
Speicherkette TSA in die Speicherkette TSB zu der Ein
schaltung des Zähltaktes an den Takteingang TE der
zweiten Speicherkette TSB zu koordinieren, derart, daß
unmittelbar mit dem Abschluß der Übertragung die Takt
steuerung der zweiten Speicherkette TSB einsetzt.
Ein Beispiel für einen solchen Koordinator ist in der
Fig. 2 dargestellt. Das über den Schalter Sch zugeführ
te Potential des Langzeitsignals gelangt einerseits un
mittelbar an den einen Signaleingang des UND-Gatters L,
andererseits über ein vom Takt TM gesteuertes und durch
einen Anreicherungstyp-Feldeffekttransistor gegebenes
Gatter G 1 an einen Schaltungsknoten und gelangt von
diesem Knoten einerseits von einem Hilfstakt T SS ge
steuertes dem Gatter G 1 ähnliches zweites Gatter G 2 an
den einen Eingang eines mit zwei Signaleingängen ver
sehenen NOR-Gatters N 2, dessen Ausgang zur Steuerung
der Transfergates zwischen der ersten Kette (TSA) und
der zweiten Kette (TSB) von Speicherzellen dient. An
dererseits ist der genannte Schaltungsknoten an den
Eingang eines Inverters I und dessen Ausgang an einen
zweiten Schaltungsknoten gelegt, der unmittelbar zum
zweiten Eingang des bereits genannen NOR-Gatters N 2
führt.
Andererseits liegt der zweite Schaltungsknoten und
damit der Ausgang des Inverters I über ein durch den
Takt TS gesteuertes drittes Gatter G 3 an dem einen Ein
gang eines weiteren mit zwei Eingängen versehenen NOR-
Gatters N 1, dessen Ausgang zusammen mit dem Ausgang des
zweiten Gatters G 2 am einen Eingang des bereits genann
ten NOR-Gatters liegt, dessen zweiter Eingang unmittel
bar vom Inverter I gesteuert ist. Der zweite Eingang
des zuletzt eingeführten NOR-Gatters N 1 erhält bei Be
darf in gleicher Weise wie die Ketten von Speicher
zellen TSA bzw. TSB ein Rücksetzsignal R.
Da, wie bereits erwähnt, die einzelnen Zellen der Ketten
TSA und TSB als sog. Zweispeicher-Flip-Flops, also
Master-Slave-Flip-Flops ausgebildet sind, benötigt man
zu ihrer Taktversorgung zwei Takte TM und TS, von denen
der Takt TM zur Steuerung des Masterteils und der Takt
TS zur Steuerung des Slaveteils der Flip-Flop-Zellen
vorgesehen ist. Der im ersten Schaltungsteil vorzusehen
de Taktgeber muß dementsprechend ausgestattet sein. Er
kann z. B. nach den in der DE-Patentanmeldung P 28 45 379.4
dargelegten Gesichtspunkten ausgestaltet
sein, da dieser Taktgeber zugleich zur Erzeugung des
Hilfstaktes T SS befähigt ist.
Claims (5)
1. Digitale Halbleiterschaltung aus mindestens zwei
Schaltungsteilen mit jeweils einer der Aufnahme bzw.
Übertragung von Digitalinformation dienenden Kette aus
jeweils gleichen Speicherzellen, bei der die Ketten von
Speicherzellen von einem gemeinsamen Taktgeber gesteuert
sind, bei der die Kette von Speicherzellen eines ersten
Schaltungsteils mit einem bei Anregung jeweils einen Di
gitalimpuls emittierenden Signalgeber derart gekoppelt
ist, daß der Signalgeber mit dem Erreichen eines vorge
gebenen bestimmten Digitalzustandes seiner Kette von
Speicherzellen einen Digitalimpuls emittiert, bei der
ferner eine Amplitudenmodulation der vom gemeinsamen
Taktgeber erzeugten Folge von Taktsignalen durch den vom
Signalgeber emittierten Digitalimpuls vorgesehen ist und
bei der schließlich das auf diese Weise modulierte Takt
signal dem zweiten Schaltungsteil über eine auf die Amplitudenmo
dulation ansprechende und bei deren Vorhandensein den
digitalen Betriebszustand der Kette von Speicherzellen
des zweiten Schaltungsteils korrigierenden Signalerken
nungsschaltung zugeführt ist, nach Patent
28 28 822, dadurch ge
kennzeichnet, daß neben der im zweiten Schal
tungsteil vorgesehenen und durch Vermittlung des ersten
Schaltungsteils taktgesteuerten ersten Kette (TSA) von
Speicherzellen eine zweite solche Kette (TSB) von Spei
cherzellen vorgesehen ist, daß dabei zur Anschaltung
der zweiten Kette (TSB) von Speicherzellen an den Takt
eine durch ein Langzeitsignal gesteuerte und nur bei einer
einzigen bestimmten Beaufschlagung ihrer Signaleingänge
zum Auftreten eines Ausgangssignals führende Logik (L)
dient, daß ferner eine durch das Auftreten des Langzeit
signals auszulösende Informationsübertragung aus der
ersten Kette (TSA) von Speicherzellen an die zweite
Kette (TSB) von Speicherzellen sowie ein diese Infor
mationsübertragung aufgrund des Langzeitsignals steuern
der Koordinator (K) vorgesehen sind und daß schließlich
der Koordinator (K) derart ausgebildet ist, daß die über
die Logik (L) vermittelte Taktsteuerung der zweiten
Kette (TSB) von Speicherzellen unmittelbar nach der
Informationsübertragung aus der ersten Kette (TSA) ein
setzt.
2. Vorrichtung nach Anspruch 1, dadurch ge
kennzeichnet, daß die beiden Ketten von
Speicherzellen (TSA, TSB) als Dualzähler mit den vom
ersten Schaltungsteil gelieferten Taktimpulsen als
Zählimpulse ausgestattet sind.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die das Taktsignal
an den Takteingang der zweiten Kette (TSB) von Speicher
zellen legende Logik (L) als UND-Gatter mit zwei Si
gnaleingängen ausgebildet ist, bei dem das Langzeitsi
gnal zur Steuerung des einen Eingangs, das vom ersten
Schaltungsteil gelieferte Taktsignal zur Steuerung des
zweiten Eingangs dient, während der Ausgang dieses
UND-Gatters (L) mit dem Takteingang (TE) der zweiten
Kette (TSB) von Speicherzellen verbunden ist.
4. Vorrichtung nach einem der Ansprüche 1 bis 3, da
durch gekennzeichnet, daß das Lang
zeitsignal durch Betätigung eines Schalters (Sch) er
zeugt wird.
5. Vorrichtung nach einem der Ansprüche 1 bis 4, da
durch gekennzeichnet, daß die im
zweiten Schaltungsteil vorgesehene und die der Syn
chronisierung der ersten Kette (TSA) von Speicherzel
len mit dem Betriebszustand einer entsprechenden Kette
von Speicherzellen im ersten Schaltungsteil dienende
Amplitudenmodulation des Taktsignals erkennende Signalerkennungs
schaltung (SES) sowie eine von dieser Signalerkennungs
schaltung (SES) gesteuerte Anlage (KSE) zur Erzeugung
eines der Synchronisierung der jeweils beaufschlagten
Kette (TSA, TSB) von Speicherzellen mit der im ersten
Schaltungsteil vorgesehenen Kette von Speicherzellen
dienenden Korrektursignals sowohl zur Steuerung und
Synchronisierung der ersten Kette (TSA) als auch zur
Steuerung und Synchronisierung der zweiten Kette (TSB)
von Speicherzellen im zweiten Schaltungsteil dient.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792910919 DE2910919A1 (de) | 1979-03-20 | 1979-03-20 | Digitale halbleiterschaltung |
US06/048,605 US4291221A (en) | 1978-06-30 | 1979-06-14 | Digital semiconductor circuit |
FR7916407A FR2434459A1 (fr) | 1978-06-30 | 1979-06-26 | Circuit numerique a semi-conducteurs |
GB7922895A GB2026742B (en) | 1978-06-30 | 1979-07-02 | Synchronising counters dividers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792910919 DE2910919A1 (de) | 1979-03-20 | 1979-03-20 | Digitale halbleiterschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2910919A1 DE2910919A1 (de) | 1980-10-02 |
DE2910919C2 true DE2910919C2 (de) | 1988-06-16 |
Family
ID=6065914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792910919 Granted DE2910919A1 (de) | 1978-06-30 | 1979-03-20 | Digitale halbleiterschaltung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2910919A1 (de) |
-
1979
- 1979-03-20 DE DE19792910919 patent/DE2910919A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE2910919A1 (de) | 1980-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2654050C3 (de) | Taktsignalsteuersystem eines Mikrocomputersystems | |
DE2349377C2 (de) | Schaltwerk zur Durchführung von Datenverarbeitungsoperationen | |
DE19625225C2 (de) | Zeitgeber | |
EP0009572A2 (de) | Verfahren und Anordnung zur Prüfung von durch monolithisch integrierte Halbleiterschaltungen dargestellten sequentiellen Schaltungen | |
DE69833715T2 (de) | Taktrückgewinnungsschaltung | |
DE2336328C2 (de) | Stellvorrichtung für eine elektronische Uhr | |
DE3725821C2 (de) | ||
DE2006997A1 (de) | Zählsystem zur Messung der Differenz zwischen den Frequenzen zweier Signale | |
DE4304702A1 (en) | High speed serial to parallel converter for data transmission - has input data stream fed to pair of parallel multi stage registers with outputs generated via selector controlled by compressor | |
DE2223196B2 (de) | Verfahren und Anordnung zur Impulsbreitensteuerung | |
DE3743586C2 (de) | ||
DE2433885C3 (de) | Vorrichtung zum Synchronisieren der Eingansschaltung eines elektronischen Testinstruments auf zu prüfende Signalfolgen | |
DE3722907A1 (de) | Maximallaengen-schieberegister-folgegenerator | |
DE2225462A1 (de) | Verfahren und Einrichtung zur Mittelwertbildung der von einem Vorwärts-Rückwärtssignalgeber her anliegenden Signale | |
DE1424747B2 (de) | Erweiterbare digitale datenverarbeitungsanlage | |
DE2853546C2 (de) | Prüfschaltung für mindestens zwei synchron arbeitende Taktgeber | |
DE2948167C2 (de) | ||
DE1119567B (de) | Geraet zur Speicherung von Informationen | |
DE2910919C2 (de) | ||
EP0042961A2 (de) | Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung | |
DE3246211C2 (de) | Schaltungsanordnung zur Detektion von Folgen identischer Binärwerte | |
DE2646666A1 (de) | Elektronische uhr | |
DE1524160B2 (de) | Schaltungsanordnung zur ueberlappten steuerung des daten flusses in datenverarbeitungsanlagen | |
DE1812984C3 (de) | Streifenleser | |
DE2335341C2 (de) | Schaltungsanordnung zur Verteilung elektrischer Impulse |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref country code: DE Ref document number: 2828822 Format of ref document f/p: P |
|
8110 | Request for examination paragraph 44 | ||
AF | Is addition to no. |
Ref country code: DE Ref document number: 2828822 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8340 | Patent of addition ceased/non-payment of fee of main patent |