DE1524160B2 - Schaltungsanordnung zur ueberlappten steuerung des daten flusses in datenverarbeitungsanlagen - Google Patents
Schaltungsanordnung zur ueberlappten steuerung des daten flusses in datenverarbeitungsanlagenInfo
- Publication number
- DE1524160B2 DE1524160B2 DE19661524160 DE1524160A DE1524160B2 DE 1524160 B2 DE1524160 B2 DE 1524160B2 DE 19661524160 DE19661524160 DE 19661524160 DE 1524160 A DE1524160 A DE 1524160A DE 1524160 B2 DE1524160 B2 DE 1524160B2
- Authority
- DE
- Germany
- Prior art keywords
- register
- control
- character
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3824—Operand accessing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Executing Machine-Instructions (AREA)
- Controls And Circuits For Display Device (AREA)
- Complex Calculations (AREA)
Description
1 ' 2 '■■"■·■'■
Die Erfindung betrifft eine Schaltungsanordnung verwendet wird, führt das System nach der zitierten
zur überlappten Steuerung des Datenflusses in Daten- Anmeldung serienweise Abtastoperationen im Ein-
verarbeitungsanlagen mit mehreren Steuer-, Verarbei- Zeichen-Pro-Umlauf-Betrieb aus, um falsche Resul-
tungs-, externen Speicher-, Ein- und Ausgäbeein- täte zu vermeiden. Dadurch wird die Leistung zwei-
heiten sowie Übertragungskanälen durch Änderung 5 fach herabgesetzt, nämlich erstens wird in jedem pri-
der Inhalte von Registern, die entsprechende Tor- mären Speicherumlauf nur ein einziges Zeichen ver-
schaltungen steuern, sowie Operandenregistern zur arbeitet statt zweier, und zweitens sind redundante
Aufnahme je eines Operanden. sekundäre Speicherumläufe nötig, um ein A-FeId-
Durch die deutsche Offenlegungsschrift 1 524 144 Zeichen zu erhalten, das dem vorherigen B-Feldist
bereits eine Schaltungsanordnung zur überlappten io Resultat gleicht.
Steuerung des Datenflusses in Datenverarbeitungsan- Auf dieses Problem richtet sich nun die vorliegende
lagen bekanntgeworden, die dadurch charakterisiert Erfindung. Der Erfindung liegt deshalb die Aufgabe
ist, daß die Ursprungssteuerinformation gleichzeitig zugrunde, eine Schaltungsanordnung zu schaffen, die
Steuerschaltungen zur Ausblendung eines Teiles, der die logische bzw. arithmetische Verknüpfung zweier
zur Auswahl eines ersten Operanden dient und einem 15 Doppelzeichenoperanden gestattet, wobei das in
zweiten Register zugeleitet wird, daß gleichzeitig eine einem Teilzyklus gebildete Ergebnis aus zwei Ope-Umwandlung
durch Erhöhen um einen bestimmten randen als Eingangsgröße zur Verknüpfung als Ope-Wert
bestimmter Teile der Ursprungssteuerinforma- rand im zweiten Teil des Zyklus dienen kann,
tion in den Steuerschaltungen stattfindet, daß die so Diese Aufgabe wird gemäß der vorliegenden Ergebildeten Steuerinformationen die Torschaltungen 20 findung dadurch gelöst, daß dem einen der beiden steuern, einen zweiten Operanden aus einem Register mit dem Hauptspeicher in Verbindung stehenden auswählen und den Weg zur logischen oder arithme- Operandenregister ein weiteres Register nachgeschaltischen Verknüpfung beider Operanden freigeben, tet ist, das zusammen mit dem anderen der beiden wobei das Ergebnis der Verknüpfung als Operand Operandenregister über den durch zwei mit mehreren auf den Datenfluß rückwirkt und unter Steuerung 25 Eingängen versehenen Torschaltungen mit zugeordeines Zählers in das Register des ersten Operanden neten Registern gesteuert unterbrochenen Rückfühzurückübertragen wird. In dem genannten System rungsweg mit dem Ausgang der arithmetischen und kann der Speicher jeweils zwei Zeichen eines Feldes logischen Einheit verbunden ist.
liefern. Damit die Kombination von zwei Zeichen Die Erfindung wird nachstehend an Hand der in eines ersten Feldes mit zwei Zeichen eines zweiten 30 den Zeichnungen dargestellten Ausführungsbeispiele Feldes während jedes Speicherumlaufes stattfinden näher erläutert. In den Zeichnungen bedeutet
kann, selbst wenn die Zeichen eines Feldes oder Fig. 1 ein Blockschaltbild, an Hand dessen die beider Felder nicht auf reguläre Speichergrenzen Steuerung des Datenflusses erklärt wird,
fallen, sind besondere sekundäre Kanalregister vor- F i g. 2 eine spezielle Steuerschaltung zur Steuegesehen. 35 rung der Kanaltore 222 in Fig. 1,
tion in den Steuerschaltungen stattfindet, daß die so Diese Aufgabe wird gemäß der vorliegenden Ergebildeten Steuerinformationen die Torschaltungen 20 findung dadurch gelöst, daß dem einen der beiden steuern, einen zweiten Operanden aus einem Register mit dem Hauptspeicher in Verbindung stehenden auswählen und den Weg zur logischen oder arithme- Operandenregister ein weiteres Register nachgeschaltischen Verknüpfung beider Operanden freigeben, tet ist, das zusammen mit dem anderen der beiden wobei das Ergebnis der Verknüpfung als Operand Operandenregister über den durch zwei mit mehreren auf den Datenfluß rückwirkt und unter Steuerung 25 Eingängen versehenen Torschaltungen mit zugeordeines Zählers in das Register des ersten Operanden neten Registern gesteuert unterbrochenen Rückfühzurückübertragen wird. In dem genannten System rungsweg mit dem Ausgang der arithmetischen und kann der Speicher jeweils zwei Zeichen eines Feldes logischen Einheit verbunden ist.
liefern. Damit die Kombination von zwei Zeichen Die Erfindung wird nachstehend an Hand der in eines ersten Feldes mit zwei Zeichen eines zweiten 30 den Zeichnungen dargestellten Ausführungsbeispiele Feldes während jedes Speicherumlaufes stattfinden näher erläutert. In den Zeichnungen bedeutet
kann, selbst wenn die Zeichen eines Feldes oder Fig. 1 ein Blockschaltbild, an Hand dessen die beider Felder nicht auf reguläre Speichergrenzen Steuerung des Datenflusses erklärt wird,
fallen, sind besondere sekundäre Kanalregister vor- F i g. 2 eine spezielle Steuerschaltung zur Steuegesehen. 35 rung der Kanaltore 222 in Fig. 1,
Bei einer Zweizeichenoperation kann die Reihen- F i g. 3 eine Schaltung zur Gewinnung bestimmter
folge in einem einfachen Fall wie folgt angegeben Steuersignale,
werden: F i g. 4 das Zeitdiagramm für die Impulse, die von
Entnimm ein erstes Paar von A-Feld-Zeichen; der Schaltung nach F i g. 3 erzeugt worden sind,
wähle eins aus und speichere es in einem der sekun- 40 F i g. 5 ein weiteres Detail einer Schaltung zur Ge-
wähle eins aus und speichere es in einem der sekun- 40 F i g. 5 ein weiteres Detail einer Schaltung zur Ge-
dären Kanalregister und wähle dann das andere aus winnung von Steuerimpulsen,
und speichere es in einem anderen sekundären Kanal- F i g. 6 eine Schaltungsanordnung zur Gewinnung
register; entnimm ein erstes Paar von B-Feld-Zeichen; der Steuerimpulse für B-Zyklüs und
wähle ein B-Feld-Zeichen aus und gib ein ent- Fig. 7 die Entschlüsselung des Instruktionssprechendes
der A-Feld-Zeichen frei, damit das erste 45 registers.
Α-Zeichen und das erste B-Zeichen in den arithme- In F i g. 1 ist ein Datenverarbeitungssystem dargetischen
bzw. logischen Schaltungen zum Resultat stellt, das eine Datenflußverbindung von der Zeichenkombiniert werden kann. Speichere das Resultat im Sammelleitung 232 des Rückführungskanals direkt zu
Register des Rückführungskanals; wähle das den sekundären Kanalregistern 218 aufweist. Die
zweite B-FekkZeichen aus und gib das zweite 50 Einzelheiten der Verbindung zu den Kanalregistern
A-Feld-Zeichen frei, damit beide in den arithmeti- 218 sind in F i g. 2 dargestellt. Der Zweck der Verschen
und logischen Schaltungen zum Resultat korn- bindung von der zweiten Zeichensammelleitung des
biniert werden können, wonach dieses Resultat durch Rückführungskanals zu den sekundären Kanaldie
zweite Zeichentorschaltung des Rückführungs- registern ist es, die Verwendung eines Resultatkanals
geleitet und gleichzeitig das im ersten Zeichen- 55 zeichens eines Arbeitsumlaufs als Quellenzeichen in
register des Rückführungskanals gespeicherte Resultat einem nächsten Umlauf zu gestatten. In jedem Speifreigegeben
wird, so daß zwei Resultatzeichen dem cherumlauf (z. B. einem B-Ümlauf) ist eine erste
Speicher zugeführt werden, um darin an den Spei- Zeichenverarbeitungszeit und eine zweite Zeichenvercherplätzen
gespeichert zu werden, aus denen die arbeitungszeit enthalten, so daß zwei Paare von Zeiersten
beiden B-Feld-Zeichen entnommen worden 60 chen in den arithmetischen und logischen Schaltungen
sind. In dem Falle, in dem eine Adressenverschiebung 226 während eines B-Umlaufs kombiniert werden
vorliegt, d. h., daß zum Beispiel die Α-Adresse um können. Wie F i g. 1 zeigt, wird das Resultat einer
eine Adresse hinter der B-Adresse zurückliegt, gibt ersten Zeichenverarbeitungszeit als sekundäre Eineine
nachfolgende Α-Adresse eines der nächsten zu gangsgröße für eine Kombination von Werten verbearbeitenden
Zeichen an, und diese fällt mit einer 65 wendet, die während einer zweiten Zeichenverarbeilaufenden
B-Adresse zusammen. Wenn "das Resultat tungszeit auszuführen ist, und das Resultat der zweieines
vorausgegangenen Umlaufes bei einer Serien- ten Zeichenverarbeitungszeit als Eingangszeichen für
weisen Abtastung in einem nachfolgenden Umlauf die Kombination während der ersten Zeichenverar-
3 4
beitungszeit eines nachfolgenden B-Umlaufs zu ver- 3006, 3012 versehen, damit Zeichen in die X- und
wenden usf. Y-Selbsthalteschaltungen 324, 325 entweder aus dem
Die einzige Komplikation besteht in der Bestim- sekundären Kanal 216 oder aus der zweiten Zeichenmung,
ob das resultierende Zeichen aus dem Rück- Sammelleitung 236 des Rückführungskanals eingegeführungskanal
in das Z- oder Y-Register während des 5 ben werden können. Jede Gruppe von acht Oderersten
Zeichenteils CG 1 oder des zweiten Zeichen- Schaltungen 3006, 3012 spricht an auf zwei Gruppen
teils CG 2 jedes B-Umlaufs eingeführt werden soll zu je acht Und-Schaltungen, die dargestellt sind durch
(s. F i g. 4). In jedem B-Umlauf wird ein zusätzliches die Gruppen von acht Und-Schaltungen 3002, 328,
Paar von Zeichen zum primären Kanal übertragen, 329,3008. Die Und-Schaltungen 3002, 3008 haben
so daß während CG 1 (und während CG 2) ein neues io die Funktion, Zeichen von der zweiten Zeichensam-B-Zeichen
mit dem letzten Resultatzeichen kombi- melleitung des Rückführungskanals unter der Steueniert
wird, wobei das als Operand in CG 2 benutzte rung von Signalen auf der »HS SET X REG«-Lei-Resultatzeichen
das in CGI gebildete Resultat und tung 3004 bzw. der »HS SET Y REG«-Leitung 3010
das CGI Eingangszeichen das in CG2 gebildete durchzuschalten.
Resultat sind. 15 Wie Fig. 2 zeigt, ist das Z-Register an der mit
Resultat sind. 15 Wie Fig. 2 zeigt, ist das Z-Register an der mit
Bei serienweiser Verarbeitung mit hoher Geschwin- hoher Geschwindigkeit stattfindenden Abtastoperadigkeit
wird das Y-Register verwendet, um ein Zei- tion nicht beteiligt, da keine Zeichen aus einem Umchen
während CG 2 (das zweite der beiden Zeichen lauf bis in den nächsten Umlauf gespeichert zu werin
jedem B-Umlauf) zu liefern, das in den arithme- den brauchen. ν
tischen und logischen Schaltungen mit einem zweiten 20 Jede der acht Z-Register-Selbsthalteschaltungen
von zwei neuen Zeichen zu kombinieren ist, welche 324 und Y-Register-Selbsthalteschaltungen 325 wird
aus dem Speicher entnommen werden, ebenso wird rückgestellt durch Signale aus entsprechenden Oderdas
Z-Register verwendet, um ein Zeichen während Schaltungen 3014 bzw. 3016. Die Oder-Schaltung
CG 1 (das erste Zeichen) zu liefern, das in den arith- 3014 kann auf ein »RESET X REG«-Signal auf einer
metischen und logischen Schaltungen mit einem ersten 25 Leitung 338 während normaler Operationen ansprevon
zwei aus dem Speicher in jedem B-Umlauf ent- chen, oder sie kann auf ein »HS RESET X REG«-
nommenen Zeichen zu kombinieren ist. Es wird also Signal auf einer Leitung 3015 während der serienwährend
der ersten Zeichenverarbeitungszeit CG 1 weisen Verarbeitung mit hoher Geschwindigkeit geein
erstes Α-Zeichen aus dem Z-Register auf den maß der vorliegenden Erfindung ansprechen. Ebenso
sekundären Kanal übertragen, um mit einem ersten 30 spricht die Oder-Schaltung 3016 an auf ein normales
von zwei B-Feld-Zeichen, die dem primären Kanal Signal »RESET Y & Z REGS« auf Leitung 340 oder
zugeführt werden, kombiniert zu werden; dieses erste auf ein Signal »HS RESET Y REG« auf Lei-A-Feld-Zeichen
ist bereits zu einer früheren Al-Zeit tung 3017.
(s. F i g. 4) in das Z-Register eingeführt worden als Es können also Zeichen durch entsprechende Oder-
dieses Zeichen als Resultat einer zweiten Zeichen- 35 Schaltungen in den Z- oder Y-Selbsthalteschaltungen
Verarbeitungszeit CG 2 im vorhergehenden B-Umlauf durch normale Betriebstorsignale 328, 329 bzw. durch
zur Verfügung stand. Wenn das Resultat des ersten Torschaltungen, die nur während der schnellen Serienzeichens
erreicht wird, wird es dem Y-Register zu- weisen Abtastverarbeitung betätigt sind (3002, 3008),
gänglich gemacht und zu einer verzögerten frühen gelangen.
Ε-Zeit im Y-Register gespeichert. Das Z- und das 40 Die Steuerungen für den Betrieb der Z- und
Y-Register werden beide in jedem Falle unmittelbar Y-Register während der schnellen serienweisen Vervor
dem Einstellen gelöscht. arbeitung sind in F i g. 3 dargestellt. Die Schaltungs-
Durch die vorstehenden Ausführungen wird er- anordnung von F i g. 3 wird nur dann betätigt, wenn
läutert, wie die Schaltung von F i g. 3 arbeitet, welche ein Signal auf einer Leitung 3019 auftritt, das durch
die Einstell- und Rückstellsignale für das Z- und das- 45 eine Und-Schaltung 3018 erzeugt wird und wenn
Y-Register liefert. gleichzeitig Signale auf den Leitungen 918, 3046 bzw.
Die Wirkungsweise der Schaltung 3 wird in Ver- 421 vorliegen. Das Signal auf Leitung 3019 zeigt an,
bindung mit dem Zeitdiagramm nach F i g. 4 be- daß eine Serienoperation mit überlappenden Feldern*
trachtet. Die zeitliche Steuerung der Z- und bei denen die A-Feld-Adresse um eine Speicherstelle
Y-Register gleicht der für das Einstellen der Resultat- 50 hinter der B-Feld-Adresse zurückliegt, ausgeführt
register. Das heißt, im Y-Register wird ein erstes werden muß. Dieses Signal steuert einen Inverter
Zeichenresultat gleichzeitig mit den Speichern dieses 3020, der ein Signal auf einer Leitung 3021 erzeugt.
Resultats im ersten Zeichenregister gespeichert, und Dieses'Signal gestattet auch die Betätigung der ausge-
ebenso erfolgt die Speicherung im Z-Register zu wählten von vier Und-Schaltungen 3022, 3026, 3028,
einem Zeitpunkt, der dem Zeitpunkt entspricht, wenn 55 3032. Jede dieser Und-Schaltungen erzeugt ein entdieses
Zeichen zur Regenerations- und Beladungs- sprechendes Ein- oder Rückstellsignal für das Z- oder
schaltung des Speichers zurückgeschickt wird. In für das Y-Register auf den Leitungen 3004,3015,
einer abgewandelten Ausführung konnte die zeitliche 3010 und 3017. Da das Z-Register als Quelle eines
Steuerung leicht verändert werden, um normale Operanden während der ersten Zeichenverarbeitungs-Schaltungsverzögerungen
und andere Punkte zu be- 60 zeit benutzt wird, wird in ihm das Resultat einer rücksichtigen, aber im Prinzip wäre die Wirkungs- zweiten Zeichenverarbeitungszeit gespeichert. Daher
weise ebenso, wie sie in bezug auf das Zeitdiagramm spricht die Und-Schaltung 3022 auf ein Signal auf
von F i g. 4 erläutert wird, und alle etwaigen Ab- der CG 2-Leitung 306 an und wird zu einem Zeitwandlungen
in der zeitlichen Steuerung zur Berück- punkt betätigt, der um etwa 100 ns gegenüber der
sichtigung gewöhnlicher Schaltungsbedingungen ge- 65 Zeit »tEFRÜH« durch eine Verzögerungseinheit
hören zum Bestand der Technik. 3024 verzögert ist. Das Z-Register wird unmittelbar
Wie F i g. 2 zeigt, sind das Z- und das Y-Register vor seiner Einstellung rückgestellt, weil die Undjeweils
mit mehreren Eingangs-Oder-Schaltungen Schaltung 3026 auf dieselben Signale anspricht wie
die Und-Schaltung 3022, abgesehen davon, daß das
die Zeit »TE FRÜH« darstellende Signal bei Anlegung an die Und-Schaltung 3026 nicht verzögert ist.
Ebenso wird das Y-Register zur Zeit tH 4 während Zeichenzeit 1 rückgestellt und 100 ns später eingestellt
infolge der Wirkung einer Verzögerungseinheit 3030. Diese zeitliche Steuerung ist in F i g. 4 veranschaulicht,
wo die erste Zeichenverarbeitungszeit von der zweiten Hälfte der B-Zeit bis zur ganzen E-Zeit
und die zweite Zeichenverarbeitungszeit über die F-Zeit hinweg verlaufen. F i g. 5 zeigt eine Schaltung
zum Erzeugen von Α-Umläufen. Diese Schaltung ermöglicht es, das aufeinanderfolgende B-Umläufe
Zeichen verwenden, die aus der zweiten Zeichensammelleitung zu den sekundären Kanalregistern übertragen
werden, ohne daß redundante A-Ufnläufe ausgeführt werden, die nicht mehr notwendig sind. (Da
das vorhergehende Resultat innerhalb des Datenflusses verfügbar gemacht worden ist, ist eine Ansteuerung
des Speichers wegen eines A-Umlauf-Zeichens nicht erforderlich.)
In Fig. 6 ist die B-Umlauf-Selbsthalteschaltung
gezeigt, deren Wirkungsweise auf Grund der Beschreibung der A-Umlauf-Selbsthalteschaltung nicht
näher erläutert wird.
F i g. 7 veranschaulicht die Decodierung eines »SPEC OP«-Befehls (SpezialOperation) mittels einer
Und-Schaltung 3040, die auf ein bestimmtes Zeichen das »SPEC OP«-Signal auf einer Leitung 3042 erzeugt,
welches seinerseits einen Inverter 3044 steuert, der ein invertiertes Signal auf Leitung 3046 erzeugt.
Dieses Signal wird in F i g. 3 verwendet, um die Sperrung der Und-Schaltung 3018 während einer »Spezialoperation«
zu bewirken. Dies veranschaulicht die Tatsache, daß bestimmte Operationen, die eine serienweise
Abtastung veranlassen könnten, durch Verwendung der zugehörigen »NICHT«-Funktion als Betätigungssignal
aus der schnellen serienweisen Verarbeitung ausgeschlossen werden können, um die Schaltungsanordnung
von F i g. 3 zur Wirkung zu bringen. In einem kompletten Datenverarbeitungssystem ist es
denkbar, daß bestimmte Befehle eine Serienabtastung bewirken könnten, und doch eignen sich diese Befehle
nicht zur Ausführung gemäß der Erfindung; die Und-Schaltung 3018 veranschaulicht die Fähigkeit,
die schnelle serienweise Verarbeitung nur auf bestimmte der Operationen hin zu gestatten, welche
eine Serienabtastung erfordern; alle verbotenen Befehle würden dann als Ein-Zeichen-Serienabtastoperation
ausgeführt. Wie es hier gezeigt wird, werden die Resultate den sekundären Registern direkt zugeleitet.
Der Grund dafür ist jedoch, daß sich der Datenfluß des vorliegenden Ausführungsbeispiels am
besten für eine solche Verbindung eignet. Dieses Ausführungsbeispiel gestattet die Verarbeitung von zwei
Zeichen in jedem B-Umlauf, wobei die B-Umläufe • jeweils unmittelbar aufeinanderfolgen. Eine EinZeichen-Maschine
könnte natürlich in ähnlicher
ίο Weise ein einziges Quellenregister verwenden. Die
Quellenregister könnten dabei in einem schnell arbeitenden örtlichen Speicher eingebaut sein, und das
Resultat könnte vorübergehend in einem oder mehreren anderen Registern gepuffert werden.
Claims (2)
1. Schaltungsanordnung zur überlappten Steuerung des Datenflusses in Datenverarbeitungsso
anlagen mit mehreren Steuer-, Verarbeitungs-, externen Speicher-, Ein- und Ausgabeeinheiten
sowie Übertragungskanälen durch Änderung der Inhalte von Registern, die entsprechende Torschaltungen
steuern, sowie Operandenregistern zur Aufnahme mindestens je eines Operanden,
dadurch gekennzeichnet, daß dem einen der beiden mit dem Hauptspeicher in Verbindung
stehenden Operandenregister (Z) ein weiteres Register (X) nachgeschaltet ist, das zusammen mit
dem anderen (Y) der beiden Operandenregister über den durch mit mehreren Eingängen versehenen
Kanaltoren (222) gesteuert unterbrochenen Rückführungsweg (220 und 224) mit dem Eingang
der arithmetischen und logischen Einheit
(226) verbunden ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Z-Register die
Daten von der Speicherleitung (216) über nur ein Und-Glied (330) zugeleitet werden, dessen Steuereingang
vom entsprechenden Steuersignal »SET Z REG« gespeist wird, daß dem Z-Register und
dem Y-Register je zwei ausgangsseitig über jeweils ein Oder-Glied (3006 bzw. 3012) miteinander
verbundene Und-Glieder (328, 3002 bzw. 329, 3008) vorgeschaltet sind, die den Datenfluß
aus der Speicherleitung (216) und auf dem Rückführungsweg (220 und 224) durch anliegende
Steuersignale (z.B. SET X REG und SET Y REG) steuern.
Hierzu 2 Blatt Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US468248A US3387273A (en) | 1965-06-30 | 1965-06-30 | High speed serial processor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1524160A1 DE1524160A1 (de) | 1971-03-04 |
DE1524160B2 true DE1524160B2 (de) | 1971-12-16 |
Family
ID=23859038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661524160 Withdrawn DE1524160B2 (de) | 1965-06-30 | 1966-06-29 | Schaltungsanordnung zur ueberlappten steuerung des daten flusses in datenverarbeitungsanlagen |
Country Status (4)
Country | Link |
---|---|
US (1) | US3387273A (de) |
DE (1) | DE1524160B2 (de) |
FR (1) | FR1485064A (de) |
GB (1) | GB1107429A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS537336B2 (de) * | 1973-12-29 | 1978-03-16 | ||
US4292674A (en) * | 1979-07-27 | 1981-09-29 | Sperry Corporation | One word buffer memory system |
US8825598B2 (en) * | 2010-06-16 | 2014-09-02 | Apple Inc. | Media file synchronization |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL255604A (de) * | 1959-09-08 | |||
US3161855A (en) * | 1960-12-09 | 1964-12-15 | Gen Electric | Electronic data processor |
US3248698A (en) * | 1963-12-23 | 1966-04-26 | Ibm | Computer wrap error circuit |
-
1965
- 1965-06-30 US US468248A patent/US3387273A/en not_active Expired - Lifetime
-
1966
- 1966-06-22 FR FR7890A patent/FR1485064A/fr not_active Expired
- 1966-06-23 GB GB28032/66A patent/GB1107429A/en not_active Expired
- 1966-06-29 DE DE19661524160 patent/DE1524160B2/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE1524160A1 (de) | 1971-03-04 |
GB1107429A (en) | 1968-03-27 |
FR1485064A (fr) | 1967-06-16 |
US3387273A (en) | 1968-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2451982C2 (de) | ||
DE3300260C2 (de) | ||
DE2855673C2 (de) | ||
DE1280924B (de) | Bistabile Schaltung | |
DE2750344C2 (de) | Logikschaltung zum Betätigen irgendeiner Teilmenge einer Mehrzahl von Vorrichtungen | |
DE2216123B2 (de) | Verfahren und Anordnung zur Analog-Digital-Umsetzung unter mehrfacher Integration | |
EP0134831A1 (de) | Einrichtung im Befehlswerk eines Fliessbandprozessors zur Befehlsunterbrechung und -wiederholung | |
DE3930313A1 (de) | Vektorprozessor | |
DE3722907A1 (de) | Maximallaengen-schieberegister-folgegenerator | |
DE3048414A1 (de) | "schaltungsanordnung fuer eine datenverarbeitungsanlage" | |
EP0217122A1 (de) | Schaltungsanordung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale | |
DE3018509C2 (de) | Schieberegister | |
DE1119567B (de) | Geraet zur Speicherung von Informationen | |
DE1774675A1 (de) | Elektronisches Rechengeraet | |
DE1524160B2 (de) | Schaltungsanordnung zur ueberlappten steuerung des daten flusses in datenverarbeitungsanlagen | |
EP0213584A2 (de) | Schaltungsanordnung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale | |
EP0042961A2 (de) | Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung | |
DE1524160C (de) | Schaltungsanordnung zur überlappten Steuerung des Datenflusses in Datenverarbeitungsanlagen | |
DE1806172A1 (de) | Prioritaetsschaltung | |
DE2527236C3 (de) | Anordnung zum Einsetzen von Daten in ein Register | |
DE1181276B (de) | Datengeber aus matrixfoermig angeordneten Ferrit-Ringkernen | |
EP0017245B1 (de) | Monolithisch integrierbare Halbleiterschaltung mit einem taktgesteuerten Schieberegister | |
DE2922234C2 (de) | Verfahren und Schaltungsanordnung zur Bereitstellung von logischen Verknüpfungsergebnissen in datenverarbeitenden Einrichtungen | |
DE1774620C3 (de) | Steuerschaltung für mehrere Bildschirmgeräte eines Computersystems | |
DE2408990C3 (de) | Programmgesteuertes Testsystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |