DE1524160A1 - Verbesserte Schaltungsanordnung zur ueberlappten Steuerung des Datenflusses in Datenverarbeitungsanlagen - Google Patents

Verbesserte Schaltungsanordnung zur ueberlappten Steuerung des Datenflusses in Datenverarbeitungsanlagen

Info

Publication number
DE1524160A1
DE1524160A1 DE19661524160 DE1524160A DE1524160A1 DE 1524160 A1 DE1524160 A1 DE 1524160A1 DE 19661524160 DE19661524160 DE 19661524160 DE 1524160 A DE1524160 A DE 1524160A DE 1524160 A1 DE1524160 A1 DE 1524160A1
Authority
DE
Germany
Prior art keywords
register
character
circuit
control
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19661524160
Other languages
English (en)
Other versions
DE1524160B2 (de
Inventor
Carter Richard Stanton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1524160A1 publication Critical patent/DE1524160A1/de
Publication of DE1524160B2 publication Critical patent/DE1524160B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824Operand accessing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Complex Calculations (AREA)

Description

IDM Deutschland Internationale Uüro-Maithinen Geielltehaß mbH
Böblingen den 26. August 1969 ru-sp
Anmelderin: International Business Machines
Corporation Armonk, N. Y. 10
Amtliches Aktenzeichen: P 15 24 160. 8
Aktenzeichen der Anmelderin: Docket 7826
Verbesserte Schaltungsanordnung zur überlappten Steuerung des DatenfluBses in Datenverarbeitungsanlagen
Die Erfindung betrifft eine Verbesserung der Schaltung«anordnung zur Steuerung des Datenflusses gemäss der Patentanmeldung J 30 495. Die Schaltungsanordnung dieser Patentanmeldung ist dadurch charakterisiert, dass die Ursprungssteuerinformation gleichzeitig Steuerechaltungen zur Ausblendung eines Teiles, der zur Auswahl eines ersten Operanden dient und einem zweiten Register zugeleitet wird, dass gleichzeitig eine Umwandlung durch Erhöhen um einen bestimmten Wert bestimmter Teile der Ursprungssteuerinformation in den Steuerechaltungen stattfindet, dass die so gebildeten Steuerinformationen die Torschaltungen steuern, einen zweiten Operanden aus einem Register auswählen und den Weg zur logischen oder arithmetischen Verknüpfung beider Operanden freigeben, wobei das Ergebnis tier Verknüpfung als Operand auf den Datenfluss rückwirkt und unter Steuerung eine« Zähler« in das Register des ersten Operanden zurückübertragen wird. In denn genannten System kann der Speicher jeweils zwei Zeichen eines Feldes liefern. Damit die Kombination von zwei Zeichen eines ersten Feldes mit zwei Zeichen eines zweiten Felde· während jedes Speicher· Umlaufes stattfinden kann, selbst wenn die Zeichen eine· Feldes oder beider Felder nicht auf reguläre Speichergrenzen fallen, sind besondere sekundäre Kanalregiater vorgesehen.
Docket 7826 109810/1697
N#oo Unterlagen ivw 11 At», a Nr. t »u j fr« An<in»mu * 4. ·. iH7)
Bei einer Zweizeichenoperation kann die Reihenfolge in einem einfachen Fall wie folgt angegeben werdenι
Entnimm ein erstes Paar von A-Feld~Zeiehen; wähle eins aus und speichere es in einem der sekundären Kanalregister und wähle dann das andere aus und speichere es in einem anderen sekundären Kanalregister; entnimm ein erstes Paar von B-Feld-Zeichen; wähle ein B-FeId-Zeionen aus und gib ein entsprechendes der A-Feid-Zeichen frei» damit das erste A-Zeicheh und das erste B-Zeichen in den arithmetischen bzw. logischen Schaltungen zum Resultat kombiniert werden kann. Speichere das Resultat ira Register des RUokfUhrungskanals; wähle das zweite B-Feld-Zeichen aus und gib das zweite A-FeId-Zeiohen frei» damit beide in den arithmetischen und logischen Schaltungen zum Resultat kombiniert werden können, wonach dieses Resultat duroh die zweite Zeichentorschaltung des Rtickfuhrungskanals geleitet und gleichzeitig das im ersten Zeichenregister des RUcfcführungskanais gespeicherte Resultat freigegeben wird, so daß zwei Reeultatzeiohen dem Speicher zugeführt werden, um darin an den Speicherplätzen gespeichert zu werden, aus denen die ersten beiden B-Feld-Zeichen entnommen worden sind. In dem Falle* indem eine Adressenverschiebung vorliegt» d.h.» daß zum Beispiel die A-Adresse um eine Adresse hinter der B-Adresse zurückliegt« gibt eine nachfolgende Α-Adresse eines der nächsten zu bearbeitenden Zeichen an* und diese fällt mit einer laufenden B-Adresse zusammen* Wenn das Resultat eines vorausgegangenen Umlaufes bei einer serienweisen Abtastung in einem nachfolgenden Umlauf vtrwendet wird, fährt das System nach der zitierten Anmeldung serienweise Abtastoperationen im Ein-Zeloheii«Fro-t}jniauf-Betrieb aus, um falsche Resultate zu vermeiden. Dadurch wird die Leistung zweifach herabgesetzt, niimlich •retena. wird in jodesa primären Speloheruralauf■■ nur ein einziges Zeichen verarbeitet,'statt zweier, und zweitens sind redundante sekundär« Speloherumlauf© nötig, um ein A~Feld-Zelchen zu erhalten, dad dem vorherigen B-Feld Resultat gleicht. Auf dieses Prolfleis Piehtet sich nun dl· vorliegende Erfindung* Der Erfindung Ii#gfe deshalb die Aufgabe xu Grundea ein« Schaltungs-
152416Q
anordnung zu schaffen, die die logische, bzw. arithmetische Verknüpfung zweier Doppelzeichenoperanden gestattet, wobei dasineinem Teilzyklus gebildete Ergebnis aus zwei Operanden als Eingangsgrösse zur Verknüpfung als Operand im zweiten Teil des Zyklusses dienen kann.
Gemäss der vorliegenden Erfindung ist die Schaltungsanordnung der Anmeldung J 30 495 dadurch charakterisiert, dass dem einen der bei den mit dem Hauptspeicher in Verbindung stehenden Operanden ein weiteres Register über den durch zwei mehr eingängige Torschaltungen' gesteuert unterbrochenen Rückführungsweg mit dem Ausgang des arithmetischen und logischen Verknüpfungnetzwerkes verbunden ist.
Die Erfindung wird nachstehend anhand der in den Zeichnungen dargestellten Ausführungsbeispiele näher erläutert. In den Zeichnungen bedeuten:
Fig. 1 ein Blockschaltbild, an Hand dessen die Steuerung des
Datenflusse β erklärt wird,
: ■ ■ ■ ■ #
Fig. 2 eine spezielle Steuerschaltung zur Steuerung des Registers
222 in Fig. 1,
Fig. 3 eine Schaltung zur Gewinnung bestimmter Steuersignale.
Fig. 4 das Zeitdiagramm für die Impulse, die von der Schaltung nach
Docket 7826 109810/1697
Fig. 3 erzeugt worden sind,
Fig. 5: ein weiteres Detail einer Schaltung zur Gewinnung von Steu
erimpulsen,
Fig. 6: eine Schaltungsanordnung zur Gewinnung der Steuerimpulse
für B-Zyklus und
Fig. 7: die Entschlüsselung des Intruktionsregisters.
Wie aus Fig. 1 hervorgeht, ist ein Datenverarbeitungssystem, wie es in der zitierten Anmeldung gezeigt ist, dahingehend abgewandelt worden, dass eine Datenfluss verbindung von der Zeichensammelleitung 232 des Rückführungskanals direkt zu den sekundären Kanalregistern 218 geschaffen worden ist. Die Einzelheiten der Verbindung zur den sekundären Kanalregisters 218 sind in Fig. 2 dargestellt. Der Zweck der Verbindung von der zweiten Zeichensammelleitung des Rückführungskanals zu den sekundären Kanalregistern ist es, die Verwendung eines Resultatzeichens eines Arbeitsumlaufs als Quellenzeichenfür einen nächsten Umlauf zu gestatten. In jedem Speicherumlauf (z. B. einem B-Umlauf) ist eine erste Zeichenverarbeitungszeit und eine zweite Zeichenverarbeitungszeit enthalten, so dass zwei Paare von Zeichen in den arithmetischen und logischen Schaltungen 226 während eines B-Umlaufs kombiniert werden können. Wie Fig. 1 zeigt, ermöglicht es die vorliegende Erfindung einem Datenverarbeitungs system der in der zitierten Anmeldung beschriebenen Art, das Resultat einer ersten Zeichenverarbeitungszeit als sekundäre Eingangsgrösse für eine Kombination von Werten zu verwenden, die während einer zweiten Zeichenverarbeitungszeit auszuführen ist, und das Resultat der zweiten Zc'j-chfinverarbeiiunRs/.cit als Eingangs-
i.n.j.0. 7026 ^,y!8;1071697 'badobksinal
zeichen für die Kombination während der ersten Zeichenverarbeitungszeit eines nachfolgenden B-Umlaufa zu verwenden, und so fort.
Die einzige Komplikation besteht in der Bestimmung, ob das resultierende Zeichen aus dem RückfUhrungskanal in das X- oder Y-Register während des ersten Zeichenteils (C01 ) oder des zweiten Zeichenteils (CG2) Jedes B-Ümlauf3 eingeführt werden soll (siehe Pig. 4J-. In Jedem B-Umlauf wird ein zusätzliches Paar von Zeichen zum primären K-nai übertragen, so feö während CGI (und während CG2) ein neues B-Zeichen mit dem letzten Resultatzeichen kombiniert wird, wobei das als Operand in CG2 benutzte Resultatzeichen das in CG1 gebildete Resultat und das CQ1 Eingangszeichen das in CG2 gebildete Resultat sind.
Bei der eriindungsgemUflen serienweisen Verarbeitung mit hoher Geschwindigkeit wird das Y-Reglater verwendet, um ein Zeichen während CGH (das zweite der beiden Zeichen in Jedem B-Umlauf) zu liefern, das in den arithmetischen und logischen Schaltungen mit einem zweiten von zwei neuen Zeichen zu kombinieren 1st, welche aus dem Speicher entnommen werden, ebenso wird das X-Register verwendet, um ein Zeichen während"CGI (das erste Zeichen) zu liefern* das in den arithmetischen und logischen Schaltungen mit einem ersten von zwei aus dem Speicher in Jedem B-Umlauf entnommenen Zeichen zu kombinieren ist. Es wird also während der ersten Zeichenverarbeitungazeit (C.G1)'.-ein-erste» A-Zelchcm aus dem X-Register auf den sekundären Kanal übertragen, um mit einem ersten von zwei B-Fold-Ziiichen, die dem primären Kanal zugeführt werden, kombiniert zu worden; dieaes erste A-Feld-Zeichen ist bereits au einer früheren AT-Zeit- (eiche Fig. Ό in das X-Regiater eingeführt'worden ale dieüüa deichen ala Huuulta-t einer zweiten- Zeiehenverarbeitunsüzeit (CG^) im vorhergehenden B-Umlauf zur Verfügung »nand. Wenn daa.Resultat (Um ernten Zeichono.erreicht wird, wird ^s dum Y-Regicter zugänglich gemacht und zu einer verzögerten frühen .. E-Zoit im Y-ivo^lßter goiipoichort. Da© X- und das Y-Roglcter-werden in Jotu.m Falle unmittelbar vor dem Ivinatellen gelüaoht.
Durch dio voratohendon Ausführungen wird grob erläutert, wie die Schaltung von Fig. ,) arbüitot, Wüloho die Einatoll- und RUokfür daa X- und duo Y-Rogietor lief «rl.
109810/1697
Die Wirkungsweise der Schaltung 2 wird in Verbindung mit dem Zeitdiagramm nach Fig. 4 betrachtet. Die zeitliche Steuerung der X- und des Y-Register gleicht der für das Einstellen der Resultatregister. D.h., im Y-Register wird ein erstes Zeichenresultat gleichzeitig mit dem Speichern dieses Resultats im ersten Zeichenregister gespeichert, und ebenso erfolgt die Speicherung im X-Register zu einem Zeltpunkt, der dem Zeitpunkt entspricht, wenn dieses Zeichen zur Regenerations- und Belaüungsschaltung des Speichers zurückgeschickt wird. In einer abgewandelten Ausführung konnte die zeitliche Steuerung leicht verändert werden, um normale Schaltungsver&ögerungen und andere Punkte zu berücksichtigen, aber im Prinzip wHre die Wirkungsweise ebenso, wie sie in bezug auf das Zeitdiagranun von Flg. 4 erläutert wird, und alle etwaigen Abwandlungen in der zeitlichen Steuerung zur Berücksichtigung gewöhnlicher Schaltungsbedingungen gehören zum bekannten Stand der Technik.
Die In Fig. 6 der oben zitierten Anmeldung gezeigten sekundären Registorschaltungen sind hier in Fig. 2 mit don Abwandlungen dargestellt, die getroffen worden sind, damit das System nach der zitierten Anmeldung gemäß der vorliegenden Erfindung arbeiten kann. Wie Pig. 2 zeigt, sind das X- und das Y-Register Jeweils mit mehreren Elngangs-Oder-Schaltungen jJOOö, j50! 2 versehen, damit Zeichen in die X- und Y-Selbsthalteschaltungen 224, 225 entweder aus dem sekundären Kanal 216 oder aus der zweiten Zeichensammälleltung 23<3 des RUclcfUhrung-skanals eingegeben werden können. Jede Gruppe von acht Oder-Schaltungen .2006, 2012 spricht an auf zwei Qruppen zu je acht Und-Schaltungen, dl« veranschaulicht sind durch die druppen von acht Und-3chaltungün J002» 328, 229* 2003. Die Und-Schaltungen jJ002, 2008 haben die Funktion, Zeichen von der zweiten Zelohehsuimnelloitung dos RUckführungskanals unter der Steuerung von Signalen auf der "HS SET X REQ"-Leitung 2004 bzw. der "HS SET Y REG"-Leitung 2010 durchzuschälten.
Wie Pig. 2 zeigt, ist das Z-Reglster an der mit hoher köit stattfindenden--Abtautoper&tion-nicht beteiligt, da keine Züiohen aus einem Umlauf bis in don nächsten Umlauf.gespeichert zu.werden brauchen.
«iod« der acht X-Rügieter-öolbofchalteschaltuiigen 224 und Y-Reglstcr-
...■ 10981071697\BADORl(3lNAL ./.
Selbsthalteschaltungen 325 «ird rückgestellt durch Signale aus entsprechenden Oder •Schal tungen 3014 bzw. 3016. Die Oder-Schaltung 3014 kann auf ein "X-Register rückstellen"-Signal auf einer Leitung 338 während normaler Operationen ansprechen, wie es in der zitierten Anmeldung beschrieben ist, oder sie kann auf ein 11HS RESET X REG"-Signal auf einer Leitung 301$ während der serienweisen Verarbeitung mit hoher Geschwindigkeit gemäß der vorliegenden Erfindung ansprechen· Ebenso spricht die Oder-Schaltung 3016 an auf ein normales Signal "RESET Y &Z REGS" auf Leitung .540 oder auf ein Signal "HS RESET Y REG" auf Leitung
Es können also Zeichen durch entsprechende Oder-Schaltungen in den X- und Y-Selbsthalteschaltungen durch normale Betriebstorsignale (328,329) bzw. durch Torschaltungen, die nur während der schnellen serienweisen Abtastverarbeitung betätigt sind (3002,3008), gelangen»
Die Steuerungen für den Betrieb der X- und Y-Register während der schnellen serienweisen Verarbeitung sind in Fig· 3 dargestellt. Die Schaltungsanordnung von Flg. 3 wird nur dann.betätigt, wenn ein Signal auf einer Leitung 3019 auftritt, das durch eine Und« Schaltung 3018 erzeugt wird und wenn gleichseitig Signale auf den Leitungen 918,3046 bzw. 421 vorliegen. Das Signal auf Leitung 3019 zeigt an, daß eine Serienoperation mit überlappenden Feldern, bei denen die A-Feld-Adresse um eine Spoicherstelle hinter der B-Feld-Adreßse zurückliegt, ausgeführt werden muß. Dieses Signal steuert einen Inverter 3020, der ein Signal auf einer Leitung 3021 erzeugt. Dieses Signal gestattet auch die Betätigung der ausgewählten von vier Uhd-Sehaltungen 3022, 3026,3028,3032. Jede dieser Und-Schaltungen erzeugt ein entsprechendes Ein- oder Rücketeilsignal für das X- oder für das Y-Register auf den Leitungen 3004, 3013, 3OIO und 3017* Da das X-Register ala Quelle eines Operanden während der ersten Zeichcinverarbeitungszeit benutzt wird, wird in ihm das Resultat einer zweiton Zeiehenverarbeitunsszeit gespeichert. Daher spricht die Und-Sehaltung 3022 auf ein Signal auf der CG2-Leltung 306 an und wird zu einem Zeitpunkt betätigt, der um etwa 100 u« gegenüber der Zelt "tE FRÜH" durch«eine Versögerungselnheit 3024
BADORKSfNAL ,/.
1098 10/ 16 97 "^-
verzögert 1st. Das X-Register wird unmittelbar vor seiner Einstellung rUekgöStellt, weil die Und-Schaltung 3026 auf dieselben Signale anspricht wie die Ünd-Schaltung 3022, abgesehen davon, daß das die Zeit "tE FRÜH" darstellende Signal bei Anlegung an die Und-Sehaltung 2026 nicht verzögert ist· Ebenso wird das Y-Reglster zur Zeit H4 während Zeichenzelt 1 rUokgestellt und 100 ns später eingestellt infolge der Wirkung einer Verzögerungseinheit 3030. Diese zeitliche Steuerung ist in Pig. 4 veranschaulichte wo die erste Zeichenverarbeitungszelt von der zweiten Hälfte der B-Zeit bis zur ganzen E-ZeIt und die zweite Zeichenverarbeitungszeit über die P-ZeIt hinweg verlaufen. Fig. 5 zeigt eine Schaltung zum Erzeugen von A-Umlüufen. Diese Schaltung ermöglicht es, daß aufeinanderfolgende B-UmlHufe Zeichen verwenden, die aus der zweiten Zeichensammelleitung zu den Sekundliren Kanalregistern Übertragen werden, ohne daß redundante Α-Umläufe ausgeführt werden, die nicht mehr notwendig sind« (Da das vorhergehende Resultat innerhalb des Datenflusses verfügbar gemacht worden ist, ist eine Ansteuerung des Speichers wegen eines A-Urolauf-Zeichens nicht erforderlich).
In Fig» 6 ist die B-Umlauf-Selbsthalteschaltung gezeigt, deren Wirkungsweise auf Grund der Beschreibung der A-Ümlauf-Selbsthalteschaltung nicht näher erläutert wird.
Fig. 7 veranschaulicht die Decodierung eines "SPEC OP"-Befehls (SpezialOperation) mittels einer Ünd-Schaltung 30Λ0, die auf ein bestimmtes Zeichen von Eingangsbits hin das "SPEC 0PM-Slgnal auf einer Leitung 3042 erzeugt, welches seinerseits einen Inverter 2044 steuert> der ein Invertiertes Signal auf Leitung 3046 erzeugt. Dieses Signal wird in Fig. 3 verwendet, um die Sperrung der Und-Schaltung 3018 währehd einer Spezialoperation zu bewirken. Dies veranschaulicht die Tatsache, daß bestimmte Operationen, die eine serienweise Abtastung veranlassen könnten, durch Verwendung der zugehörigen "NICHT"-Funktion als Betätigungssignal aus der schnellen serienweisen Verarbeitung ausgeschlossen werden können, ura die Schaltungsanordnung von Fig. 3 zur Wix*kung zu bringen. In einem kompletten Datenverarbeltuhgssystem ist es denkbar, daß bestimmte Befehle eine Serienabtastung bewirken könnten, und doch eignen sich diese Befehle nicht zur Äuaführung gemäß der Erfindung; die
109810/1697
Und-Schaltung 5018 veranschaulicht die Fähigkeit, die schnelle serienweise Verarbeitung nur auf bestimmte der Operationen hin zu gestatten/ welche ein© Serienabtastung erfordern) alle verbotenen Befehle wUrden dann als Ein-Zeichen-Serienabtastoperation auegeführt. Wie es hier gezeigt wird, werden die Resultate den sekundären Registern direkt zugeleitet. Der Grund dafür ist Je doch, daß eich der Datenfluss des vorliegenden AusfUhrunssbeisplüla am besten für eine solche Verbindung eignet. Dieses AuafUhrungsbeispiel gestattet die Verarbeitung von zwei Zeichen in Jedem B-Umlauf ,wobei die B-UmlJiufe Jeweils unmittelbar aufeinanderfolgen. Eine Ein-Zeiehen-Maschine könnte natürlich in ähnlicher Welse ein einziges Quellenregister verwenden. Die Quellenregister könnten dabei in einem schnell arbeitenden örtlichen Speicher eingebaut sein und das Resultat könnte vorübergehend in einem oder mehreren anderen Registern gepufft worden.
109810/1697

Claims (1)

-10· PA TEN T A N S P RU C H £
1. Verbesserte Schaltungsanordnung zur überlappten Steuerung des Datenbusses in Datenverarbeitungsanlagen gemäß der Patentanmeldung J 30 495, dadurch gekennzeichnet, daß dein einen der beiden mit dem Hauptspeicher in Verbindung stehenden Operandenregister (Z Y) ein weiteres Register (X) nachgesahaltet 1st, das zusammen mit dem anderen der beiden Register Über den durch swei mehreingängige Torsehaltungen (2.30 u. 234) gcsteuert unterbrochenen RUckfllhrungsweg (100) mit dem Ausgang des arithmetischen und logischen Verknüpf ungsnetzwerkes (226) verbunden ist.
2· Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Z-Reglster die Daten von der Speicherleitung (216) Über eine Und~3uhaltung (330) zugeleitet werden, deren Steuereingang vom entsprechenden Steuersignal "SET Z" gespeist wird, daß dem X-Register und dem IT-Register je zwei ausgangsseitig über jeweils eine Oder-Schaltung (3OO6 bzw. 3012) mit einander verbundene Ünd-Schaltungen (JCS, 3002 bzw, 329, 3OO8) vorgeschaltet sind» die den Datenfluss aus der Speicherleitung (216) und der RlickrUhrungsleitung (100) durch anliegende Steuersignale (z.B. SET X und RESET Y und Z) steuern.
109810/1697
DE19661524160 1965-06-30 1966-06-29 Schaltungsanordnung zur ueberlappten steuerung des daten flusses in datenverarbeitungsanlagen Withdrawn DE1524160B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US468248A US3387273A (en) 1965-06-30 1965-06-30 High speed serial processor

Publications (2)

Publication Number Publication Date
DE1524160A1 true DE1524160A1 (de) 1971-03-04
DE1524160B2 DE1524160B2 (de) 1971-12-16

Family

ID=23859038

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661524160 Withdrawn DE1524160B2 (de) 1965-06-30 1966-06-29 Schaltungsanordnung zur ueberlappten steuerung des daten flusses in datenverarbeitungsanlagen

Country Status (4)

Country Link
US (1) US3387273A (de)
DE (1) DE1524160B2 (de)
FR (1) FR1485064A (de)
GB (1) GB1107429A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS537336B2 (de) * 1973-12-29 1978-03-16
US4292674A (en) * 1979-07-27 1981-09-29 Sperry Corporation One word buffer memory system
US8825598B2 (en) * 2010-06-16 2014-09-02 Apple Inc. Media file synchronization

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL255604A (de) * 1959-09-08
US3161855A (en) * 1960-12-09 1964-12-15 Gen Electric Electronic data processor
US3270325A (en) * 1963-12-23 1966-08-30 Ibm Parallel memory, multiple processing, variable word length computer

Also Published As

Publication number Publication date
GB1107429A (en) 1968-03-27
DE1524160B2 (de) 1971-12-16
FR1485064A (fr) 1967-06-16
US3387273A (en) 1968-06-04

Similar Documents

Publication Publication Date Title
DE2756890C2 (de) Schaltungungsanordnung zur Steuerung der Datenübertragung zwischen einer zentralen Verarbeitungseinheit und einer Mehrzahl peripherer Einheiten
DE69130630T2 (de) Synchrones Verfahren und Gerät für Prozessoren
DE4320681C2 (de) Schieberegisterzelle
DE2556624C2 (de) Verfahren und Schaltungsanordnung zur asynchronen Datenübertragung
DE2855673C2 (de)
EP0134831B1 (de) Einrichtung im Befehlswerk eines Fliessbandprozessors zur Befehlsunterbrechung und -wiederholung
DE1269394B (de) Schaltungsanordnung zur Bestimmung des Vorrangsverhaeltnisses zwischen mehreren Eingangsgroessen fuer programmgesteuerte Datenverarbeitungssysteme
DE2801543A1 (de) Datenverarbeitungsanlage
DE1189294B (de) Datenverarbeitungsanlage
DE1168130B (de) Magnetkernregister
DE2944757A1 (de) Prozessrechner
DE69031361T2 (de) Taktsignalgeneratorsystem
DE2245284A1 (de) Datenverarbeitungsanlage
DE1524160A1 (de) Verbesserte Schaltungsanordnung zur ueberlappten Steuerung des Datenflusses in Datenverarbeitungsanlagen
DE1223177B (de) Elektronischer Digitalrechner mit Schaltung fuer die Errechnung der Quadratwurzel aus einer Binaerzahl
DE1952175B2 (de) Steuerungsanordnung fuer die anzeige von datenzeichen in tabulierter form
DE1806172A1 (de) Prioritaetsschaltung
DE3123379C2 (de)
DE1276375B (de) Speichereinrichtung
DE1296430B (de) Steuerschaltung fuer den Zugriff eines Rechenwerkes und mindestens einer peripheren Einheit zum Hauptspeicher eines programm-gesteuerten Ziffernrechners
DE1524160C (de) Schaltungsanordnung zur überlappten Steuerung des Datenflusses in Datenverarbeitungsanlagen
DE3134057A1 (de) Datenverarbeitungsanlage
DE2815623C2 (de) Anordnung zur Aufzweigung eines Befehlsinformationsflusses
DE4445310C2 (de) Ausgangssteuerschaltung
DE2836873C2 (de) Speichersystem mit wahlfreiem Zugriff

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee