DE1292889B - Mehrstellige Anordnung zur Subtraktion zweier Binaerzahlen - Google Patents

Description

1 2

Die Erfindung betrifft eine mehrstellige Anordnung dig, jedoch eindeutig ansteht, und auch den Anfangszur Subtraktion zweier Binärzahlen S und /, die das zustand richtig wiedergibt, was insbesondere bei Spei-Ergebnis nach Betrag und Vorzeichen ausgibt, bei chergliedern, die willkürlich in einen der beiden Zuder jeder Binärstelle ein durch statische Signale um- stände fallen können, problematisch ist. schaltbares, aus Differenz- und Übertragskreis be- 5 Dies gelingt gemäß der Erfindung dadurch, daß stehendes Subtrahierwerk zugeordnet ist, der entspre- dem Übertragskreis der höchsten Binärstelle eine chende Übertrag eines Subtrahierwerkes, beginnend logische Schaltung mit zwei zueinander antivalenten mit der niedrigsten Binärstelle, in das jeweils folgende Ausgängen nachgeschaltet ist, daß abhängig von dem Subtrahierwerk eingegeben wird und das Übertrags- sich beim Einschalten ergebenden oder dem bei der signal (Ü_s) der höchsten Binärstelle zur Kennzeich- io vorhergehenden Subtraktion wirksamen Schaltzustand nung des dem ausgegebenen Ergebnis zugeordneten (L bzw. 0 an den Ausgängen) sofort in den Subtra-Vorzeichens und zur gegebenenfalls erforderlichen hierwerken die Differenz S-J bzw. J-S gebildet Umschaltung des Subtrahierwerkes herangezogen sowie ein Vorzeichensignal abgeleitet wird, daß bei wird. negativer Differenz (U₃=L) durch das Übertrags-

Derartige Anordnungen werden im besonderen in 15 signal der höchsten Binärstelle der Schaltzustand geder digitalen Regelungstechnik benötigt, wenn bei ändert und die Subtraktion nochmals durchgeführt diesen Einrichtungen die Informationen als Binär- wird und daß bei positiver Differenz (U₃=O) der zahlen dargestellt sind. Bei derartigen Einrichtungen Schaltzustand erhalten bleibt und das Ergebnis hinwerden dann zum Soll-Ist-Wertvergleich differenz- sichtlich Betrag und Vorzeichen sofort übernommen bildende Vergleichsglieder, also Subtrahierwerke 20 wird. Die Erfindung wird an Hand eines in der Zeichverwendet, in die die Soll- und Istwerte, dargestellt nung schematisch dargestellten Ausführungsbeispieles durch Binärzahlen, eingegeben werden. Am Ausgang näher erläutert.

der Vergleichsglieder steht das Ergebnis der Diffe- In der Fig. 1 ist eine vierstellige Anordnung zur

renz nach Betrag und Vorzeichen an. Subtraktion zweier natürlicher Binärzahlen darge-

Bei dem Vergleich kann es nun vorkommen, daß 25 stellt. Die Stellenzahl der Anordnung kann beliebig der Minuend größer als der Subtrahend ist. Um die- erweitert werden. In der digitalen Regeltechnik wersem Umstand Rechnung zu tragen, ist es bekannt, das den beispielsweise Anordnungen für 20stelIige Binär-Subtrahierwerk, das aus Differenz- und Übertrags- zahlen benötigt. Die Anordnung besteht aus Subtrakreis besteht, so auszubilden, daß es durch ein Signal hierwerken — ₀... —₃ mit den Ergebnisausgängen bezüglich der Eingänge umgeschaltet wird, d. h. daß 30 A₀... A_a, wobei das Subtrahierwerk — ₀ der Wertig-Minuend und Subtrahend vertauscht werden. keit 2° und das Subtrahierwerk — ₃ der Wertigkeit 2³

Bei der Subtraktion von mehrstelligen Binärzahlen zugeordnet ist. An die Eingänge S₀ ... S₃ werden den ist für jede Stelle ein derartiges Subtrahierwerk ver- Binärziffern des Minuenden (Sollwert) entsprechende wendet. Der Übertrag des Werkes einer Stelle wird Gleichspannungssignale angelegt. An die Eingänge jeweils in das folgende, der höheren Stelle zugeord- 35 /„... /₃ werden den Binärziffern des Subtrahenden nete Subtrahierwerk gegeben. Das Übertragssignal (Istwert) entsprechende Gleichspannungssignale ander höchsten Binärstelle wird in bekannter Weise zur gelegt. Die Gleichspannungssignale werden durch die Kennzeichnung des Vorzeichens und gegebenenfalls Werte L und 0 symbolisiert. Der Wert L kann dabei zur erforderlichen Umschaltung des Subtrahierwerkes beispielsweise einem negativen Potential und der herangezogen. 40 Wert 0 etwa Erd- bzw. Massepotential zugeordnet

Bei dieser Umschaltung ist jedoch folgendes Pro- sein. Die Verhältnisse können auch umgekehrt geblem vorhanden. Bei Subtrahierwerken, die mit stati- wählt werden.

sehen Signalen arbeiten (L₅O=Gleichspannung vor- Die Subtrahierwerke besitzen einen weiteren Ein-

handen, nicht vorhanden), ist die Umschaltung nur so gang ü_e, M₀... U₂. In diese Eingänge wird ein entlange gewährleistet, solange das Übertragssignal der 45 stehender Übertrag 0 oder L der vorgehenden Stufe höchsten Stufe auch tatsächlich ansteht. Bei der be- eingegeben. Beim Subtrahierwerk — ₀ ist der einkannten Schaltung geht jedoch das Übertragssignal gehende Übertrag ü_e—0.

sofort verloren, wenn die durch dieses Übertrags- Die Subtrahierwerke besitzen einen weiteren Ein-

signal unmittelbar umgeschalteten Subtrahierwerke gang r₀... r_s, der zur Umschaltung dient. An diesen eine Subtraktion mit vertauschten Eingangswerten 50 Eingängen wirkt über die erfindungsgemäße aus der durchführen, da ja dann — der Minuend ist jetzt grö- UND-Stufe Sc₁', der UND/UND/Nicht-Stufe &<,' und ßer als der Subtrahend — kein höchstes Übertrags- den taktbaren Speichern S₁, S₂ bestehende, später signal mehr auftritt. noch im einzelnen beschriebene logische Schaltung

Der Erfindung liegt die Aufgabe zugrunde, für das Signal des ausgehenden Übertrages U₃ der höcheine mehrstellige Anordnung zur Subtraktion zweier 55 sten Binärstelle. An dem Ausgang N (negativ) der Binärzahlen S und /, die das Ergebnis nach Betrag Schaltung nach der Erfindung tritt das ein negatives und Vorzeichen ausgibt, bei der jeder Binärstelle ein Vorzeichen anzeigende Signal und an dem AusgangP durch statische Signale umschaltbares, aus Differenz- (positiv) das ein positives Vorzeichen anzeigende und Übertragskreis bestehendes Subtrahierwerk zu- Signal auf* Die Anordnung ist dabei so getroffen, daß, geordnet ist, der entsprechende Übertrag eines Sub- 60 wennr auf der Leitung r₀.. .r_s das Signal L steht, trahierwerkes, beginnend mit der niedrigsten Binär- stets der Sollwert vom Istwert abgezogen wird, unstelle, in das jeweils folgende Subtrahierwerk eingege- abhängig davon, ob der Minuend kleiner oder größer ben wird und das Übertragssignal (U₃) der höchsten als der Subtrahend ist. Steht auf der Leitung r_Q... r_s Binärstelle zur Kennzeichnung des dem ausgegebenen das Signal 0 an, so wird umgekehrt subtrahiert (Soll-Ergebnis zugeordneten Vorzeichens und zur gegebe- 65 wert—Istwert). Die Wirkungsweise der Anordnung nenfalls erforderlichen Umschaltung des Subtrahier- wird an drei Zahlenbeispielen, die an die Eingänge S₀ werkes herangezogen wird, eine Schaltung anzugeben, ... S₃ (Sollwert) und J₀.. .J₃ (Istwert) angeschrieben durch die das Übertragssignal gegebenenfalls stan- sind, näher erläutert, wobei auf den Subtrahiervor-

gang nicht näher eingegangen wird, da dieser bekannt ist. Im ersten Beispiel ist angenommen, daß an die Eingänge S₀ ... S₃ ein Sollwert 000 L (1) angeschaltet ist, während an die Eingänge /... J₃ ein Istwert OLLL (7) angeschaltet ist. Der Minuend (Sollwert) ist also kleiner als der Subtrahend (Istwert). Im zweiten Beispiel ist 00L0-00LL (2-3) und im dritten Beispiel OLLL-OOOL (7—1) gewählt.

Bei der Einschaltung der Anordnung kann der Speicher S₂ sowohl in den einen oder anderen Schaltzustand fallen, so daß sich an seinem bejahten Ausgang (weißer Balken) ein Signal 0 oder L ergeben kann.

Tritt beim Einschalten der Anordnung am bejahten Ausgang des Speichers S₂ das Signal L auf, so ist das für die Subtrahierwerke — ₀ ... — ₃ ein Umschaltbefehl, d. h. den im ersten Fall kleineren Sollwert 000 L vom größeren Istwert OLLL abzuziehen, so daß sich nach der durchgeführten Subtraktion ein Übergangssignal M₃=O bildet, das keinen Einfluß auf die erfindungsgemäße Schaltung hat (weil Sc'_x nicht erfüllt ist), so daß trotz Auftreten des neuen Übertragssignals 0 das Signal L am Ausgang N erhalten bleibt.

Steht beim Einschalten der Anordnung sofort an der Leitung r₀ ... r₃ das Signal L an (angeschrieben), so wird also sofort der hier kleinere Minuend vom größeren Subtrahenden abgezogen, und der Übertrag^ ist wegen der Umkehrung der Subtraktion sofort 0, wobei das Signal an den Leitungen r erhalten und damit die Umschaltung bestehenbleibt, so daß weiterhin Istwert—Sollwert gebildet wird.

Würde beim Einschalten der Anordnung auf der Leitung r₀... r₃ das Signal O auftreten, dann wird voraussetzungsgemäß Sollwert minus Istwert gebildet. Im gewählten ersten Beispiel ist der Minuend kleiner als der Subtrahend. Damit tritt dann an Übertrag M₃ das Signal L auf. In diesem Fall steht vom rechten Ausgang des Speichers S₂ am rechten Eingang der UND-Stufe &/ das Signal L bereits an. Das Übertragssignal M₃=L gelangt daher über den anderen Eingang dieser UND-Stufe Sc₁' an den Eingang des taktbaren Speichers S₁. Außerdem gelangt das Übertragsignal M₃=L an den einen Eingang der weiteren, eine Verriegelung bewirkenden UND-Stufe Sc₂'. Diese wird durch Taktsignale I₁=L oder 0 angesteuert, wie in der Fig. 2 angedeutet. Wird das Taktsignal Z₁=L, so ist diese UND-Stufe &₂' geöffnet, und das Übertragsignal M₃=L gelangt über diese UND-Stufe &₂' und die nachgeschaltete UND/Nicht-Stufe N als Signal ^₁'=L an den Speicher S₁, welcher dadurch geöffnet wird und das an seinem Eingang anstehende Signal L übernimmt.

Das am bejahten Ausgang des Speichers S₁ anstehende Signal L wird bei Auftreten des den Speieher S₂ steuernden, zeitlich versetzten Taktsignals t._z—L von diesem übernommen, und damit ändert sich das beim Einschalten der Anordnung am bejahten Ausgang des Speichers S₂ als vorhanden angenommene Signal 0 in L. Auf der Leitung r₀... r₃ steht damit gleichfalls das Signal L an. Dies ist der Befehl für die Subtrahierwerke — ₀ ... — ₈, Istwert—Sollwert zu bilden. Da der Istwert größer als der Sollwert ist, tritt nach erfolgter Subtraktion des kleineren vom größeren Wert dann ein Übertragssignal M₃ = 0 auf. Das bisher vorhandene Übertragssignal M₃=L ist jetzt also 0 geworden, wie dies auch erforderlich ist. An der Leitung r₀... r₃ bleibt das Signal L jedoch weiter bestehen, da der Speicher S₁ wegen der Verriegelungsstufe Sc₂ nicht mehr geöffnet wird und somit das neue Übertragssignal M₃ = 0 nicht übernommen werden kann. Der Ausgang N zeigt durch das anstehende Signal L an, daß das Ergebnis negativ ist, was auch der angenommenen Subtraktion 000 L—OLLL entspricht.

Gleichgültig, welches Signal (L oder 0) für das gewählte Beispiel (Minuend kleiner als Subtrahend) beim Einschalten der Anordnung an der Leitung r₀ ... r_s sofort ansteht, die Umschaltung wird durch die erfindungsgemäße Schaltung selbsttätig richtig vorgenommen. Bei der Subtraktion für den zweiten Einschaltfall (r=0) im vorhergehenden Beispiel ist zu beachten, daß das an den Ausgängen A₀ ... A₃ bzw. N anstehende Ergebnis LOLO bzw. 0 vorerst falsch ist. Das ausgehende Übertragssignal M₃=L erscheint jedoch gleichzeitig auf der Leitung r₀ ... r₃, an der bisher das Signal 0 herrschte. Die Subtrahierwerke —{,... — ₃ kehren daher ihre Subtraktion um, und es folgt im zweiten Schritt das richtige, eingerahmt gekennzeichnete Ergebnis.

Es sei angenommen, daß nach diesem Schaltzustand der Anordnung (U₃=O, r₀ ... r_s, N=L) an den Eingängen für Soll- und Istwert wiederum ein kleinerer Sollwert 00 LO als der Istwert 00 LL auftritt, wie dies im zweiten Beispiel der an die Eingänge angeschriebenen senkrechten Reihe angedeutet ist. Wie oben angedeutet, steht auf der Leitung r₀ ... r₃ von der letzten Subtraktion noch das Signal L an. Dieses Signal L gibt für die Subtrahierwerke den Befehl, Istwert—Sollwert zu bilden. Da nun auch im zweiten Beispiel der Istwert größer als der Sollwert ist, bleibt das Übertragssignal M₃ 0. Am Zustand der dem Ubertragsausgang M₃ nachgeschalteten, erfindungsgemäßen Schaltung bzw. an der Vorzeichenausgabe ändert sich nichts.

Es sei schließlich angenommen, daß nach der vorangehend beschriebenen Subtraktion der Minuend (Sollwert) größer als der Subtrahend (Istwert) ist, wie dies als drittes Beispiel an die Eingänge der Subtrahierwerke angeschrieben ist (die sich ergebende Wirkung ist dabei die gleiche wie für den Fall, daß im Einschaltaugenblick r = L und der Sollwert größer als der Istwert ist).

An der Leitungr₀.. .r₃ steht wegen der vorangegangenen Subtraktion nach wie vor das Signal L an, das den Befehl Istwert—Sollwert für die Subtrahierwerke gibt. Das von den Subtrahierwerken ausgegebene Ergebnis wird im vorliegenden Falle zuerst falsch sein, wie es an die Ausgänge A₀ ... A₃ Ν (ungerahmt) angeschrieben ist, da der Istwert 000 L kleiner als der Sollwert OLLL ist. Entsprechend tritt dann am Übertrag M₃ an Stelle des bisherigen Signals 0 von der vorangehenden Subtraktion nunmehr das Signal L auf. Am Ausgang der UND-Stufe Sc₁ und damit am Setzeingang des Speichers S₁ steht von der vorhergehenden Subtraktion das Signal 0 an. Das nunmehrige Ubertragssignal U₃ = L wird bei Auftreten des Taktsignals t_t = L über &₂ an den Takteingang des Speichers S₁ geschaltet und öffnet diesen, so daß dieser das an seinem Eingang anstehende Signal 0 übernimmt. Das neue Übertragssignal M₃ = L kann jedoch nicht in den Speicher S₁ gelangen, da zu der Zeit am rechten Eingang der UND-Stufe (Si₁' das diese sperrende Signal ansteht.

Das eingespeicherte Signal 0 tritt am bejahten Ausgang des Speichers S₁ auf und wird bei Auftreten des

I 292 889

5 6

Taktsignals /₂ — L vom Speicher S₂ übernommen und leitet, und diese Signale L und 0 werden an die vertritt damit an dessen bejahten Ausgang auf. Damit neinten Eingänge S₀ und 7₀ angeschaltet. Da angewird das Signal L am Ausgang N = O und das Signal nommen ist, daß bei dem Subtrahierwerk der einam Ausgang P = L. Gleichzeitig steht auf der Lei- gehende Übertrag ü_e = O ist, ist der negierte Übertrag tung r₀ ... r₃ das neue Signal O. Die Subtrahierwerke 5 dann L, und dieses Signal ist an den Eingang ü der kehren darauf ihre bisher falsche Subtraktion um Schaltung nach Fig. 3 angelegt. Auch aus dem Signal und subtrahieren nunmehr richtig und wie erforder- am Eingang r₀ = 0 wird das negierte Signal r_fi = L lieh. Sollwert (OLLL) minus Istwert (000 L) mit dem gebildet und an den entsprechenden Eingang r₀ aneingerahmten Endergebnis 0 LL 0 an den Ausgängen gelegt.

A₀.. .A₃ und dem zugehörigen Übertragssignal io An die Eingänge der ODER-Stufen V₁... V₃ sind M₃ = 0 und VorzeichensignalP — L, Ergebnis, Vor- die Eingangssignale links angeschrieben. An den Auszeichen und Ubertragssignal bleiben so lange stehen, gangen dieser ODER-Stufen tritt jeweils das Signal L bis neue Soll-und Istwerte eingegeben werden. (links) auf. Auch an die Eingänge der UND-Stufen

Wäre für den Fall Sollwert größer als Istwert im &_t... &_g sind in der linken senkrechten Reihe die Einschaltaugenblick r = 0, so würde die Subtraktion 15 sich ergebenden Signale angeschrieben. Die sich richtig durchgeführt, U₃ wäre gleich 0, und der Spei- ergebenden Ausgangssignale dieser UND-Stufen eher .Sg behielte seinen Wert. Unabhängig von der sind die Signale 0, mit Ausnahme der UND-Stufe &_ä, sich einstellenden Lage im Einschaltaugenblick bzw. die ein Signal L abgibt. Am Ausgang der den UND-unabhängig von dem Vorzeichenwechsel gewähr- Stufen A₇, A₈ zugeordneten ODER/Nicht-Stufe V₄ leistet also die erfindungsgemäße Schaltung immer ao tritt damit das Signal 0 auf. Am Ergebnisausgang v4₀ die richtige Einstellung der Subtrahierwerke. der den UND-Stufen A₅, A_B zugeordneten ODER/

In der Fig. 3 ist eine besonders zweckmäßige Nicht-Stufe v_s tritt das noch nicht endgültige SignalL Schaltung eines Subtrahierwerkes nach der F i g. 1 und am Übertragsausgang U₀' der den UND-dargestellt. Im vorliegenden Fall sei angenommen, Stufen &_x... c£₄ zugeordneten ODER/ODER-Nichtdaß es sich um das Subtrahierwerk — ₀ nach der 25 Stufe v_e tritt gleichfalls, jedoch nur vorübergehend, F i g. 1 handelt, wobei an die Eingänge S₀, J₀ die das Signal L auf. Dieses an U₀ auftretende Signal L Werte des zweiten Beispieles nach der F i g. 1 ange- wird nämlich gleichzeitig über die Leitung r wieder schaltet sein mögen, also S₀ = 0 und J₀ = L, wie zurückgeführt, wie in Klammern angedeutet ist, und eingerahmt dargestellt ist. Aus den an die Ein- gelangt auf den Eingang r₀, wie in der zweiten senkgänge S₀) J₀ angeschalteten Signalen 0 und L werden 30 rechten Reihe am Eingang angeschrieben ist. Das die entsprechend negierten Signale L und 0 abgeleitet bisher am Eingang r herrschende Signal 0 (linke und an die mit S₀, J₀ bezeichneten Eingänge der senkrechte Reihe) ist nunmehr L. Wie die rechte Schaltung gelegt. Bei der Anordnung nach der F i g. 1 senkrechte Reihe zeigt, sind der Soll- und der Istwert war vorausgesetzt, daß am Eingang ü_e stets das unverändert geblieben. Auch das eingehende ÜberSignal 0 ansteht, da in der niedrigsten Binärstelle 35 tragssignal Ti ist nach wie vor L. Geändert hat sich kein eingehender Übertrag auftreten kann. Die wegen nunmehr r₀ = L das bisher am Eingang r₀ an-Schaltung nach der F i g. 3 besitzt den Eingang ii_e, an stehende Signal L, das nunmehr 0 ist. An die Einweichem somit das negierte Signal L ansteht. Die gänge der ODER-Stufen V₁... v₃ und an die Einschaltung nach F i g. 3 besitzt ferner die Eingänge r„, gänge der UND-Stufen A₁. . .A₃ sind die sich nun- r₀ für das Befehlssignal S-J oder J-S. Sämtliche 4° mehr ergebenden Signale der zweiten Rechennegierten Eingangssignale können aus den bejahten operation in der senkrechten rechten Reihe ange-Eingangssignalen durch nicht weiter dargestellte schrieben. Gleichfalls sind die sich dadurch an diesen Nicht-Stufen abgeleitet werden, an deren Ausgang Stufen ergebenden Ausgangssignale rechts angedas negierte Signal auftritt. schrieben. Wie ersichtlich, haben sich die Ausgangs-

Nachstehend wird die Wirkungsweise der Schal- 45 signale der ODER-Stufen V₁... V₃ nicht geändert, tung nach der F i g. 3 näher erläutert. Diese besteht Auch die Ausgangssignale der UND-Stufen ^₁... c&₈ aus den ODER-Stufen V₁... V₃, ferner aus den UND- haben sich nicht geändert, mit Ausnahme des Aus-Stufen A₁ ... A₈. Diesen UND-Stufen sind nachge- gangssignals der UND-Stufen A₁, A₂, das von 0 auf L schaltet zwei ODER/Nicht-Stufen V₄, V₅ und eine gewechselt ist. Am Ergebnisausgang A₀ steht somit ODER/ODER/Nicht-Stufe v₆. Am Ausgang A₀ der 50 auch nach dieser Operation nach wie vor das SignalL ODER/Nicht-Stufe v₅ tritt das Ergebnis auf, und am als endgültiges Ergebnis an. Durch den Wechsel des Ausgang U₀ tritt das Vorzeichen des Ergebnisses auf. Ausgangssignals der UND-Stufen A₁, A₂ wechselt Der Ausgang U₀ ist, wie gestrichelt angedeutet, über auch das am Übertragsausgang U₀ anstehende Überdie Leitung r und die nicht weiter dargestellte Spei- tragssignal von bisher L auf 0. Die in zwei Stufen cherschaltung nach der Fig. 1 auf den Eingangr₀ 55 durchgeführte Subtraktion0 — L ist beendet. Die zurückgeführt. im Subtrahierwerk verwendeten ODER- und UND-

Es sei angenommen, daß bei Inbetriebnahme des Stufen sind zweckmäßig als Diodenstufen mit ent-Subtrahierwerkes nach F i g. 3 am Ausgang U₀ das sprechend zugeordneten Arbeitswiderständen ausge-Signal 0 anstehe, wie dies in Klammern angedeutet bildet. Die den ODER-Stufen V₄, V₅ nachgeschalteten ist. Über die Leitung r wird dieses Signal 0 dann 60 Nicht-Stufen sind einstufige Transistoren. Die der auch am bejahten Eingang r₀ anstehen, wie dies in ODER-Stufe V₅ nachgesehaltete ODER/Nicht-Stufe der linken senkrechten Reihe angedeutet ist. Ent- ist ein zweistufiger Transistorverstärker. Sämtliche sprechend dem gewählten zweiten Beispiel nach der Stufen sind untereinander galvanisch gekoppelt. Fig. 1 soll ein größerer Istwert(L) als der Sollwert Irgendwelche kapazitiven Kopplungsglieder gibt es (0) vorliegen. Dies ist gleichfalls in der linken senk- 65 demnach bei dem Subtrahierwerk nicht. Auch die rechten Reihe an die bejahten und verneinten Ein- Kopplung der Subtrahierwerke nach der Fi g. 1 gänge angeschrieben. Aus den bejahten Eingangs- untereinander ist rein galvanisch. Gleiches gilt für die Signalen werden die negierten Eingangssignale abge- dem Übertrag U₃ nachgesehaltete logische Speicher-

schaltung nach der Fig. 1. Die Anordnung ist dadurch sehr störsicher.

Zur Speisung der Anordnung kann beispielsweise eine positive und negative Gleichspannung von etwa Volt benutzt werden. Die an die Eingänge angeschriebenen Binärziffern 0 oder L sind in einfacher Weise durch entsprechende Gleichspannungssignale realisiert, an die praktisch keine Anforderungen zu stellen sind. Die Binärziffer L kann beispielsweise einem Gleichspannungssignal — 12 Volt (0 Volt als Basis) und die Binärziffer 0 einem Gleichspannungssignal von etwa 0 Volt entsprechen.

Claims (2)

Patentansprüche:

1. Mehrstellige Anordnung zur Subtraktion zweier Binärzahlen S und 7, die das Ergebnis nach Betrag und Vorzeichen ausgibt, bei der jeder Binärstelle ein durch statische Signale umschaltbares, aus Differenz- und Ubertragskreis bestehendes Subtrahierwerk zugeordnet ist, der ao entsprechende Übertrag eines Subtrahierwerkes, beginnend mit der niedrigsten Binärstelle, in das jeweils folgende Subtrahierwerk eingegeben wird und das Übertragssignal (V_x) der höchsten Binärstelle zur Kennzeichnung des dem ausgegebenen Ergebnis zugeordneten Vorzeichens und zur gegebenenfalls erforderlichen Umschaltung der Subtrahierwerke herangezogen wird, dadurch gekennzeichnet, daß dem Übertragskreis der höchsten Binärstelle eine logische Schaltung mit zwei zueinander antivalenten Ausgängen nachgeschaltet ist, daß abhängig von dem sich beim Einschalten ergebenden oder dem bei der vorhergehenden Subtraktion wirksamen Schaltzustand (L bzw. 0 an den Ausgängen) sofort in den Subtrahierwerken die Differenz S-J bzw. J-S gebildet sowie ein Vorzeichensignal abgeleitet wird, daß bei negativer Differenz (U₃ = L) durch das Übertragssignal der höchsten Binärstelle der Schaltzustand geändert und die Subtraktion nochmals durchgeführt wird und daß bei positiver Differenz (U₃ = 0) der Schaltzustand erhalten bleibt und das Ergebnis hinsichtlich Betrag und Vorzeichen sofort übernommen wird.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die logische Schaltung aus zwei hintereinandergeschalteten taktbaren Speichern (S₁, S₂) besteht, von denen der erste von einem UND-Glied angesteuert wird, dessen Eingangsgrößen das Übertragssignal der höchsten Binärstufe und das negierte Ausgangssignal der Schaltung sind, und der zweite die Ausgangssignale der logischen Schaltung liefert, und daß die Speicher von zwei, immer in der Lücke der jeweils anderen Taktimpulsfolge auftretenden Takten zweier Taktimpulsfolgen angesteuert sind, von denen der eine den zweiten Speicher direkt, der andere den ersten Speicher über ein UND-Glied, das durch das Übertragssignal der höchsten Binärstufe vorbereitet wird, ansteuert.

Hierzu 1 Blatt Zeichnungen 909516/1137