DE1437199C3 - Statischer elektronischer Zahler - Google Patents

Statischer elektronischer Zahler

Info

Publication number
DE1437199C3
DE1437199C3 DE19631437199 DE1437199A DE1437199C3 DE 1437199 C3 DE1437199 C3 DE 1437199C3 DE 19631437199 DE19631437199 DE 19631437199 DE 1437199 A DE1437199 A DE 1437199A DE 1437199 C3 DE1437199 C3 DE 1437199C3
Authority
DE
Germany
Prior art keywords
signal
counting
counter
main
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19631437199
Other languages
English (en)
Other versions
DE1437199B2 (de
DE1437199A1 (de
Inventor
Dieter Dipl.-Phys. 1000 Berlin Petzold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Publication of DE1437199A1 publication Critical patent/DE1437199A1/de
Publication of DE1437199B2 publication Critical patent/DE1437199B2/de
Application granted granted Critical
Publication of DE1437199C3 publication Critical patent/DE1437199C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/665Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting

Description

(t2Sd ScA0)V (H0&e2Sd) = H0
für η = 1, 2, 3 ...
(k„Scf)V(J1 SdScHn)V(AnSTt1 Sd)v(AnScH„Scl)v(/ln&//„_, &7) - An
(C2SdScAnMHnScH^1Sd) = Hn
wobei das Signal e2 durch folgende Schaltfunktion gebildet ist z2w(t2&A0) = e2
3. Zähler nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Hauptspeicher der Zählstufen folgende Schaltfunktionen haben:
(JIc1 &/)v(r,
= A1
4. Zähler nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß für die Umwandlung eines Binärzählers in einen Dezimalzähler ein Hilfssignal (Zi3) der höchsten Binärstelle jeder Dekade auf die Hauptspeicher der beiden vorangehenden Binärstellen zurückgeführt ist.
5. Zähler nach Anspruch 1, dadurch gekennzeichnet, daß zur Rückwärtszählung das //-Signal eines HilfsSpeichers zum Zeitpunkt des Auftretens des /4-Signals des zugeordneten Hauptspeichers 0 an Stelle von L ist und zum Zeitpunkt des Verschwindens dieses /!-Signals L an Stelle von 0 ist. 6. Zähler nach Anspruch 5, dadurch gekennzeichnet, daß die Haupt- und Hilfsspeicher der Zählstufen eines Binärzählers folgende Schaltfunktionen haben:
= A0
(t'2SiA0)v(H0&A0Sri)v(H02&d) = H0
für η = 1,2, 3 ...
(1[ScH0SlH1 ... ScHn)V(AnScHnSd)V(AnSiAn^Sd)
= Hn
Das Hauptpatent bezieht sich auf einen statischen elektronischen Zähler zum Vor- und Rückwärtszählen und zur wahlweisen Voreinstellung einer beliebigen Binärzähl und mit Mitteln zum Umwandeln in einen Dezimalzähler ohne oder mit Dezimalvoreinstellung zum Vor- und Rückwärtszählen, der durch Zählsignale und Zählhilfssignale beliebiger Form angesteuert wird, wobei die Zählhilfssignale gegenüber den Zählsignalen zeitlich versetzt sind. Die Zählstufe jeder Binärstelle besteht aus einem das Zählergebnis der jeweiligen Binärsteile ausgebenden Hauptspeicher und einem zugeordneten Hilfsspeicher. Die beiden Zeitpunkte des Setzens (Speichern) und Löschen des Hauptspeichers sind festgelegt durch den zugeordneten Hilfsspeicher, der zu den genannten Zeitpunkten verschiedene Schaltzustände (0 oder L) hat, und durch mindestens eine Zählstufe der vorhergehenden Binärstellen oder ein Zählsignal oder Zählhilfssignal.
Die im Hauptpatent beschriebenen statischen elektronischen Zähler geben bei einer Vorwärtszählung das Zählergebnis an den /!-Ausgängen der Hauptspeicher aus. Die Ausgangssignale A der Hauptspeicher werden mit dem Löschsignal I = L auf 0 ... 00 eingestellt und bei voreinstellbaren Zählern danach auf die jeweils gewählte Zahl. Mit dem Auftreten der Zählsignale tj erhöht sich die durch die Ausgangssignale A symbolisierte Zahl um jeweils eine Einheit. Zur Rückwärtszählung werden die negierten Ausgangssignale A der Hauptspeicher herangezogen. Mit dem Löschsignal Z = L werden die Ausgangssignale A auf die Zahl α = L ... LL, bei voreinstellbaren Zählern — nach Einstellung der Voreinstellsignale k auf die Zahl γ — auf die Zahl β = ο — γ gestellt. Durch jeden Zählschritt verringert sich die Zahl α bzw. β um eine Einheit. Soll die durch die /c-Signale eingestellte Zahl von den ^-Ausgängen des Zählers übernommen werden (an denen die Rückwärtszählung erfolgt), so muß eine Zusätzschaltung zwischengeschaltet werden, die das Komplement zum höchsten Zählstand bildet. Zum Rückwärtszählen mit den Dezimalzählern nach dem Hauptpatent ist eine weitere Zusatzschaltung eingeführt worden, die in jeder Dekade das Komplement
von der von den v4-Ausgängen ausgegebenen Zahl zur 9 erzeugt. An den Ausgängen dieser Zusatzschaltung erfolgt eine Rückwärtszählung entsprechend wie beim Binärzähler an den /4-Ausgängen.
Die vorliegende Erfindung hat sich zur Aufgabe gestellt, unter Verwendung der Prinzipien des Hauptpatents einen statischen elektronischen Zähler zu schaffen, der ebenfalls mit Auftreten des Löschsignals / = L an den /!-Ausgängen der Hauptspeicher eine Null und nach einer Voreinstellung direkt die voreingestellte Zahl ausgibt, bei dem jedoch die Rückwärtszählung direkt an den ^-Ausgängen erfolgt, so daß die Zusatzschaltungen entfallen.
Die Aufgabe wird durch einen statischen elektronischen Zähler nach Patent 1205147 dadurch gelöst, daß zur Rückwärtszählung das Η-Signal eines Hilfsspeichers zum Zeitpunkt des Auftretens des ^-Signals des zugeordneten Hauptspeichers L ist und zum Zeitpunkt des Verschwindens dieses /!-Signals 0 ist. Einer weiteren Ausbildung entsprechend haben die Haupt- und Hilfsspeicher der Zählstufen eines Binärzählers folgende Schaltfunktionen:
(k0Scf)v(t1Sd&H0)v(AoSctίSd)v(AoScH0Sd)v(AoScz2Scl) = A0 (t2SdScÄ0)v(H0Sce2Sd) = H0 für π = 1, 2, 3 ...
(k„&f)y(h&-'i&H„)v(A„8äi&iMA„&H„Sü)y(Al,&H„-iSü) = An
= Hn
wobei das Signal e2 durch folgende Schaltfunktion gebildet ist
z2v(r2&.40) = h
Einer weiteren Ausbildung entsprechend haben die Hauptspeicher der Zählstufen folgende Schaltfunktionen :
(*,·&/) vfr, SÜ&HJviAi&Tjv^ ScH;&H1 _ λ) = A,·.
Einer weiteren Ausbildung entsprechend ist für die Umwandlung eines Binärzählers in einen Dezimalzähler ein Hilfssignal der höchsten Binärstelie jeder Dekade auf die Hauptspeicher der beiden vorangehenden Binärstellen zurückgeführt. Einer weiteren Ausbildung entsprechend ist zur Rückwärtszählung das //-Signal eines Hilfsspeichers zum Zeitpunkt des Auftretens des ^-Signals des zugeordneten Hauptspeichers 0 an Stelle von L und zum Zeitpunkt des Verschwindens dieses /!-Signals L an Stelle von 0. Einer weiteren Ausbildung entsprechend haben die Haupt- und Hilfsspeicher der Zählstufen eines Binärzählers folgende Schaltfunktionen:
(ti&Ho)w(Ao&HoSd)w(Ao8c\Sri) = A0 (t'2&A0)v(H0&A08üMH0&~t2&I) = H0 ,
für η = 1, 2, 3 ...
(IiScH0ScH1 ... ScH11)W(AnScHnSu) V(AnScAn^Sd) = An
^1Sc An)V(HnScHn^Sd) = Hn
Die Erfindung wird an Hand von in der Zeichnung schematisch dargestellten Ausführungsbeispielen näher erläutert.
In der F i g. 1 sind vier Zählstufen eines binären Rückwärtszählers mit Voreinstellung dargestellt. Ist die Voreinstellung nicht erwünscht, so können die Und-Stufen mit den /c-Eingängen entfallen. Der Zähler besteht je Zählstufe wieder_ aus Hauptspeichern SA mit den Ausgängen A und Ä sowie Hilfsspeichern SH mit den Ausgängen H und H. Die Bedeutung der angeschriebenen Signale ist die gleiche wie im Hauptpatent. Das Signal e2, das den Hilfsspeicher der Zählstufe mit der niedrigsten Wertigkeit ansteuert, ist statt des Signals e des Hauptpatenis eingeführt worden, damit alle Zählstufen denselben Aufbau haben. Die Erzeugung des e2-Signals wird weiter unten angegeben. Der Hauptspeicher SA0 besteht aus Eingangs-Und-Stufen A1 bis &5, die eine Oder-Nicht-Stufe u6 ansteuern, der eine Nicht-Stufe 7 nachgeschaltet ist. Der Hilfsspeicher SH0 besteht aus den Eingangs-Ünd-Stufen Sc6, Sc9, die eine Oder-Nicht-Stufe %, ansteuern, der eine Nicht-Stufe 11 nachgeschaltet ist. Die Haupt- und Hilfsspeicher der folgenden höheren Binärstellen sind in gleicher Weise ausgebildet.
Die F i g. 2 zeigt die nullte Dekade eines dezimalen Rückwärtszählers mit Voreinstellung. Der Unterschied zum binären Zähler nach der F i g. 1 besteht darin, daß das Signal Zi3 des Hilfsspeichers SI{3 auf die Hauptspeicher SAl und SA2 zurückgeführt ist. Es wirkt als Sperrsignal: ist das Signal U3 des Hilfsspeichers S113 entsprechend 0, so werden die Speicher SAl und S^2 nicht gesetzt. Hierdurch wird erreicht, daß mit dem auf die Nullstellung einer Dekade folgenden Zählsignal I1 eine 9 erscheint.
Die F i g. 3 zeigt einen binären Rückwärtszähler mit Voreinstellung mit umgeformten Hauptspeichern. Sie bestehen aus je zwei Oder-Nicht-Stufen mit vorgeschalteten Eingangs-Und-Stufen.
Die F i g. 4 zeigt einen dezimalen Rückwärtszähler mit Voreinstellung, der sich von dem binären Rückwärtszähler nach_Fig. 3 nur durch die Rückführung des Signals H3 auf die Hauptspeicher der beiden vorangehenden Binärstellen unterscheidet.
Die F i g. 5 zeigt ein Signaldiagramm für einen binären Rückwärtszähler ohne Betrachtung der Voreinstellung. Die verwendeten Signalbezeichnungen entsprechen denen beim Hauptpatent. Tritt in der Ausgangsstellung dieses Rückwärtszählers das Löschsignal I = L auf, so werden sämtliche Haupt- und Hilfsspeicher des Zählers gelöscht. Mit dem Auftreten des ersten Zählsignals J1, nachdem das Zählfreigabesignal z2 — L ist, gibt der Zähler an den ^-Ausgängen den höchsten Zählstand aus — im Beispiel die Zahl 15 —,wie dies im Signaldiagramm auch angeschrieben ist. Mit dem darauffolgenden Zählsignal I1 wird auf 14, mit dem darauffolgenden Zählsignal auf 13 usf. gezählt. Nach Erreichen der Zahl 0 nimmt mit dem darauffolgenden Zählsignal fj = L der Zähler wieder den höchsten Zählstand 15 ein. Mit dem darauffolgenden Zählsignal tx = L wird auf 14 usf. gezählt. Die Hilfssignale H0 bis H3 der den Hauptspeichern zugeordneten Hilfsspeicher
sind so erzeugt, daß sie stets zum Zeitpunkt des Auftretens (L) eines Ausgangssignals A gleich L sind und zum Zeitpunkt des Verschwindens (0) eines Ausgangssignals A gleich 0 sind, wie dies auch dem Signaldiagramm zu entnehmen ist. Die Hilfssignale H0 bis H3 haben genau wie beim Hauptpatent die Aufgabe, die vordere und hintere Flanke der Ausgangssignale A der Hauptspeicher zu unterscheiden.
Wie bei den Zählern im Hauptpatent wird nur gezählt, wenn Z2 = L ist; bei Z2=O bleibt der erreichte Zählstand erhalten. Zwei Zählunterbrechungen sind im Diagramm dargestellt. Im Signaldiagramm sind auch die negierten Ausgangssignale A0 bis A3 angegeben, die jeweils die Komplementzahl zur durch die Signale A dargestellten Zahl zum hochsten Zählstand darstellen. An den Ausgängen Ä des Rückwärtszählers erfolgt also eine Vorwärtszählung.
Die Fig. 6 zeigt ein Signaldiagramm für einen dezimalen Zähler ohne Betrachtung der Voreinstellung. Angenommen ist ein Zähler für zwei Dekaden. Tritt das Löschsignal / = L auf, so werden alle Haupt- und Hilfsspeicher dieses rückwärtszählenden Dezimalzählers gelöscht. Wenn das Zählfreigabesignal Z2-L ist, so beginnt die Rückwärtszählung mit dem darauffolgenden Zählsignal I1 = L, er gibt also dann den höchsten Zählstand aus, im Beispiel die Zahl 99. Mit Auftreten der folgenden Zählsignale zählt er weiter rückwärts, wie dies auch im Signaldiagramm dargestellt ist.
Die F i g. 7 zeigt ein Signaldiagramm für einen sechsstelligen binären Zähler mit Betrachtung der Voreinstellung. Die Funktion und Wirkung der in diesem Diagramm dargestellten Signale m, /, k0 bis ks stimmen mit den gleichen Signalen des Hauptpatents überein. Die /c-Signale sind also wiederum die Voreinstellsignale. Innerhalb des Auftretens des Signals f — L werden die Voreinstellsignale k0 bis k5 in den Zähler eingespeichert. Gewählt ist zunächst die Zahl 22. Nachdem das Zählfreigabesignal z2 = L ist, zählt der Zähler mit dem darauffolgenden Zählsignal z, = L auf 21, mit dem dann folgenden Zä'hisignal r, = L auf 20 usf. Im rechten Teil des Diagramms ist eine Rückwärtszählung von der Zahl 43 aus dargestellt.
Die F i g. 8 zeigt ein Signaldiagramm für einen dezimalen Zähler mit Betrachtung der Voreinstellung. Das Diagramm zeigt eine dezimale Rückwärtszählung von der Zahl 113 aus.
Nachstehend sind die Schaltfunktionen eines Zählers nach der F i g. 1 angegeben.
(Ic0Af)V(I1AlAH0)V(A0At1Ai)V(A0AH0Al)V(A0Az2AI) (I2AlAA0)V(H0Ae2AT) = H0 für η = 1,2,3 ...
= A0
= An
(I2AIAAn)V(HnSiH^1SiI) = Hn
Die Schaltfunktion für H0 kann ersetzt werden durch (I2SiTSiA0)V(H0Sa2SLz2Sd)V(H0SLA0SiZ2SiT) = H0
Das in den Zählerschaltungen auftretende Signal e2 hat folgende Schaltfunktion:
(Z2SiI2)V(Z2SiA0) = e2
oder
z2v(t2SiA0) = I2
Die Fig. 9 zeigt entsprechende Schaltungsausbildungen.
Die Schaltfunktionen eines Zählers nach der F i g. 2 stimmen mit denen des Zählers nach der F i g. 1 bis auf die obenerwähnte Abänderung wegen der Rückführung des //3-Signals überein.
Als Beispiel für die umgeformten Hauptspeicher der F i g. 3 und 4 ist die Schaltfunktion für die «-te Zählstufe des Binärzählers angegeben.
(*>.&/) vfo SiTSiH1)V(A1SiT)V(I1SiHiSiH^1) = A1 Die Fig. 10 zeigt die Schaltungsausbildung für einen binären Zähler, dessen Signaldiagramm in Fig. 11 wiedergegeben ist. Einfachheithalberist hier die Zählfreigabe nicht berücksichtigt. Wie aus dem Signaldiagramm ersichtlich, ist das //-Signal eines HilfsSpeichers zum Zeitpunkt des Auftretens des /4-Signals des Hauptspeichers derselben Binärstelle 0 und zum Zeitpunkt des Verschwindens des genannten Λ-Signals L. Der Aufwand für die Schaltung ist jedoch größer als bei der weiter oben beschriebenen Ausführungsform. Nachstehend sind die Schaltfunktionen angegeben.
(tiAH0)v(A0AH0AT)v(A0A\Sd) = A0 (t'2AA0)v(H0AA0AT)v(H0Al2AT) = H0
für η = 1, 2, 3 ...
(t[ AH0AH1 ... AHn)V(AnAHnSiT)
(t'2AÄ„^AAn)v(HnAHn^AT) = Hn
Hierzu 3 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Statischer elektronischer Zähler nach Hauptpatent 1 205 147, dadurch gekennzeichnet, daß zur Rückwärtszählung das //-Signal eines HilfsSpeichers zum Zeitpunkt des Auftretens des ^-Signals des zugeordneten Hauptspeichers L ist und zum Zeitpunkt des Verschwindens dieses /!-Signals 0 ist.
2. Zähler nach Anspruch 1, dadurch gekennzeichnet, daß die Haupt- und HilfsSpeicher der Zählstufen eines Binärzählers folgende Schaltfunktionen haben:
(/c0&/)v(i1&7&H0)vUo&7J&7)v(^0&H0&7)v(^0&z2&7) = A0
DE19631437199 1963-11-05 1963-11-05 Statischer elektronischer Zahler Expired DE1437199C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEL0046253 1963-11-05

Publications (3)

Publication Number Publication Date
DE1437199A1 DE1437199A1 (de) 1969-10-30
DE1437199B2 DE1437199B2 (de) 1973-04-12
DE1437199C3 true DE1437199C3 (de) 1973-11-22

Family

ID=7271525

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19631437199 Expired DE1437199C3 (de) 1963-11-05 1963-11-05 Statischer elektronischer Zahler

Country Status (1)

Country Link
DE (1) DE1437199C3 (de)

Also Published As

Publication number Publication date
DE1437199B2 (de) 1973-04-12
DE1437199A1 (de) 1969-10-30

Similar Documents

Publication Publication Date Title
DE2163971B2 (de) Schaltung zur digitalen Frequenzeinstellung eines Oszillators
DE1437199C3 (de) Statischer elektronischer Zahler
DE2406485A1 (de) Schaltungsanordnung zum vergleich der frequenzen von zwei impulszuegen
DE2541201A1 (de) Schaltungsanordnung mit veraenderbarem teilerverhaeltnis fuer die digitale frequenzanzeige in einem rundfunkgeraet
DE2242935B2 (de) Digital-analog-signalkonverterschaltung
DE1212151C2 (de) Statischer Zaehler mit Haupt- und Hilfsspeicher je Zaehlstufe
DE2737483C3 (de) Korrektur-Schaltungsanordnung für Additions- oder Substraktionsoperationen mit nicht-hexadezimalen Operanden in hexadezimalen Rechenwerken
DE1252738B (de) Veränderlicher Frequenzteiler mit einer Anzahl von bistabilen Schaltungen
DE1170001B (de) Statischer Impulszaehler mit Voreinstellung auf eine gegebene Zahl
DE3417816A1 (de) Programmierbares schaltnetz
DE19513795C1 (de) Schaltungsanordnung zur digitalen Phasendifferenzmessung
DE2931417C2 (de) Schaltungsanordnung zum gezielten Unterbrechen des Funktionsablaufs einer Steuerschaltung
DE2057903A1 (de) Impulsfrequenzteiler
DE2424930A1 (de) Anordnung zur analog/digitalumwandlung
DE1212149C2 (de) Statischer Zaehler
DE2831723C2 (de) Elektrische Schaltungsanordnung
DE1105206B (de) Paritaetsbitgenerator
DE1766432C (de) Digitaler Spannungsmesser
DE2431005C3 (de) Kombinierte Frequenz- und Phasen-Vergleichsschaltung
DE1437200C3 (de) Statischer elektronischer Zahler
EP0727670A2 (de) Schaltungsanordnung zur Phasendifferenzmessung
DE2102808B2 (de) Digitaler frequenzteiler
DE1203317B (de) Verfahren zur Umwandlung eines je Zaehlstufe aus Haupt- und Hilfsspeicher bestehenden statischen Binaerzaehlers in einen statischen Dezimalzaehler
DE1437738A1 (de) Statischer Zaehler
DE1103649B (de) Einrichtung zur Korrektur einer digital gegebenen Zustandsfolge

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee