DE1203317B - Verfahren zur Umwandlung eines je Zaehlstufe aus Haupt- und Hilfsspeicher bestehenden statischen Binaerzaehlers in einen statischen Dezimalzaehler - Google Patents
Verfahren zur Umwandlung eines je Zaehlstufe aus Haupt- und Hilfsspeicher bestehenden statischen Binaerzaehlers in einen statischen DezimalzaehlerInfo
- Publication number
- DE1203317B DE1203317B DEL43579A DEL0043579A DE1203317B DE 1203317 B DE1203317 B DE 1203317B DE L43579 A DEL43579 A DE L43579A DE L0043579 A DEL0043579 A DE L0043579A DE 1203317 B DE1203317 B DE 1203317B
- Authority
- DE
- Germany
- Prior art keywords
- signal
- counting
- stage
- counting stage
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. α.:
H03k
Deutsche Kl.: 21 al - 36/22
Nummer: 1203 317
Aktenzeichen: L 43579 VIII a/21 al
Anmeldetag: 28. November 1962
Auslegetag: 21. Oktober 1965
Es sind bereits statische Binärzähler vorgeschlagen worden, die je Zählstufe aus einem das Zählergebnis
ausgebenden Hauptspeicher und einem zugeordneten Hilfsspeicher bestehen und durch Zählsignale (J1)
sowie Zählhilfssignale (t2) angesteuert werden, die
zeitlich gegeneinander versetzt sind.
Diese Zähler sind weitgehend unempfindlich gegen Störungen; sie benötigen keine besonders geformten
Ansteuersignale. Die Kopplung der die Zählstufen bildenden Speicher erfolgt galvanisch. Die Speicher
setzen oder löschen, wenn die Amplitude der ansteuernden Signale einen bestimmten Wert überschreitet.
Die F i g. 1 zeigt ein mögliches Ausführungsbeispiel für die ersten vier Zählstufen eines derart ausgebildeten
Binärzählers, dessen Stufenzahl beliebig erweitert werden kann.
Der Binärzähler nach der F i g. 1 besteht aus den Hauptspeichern Sa0 bis SU3, die untereinander gleich
aufgebaut sind. Den Hauptspeichern sind Hilfsspeicher Sh0 bis Sh3 zugeordnet, die ebenfalls untereinander
gleich sind. Haupt- und Hilfsspeicher Sa0 und Sh0 bilden die Zählstufe mit der Wertigkeit 2°.
Haupt- und Hilfsspeicher S^1 und Sm stellen die
Zählstufe mit der Wertigkeit 21 dar, usw.
Die Hauptspeicher Sa bestehen aus jeweils drei Und-Stufen &2? bis &28, &36 bis &38, &4e bis &48,
&M bis &58. Diese Und-Stufen steuern je eine Oder-Nicht-Stufe
V30, V40, V50, V60 an, denen je eine NichtStufe 31, 41, 51, 61 nachgeschaltet ist. Die Nicht-
Stufen geben die das Zählergebnis darstellenden Verfahren zur Umwandlung eines je Zählsrufe
aus Haupt- und Hilfsspeicher bestehenden
statischen Binärzählers in einen statischen
Dezimalzähler
aus Haupt- und Hilfsspeicher bestehenden
statischen Binärzählers in einen statischen
Dezimalzähler
Anmelder:
Licentia Patent-Verwaltungs-G. m. b. H.,
Frankfurt/M., Theodor-Stern-Kai 1
Als Erfinder benannt:
Dipl.-Phys. Dieter Petzold, Berlin
Dipl.-Phys. Dieter Petzold, Berlin
Signale A0 bis A3 aus, die Oder-Nicht-Stufen entsprechend
die negierten Signale A0 bis A3, die z. B.
bei einer Rückwärtszählung herangezogen werden.
Die Hilfsspeicher des Binärzählers nach der F i g. 1
bestehen aus jeweils zwei Und-Stufen &22/&23>
8C32ISc33,
&42/&43>
&52/&53· Diese Gruppen von Und-Stufen
steuern je eine Oder-Nicht-Stufe V24, V34, V44, V54 an,
denen je eine Nicht-Stufe 25,35, 45, 55 nachgeschaltet ist. An den Nipht-Stufen entstehen die Hilfssignale H0
bis H3', an den Oder-Nicht-Stufen die entsprechenden
negierten Signale H0 bis Ti3.
Die Hauptspeicher Sa0 bis Sa3 haben folgende
logische Schaltfunktionen:
(^1 & Z2 & H0) V (A0 & H0 & /) V (A0 & I1') = A0
(I1 &H0& H1) V (A1 & H1 &T) V (A1 & J1) = A1
(I1 & H1 & F2) V (A2 & H2 ScT) V (A2 8CT1') = A2
(ix & H2. & F3) V (A3 & H3 & T) V (Zt3 AT1') = Λ
Die Hilfsspeicher Sh0 bis Sh3 haben die logischen
Schaltfunktionen:
(tt 8c A0) V (H0 See) =H0
(t2 & A1) V (H1 8c H0) = H1
(t2 & AJ V (H2 & H1) = H2
(t% & A3) V (H3 8CHJ = H3
(2)
Das bei diesem Ausführungsbeispiel eingeführte Signal ti ist_ eine Zusammenfassung des negierten
Zählsignals tx und des negierten Löschsignals /. Die
Schaltung zur Bildung des Signals Z1' nach der F i g. 2
besteht aus einer Und-Nicht-Stufe &70, die eine verstärkende
Nicht-Stufe 71 ansteuert. Das Signal e ist eingeführt worden, damit der Hilfsspeicher Sho im
Aufbau mit den HilfsSpeichern der folgenden Zählstufen übereinstimmt. Die Schaltung zur Bildung des
Signals e nach der F i g. 3 besteht aus zwei Und-Stufen &72, &73, die eine Oder-Nicht-Stufe V74 ansteuern.
_
Bei Auftreten eines Löschsignals I = L (also / = 0)
werden alle Ausgänge A = 0 sowie alle Ausgänge H = O.
509 718/407
3 4
Das den Zähler ansteuernde Signal z2 ist ein Frei- Die Erfindung bezieht sich demgemäß auf ein Vergabesignal
zum Zählen. Die Signale tx werden nur fahren zur Umwandlung eines statischen Binärzählers,
gezählt, wenn z2 — L ist. Zweckmäßig ist das Signal z2 der je Zählstufe aus einem Haupt- und Hilfsspeicher
aus einem Zählbefehlssignal z, das zu einem beliebigen besteht und durch Zählsignale sowie Zählhilfssignale
Zeitpunkt auftreten kann, so synchronisiert, daß es 5 beliebiger Form angesteuert wird, in einen statischen
seinen Zustand nur mit dem Beginn eines Zählhilfs- Dezimalzähler. Die Erfindung besteht darin, daß jede
signals t2 ändern kann. Dekade aus vier Binärzählstufen besteht und in jeder
Die F i g. 4 zeigt eine Schaltung aus zwei Speichern Dekade ein Signal von der vierten Zählstufe auf die
zum Bilden des Zähl-Freigabesignals z2. Der eine zweite Zählstufe und ein Signal von der vierten Zahl-Speicher
besteht aus Eingangs-Und-Stufen A1 bis &3, io stufe auf die dritte Zählstufe zurückgeführt ist oder
die eine Oder-Nicht-Stufe V4 mit nachgeschalteter daß ein Signal aus der vierten Zählstufe auf die zweite
Nicht-Stufe 5 ansteuern. Der andere Speicher besteht Zählstufe zurückgeführt ist und ein Signal der ersten
aus den Eingangs-Und-Stufen &6 bis &g, die eine Zählstufe auf die vierte Zählstufe geführt ist. Einer
Oder-Nicht-Stufe V9 ansteuern, der eine Nicht-Stufe 10 weiteren Ausbildung entsprechend ersetzen die zur
nachgeschaltet ist. 15 Dezimalumwandlung benötigen Signale den Binär-
Die F i g. 5 zeigt zur Veranschaulichung ein zähler bisher ansteuernde Signale oder sind mit bisher
Signaldiagramm für 23 Zählschritte, und zwar die den Binärzähler ansteuernden Signalen in gesonderten
Fig. 5a für die Vorwärtszählung, die Fig. 5b für logischen Schaltungen zusammengefaßt, deren Ausdie
Rückwärtszählung. Die Bezeichnungen der Signale gangssignale die bisher ansteuernden Signale ersetzen,
sind schon erläutert worden. Um das Diagramm über- so und zwar so, daß der Aufbau der Binärzählstufen
sichtlich zu halten, sind nur die bejahten Signale unverändert bleibt. Zweckmäßig ist den Hilfsspeichern
wiedergegeben (z. B. zu I1 nicht auch T1), und zwar der zweiten und dritten Zählstufe ein weiteres Signal
einfachheitshalber als Rechtecke gezeichnet. Die von der vierten Zählstufe zugeführt. Einer weiteren
Signale können die Werte 0 oder L annehmen. Die Ausbildung entsprechend ist den Hilfsspeichern der
Nullinien sind dem WertO, die jeweils darüber- 25 zweiten und dritten Zählstufe je eine logische Eingangsliegenden
Linien dem Wert L zugeordnet. stufe hinzugefügt, die für die / + 1. Dekade (Wertig-
Der bisher beschriebene Zähler stellt einen nicht keit 100 folgende logische Schaltfunktion hat:
voreinstellbaren Binärzähler dar, dessen Wirkungs- (A *■ &t)
weise bereits an anderer Stelle ausführlich beschrieben ^ 3 2''
worden ist. 3° wobei A und t2 die ansteuernden Signale sind und der
Die F i g. 6 zeigt einen Binärzähler, der auf eine untere Index des Signals A die Wertigkeit und der
beliebige Binärzahl voreinstellbar ist. Der voreinstell- obere Index die verschiedenen Dekaden bezeichnet,
bare Binärzähler hat gegenüber dem nicht voreinstell- Zweckmäßig ist die Ansteuerung der Hilfsspeicher
baren Binärzähler nach F i g. 1 zusätzliche Und- der zweiten und dritten Zählstufe gegenüber einem
Stufen &29, &39, &49, &59. Diese Und-Stufen werden 35 Binärzähler abgeändert, indem eines der bisher an-
durch je ein Voreinstellsignal k0, Ic1, Ar2, k3 und gemein- steuernden Signale jeder Zählstufe ersetzt ist durch
schaftlich durch das Voreinstell-Freigabesignal / an- das Ausgangssignal je einer gesonderten logischen
gesteuert. Der Ausgang der Und-Stufen &29, &39, Schaltung, in der das bisher ansteuernde Signal mit
&49> &59 ist an Oder-Nicht-Stufen V300, V4oa, V5oa, einem Signal der vierten Zählstufe zusammengefaßt
Veoa (Je vier Eingänge) geführt, die an die Stelle 40 ist. Einer weiteren Ausbildung entsprechend hat die
der Oder-Nicht-Stufen V30, V40, V50, V60 (je drei gesonderte logische Schaltung füi die zweite Zählstufe
Eingänge) des nicht voreinstellbaren Binärzählers ge- die Funktion
treten sind. . ... . .
Das Voreinstell-Freigabesignal / wird L nach einem ^1 ^ A3) - qx oder A1 & A3 - qx
Löschbefehlssignal/ = L und verschwindet (/= 0) 45 und für die dritte Zähistufe die Funktion
mit dem Beginn des Zahl-Freigabesignals z2 = L. In
mit dem Beginn des Zahl-Freigabesignals z2 = L. In
diesem Zeitintervall auftretende Voreinstellsignale (Aj V Aj) = q2 i oder Äj & AJ = q2 { ,
werden von den Zählstufen übernommen. Während _
einer Zählung ist bereits eine neue Voreinstellung vor- wobei A, A die ansteuernden Signale sind und q das
bereitbar. 5° Ausgangssignal ist und der untere Index die Wertigkeit
Die F i g. 7a, 7b zeigen Schaltungen zum Bilden und der obere Index die verschiedenen Dekaden
des Signals /. Die Anordnung nach der F i g. 7a bezeichnet.
besteht aus dem Speicher Sf mit der Und-Stufe &75, Einer weiteren Ausbildung entsprechend ist dem
der Oder-Nicht-Stufe V76 und der Nicht-Stufe 77 Hauptspeicher der zweiten Zählstufe ein Signal von
sowie der Oder-Nicht-Stufe V78. Die Anordnung nach 55 der vierten Zählstufe und dem Hilfsspeicher der vierten
der Fig. 7b besteht aus dem Speicher Sf mit den Zählstufe ein Signal von der ersten Zählstufe zuge-
Und-Stufen &80, &81, der Oder-Nicht-Stufe V82 und führt. Zweckmäßig ist in der i 4-1. Dekade (Wertig-
der Nicht-Stufe 83 sowie der Und-Nicht-Stufe &84 keit 10»") an die Eingangsstufe des Hauptspeichers der
und der Nicht-Stufe 85. . zweiten Zählstufe zusätzlich ein Signal vom Hilfs-
Die Wirkungsweise der Voreinstellung ist bereits an 60 speicher der vierten Zählstufe geführt, sowie in einer
anderer Stelle eingehend beschrieben worden. Eingangsstufe des Hilfsspeichers der vierten Zählstufe
Die vorliegende Erfindung hat sich zur Aufgabe ein Signal des Hilfsspeichers der vorhergehenden
gestellt, nicht voreinstellbare oder, voreinstellbare Zählstufe durch das Signal HJ des_Hilfsspeichers der
Binärzähler mit Haupt- und Hilfsspeichern je Zähl- ersten Zählstufe ersetzt, wobei H, H die ansteuernden
stufe mit geringem Aufwand und möglichst unter 65 Signale sind und der untere Index die Wertigkeit und
Beibehaltung der einzelnen Baugruppen in einen nicht der obere Index die verschiedenen Dekaden be-
voreinstellbaren oder voreinstellbaren statischen De- zeichnet. Einer weiteren Ausbildung entsprechend ist
zimalzähler umzuwandeln. eines der bisher den Hauptspeicher der zweiten Zähl-
stufe ansteuernden Signale ersetzt durch das Ausgangssignal
einer gesonderten logischen Schaltung, in der das bisher ansteuernde Signal mit einem Signal von
der vierten Zählstufe zusammengefaßt ist und ein den Hilfsspeicher der vierten Zählstufe bisher ansteuerndes
Signal durch ein Signal von der ersten Zählstufe ersetzt ist. Zweckmäßig hat die gesonderte
logische Schaltung für die zweite Zählstufe die Funktion
H0* & Hj = p0* oder
H0* V
= Po\
wobei H, H die ansteuernden Signale sind und ρ das
Ausgangssignal ist und der untere Index die Wertigkeit und der obere Index die verschiedenen Dekaden
bezeichnet.
Die Erfindung wird mit weiteren vorteilhaften Ausbildungen an Hand von Ausführungsbeispielen
nachstehend näher erläutert.
Da jede Zählstufe zwei Zustände (O oder L) annehmen kann, sind für den Dezimalzähler mindestens
vier Zählstufen pro Dekade erforderlich. Von den sechzehn möglichen Kombinationen, die vier Zählstufen
auszugeben vermögen, werden nur zehn verwendet. Es müssen also sechs Zählstellungen übersprungen
werden. Die Wahl, welche Ausgangskombinationen nicht auftreten sollen, wird so getroffen,
daß sich für den Dezimalzähler möglichst einfache Schaltfunktionen ergeben. Als besonders günstig
erweist sich in dieser Hinsicht ein Zähler, der das Zählergebnis als natürlich binärverschlüsselte Dezimalzahl
ausgibt. Die Fig. 8a zeigt ein Signaldiagramm für einen solchen Dezimalzähler, der beispielsweise
nach der F i g. 9 ausgebildet sein kann. Die Bedeutung der Signale I1, t2, I und z2 ist bereits erklärt worden.
Die von den Hauptspeichern Sa der Zählstufen ausgegebenen
Signale sind wiederum mit A, die der Hilfsspeicher Sh mit H bezeichnet. Bei den Signalen A
und H bezieht sich der obere Index auf die Dekade (Wertigkeit 10°, 101, ...), der untere auf die jeweilige
Stufe innerhalb der Dekade (Wertigkeit2°, 2\ ...). Das Signal A3 0 hat also z. B. die Wertigkeit 23 · 10° = 8.
Entsprechend sind auch die Haupt- und Hilfsspeicher der jeweiligen Stufe innerhalb der Dekade bezeichnet.
Die Beschreibung des Dezimalzählers nach der F i g. 9 erfolgt unten. Wie ersichtlich, stimmen die Signale A0 0
bis A3 0 der ersten vier Stufen nach dem Signaldiagramm
der Fig. 8 a bis zu der durch den senkrechten Strich W1
markierten Stelle mit den Signalen A0 bis A3 der Binärzähler
nach dem Signaldiagramm der Fig. 5 a überein. Wie das Signaldiagramm nach Fig. 8a zeigt, muß
im Gegensatz zu dem Binärzähler beim Dezimalzähler
ίο jedoch im folgenden Schritt (Beginn mit Zählsignal c10)
der ^"-Ausgang 0 bleiben (der /4rAusgang des
Binärzählers wird an dieser Stelle L), der ^3°-Ausgang
von/, nach 0 wechseln (der ^3-Ausgang des Binärzählers
bleibt über die betreffende Stelle hinaus L) sowie das Signal A0 1 = L auftreten (der ^44-Ausgang des Binärzählers
bleibt noch 0). Die vier Zählstufen des Dezimalzählers für die erste Dekade beginnen von da ab
wieder von 0, 1, 2, ... an zu zählen, bis die nächste irr. Diagramm durch die senkrechte Linie H2 markierte
ao Stelle erreicht ist, wo wiederum ein Zyklus abgeschlossen ist. Ein Zyklus umfaßt zehn Zählstellungen.
Entsprechendes gilt für die den folgenden Dekaden zugeordneten Zählstufen.
Das Signaldiagramm nach Fig. 8a zeigt die von den Zählstufen der ersten beiden Dekaden ausgegebenen Signale A0 0 bis A3 0 und A0 1 bis A3 1 sowie H0 0 bis H3 0 und H0 1 bis TZ3 1 bis zum 23. Zählschritt, unter Berücksichtigung, daß der Zählvorgang zweimal unterbrochen (z2 = 0) wird.
Das Signaldiagramm nach Fig. 8a zeigt die von den Zählstufen der ersten beiden Dekaden ausgegebenen Signale A0 0 bis A3 0 und A0 1 bis A3 1 sowie H0 0 bis H3 0 und H0 1 bis TZ3 1 bis zum 23. Zählschritt, unter Berücksichtigung, daß der Zählvorgang zweimal unterbrochen (z2 = 0) wird.
Die Fig. 8b zeigt die Ausgangssignale B0 0 bis JS0 1
eines an anderer Stelle beschriebenen Umsetzers, der zur Rückwärtszählung den Dezimalzählern nachgeschaltet
ist.
In welcher Weise für die Dezimalzählung die Schaltfunktionen des Binärzählers gemäß der Erfindung zu ändern sind, wird beispielsweise am Binärzähler der F i g. 1 erläutert.
In welcher Weise für die Dezimalzählung die Schaltfunktionen des Binärzählers gemäß der Erfindung zu ändern sind, wird beispielsweise am Binärzähler der F i g. 1 erläutert.
Zunächst sind die Schaltfunktionen der ersten vier Zählstufen dieses Binärzählers noch einmal unverändert,
jedoch in der für den Dezimalzähler benutzten Bezeichnungsweise (mit oberem Index für die Dekade),
angegeben [vgl. Funktionen (1) und (2)]:
Ci1 & Z2 & H0") V U0O & H0 0 8c I) V (A0 0 Sc I1') = A0 0
(fx & TZ0 0 & F1 0) V (A1 0 & F1 0 & T) V (A1 0 Sc T1) = ^1 0
(I1 & H1 0 & F2 0) V (A2 0 & F2 0 & T) V (A2 0 & T1') = A2 0
(I1 & H2 0 & F3 0) V (A3 0 8c F2 0 &7) V (A3 0 &7/) = /I3 0
(t2 & Λ0) V (H0 0 & e) = H0o
(t2 & Λ0) V (H1 0 8c H0 0) = H1 0
(Z2 & ^2 0) V (H2 0 & H1 0) = H2 0
(i2 & A3 0) V (H3 0 & H2 0) = H3 0
(7)
(8)
(9)
(10)
Wie aus den Signaldiagrammen nach Fig. 5a und 8 a zu ersehen ist, stimmen die Signale der ersten
Zählstufe des Binär- und Dezimalzählers, also ^i0 0
mit A0 sowie H0 0 mit H0 überein. Die erste Zählstufe
des Binärzählers kann also unverändert für den Dezimalzähler übernommen werden.
Damit, wie für den Dezimalzähler erforderlich, an der Stelle W1 (Signaldiagramm Fig. 8a) A1 0 nicht L
werden kann, wird die erste Klammer der Schaltfunktion für ^1 0 (4) entsprechend beeinflußt. Es kann
a) zu dem genannten Glied der Ansprechbedingung ein geeignetes Sperrsignal hinzugefügt werden oder b)
für die Dauer des ij-Signals (c10) das Signal H1 0 = L
gemacht werden, wie es beispielsweise durch den gestrichelt gezeichneten Block b3 in F i g. 8 a angedeutet
ist.
7 8
Im Fall a) bleibt an der mit W1 markierten Stelle A2 0 (15) zu beeinflussen. Das kann durch Erzeugen des
Zf1O == 0 (in diesem Fall tritt also der gestrichelt Blocks b-, erfolgen. (Der Fall, ein Sperrsignal zu der
gezeichnete Block b3 nicht auf), somit kann auch A2 0 Schaltfunktion für A2 0 (5) hinzuzufügen, soll hier nicht
und damit auch H2 0 nicht L werden. A3 0 ist bereits L betrachtet werden, da diese Möglichkeit besser — wie
und soll an der Sprungstelle 0 werden; das erfolgt am 5 bereits beschrieben — bei der Zählstufe A1 0 ausge-
einfachsten durch den Block b5 (d. h., es ist für die nutzt werden kann.) Wegen des Blocks bt tritt — ohne
Dauer des ^-Signales [c10] das Signal H3 0 — L und Änderung der Schaltfunktion für H3 0 (10) — der
damit das in der ersten und zweiten Klammer der Block A5 auf, und damit wird A3 0 bei W1 gelöscht.
Schaltfunktion für A3 0 auftretende H3 0 = 0). Da im Damit die Blöcke b3 und b4 entstehen, wird sowohl
Fall a) der gestrichelt gezeichnete Block bt nicht auf- io zu der Schaltfunktion für H1 0 (8) wie der für H2 0 (9)
tritt, wird, um den Block b5 zu erzeugen, in der als zusätzliche Setzbedingung das Glied
Schaltfunktion für H3 0 (10) in der zweiten Klammer H2"
Schaltfunktion für H3 0 (10) in der zweiten Klammer H2"
durch H0 0 ersetzt, sie lautet dann V (A3 0 & A0 0 & t2) (13)
. 15 hinzugefügt Da H3o durch U2ScA3 0) unabhängig
Der so entstehende Block b5 kann als die genannte von H1 0 und H2 0 gesetzt wird, läßt sich das angegebene
Sperrbedingung für das Auftreten VOn^1 0 wirken, d. h., Zusatzglied zu
die Schaltfunktion für A1 0 (4) muß so geändert werden, .,
die Schaltfunktion für A1 0 (4) muß so geändert werden, .,
daß A1 0 nicht. L werden kann, wenn #3° = L ist. v ^ & A° >
W
Aus der ersten Klammer der Ansprechbedingung für ao vereinfachen.
^i1 0 (4) wird somit Die Schaltfunktionen für die Zählstufen der folgen-
^i1 0 (4) wird somit Die Schaltfunktionen für die Zählstufen der folgen-
(t Sr vr Sr i/o Sr TTo\ den Dekade mit der Wertigkeit 101 — zunächst ohne
U1 cc H0 cc JH1 cc Ha)- ,. » , ,. , ... , " , . ,
die erforderlichen Abänderungen — ergeben sich aus
Im Fall b) wird der Block b3 erzeugt. Es muß dann den Funktionen (3) bis (10), indem überall der obere
verhindert werden, daß an der Stelle W1 das Signal 25 Index 0 durch 1 und außerdem in (3) z2 durch H3 0,
A2 0 — L wird. Hierzu ist die Ansprechbedingung für sowie in (7) e durch Hz° ersetzt wird. Es ist dann
U1 & H3o Sc H0 1) V (A0 1 Sc H0 1 & T) V (A0 1 & F1') = A0 1 (15)
U1 Sc H0 1 Sc H1 1) V (Λ1 & H1 1 & T) V (A1 1 & ii1) = A1 1 (16>
(<i & H1 1 & H2 1) V (A2 1 & F2 1 & 75 V (A2 1 & T1') = A2 1 (17)
(i, & H2 1 & F3 1) V (A3 1 & F3 1 & T) V (A3 1 & F1') = A3 1 (18)
(r, & A1) V (/V & #3°) = Ή.1 (19^
(/, & A1 1) V (H1 1 & H0 1) = H1 1 (20)
U2ScA2 1) V (H2 1 ScH1 1) = H^ (21)
U2 & A1) V (^3 1 & H2 1) = ^3 1 (22)
Nachdem die Zählstufen dieser zweiten Dekade 45 Entsprechend ergeben sich die Schaltfunktionen für
(Wertigkeit 101) einen Zyklus von zehn Zählstellungen die folgenden Dekaden (Wertigkeit 102, 103 usw.).
vollendet haben, also beim Wechsel des Zählergebnisses Der schaltungstechnische Aufwand eines Dezimalvon
99 auf 100, sollen diese Stufen wieder von vorn Zählers ist für die Lösung b) größer als für die Lösung a).
anfangen (mit 0 beginnend) zu zählen. Eine analoge Im Fall b) wird die Zahl der Eingänge der Zusatz-Betrachtung
wie für die Zählstufen der ersten Dekade 50 glieder in jeder Dekade um zwei größer; z. B. kommen
(Wertigkeit 10°) lehrt, daß der Lösung Fall a) entspre- bei dem Zusatzglied für H1 2 und H1 3 der dritten
chend die erste Klammer der Funktion (16) für A1 1 in Dekade die Eingänge A0 2 und A3 Z hinzu. Die Lösung b),
die dadurch gekennzeichnet ist, daß die in Fig. 8a
U1 ic H0 1 & .H1 1 & ^T3 1), (23) mit Z)3, bt, b8, b9 bezeichneten Blöcke auftreten, kann
55 zu einer Lösung c) vereinfacht werden, indem z. B.
die zweite Klammer der Funktion (22) für H3 1 in statt der oben angegebenen Glieder (25), (26) zu den
Schaltfunktionen für HJ und Hf das Zusatzglied
(H3 1 & H3O) (24)
zu ändern ist oder der Lösung Fall b) entsprechend 60 3 ' ',j*
den Schaltfunktionen (20) und (21) für H1 1 und H2 1 K '
jeweils als zusätzliche Setzbedingung das Glied hinzugefügt wird. Bei der Lösung c) treten noch die
in F i g. 8 a ebenfalls gestrichelt gezeichneten Blöcke be,
V Uz Sc A0 0 & A3 0 & A0 1 & ^3 1) (25) bls b10, bn auf, die den Zählvorgang jedoch nicht
oder 65 stören. Zur besseren Übersicht sind die Schaltfunkti-
\ZfffoßrjosrjiSrji-\ ολλ oncR für die beiden Dekaden eines Dezimalzählers, der
V \S13 OC A0 CC A0 CC A3 j
l-^OI it. 11 1 τ-. · λ ι
■ ^
aus dem Binarzahler nach F ι g. 1 hervorgegangen ist,
hinzuzufügen ist. gemäß den Lösungen a) und c) zusammengestellt.
9 10
Lösung a)
U1 & z2 & F0 0) V OV & H0 0 Sc 7) V OV & T1') = ^0 0 (28)
(Z1 & #o° & #ι° & #s0) V OV Sc F1 0 & Γ) V OV ScJ1') = A1 0 (29)
U1 & /ίιο & F2 0) V OV & F2 0 & 7) V OV & T1) = Λ,° (30)
Cr1 & iJ2" & F3 0) V (V & F3 0 & T) V OV & V) = V>
(3D
(Z1 & H3 0 Sc H0 1) V (A0 1 Sc F0 1 & 7) V (Λ1 & V) = V (32)
(A & i/o1 & #1* & ^a1) V (A1 1 Sc H1 1 & 7) V (A1 1 Sc T1') = A1 1 (33)
Cr1 & H1 1 & F2n V OV & F2 1 & 7) V OV & V) = A2 1 (34)
(I1ScH2 1ScW3 1) V(A3 1SlH3 1ScT)V(A3 1SlV) = A3 1 (35)
(r2 &^0 0) V (H0 0 See) = Zi0 0 (36)
U2 Sc A1 0) V (Zi1 0 & Zi0 0) = H1 0 (37)
(T1 & Λ0) V (ZZ2 0 & Ti1 0) = /Z2 0 (38)
U2 & V) V (Zi3 0 & 7/0°) = Zi3 0 (39)
(t2 & ^0 1) V (ZZ0 1 & /Z3 0) = /Z0 1 (40)
U2 & V) V (A1 1 & #„*).= H1 1 (41)
U2 & /J2 1) V (Ti2 1 & Zf1 1) = /Z2 1 (42)
(t, Sc A3 1) V (ZT3 1 & Ti0 1) = Zi3 1 (43)
Lösung c)
(I1ScZ2 SlH0O)V(A0 0SCH0 0ScT)V(A0 0ScV) = A0 0 (44)
Cr1 & H0 0 Sc F1 0) V OV & #ΐο & 7) V OV & T1') = ^1 0 (45)
(ti ScH1 0Sc F2 0) V OV & #2° & 7) V (^1O & T1') = ^2 0 (46)
(I1 Sc H2 0 Sc H3 0) V(A3 0Sc H3 0 ScT)V (A3 0 ScT1') = Λ0 (47)
(I1 Sc H3 0 Sc H0 1) V(A0 1 Sc H0 1 ScT)V (A0 1 Sc T1') = A0 1 (48)
(h Sc H0 1 ScH1 1) V (A1 1 Sc H1 1 ScT)V (A1 1 ScT1') = ^1 1 (49)
Ci1 & ZZ1 1 & F2 1) V (A2 1 Sc F2 1 & T) V (A2 1 Sc T1') = Λ1 (50)
(I1 Sc ZZ2 1 & F3 1) V OV & F3 1 & 7) V (A3 1 Sc T1') = A3 1 (51)
U2 Sc V) V (H0 0 See) = H0 0 (52)
U2 Sc A1 0) V (H1 0 Sc H0 0) V M3 0 & t2) = H1 0 (53)
(r, & V) V (H2 0^Sc H1 0) V (V & t2) = H2 0 (54)
U2 Sc A3 0) V (H3 0 Sc H2 0) = H3 0 (55)
U2 Sc A1 0) V (H0 1 Sl H3 0) = H0 1 (56)
U2 Sc A1 1) V (H1 1 Sc H0 1) V (A3 1 Sct2) =/Z1 1 (57Ϊ
(t2 Sc A2 1) V (H2 1 Sc H1 1) V (A3 1 Sc t2) = ZZ2 1 (58)
(t2 Sc A3 1) V (H3 1 Sc H2 1) = H3 1 (59)
Die Schaltfunktionen für die i + 1. Dekade mit S1^2 nach der F i g. 9 gegenüber den entsprechenden
der Wertigkeit 10* gehen aus den Schaltfunktionen für Hilfsspeichern SjJ1, 5Ή2 der F i g. 1 je eine weitere
die zweite Dekade (Wertigkeit 101) hervor, indem Eingangsstufe &90, Sc91. Beide Zusatzstufen werden
überall der obere Index 1 durch / ersetzt wird. 55 durch das Zählhilfssignal t2 und das Ausgangssignal A3 0
F i g. 9 zeigt z. B. die erste Dekade eines nicht des Hauptspeichers S^3 angesteuert. Die Stufe &90
voreinstellbaren Dezimalzählers nach den Funktionen steuert ebenso wie die Stufen &32, &33 die Oder-Nicht-(44)
bis (47) und (52) bis (55), die der Lösung c) ent- Stufe V340, die Stufe &91 ebenso wie die Stufen &42,
sprechen. Der Zähler ist aus dem Binärzähler nach . &43 die Oder-Nicht-Stufe V440 an. Die Stufen V340,
der F i g. 1 hervorgegangen. Entsprechend sind die 60 V440 haben also gegenüber den entsprechenden Stufen
unverändert übernommenen Elemente mit den gleichen V34, V44 der F i g. 1 einen Eingang mehr. Wie ersicht-Bezugszeiehen
versehen. lieh, ist der Aufwand für die Umwandlung sehr gering.
Wie ersichtlich, stimmen die Hauptspeicher 5^0 Sowohl diejenigen Zählstufen eines Dezimalzählers
bis Sj3 sowie die Hilfsspeicher 5^0 und 5^3 nach der gemäß Lösung a) wie diejenigen gemäß Lösung c),
F i g. 9 mit den entsprechenden Speichern des Binär- 65 die gegenüber den Zählstufen des Binärzählers erweitert
Zählers nach der F i g. 1 im Aufbau und in der An- sind, lassen sich so abändern, daß sie aus einem mit
steuerung überein. Zur Umwandlung des Binärzählers den übrigen Stufen übereinstimmenden Teil und einem
nach der F i g. 1 haben lediglich die Hilfsspeicher Sj^1, Zusatzteil bestehen.
11 12
Im Fall a) wird ζ. B. aus den Schaltfunktionen (29) und (33)
U1 & P1" & F1 0) V (A1 0 & H1 0 & T) V OV & T1') = A1 0 (60)
U1 & P1 1 & tfi1) V (A1 1 & F1 1 ScT)W (A1 1 & T1') = A1 1 (61)
mit (Zf0 0 & H3 0) = P0 0 (62) oder H0 0 V H3 0 = P0 0 (64)
und (tfo1 & A3I) = Poi (63) oder Zi0 1 V H3 1 = P0 1 (65)
im Fall c) wird z. B. aus den Schaltfunktionen (53), (54), (57) und (58)
Ut & ft0) V (Ζ// & //„») = H1 0 (66)
(i2 & q2 0) V (H2o & Zf1") = H2 0 (67)
(ig & ^1 1) V (Zf1 1 & Zf0 1) = Zf1 1 (68)
(t2 & qj) V (H2 1 & Zf1 1) = H2 1 (69)
mit (., | A | a0)- |
und (, | A | 3°) = |
und (. | A | 31) = |
VV | ||
W | ||
VV |
(70) oder A1 0 & /i3 0 = q1 (74)
(71) oder A2 0 & Λ3° = ?2 P (75)
(72) oder A1 1 & A3 1 = ^1 1 (76)
und (A2 1 V A3 1) = ^r2 1 (73) oder ^2 1 & ^3 1 = ^2 1 (77)
Die F i g. 10 zeigt beispielsweise die erste Dekade wobei die Schaltfunktionen für AJ um das Glied V
eines nicht voreinstellbaren Dezimalzählers nach den 30 (/ & k/) erweitert worden sind, kj ist eine Vorein-
Funktionen (44) bis (47), (52), (66), (67), (55), die der stellung mit der Wertigkeit 2" · 10*.
Lösung c) entsprechen und bei der alle Zählstufen Der Zähler nach der Fig. 13 stimmt mit dem vor-
denselben Aufbau haben. einstellbaren Binärzähler nach F i g. 6 überein — EIe-
Die Elemente, die mit denen des Zählers nach mente mit gleichem Aufbau und gleicher Ansteuerung
F i g. 1 übereinstimmen, haben gleiche Bezugszeichen. 35 haben gleiche Bezugszeichen —, nur daß an die
Gegenüber dem Zählernach Fig. 9 sind die Stufen &90, Stelle der Elemente &53 und &38 die Stufen &53a und
&8J weggefallen, und es ist die Ansteuerung bei den &38O getreten sind. Die Und-Stufe &53 des Hilfs-
Eingangsstufen &32(t des Hilfsspeichers S^1 und &42tt Speichers S%3 wird statt von dem Ausgangssignal des
des Hilfsspeichers S1^2 geändert, die an die "Stelle der Hilfsspeichers der vorangehenden Stufe von dem
entsprechenden Stufen &32, &42 der F i g. 1 getreten 40 Ausgangssignal des Hilfsspeichers S£„ der ersten
sind. Die Ansteuerung durch das Ausgangssignal A Zählstufe der Dekade angesteuert. Die Und-Stufe &38«
des zugeordneten Hauptspeichers ist durch die der des Hauptspeichers S^1 hat gegenüber der entspre-
Signale ^1 0 (Stufe &32a) und q2 0 (Stufe &42a) ersetzt. chenden Und-Stufe &38 nach F i g. 6 einen weiteren
Die Fig. 11 zeigt eine Schaltungsausführung zum Eingang, der an den Ausgang der Oder-Nicht-Stufe V51
Bilden der bei einem Zähler nach Fig. 10 auftretenden 45 des Hilfsspeichers S^n der vierten Zählstufe der Dekade
^-Signale [vgl. Funktionen (74) bis (77)]. Diese An- angeschlossen ist. Auch der Aufwand für die Umwandordnung
besteht aus zwei Und-Nicht-Stufen A100 und lung nach der Lösung a) ist außerordentlich gering.
&101, die durch die Signale A1 1 und A3 1 und A2 1 und Die Fig. 14 zeigt z. B. der Lösung a) entsprechend
A3 i angesteuert werden. Am Ausgang der Stufe &100 die erste Dekade eines voreinstellbaren Dezimalzählers
tritt das Signal q^ und am Ausgang der Stufe &101 50 nach den Funktionen (28), (60), (30), (35), wobei die
das Signal qj auf. Schaltfunktionen für Ai um das Glied V (/ & k4)
Bei der Umwandlung der Dezimalzähler nach den erweitert worden sind und alle Hauptspeicher und Hilf s-
F i g. 9 und 10 aus dem nicht voreinstellbaren Binär- speicher der Zählstufen denselben Aufbau haben,
zähler nach F i g. 1 ist von der Lösung c) Gebrauch Die Elemente des Zählers nach Fig. 14 stimmen mit
gemacht worden. 55 den entsprechenden Elementen des Zählers nach F i g.
Nachstehend wird die Umwandlung in einen Dezi- 13 (gleiche Bezugszeichen) im Aufbau und in der Anmalzähler
gemäß der Lösung a) an Hand eines vor- steuerung überein, mit Ausnahme der Und-Stufe &3Sft
einstellbaren Binärzählers nach F i g. 6 erläutert. (drei Eingänge) des Hauptspeichers S'^ l5 die die
Die Fig. 12 zeigt ein Signaldiagramm eines vor- Und-Stufe &38a ersetzt; und zwar sind_ zwei Aneinstellbaren
Dezimalzählers. Die Bedeutung der 60 Steuersignale der Stufe &38Π (die Signale H3 0 und H0 0)
Signale ist schon erläutert worden. Die bei den in einer gesonderten Schaltung zusammengefaßt und
Signalen H1 0, H2 0, H1 1 und H2 1 gestrichelt gezeichneten das Ausgangssignal P1 0 dieser Schaltung an einen
Blöcke treten nur bei einem Dezimalzähler gemäß der Eingang der Stufe &386 geführt,
oben beschriebenen Lösung c), nicht aber bei einem Die F i g. 15 a und 15 b zeigen Schaltungsausführun-Dezimalzähler gemäß der Lösung a) auf. 65 gen zum Bilden der bei einem Zähler nach Fig. 14
oben beschriebenen Lösung c), nicht aber bei einem Die F i g. 15 a und 15 b zeigen Schaltungsausführun-Dezimalzähler gemäß der Lösung a) auf. 65 gen zum Bilden der bei einem Zähler nach Fig. 14
Die Fig. 13 zeigt z. B. der Lösung a) entsprechend auftretenden P-Signale [vgl. Funktionen (61) bis (65)].
die erste Dekade eines voreinstellbaren Dezimalzählers Die Anordnung nach der F i g. 15 a besteht aus einer
nach den Funktionen (28) bis (31) und (36) bis (39), Und-Nicht-Stufe &102, der eine Nicht-Stufe 103 nach-
geschaltet ist, an deren Ausgang das Signal P1* auftritt.
Die Stufe &102 wird durch die Signale H0' und
H3 1 angesteuert. Die Anordnung nach der Fig. 15b
zur Erzeugung von P1^jSt eine Oder-Nicht-Stufe V104,
die durch die Signale H0' und H3 1 angesteuert ist.
Bei den obigen Beispielen sind zur Dezimalumwandlung gemäß der Lösung c) zwei Hilf sspeicher eines Binärzählers
gemäß der Lösung a) ein Haupt- und ein Hilfsspeicher eines Binärzählers abgeändert.
Nachstehend wird ein Beispiel für die Dezimal umwandlung beschrieben, bei dem zwei Hauptspeicher
eines Binärzählers abgeändert werden.
Die Fig. 16 zeigt die ersten vier Zählstufen eines
Binärzählers ohne Voreinstellung, bestehend aus den Hauptspeichern SU0 bis Sa3 und den Hilfsspeichern
Sh0 bis Sh3 (die Zählfreigabe ist hier nicht berücksichtigt).
Nachstehend sind die Schaltfunktionen für diesen Binärzähler angegeben:
(J1 & H0 & /) W [A0 8c I & Z1) V(X0 &/& H0) = A0 (78)
U1 & H1 & H0) V (A1 & T 8c T1) V (A1 & 7& H1) V (X1 & 7 & H0) = A1 (79)
(I1 & F2 & Hx & J1) V (A2 & T 8c F1) V (A2 & 7& H2) V (A2 & T 8c H1) V (A2 & A1) = A2 (80)
U1 & F3 & /Z2 & J2) V (A3 & T 8c T1) V (X3 & T 8c H3) V (X3 & T 8c W2) V (X3 & A2) = X3 (81)
U2 & A0) V (//„ & T 8c T2) V (/Z0 & A0) = /Z0 (82)
(iss & X1) V (#! & T 8c 72) V (#, & X1) = H1 (83)
(i2 & X2) V (H2 & T 8c T2) V (H2 & X2) = H2 (84)
(Z2 & X3) V (H3 & T& T2) V (ff, & X3) = H3 (85)
In der F i g. 17a ist ein Signaldiagramm für diesen Binärzähler dargestellt. Wie ersichtlich, ändert bei
diesem Beispiel, während der X-Ausgang eines Hauptspeichers L ist, der zugeordnete Hilfsspeicher seinen
Zustand nur einmal. Gemäß der Erfindung wird zur Umwandlung in einen Dezimalzähler zu_der Setzbedingung
von X1 (79) ein Sperrsignal H3 von der
vierten Zählstufe zurückgeführt und bei den Haltebedingungen__für
X3 (81) die Signale A2, H2 durch
Signale X0, H0 von der ersten Zählstufe ersetzt. Es
wird demgemäß bei dem Binärzähler nach F i g. W die Und-Stufe &166 zusätzlich durch das Signal H3
angesteuert und bei_der Und-Stufe &189 das Signal H2
durch das Signal H0 und bei der Und-Stufe &18S
das Signal X2 durch das Signal X0 ersetzt. Nachstehend
sind die Schaltfunktionen für die Hauptspeicher der ersten beiden Dekaden eines so gebildeten
Dezimalzählers aufgeführt. Zur Bezeichnung der Dekaden sind wiederum obere Indizes eingeführt.
(Z1 & Ho a 8c I) V (X0" & / & I1) V (X0" & / & H0 0) = Aoo (86)
(Z1 & W1 0 & Zi0 0 & H3O). V (X1 0 & T 8c T1) V (X1 0 & T8c H1 0) V (X1 0 & Γ& F0 0) = X1 0 (87)
U1 & H2 0 & H1O & J1 0) V (X2 0 & T8c T1) V (X2 0 & T8c F2 0) V (X2 0 & T8c W1 0) V (X2 0 & X1 0) = X2 0 (88)
(Z1 & H3 0 & H2o & J2 0) V (X3 0 & T8c T1) V (X3 0 & T8c H3 0) V (X3 0 & T8c F0 0) V (X3 0 & X0 0) = X3 0 (89)
(Z1 & F0 1 & H3 0 & J3 0) V (X0 1 & T8c T1) V (X0 1 & 7& F0 1) V (X0 1 & T8c F3 0) V (X0 1 & X3 0) = X0 1
(90)
(Z1 & F1 1 & /^0 1 & J0 1 & F3 1) V (X1 1 & T8c T1) V (X1 1 & T 8c F1 1) V (X1 1 &7& F0 1) V (X1 1 & X0 1) = X1 1
(91)
(Z1 & F2 1 & H1 1 & J1 1) V (X2 1 & T8c T1) V (X2 1 & T8c F2 1) V (X2 1 & T8c F1 1) V (X2 1 & X1 1) = X2 1
(92)
(Z1 & F3 1 & H2 1 & J2 1) V (X3 1 & T8c T1) V (X3 1 & T 8c F3 1) V (X3 1 & T8c F0 1) V (X3 1 & X0 1) = X3 1
(93)
Die Schaltfunktionen für die Hilfsspeicher bleiben in allen Dekaden unverändert wie bei dem Binärzähler.
Damit alle Stufen des Dezimalzählers dieselbe Zahl von Eingängen wie der Binärzähler haben, kann einer
weiteren Ausbildung entsprechend bei der Und-Stufe &1ββ ein bisher den Binärzähler ansteuerndes Signal
mit dem Signal H3 von der vierten Zählstufe in einer
gesonderten logischen Schaltung zusammengefaßt und der Ausgang dieser Schaltung an die Und-Stufe &166
geführt werden. Zum Beispiel kann hierzu mit einer Anordnung nach Fig. 15 a oder 15 b aus den Signalen
H0 1 und H3 1 gebildet und das den Binärzähler ansteuernde
Signal H0 1 durch das Signal P1 1 ersetzt werden.
Claims (2)
1. Verfahren zur Umwandlung eines statischen. Binärzählers, der je Zählstufe aus einem Haupt-
und Hilfsspeicher besteht und durch Zählsignale sowie Zählhilfssignale beliebiger Form angesteuert
wird, in einen statischen Dezimalzähler, dadurch gekennzeichnet, daß jede Dekade
aus vier Binärzählstufen besteht und in jeder Dekade ein Signal von der vierten auf die zweite
Zählstufe und ein Signal von der vierten Zählstufe auf die dritte Zählstufe zurückgeführt ist oder daß
ein Signal aus der vierten Zählstufe auf die zweite Zählstufe zurückgeführt ist und ein Signal der
ersten Zählstufe auf die vierte Zählstufe geführt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die zur Dezimalumwandlung benötigten Signale den Binärzähler bisher ansteuernde
Signale ersetzen oder mit bisher den Binärzähler ansteuernden Signalen in gesonderten logischen
Schaltungen zusammengefaßt sind, deren Ausgangs-
signale die bisher ansteuernden Signale ersetzen, und zwar so, daß der Aufbau der Binärzählstufen
unverändert bleibt.
3. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß den Hilfsspeichern der zweiten und
dritten Zählstufe ein weiteres Signal von der vierten Zählstufe zugeführt ist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß den Hilfsspeichern der zweiten
und dritten Zählstufe je eine logische Eingangsstufe hinzugefügt ist, die für die i + 1. Dekade
(Wertigkeit 10*) folgende logische Schaltfunktion hat:
(AJ &t2),
wobei A und t2 die ansteuernden Signale sind und
der untere Index des Signals A die Wertigkeit und der obere Index die verschiedenen Dekaden
bezeichnet.
5. Verfahren nach Anspruch 2, dadurch gekenn- so zeichnet, daß die Ansteuerung der Hilfsspeicher
der zweiten und dritten Zählstufe gegenüber einem Binärzähler abgeändert ist, indem eines der bisher
ansteuernden Signale jeder Zählstufe ersetzt ist durch das Ausgangssignal je einer gesonderten
logischen Schaltung, in der das bisher ansteuernde Signal mit einem Signal der vierten Zählstufe
zusammengefaßt ist.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die gesonderte logische Schaltung
für die zweite Zählstufe die Funktion
(A1* V AJ) =, qj oder A1* & AJ = q
hat und für die dritte Zählstufe die Funktion
hat und für die dritte Zählstufe die Funktion
(AJ V AJ) = qj oder AJ & AJ = qj
35
hat, wobei A, A die ansteuernden Signale sind und q das Ausgangssignal ist und der untere Index die
Wertigkeit und der obere Index die verschiedenen Dekaden bezeichnet.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dem Hauptspeicher der zweiten
Zählstufe ein Signal von der vierten Zählstufe und dem Hilfsspeicher der vierten Zählstufe ein Signal
von der ersten Zählstufe zugeführt ist.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet,
daß in der / + 1. Dekade (Wertigkeit 10*) an die Eingangsstufe des Hauptspeichers der
zweiten Zählstufe zusätzlich ein Signal (HJ) vom Hilfsspeicher der vierten Zählstufe geführt ist,
sowie in einer Eingangsstufe des HilfsSpeichers der vierten Zählstufe das Signal (HJ) des Hilfsspeichers
der vorhergehenden Zählstufe durch das Signal (HJ) des Hilfssgeichers der ersten Zählstufe
ersetzt ist, wobei H, H die ansteuernden Signale sind und der untere Index die Wertigkeit und der
obere Index die verschiedenen Dekaden bezeichnet.
9. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eines der bisher den Hauptspeicher
der zweiten Zählstufe ansteuernden Signale ersetzt ist durch das Ausgangssignal einer gesonderten
logischen Schaltung, in der das bisher ansteuernde Signal mit einem Signal von der vierten Zählstufe
zusammengefaßt ist, und daß ein den Hilfsspeicher der vierten Zählstufe bisher ansteuerndes Signal
durch ein Signal von der ersten Zählstufe ersetzt ist.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die gesonderte logische Schaltung
für die zweite Zählstufe die Funktion
HJ & HJ = PJ oder HJVHJ = PJ
hat, wobei H, H die ansteuernden Signale sind und P das Ausgangssignal ist und der untere
Index die Wertigkeit und der obere Index die verschiedenen Dekaden bezeichnet.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dem Hauptspeicher der zweiten
Zählstufe ein Signal von der vierten Zählstufe und dem Hauptspeicher der vierten Zählstufe ein
Signal von der ersten Zählstufe zugeführt ist.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß in der i + 1. Dekade (Wertigkeit
10*) an die Eingangsstufe des Hauptspeichers der zweiten Zählstufe zusätzlich ein Signal (HJ)
vom Hilfsspeicher der vierten Zählstufe geführt ist sowie in einer Eingangsstufe des Hauptspeichers
der vierten Zählstufe das Signal (HJ) des Hilfsspeichers_der
vorhergehenden Zählstufe durch das Signal (HJ) des HilfsSpeichers der ersten Zählstufe
und das Signal (AJ) des Hauptspeichers der vorhergehenden Zählstufe durch das Signal (AJ)
des Hauptspeichers der ersten Zählstufe ersetzt ist, wobei H, H und A die ansteuernden Signale
sind und der untere Index die Wertigkeit und der obere Index die verschiedenen Dekaden bezeichnet.
13. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eines der bisher den Hauptspeicher
der zweiten Zählstufe ansteuernden Signale ersetzt ist durch das Ausgangssignal einer gesonderten
logischen Schaltung, in der das bisher ansteuernde Signal mit einem Signal von der vierten Zählstufe
zusammengefaßt ist, und daß ein den Hauptspeicher der vierten Zählstufe bisher ansteuerndes
Signal durch ein Signal von der ersten Zählstufe ersetzt ist.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die logische Schaltung für die
zweite Zählstufe die Funktion
HJ & HJ = PJ oder HJVHJ = PJ
hat, wobei H, H die ansteuernden Signale sind und P das Ausgangssignal ist und der untere
Index die Wertigkeit und der obere Index die verschiedenen Dekaden bezeichnet.
Hierzu 3 Blatt Zeichnungen
509 718/407 10.65 © Bundesdruckerei Berlin
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DEL43579A DE1203317B (de) | 1962-11-28 | 1962-11-28 | Verfahren zur Umwandlung eines je Zaehlstufe aus Haupt- und Hilfsspeicher bestehenden statischen Binaerzaehlers in einen statischen Dezimalzaehler |
CH1436563A CH432592A (de) | 1962-11-28 | 1963-11-22 | Statischer Dezimalzähler |
FR955139A FR1385497A (fr) | 1962-11-28 | 1963-11-27 | Procédé pour convertir un compteur binaire statique, dont chaque étage comporte une mémoire principale et une mémoire auxiliaire, en compteur décimal statique |
GB47030/63A GB1072552A (en) | 1962-11-28 | 1963-11-28 | A static binary-coded decimal counter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DEL43579A DE1203317B (de) | 1962-11-28 | 1962-11-28 | Verfahren zur Umwandlung eines je Zaehlstufe aus Haupt- und Hilfsspeicher bestehenden statischen Binaerzaehlers in einen statischen Dezimalzaehler |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1203317B true DE1203317B (de) | 1965-10-21 |
Family
ID=7270340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEL43579A Pending DE1203317B (de) | 1962-11-28 | 1962-11-28 | Verfahren zur Umwandlung eines je Zaehlstufe aus Haupt- und Hilfsspeicher bestehenden statischen Binaerzaehlers in einen statischen Dezimalzaehler |
Country Status (4)
Country | Link |
---|---|
CH (1) | CH432592A (de) |
DE (1) | DE1203317B (de) |
FR (1) | FR1385497A (de) |
GB (1) | GB1072552A (de) |
-
1962
- 1962-11-28 DE DEL43579A patent/DE1203317B/de active Pending
-
1963
- 1963-11-22 CH CH1436563A patent/CH432592A/de unknown
- 1963-11-27 FR FR955139A patent/FR1385497A/fr not_active Expired
- 1963-11-28 GB GB47030/63A patent/GB1072552A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1072552A (en) | 1967-06-21 |
CH432592A (de) | 1967-03-31 |
FR1385497A (fr) | 1965-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1193996B (de) | Schiebespeicher mit Steuervorrichtung | |
EP0162315B1 (de) | Analog-Digital-Wandler | |
DE2758151A1 (de) | Einrichtung zum sortieren von datensaetzen | |
DE1201406B (de) | In seinem Teilerfaktor einstellbarer digitaler Frequenzteiler | |
DE2224140A1 (de) | Schaltwerk zum Übersetzen der Schliessung je eines von mehreren Zweipol-Schaltern in einen entsprechenden seriellen Bitcode | |
DE1094492B (de) | Schaltung zur Umsetzung einer binaer dargestellten Zahl in eine Analogwechselspannung | |
DE1203317B (de) | Verfahren zur Umwandlung eines je Zaehlstufe aus Haupt- und Hilfsspeicher bestehenden statischen Binaerzaehlers in einen statischen Dezimalzaehler | |
DE2146108A1 (de) | Synchrone Pufferanordnung | |
DE1226641B (de) | Statischer Zaehler zum Vor- und Rueckwaertszaehlen von Impulsen | |
DE1212151C2 (de) | Statischer Zaehler mit Haupt- und Hilfsspeicher je Zaehlstufe | |
DE1257836B (de) | Verfahren zur Regeneration einer Kondensatorspannung | |
DE1170001B (de) | Statischer Impulszaehler mit Voreinstellung auf eine gegebene Zahl | |
DE4106431C1 (de) | ||
DE1252738B (de) | Veränderlicher Frequenzteiler mit einer Anzahl von bistabilen Schaltungen | |
DE1925917A1 (de) | Binaere Impulsfrequenz-Multiplizierschaltung | |
DE1198855B (de) | Statischer Zaehler mit Vorwahl | |
DE2424930A1 (de) | Anordnung zur analog/digitalumwandlung | |
DE1437199C3 (de) | Statischer elektronischer Zahler | |
DE1212149C2 (de) | Statischer Zaehler | |
DE1240928B (de) | Gleichstromgekoppelter elektronischer Binaerzaehler | |
DE2319320A1 (de) | Verfahren zum logischen verknuepfen von digitalen signalen | |
AT244638B (de) | Einrichtung zur Umsetzung kontinuierlich veränderbarer Größen in Serieninformationen | |
DE2511594B2 (de) | Anordnung zum erzeugen einer hysterese bei der analog-digital-umsetzung | |
DE1254693B (de) | In Speicherbereiche unterteilter Magnetkernmatrixspeicher | |
DE1205147B (de) | Statischer Zaehler |