DE1292164B - Schaltungsanordnung zum Empfangen und Auswerten von Anforderungssignalen mit unterschiedlichem Vorrang - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Empfangen und Auswerten der während eines Annahme-Zeitintervalls auftretenden Anforderungssignale mit unterschiedlichem Vorrang.

Derartige Schaltungsanordnungen werden in elektronischen Datenverarbeitungsanlagen verwendet und sollen die Benutzung einer gemeinsamen Einheit, z. B. eines Speichers, durch mehrere Benutzer ermöglichen.

Zur Auswahl des Signals mit der höchsten Priorität sind grundsätzlich zwei Methoden bekannt:

1. Die Anforderungssignale werden in einem Merkelement gespeichert, und eine Abtastschaltung tastet nacheinander alle Merkelemente ab, wobei der Vorrang durch die Reihenfolge der Merkelemente gegeben ist. Hierbei kann die Abtastung bei einem festen Punkt beginnen und nach erfolgter Abtastung wieder zu diesem Punkt zurückkehren, oder der Abtaster kann bei einem betätigten Merkelement stehenbleiben (deutsche Auslegeschrift 1163 579).

2. Die Auswahl erfolgt parallel durch eine logische Schaltung (deutsche Auslegeschriften 1 152 837, 1 269 394).

Die erste Methode hat den Nachteil, daß die Abtastung der Merkelemente eine relativ lange Zeit erfordert. Bleibt der Abtaster bei einem erfolgreich abgetasteten Merkelement stehen und wird im folgenden Abtastzyklus wieder ein Anforderungssignal desselben Benutzers empfangen, so ist ein voller Abtastzyklus nötig. Kehrt der Abtaster stets zu einem festen Ausgangspunkt zurück und wird von einem in der Nähe dieses Punktes liegenden Merkelement wiederholt ein Ahforderungssignal empfangen, so kommt der Abtaster gar nicht bis zu den entfernter liegenden Merkelementen, und es kann auf diese Weise ein Benutzer mit hohem Vorrang andere Benutzer zu lange von einer Benutzung des gemeinsamen Elementes abhalten.

Die Auswahlschaltungen mit logischen Elementen haben den Nachteil, daß ziemlich komplizierte Zeitablaufverhältnisse vorliegen, weiche bei ungünstigen Laufzeitverhältnissen zur Berücksichtigung eines anderen Signals als des der höchsten Priorität führen können.

Keine der bekannten Schaltungen sieht ein Annahme-Zeitintervall vor, derart, daß nur Anforderungssignale, weiche in diesem Zeitintervall empfangen wurden, bei der anschließenden Auswahl berücksichtigt werden können. Das Zeitintervall ist auf die Auswahlschaltung in der Weise abgestimmt, daß beim Empfangen von mehreren Anforderungssignalen im Annahme-Zeitintervall vom Empfang des ersten Anforderungssignals bis zur Auswahl des Signals mit der höchsten Priorität eine minimale Zeit vergeht. Der Erfindung liegt daher die Aufgabe zugrunde, eine Vorrangschaltung der obengenannten Art vorzusehen, weiche bei einfachem Aufbau die Erzeugung eines Annahme-Zeitintervalls gestattet und hierauf in kürzester Zeit das Signal mit der höchsten Priorität auswählt. Zur Lösung dieser Aufgabe ist die Erfindung dadurch gekennzeichnet, daß eine Verriegelungsschaltung das zuerst erscheinende Anforderungssignal speichert und damit den Beginn des Annahmezeitintervalls definiert, daß das jeweilige Ausgangssignal der Verriegelungsschaltung nach Durchlaufen einer allen Eingängen zugeordneten logischen Schaltung den Empfang weiterer Anforderungssignale durch Sperren von einzeln den Eingängen zugeordneten logischen Schaltungen verhindert und damit das Ende des Annahme-Zeitintervalls definiert und daß eine logische Auswahlschaltung unter den empfangenen Anforderungssignalen das Anforderungssignal mit der höchsten Priorität auswählt.

Nach einer weiteren Ausgestaltung der Erfindung ίο steuern die empfangenen Anforderungssignale selber die logischen Schaltelemente, in der Auswahlschaltung, wodurch ein zeitgerechtes Durchlaufen der Anforderungssignale durch die logische Auswahlschaltung erzielt wird und eine externe Taktsteuerung der Schaltung überflüssig wird. Die Erzeu gung des Annahme-Zeitintervalls und die Auswahl des Signals mit dem höchsten Vorrang erfolgen dabei überlappend. Die Erfindung soll nun an Hand der Zeichnungen ao näher beschrieben werden. Es zeigt

F i g. 1 eine zu einem einzigen Anforderungssignal gehörige Schaltungsanordnung,

Fig. 2 eine zu mehreren Anforderungssignalen gehörige Schaltungsanordnung, Fig. 3 ein sich auf Fig. 2 beziehendes Zeitdiagramm.

Obwohl sich das folgende Ausführungsbeispiel auf einen mehreren Verarbeitungseinheiten gemeinsamen Speicher bezieht, ist die Erfindung nicht auf einen

Speicher als gemeinsames Element beschränkt.

In Fig. 1 erscheint ein Anforderungssignal am Eingang 10. Wenn die angeforderte gemeinsame Einheit verfügbar ist, erscheint ein Signal am Eingang 11. Das Ausgangssignal der Und-SchaltungH schaltet die Verriegelungs-(Trigger-)Schaltungl5 in die Stellung EIN.

Das Signal zum EIN-Stellen des Triggers 15 setzt gleichzeitig das Verfahren zur Berücksichtigung des Anforderungssignals in Gang, unabhängig vom Zeit punkt, zu dem das Signal erscheint. Das Erscheinen eines Anforderungssignals definiert gleichzeitig den Beginn eines Annahme-Zeitintervalls, währenddessen mehrere Anforderungssignale zugelassen werden. Unter diesen Anforderungssignalen wird dann das Signal mit dem höchsten Vorrang ausgesucht. Das Ende des Annahme-Zeitintervalls ist dadurch definiert, daß das zuerst erscheinende und verzögerte Anforderungssignal die Und-Schaltung 12 sperrt. Beispielsweise beträgt die Dauer des Annahme-Zeit- Intervalls drei elementare Verzögerungszeiten. Eine elementare Verzögerungszeit entspricht der Verzögerung durch eine logische Schaltung_r z. B. eine. Und- oder eine Oder-Schaltung. Allerdings beginnt das Annahme-Zeitintervall nur dann zu laufen, wenn das gemeinsame Element gleichzeitig ein Freizeichen an den Eingang 11 der Und-Schaltung 12 abgibt.

Das Ausgangssignal der Verriegelungsschaltung 15 erfüllt drei Funktionen:

1. Die Und-Schaltung 18 wird über den Inverter 17 (Umkehrschaltung) durch das Ausgangssignal der Und-Schaltung 16 gesperrt. Der Ausgang der Und-Schaltung 18 an der Klemme 20 entspricht also einem Signal, welches anzeigt, daß ein Speicherzyklus begonnen werden soll.

Die Anordnung verhindert ein Speicherstartsignal, solange keine Auswahl unter den erscheinenden Anforderungssignalen getroffen ist.

2. Das Signal am Ausgang 21 hat den Zweck, das Durchlaufen von Signalen niedriger Priorität zu verhindern.

3. Aufgabe der Anordnung ist es, den richtigen Zeitablauf sicherzustellen.

Dies wird erreicht durch die Und-Schaltung 22, die Verzögerungsschaltung 24, die Oder-Schaltung 25 und die Umkehrschaltung 26 (Inverter). Die Und-Schaltung 22 erfüllt die Aufgabe einer Rückstell- schaltung in der Verriegelungsschaltung 15, und die Verzögerungsschaltung 24 sorgt für den richtigen Zeitablauf der Signale. Die Oder-Schaltung 25 erzeugt einen Ausgang, wenn entweder ein Eingangssignal von einer zu einem höheren Vorrang gehörigen Schaltung an der Eingangsklemme 28 anliegt oder wenn die dazugehörige Abtast-Verriegelungsschaltung 15 ein Signal liefert. Über die Umkehrschaltung 26 wird die inhibierende Und-Schaltung 16 gesteuert, welche ihr Eingangssignal an die Und-Schaltung 18 ao weitergibt, welche das Speicherstartsignal an die Klemme 20 liefert. Anders gesagt, wird der blockierende Eingang von der Und-Schaltung 16 weggenommen und kann somit der Speicherzyklus begonnen werden, wenn das Anforderungssignal des betreffenden Eingangs durch die Schaltung gelaufen ist. Wenn das Anforderungssignal, welches die Anordnung in Gang setzt, auch gleichzeitig das Signal ist, das schließlich berücksichtigt wird, wird gleichzeitig zum Speicherstartsignal an der Klemme 20 auch ein Ausgangssignal des zu dem Anforderungssignal gehörigen Kanals erzeugt. Dies wird im Zusammenhang mit F i g. 2 näher besprochen werden.

Zusammenfassung der Erfindung Die Anordnung besteht im wesentlichen aus zwei Teilen:

a) Teil zur Erzeugung des Annahme-Zeitintervalls (linker Teil von F i g. 2),

b) Teil zur Auswahl des Anforderungssignals mit der höchsten Priorität (rechter Teil von F i g. 2).

Das erste empfangene Anforderungssignal löst den Beginn des Annahme-Zeitintervalls aus und sorgt gleichzeitig auch nach einer bestimmten Verzögerung, welche durch die Schaltelemente gegeben ist, für die Beendigung des Annahme-Zeitintervalls. Unter den in diesem Zeitintervall empfangenen Anforderungssignalen wird nun durch den zweiten Teil der Schaltung das Signal mit der höchsten Priorität ausgewählt. Unter Ausschluß von externen Taktimpulsen macht die Erfindung Gebrauch von der Signallaufzeit der einzelnen Anforderungssignale durch die Anordnung. Um eine Stabilisierung der logischen Schaltung zu ermöglichen, bevor die endgültige Auswahl des Signals mit dem höchsten Vorrang erfolgt, sind Verzögerungsglieder vorgesehen. Den einzelnen Eingängen sind Schaltungskanäle zugeordnet, und innerhalb jedes Kanals kann ein Eingangssignal nur durch eine Und-Schaltung verzögert den Ausgang erreichen. Das endgültig ausgewählte Signal mit der höchsten Priorität verhindert bereits beim Einlaufen in die Schaltung das Durchlaufen der anderen Anforderungssignale, welche im Annahme-Zeitintervall empfangen worden waren, zum Ausgang der Anordnung. Auf diese Weise wird eine minimale Verzögerung zwischen dem Empfang des ersten Anforderungssignals und der endgültigen

Auswahl des Signals mit dem höchsten Vorrang erzielt. Außerdem hat die Anordnung den Vorteil, daß die Funktion der Erzeugung des Annahme-Zeitintervalls und der Auswahl des Signals mit dem höchsten Vorrang überlappend abläuft.

Fig. 2 zeigt eine Anordnung zur Bestimmung eines Annahme-Zeitintervalls und zur Auswahl des Anforderungssignals mit dem höchsten Vorrang. Obwohl in F i g. 2 nur drei Eingänge gezeigt sind, ist es klar, daß das Prinzip der Erfindung auch für eine beliebige Zahl von Eingängen gilt. Solange der gemeinsame Speicher nicht frei ist, liegt ein Signal an der Klemme 35, welches über die Oder-Schaltung 36 und den Inverter 37 die Und-Schaltungen 39, 41 und 43 sperrt.

Nun wird angenommen, daß der Speicher frei ist und daß auch sonst keine sperrende Ursache vorliegt sowie daß ein Anforderungssignal am Eingang 30 empfangen wird. Das Ausgangssignal der Und-Schaltung 39 stellt den Trigger 40 auf EIN, und das Ausgangssignal vom Trigger 40 läuft über die Oderschaltung 36 und den Inverter 37 und sperrt die Und-Schaltung 39 und die Und-Schaltungen 41 und 43. Auf diese Weise werden Anforderungssignale, welche nicht in der Zwischenzeit, d. h. im Annahme-Zeitintervall, empfangen worden sind, vom Empfang ausgeschlossen. Die Schaltung nach Fig. 2 erfüllt somit zwei Aufgaben.

1. Anforderungssignale an den Klemmen 30, 31 und 32 stellen die Triggerschaltungen 40, 42 und 44 auf EIN, und das erste der ankommenden Anforderungssignale definiert den Beginn des Annahme-Zeitintervalls.

2. Unter den im Annahme-Zeitintervall empfangenen Anforderungssignalen wählt die Anordnung nach F i g. 2 das Signal mit der höchsten Priorität aus. Den höchsten Vorrang hat der Eingang 30, während der Eingang 31 den zweithöchsten und der Eingang 32 den niedrigsten Vorrang haben sollen. Es ist klar, daß das zuerst ankommende Anforderungssignal die übrigen Anforderungssignale nicht sofort von der Annahme sperrt, sondern daß bis zum Verschwinden des Vorbereitungssignals am Punkt 38 eine gewisse Zeit vergeht, nämlich die dem Annahme-Zeitintervall entsprechende Zeit.

Den einzelnen Anforderungssignalen sind entsprechende Kanäle in der Anordnung nach F i g. 2 zugeordnet. Die Und-Schaltung 45 im ersten Kanal ist dauernd vorbereitet, weil dieser Kanal die höchste Priorität hat. Die ihr entsprechenden Und-Schaltungen61 und 65 in den Kanälen niedriger Priorität weisen einen Vorbereitungseingang auf, welcher von den Kanälen mit jeweils höherer Priorität gesteuert wird, wie nachfolgend erklärt wird. Ein Signal an der Ausgangsklemme 46 zeigt der Speichersteuerung an, daß das Anforderungssignal an der Klemme 30 berücksichtigt werden soll. Die Triggerschaltung 40 sperrt dabei die anderen Kanäle, wie nachfolgend erklärt wird.

Das Ausgangssignal der Und-Schaltung 45 erzeugt einen Eingang zur Oder-Schaltung 48, deren Ausgangssignal die Und-SchaltungSO vorbereitet. Das Ausgangssignal des Triggers 40 läuft durch den Inverter 52 und durch die Verzögerungsleitung 54. Zweck der Verzögerungsschaltung 54 ist es, der Anordnung eine genügende Zeit zur Verfügung zu

stellen, um das Signal mit der höchsten Priorität auszuwählen. In dieser Verzögerungszeit kann sich die Anordnung genügend stabilisieren, bevor das ausgewählte Anforderungssignal zum Ausgang durchgelassen wird. Sobald jedoch die Und-Schaltung 55 ein Ausgangssignal zur Oder-Schaltung 56 erzeugt, liefert der Inverter 57 ein Signal, welches über die Und-Schaltung 50 an den Ausgang 58 gelangt und im wesentlichen das Speicherstartsignal darstellt. Die Speichersteuerung erkennt ein Signal am Ausgang 58 : und am Ausgang 46 und teilt hierauf den nächsten Speicherzyklus dem dem Ausgang 46 entsprechenden Anforderungssignal zu. Der Ausgang der Triggerschaltung 40 liefert auch Signale zum Sperren der Kanäle mit niedrigerem Vorrang. Das Ausgangs- : signal vom Trigger 40 läuft hierzu durch den Inverter 59 und sperrt die Und-Schaltungen 60 und 61, welche dem Anforderungssignal am Eingang 31 zugeteilt sind. Weiters läuft das Ausgangssignal vom Trigger 40 zur Oder-Schaltung 62 und zum Inverter : 63 und sperrt die Und-Schaltungen 64 und 65, welche dem Eingang 32 zugeteilt sind. Wenn also ein Eingangssignal an der Eingangsklemme 30 gleichzeitig mit anderen Eingangssignalen an den Klemmen 31 und 32 vorgelegen hätte, dann würde das Ausgangs- s signal des Triggers 40 das Durchlaufen der Anforderungssignale an den Klemmen 31 und 32 durch die dazugehörigen Kanäle sperren, und es würde kein Ausgangssignal an den Klemmen 66 und 68 erzeugt werden. Nur das Anforderungssignal an der Klemme a 30 würde also letzten Endes von der Speichersteuerung als Speicheranforderungssignal erkannt werden.

Wenn dagegen der Beginn des Annahme-Zeitintervalls durch ein Anforderungssignal an der Klemme 31 hervorgerufen wird, dann gelangt über 3 die Und-Schaltung 61 ein Signal an die Ausgangsklemme 66. Bevor jedoch das Ausgangssignal des Triggers 42 durch den Inverter 69 und die Verzögerungsschaltung 70 zur Und-Schaltung 60 und über die Oder-Schaltung 56 und den Inverter 57 zur Und- 4 Schaltung 50 gelangen und damit den Beginn eines Speicherzyklus hervorrufen könnte, hätte der zum Kanal des höchsten Vorranges gehörige Teil der Anordnung bei Vorliegen eines Signals am Eingang 30 genügend Gelegenheit, die Und-Schaltungen 60 4; und 61 zu sperren und auf diese Weise sicherzustellen, daß das dann vorhandene Signal an der Ausgangsklemme 46 gewählt werden würde. Eine gleichartige Arbeitsweise der Anordnung ergibt sich für ein Eingangssignal an der Klemme 32, welches 5« über den Inverter 72 und die Verzögerungsschaltung läuft, mit dem Zusatz, daß dieser Kanal auch gesperrt werden kann durch die Stellung des Triggers auf EIN, als zusätzlich zur Stellung des Triggers 40 auf EIN. 5£

Sobald ein Eingangssignal an einer der drei Eingangsklemmen 30, 31, 32 anliegt, beginnt der dazugehörige Trigger 40 oder 42 oder 44 umzuschalten. Es gibt jedoch eine Zeitperiode, während welcher der betreffende Trigger und die damit verbundene 60 logische Schaltung (d. h. die Und-Schaltungen 45, 55, 61 und 65 für den Trigger 40) noch nicht stabilisiert sind, wobei angenommen wird, daß einer der Trigger ein zu einem ursprünglichen Eingangssignal zu einem anderen gleichartigen Trigger nachfolgendes 65 Eingangssignal erhält, das jedoch vor der Sperrung der Eingänge der Und-Schaltungen 39, 41 und 43 auftritt, welche Sperrung das Ende des Annahme-

Zeitintervalls definiert. Es muß nur genügend Zeit zur Verfügung stehen, daß diese später umgeschaltete Verriegelungsschaltung und die damit verbundene logische Schaltung stabilisieren kann, und zwar dann nur, wenn keine Verriegelungsschaltung mit höherem Vorrang auf EIN gestellt ist, bevor das Signal mit dem höchsten Vorrang ausgewählt ist. Es ist also nur nötig, die tatsächliche Zeitperiode abzuwarten, welche der ausgewählte Kanal benötigt, um zu ο stabilisieren, und es ist nicht nötig, auf eventuell nachkommende andere Anforderungssignale zu warten.

Es wird nun die Arbeitsweise der Anordnung nach Fig. 2 im Zusammenhang mit dem Zeitdiagramm nach F i g. 3 beschrieben. Die Zahlen an der linken Seite dieser Anordnung entsprechen den gleichnumerierten Punkten oder Elementen in F i g. 2.

Vor der Zeit TO wird ein Signal an die Klemme 35 angelegt, welches anzeigt, daß der Speicher verfügbar ist. Hierdurch erhöht sich das Potential im Punkte 38, und die Und-Schaltungen 39, 41, 43 werden vorbereitet, so daß das Eintreffen eines Anforderungssignals an der Klemme 30 zur Zeit TO an die Verriegelungsschaltung 40 weitergegeben wird, welche auf EIN gestellt wird. Ungefähr eine elementare Verzögerungszeit später erscheint ein Signal auf der Leitung 46, welches anzeigt, daß das Anforderungssignal an der Klemme 30 berücksichtigt werden soll. Ungefähr zur gleichen Zeit fällt das Potential am s Ausgang des Inverters 57 und sperrt hierdurch die Und-Schaltung 50, wodurch die Und-Schaltung 50 kein Ausgangssignal erzeugen kann, selbst wenn das hieraus entstehende Ausgangssignal von der Oderschaltung 48 zur Zeit Γ3 der Und-Schaltung 50 > zugeführt wird. Demgemäß wird kein Speicherstartsignal zu diesem Zeitpunkt an der Klemme 58 erzeugt. Wenn jedoch das Signal durch den Inverter 52, die Verzögerungsleitung 54, die Und-Schaltung 55 und die Oder-Schaltung 56 an den Inverter 57 gelangt, erzeugt dieser ein Signal nach der Zeit T 4, welches die Und-Schaltung 50 vorbereitet. Dementsprechend entsteht ungefähr eine elementare Verzögerungszeit später ein Signal an der Klemme 58, welches der Speichersteuerung anzeigt, daß ein Auf; forderungssignal ausgewählt worden ist und daß ein Speicherzyklus durchgeführt werden kann. Die Kombination der gleichzeitigen Signale an den Klemmen 46 und 58 zeigt der Speichersteuerung an, daß ein Speicherzyklus durchgeführt werden soll und daß der Speicher dem der Klemme 30 entsprechenden Benutzer zur Verfügung gestellt werden soll.

Die Zeitabläufe sind etwas idealisiert dargestellt, und das Annahme-Zeitintervall hat ungefähr eine Dauer von drei elementaren Verzögerungszeiten, wobei, wie oben gesagt, eine elementare Verzögerungszeit gerade der Laufzeit eines Signals durch eine logische Schaltung entspricht. Das Annahme-Zeitintervall beginnt also mit dem Eintreffen des ersten Anforderungssignals und endet mit dem Wegfallen des Vorbereitungssignals im Punkt 38. Die Und-Schaltung 39 und der Trigger 40 ergeben zusammen ungefähr eine elementare Verzögerungszeit. Die Zeitdauer zwischen dem ursprünglichen Eintreffen des Anforderungssignals zum ZeitpunktTO und der Erzeugung eines Signals an der Klemme 38 beträgt 5 bis 6 elementare Verzögerungszeiten. Das ist wesentlich weniger, als notwendig sein würde, wenn die Anordnung durch externe Taktimpulse

Claims (8)

gesteuert würde. Diese Taktimpulse müßten nämlich darauf abgestimmt sein, daß die Anordnung eine gewisse Zeit benötigt, um sich zu stabilisieren, bevor an die endgültige Durchschaltung des ausgewählten Anforderungssignals geschritten werden kann. Nachdem das Anforderungssignal an der Klemme 30 durch die Anordnung hindurchgelaufen ist und nachdem der Kanal ausgewählt wurde, wird der Trigger 40 zurückgestellt, und die Anordnung ist nun wieder auf den weiteren Empfang von Signalen vorbereitet. Ein Signal an der Klemme 35 zeigt an, daß der Speicher bereit ist und bewirkt ein Signal im Punkt 38 zu einem Zeitpunkt, der etwas vor dem Zeitpunkt T 0' liegt. Zum ZeitpunktTO' wird angenommen, daß ein Anforderungssignat an der Klemme 31 empfangen wird. Ein elementares Zeitintervall später, zum.ZeitpunktjFl', wird ein Anforderungssignal an der KlemmeS30 und zum Zeitpunkt Γ 2' ein Signal an der .Klemtine 32. empfangen. Da zu diesem Zeitpunkt n0ch.5te.ein Signal zum Punkt 38 zurückgelangt ist, um die Eingangsründ-Schaltungen 38, 41, 43 ;zu sperren^werden alle Triggerschaltungen 40, 42,und 44 auf »EIN. gestellt, -Uiid die Attordnung* muß '-φ,ο .iä afeü^Folge«.'witer. diesen .drei Anforderungssignalen auswählen»?'.! :;.'. ■Jii ·.·. · Das Signal, welches ursprünglich an der Klemme 31 empfangen worden war, wird nach einer gewissen Zeit den Wegfall des Signals im Punkt 38 zinn Zeitpunkt Γ3' bewirken. Das letztlich ausgewählte Ariforderungssignal wird das Signal an der Klemme 30 sein, da es den höchsten Vorrang hat, und es wird festgestellt, daß die Anordnung zum ZeitpunktTS' bereits begonnen hat, dieses Signal an der Klemme 30 als das Signal mit der höchsten Priorität auszuwählen; das Signal an der Klemme 31 hat beispielsweise eine Sperrung der Und-Schaltung 50 durch den Inverter 57 zur Zeit T 2' bewirkt, was jedoch vor dem Zeitpunkt geschah, in der die anderen Signale zur Oderschaltung 56 gelaufen sind. Von der Klemme 66 wird jedoch zunächst ein Signal erzeugt, da die Und-Schaltung 61 zeitweise vorbereitet ist. In der Folge bewirkt das Ausgangssignal des Triggers 40 eine Sperrung der Und-Schaltung 61 und damit einen Wegfall des Signals an der Klemme 66 zum Zeitpunkt T 4'. Die Oder-Schaltung 48 jedoch bleibt vorbereitet, da der Ausgang der Und-Schaltung 45 ein Signal zu dieser Oder-Schaltung liefert trotz Verlust des Ausgangssignals der Und-Schaltung 61 durch deren Sperrung. Die Ausgangssignale der Und-Schaltungen65 und 64 sind beide durch ein Ausgangssignal des Triggers 40 gesperrt, und damit ist auch der Ausgang der Verriegelungsschaltung 44 gesperrt. Wieder ist es das Signal, das durch die Verzögerungsschaltung 54 läuft, welches endgültig einen Ausgang vom Inverter 57 zu einem Zeitpunkt etwas nach T 5' und damit ein Ausgangssignal von der Und-Schaltung 50 erzeugt. Zu einem Zeitpunkt etwas nach T 6' erscheint ein Ausgangssignal an der Klemme 58, welches der Speichersteuerung anzeigt, daß ein Speicherzyklus verlangt wird und daß dieser dem zu der Klemme 30 gehörigen Benutzer zugeteilt werden soll. Wie vorher beschrieben wurde, erfolgt diese Speicherzuteilung auf Grund von Signalen an den Klemmen 46 und 58 gleichzeitig. In den bekannten Auswahlschaltungen war es nötig, eine externe Zeitsteuerung der Schaltung vorzusehen, so daß nacheinander jede Stufe der logischen Auswahlschaltung in Wirkung treten konnte, bevor das ausgewählte Anforderungssignal endgültig dem Ausgang zugeführt werden konnte; d. h. daß die Auswahlschaltung bis zum Ablauf der längstmöglichen Zeit in Funktion blieb, welche der Kanal benötigt, um ein Anforderungssignal zum Ausgang durchzuleiten, trotz der Tatsache, daß das entsprechende Eingangssignal das letzte gewesen war, welches im Annahme-Zeitintervall erschienen war. Ohne Anwendung der Erfindung wäre es daher nötig, eine Zeitsteuerung vorzusehen, welche der Tatsache Rechnung tragen könnte, daß ein Anforderungssignal von niedriger Priorität das Annahme-Zeitintervall definiert haben könnte und daß eine genügende Zeit zur Verfügung stehen müßte, um es auch einem später eintreffenden Signal mit hoher Priorität möglich zu machen, ausgewählt zu werden, und welche der Anordnung genügend Zeit zur Verfügung stellen würde, sich zu stabilisieren. Es würden aber bei der Anwendung von logischen Auswahlschaltungen die bekannten Anordnungen minimal neun elementare Verzögerungszeiten lang warten müssen, um sicherzustellen, daß das richtige Anforderungssignal ausgewählt wird. !Sei Anwendung der Erfindung und wenn' der ; Kanal-mit der höchsten. Priorität den Beginrt""-des Anna'hme-Zeitintervalls definiert, was im ersten Teil von F i g. 3 dargestellt ist, beträgt die Verzögerung zwischen dem Erscheinen des ursprünglichen Anforderungssignals und dem Erzeugen des endgültigen Ausgangssignals (d. h. zwischen dem Erscheinen eines Signals an der Klemme 30 und dem Erscheinen je eines Signals an den Klemmen 46 und 58) maximal fünf bis sechs elementare Verzögerungszeiten, wie in F i g. 3 zwischen den Zeiten TO und T6 gezeigt ist. Die Erfindung gestattet also die Reduzierung der zur Auswahl nötigen Zeit von neun auf fünf bis sechs Verzögerungseinheiten. In der beschriebenen Anordnung wurden zwar Mittel zum Erzeugen eines Speicherstartsignals an der Klemme 58 gezeigt. Die Ansteuerung des Speichers könnte jedoch auch auf andere Weise erfolgen. So könnten z. B. die an den Klemmen 46, 66 und 68 erscheinenden Signale direkt zur Erzeugung eines Speicherstartsignals verwendet werden. Wenn nach Verstreichen des Annahme-Zeitintervalls an nur einer dieser Klemmen ein Ausgangssignal erscheint, kann dieses Signal direkt zur Erzeugung des Speicherstartsignals herangezogen werden. Falls zwei oder drei Signale an den Ausgangsklemmen 46, 66, 68 erscheinen, muß gewartet werden, bis die logische Auswahlschaltung eine Auswahl unter diesen Signalen getroffen hat. Unter diesen Umständen könnten die dargestellten Verzögerungsschaltungen eingespart werden. Patentansprüche:

1. Schaltungsanordnung zum Empfangen und Auswerten der während eines Annahme-Zeitintervalls auftretenden Anforderungssignale mit unterschiedlichem Vorrang, dadurch gekennzeichnet, daß eine Verriegelungsschaltung (40, 42, 44) das zuerst erscheinende Anforderungssignal (30, 31, 32) speichert und damit den Beginn des Annahme-Zeitintervalls definiert, daß das jeweilige Ausgangssignal der Verriegelungsschaltung nach Durchlaufen einer allen Eingängen (30, 31, 32) zugeordneten logischen Schaltung (36, 37) den Empfang weiterer Anfor-

909515/1254

derungssignale durch Sperren von einzeln den Eingängen zugeordneten logischen Schaltungen (39, 41, 43) verhindert und damit das Ende des Annahme-Zeitintervalls definiert und daß eine logische Auswahlschaltung (45 bis 74) unter den empfangenen Anforderungssignalen das Anforderungssignal mit dem höchsten Vorrang auswählt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Anforderungssignale über Und-Schaltungen (39, 41, 43) den Verriegelungsschaltungen (40, 42, 44) zugeführt sind und daß die Ausgangssignale der Verriegelungsschaltungen über eine Oder-Schaltung (36) und einen Inverter (37) die Eingangs-Und-Schaltungen (39,41,43) sperren.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Oder-Schaltung (36) einen weiteren Eingang (45) aufweist, welcher bei Besetztsein einer angeforderten gemein- ao samen Einheit ein Signal erhält

4. Auswahlschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Ausgangssignal der Verriegelungsschaltung (40, 42, 44) über eine Und-Schaltung (45, 61, 65) ein Ausgangssignal as

erzeugt, (46, 66, 68), welches den anfordernden Benutzer (30, 31, 32) identifiziert, und daß die Und-Schaltungen (61, 65) auch die invertierten (59,63) Signale der Verriegelungsschaltungen mit jeweils höherem Vorrang (40,42) empfangen.

5. Auswahlschaltung nach Anspruch 4, gekennzeichnet durch eine logische Schaltung (56, 57, 48, 50) zur Erzeugung eines Startsignals (58) der von den Benutzern (30, 31, 32) angeforderten gemeinsamen Einheit.

6. Auswahlschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Oder-Schaltung (56) Signale von den Verriegelungsschaltungen (40, 42, 44) über Inverter (52, 69,72), Verzögerungsglieder (54, 70, 74) und Und-Schaltungen (55, 60, 64) empfängt.

7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Erzeugung des Annahme-Zeitintervalls und die Auswahl des Signals mit dem höchsten Vorrang zeitlich überlappend erfolgt.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die empfangenen Anforderungssignale selber die logischen Schaltelemente steuern.

Herzu 1 Blatt Zeichnungen