DE1292164C2 - Schaltungsanordnung zum belegen einer zentralen einrichtung durch anforderungssignale mit unterschiedlichem vorrang - Google Patents
Schaltungsanordnung zum belegen einer zentralen einrichtung durch anforderungssignale mit unterschiedlichem vorrangInfo
- Publication number
- DE1292164C2 DE1292164C2 DE19681762495 DE1762495A DE1292164C2 DE 1292164 C2 DE1292164 C2 DE 1292164C2 DE 19681762495 DE19681762495 DE 19681762495 DE 1762495 A DE1762495 A DE 1762495A DE 1292164 C2 DE1292164 C2 DE 1292164C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- signal
- request
- time
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4818—Priority circuits therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Electronic Switches (AREA)
- Communication Control (AREA)
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zum Belegen einer zentralen Einrichtung, insbesondere eines
mehreren Benutzern zugänglichen gemeinsamen Speichers, durch auf unterschiedlich bevorrechtigten Eingangsleitungen
zu beliebigen Zeitpunkten und mit beliebiger Dauer auftretende Anforderungssignale in
Fernmeldeanlagen, insbesondere in elektronischen Datenverarbeitungsanlagen, in denen eine der zentralen
Einrichtung vorgeschaltete Auswahleinrichtung bei Vorliegen von mehreren Anforderungssignalen auf
Eingangsleitungen unterschiedlicher Priorität die Weiterleitung eines die zentrale Einrichtung wirksammachenden
und nur die Eingangsleitung mit der jeweils höchsten Priorität auf die zentrale Einrichtung durchschauenden
Belegungssignals einleitet und gleichzeitig die Weiterleitung aller jeweils eine Eingangsleitung mit
einer niedrigeren Priorität auf die zentrale Einrichtung durchschaltenden Belegungssignals sperrt.
Derartige Schaltungsanordnungen dienen der Lösung von Zugriffskonflikten, wenn eine zentrale Einrichtung
zugleich durch mehrere Benutzer angefordert wird.
Zur Auswahl des Anforderungssignals mit der höchsten Priorität sind grundsätzlich zwei Methoden
bekannt:
1. Die Anforderungssignale werden in einem Merkelement gespeichert, und eine Abtastschaltung
tastet nacheinander alle Merkelemente ab, wobei der Vorrang durch die Reihenfolge der Merkelemente
gegeben ist. Hierbei kann die Abtastung bei einem festen Punkt beginnen und nach erfolgter
Abtastung wieder zu diesem Punkt zurückkehren, oder der Abtaster kann bei einem bciäiigien
Merkelement stehenbleiben (DT-AS 11 63 579).
2. Die Auswahl erfolgt parallel durch eine logische Schaltung (DT-AS 11 52 837, DT-AS 12 34 058).
Die erde Methode hat den Nachteil, daß die Abtastung der Merkelemente eine relativ lange Zeit
erfordert und eine sofortige Berücksichtigung eines ankommenden Anforderungssignals nicht möglich ist.
Bleibt der Abiaster bei einem erfolgreich abgetasteten
h4A.r.^un . ~»~i λ ...:_j : r_i i-„ * i.. . . .
ivivi rti;ii;ilit-Ml 3li:ilCEl UIIU WlIU Uli ItJIgCUUCII /\UiaSl£yklus
wieder eir. Anforderungssignal desselben Benutzers empfangen, so ist ein voller Abtastzyklus nötig.
Kehrt der Abtaster stets zu einem festen Ausgangspunkt zurück und wird von einem in der Nähe die:ses
Punktes liegenden Merkelement wiederholt ein Anforrierungssignal
empfangen, so kommt der Abtaster gar nicht bis zu den entfernter liegenden Merkmalen,
und es kann auf diese Weise ein Benutzer mit hohem
Vorrang andere Benutzer zu lange von ei.ier Benutzung > der gemeinsamen Einheit abhalten.
Die Auswahlschaltungen mit logischen Elementen haben den Nachteil, daß durch die unvermeidbaie
Laufzeitverzögerung der betreffenden Schaltungsteile ziemlich komplizierte Zeitablaufverhältnisse vorliegen, iU
welche bei ungünstigen Laufzeitverhältnissen zur Berücksichtigung eines anderen Anforderungssignals
als desjenigen mit der höchsten Priorität führen können. Diese Gefahr kann herabgesetzt werden, wenn die
Anordnung durch Taktpulse mit genügend großem Zeitabstand gesteuert wird, doch arbeitet sie dann
insgesamt langsam. Außerdem geht bei solchen Anordnungen Zeit dadurch verloren, daß ein gewisses
Abtastzeitintervall voll zum Empfang von Anforderungssignalen
vorgesehen und sein Ende abgewartet werden muß.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Anordnung der obengenannten Art zur Erzielung einer
raschen Arbeitsweise so aufzubauen, daß ein zu einem willkürlichen Zeitpunkt ankommendes Anforderungssignal
sofort angenommen werden kann, wobei weitere Anforderungssignale, welche in dem durch die unvermeidbaren
Laufzeitverzögerungen von Schaltungsteilen entstehenden Annahme-Zeitintervall ankommen, zusammen
mit dem zuerst angekommenen Anforderungssignal nacti einer festgelegten Priorität ausgewählt
werden und wobei die Anordnung von der Steuerung durch äußere Taktimpulse unabhängig sein soll.
Diese Aufgabe wird durch die im Kennzeichen des Hauptanspruches beschriebene Einrichtung gelöst.
Die Erfindung hat den Vorteil einer extrem raschen Arbeitsweise. Dadurch, daß ein ankommendes Anforderungssignal
sofort der Auswahlschaltung zugeleitet wird und selbst die Anforderungszeitbegrenzung (Annahme-Zeitintervall)
einleitet, und durch die selbstsynchronisierende Arbeitsweise der logischen Auswahlschaltung
vergeht vom Eintreffen eines Anforderungssignals bis zur erfolgten Auswahl nur eine minimale Zeit. Im
Prinzip gestattet die Erfindung die sofortige Annahme eines zu einem willkürlichen Zeitpunkt eintreffenden
Anforderungssignals. Die Bestätigung dieser Annahme wird durch die erfindungsgemäße vorgeschaltete
Anforderungszeit-Begrenzungseinrichtung erreicht, die es ermöglicht, die unvermeidbaren Laufzeitverzögerungen
der beteiligten Schaltungsteile zu berücksichtigen. Dadurch, daß mit der Erfindung ein extrem kurzes
Annahme-Zeitintervall erzeugt wird, dessen Länge in der Größenordnung von einigen Nanosekunden liegt,
und daß hiernach für den Fall, daß trotz des extrem kurzen Zeitintervalls doch mehrere Anforderungssigna-Ie
in dem Annahme-Zeitintervall empfangen wurden, nach einer festgelegten Priorität ein Anforderungssignal
ausgewählt wird, kann eine Doppelauswahl sicher vermieden werden. Die Unabhängigkeit der Anordnung
von äußeren Taktimpulsen ermöglicht zudem einen wesentlichen Zeitgewinn, da naturgemäß die maximale
Frequenz einer solchen äußeren Taktquelle von allen durch sie gesteuerten Einrichtungen in der Anlage
mitbestimmt wird und daher nie so hoch sein kann, wie die Auswahlschaltung es allein ermöglichen würde, fts
Außerdem sind die kürzestmöglichen Steuerungsintervalle einer logischen Schaltung im Normalfall von der
Anzahl der hintereinanderüegenden Schaltglieder abhängig
und daher ungleich lang, während die Intervalle einer äußeren Taktquelle im Normalfall gleich lang sein
müssen. Die selbstsynchronisierende Arbeitsweise, nach der d;e Zeitabläufe direkt durch die Laufzeit der
beteiligten Schaltkreise bestimmt werden, ist daher die raschestmögliche.
Eine vorteilhafte Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß die Erzeugung des
Annahme-Zeitintervalls und die Auswahl des Signals mit dem höchsten Vorrang zeitlich überlappend erfolgt.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Die Erfindung soll nun an Hand der Zeichnungen näher beschrieben werden. Es zeigt
Fig.! eine zu einem einzigen Anforderungssignal gehörige Schaltungsanordnung,
Fig. 2 eine zu mehreren Anforderungssignalen gehörige Schaltungsanordnung,
F i g. 3 ein sich auf F i g. 2 beziehendes Zeitdiagramrn.
Obwohl sich das folgende Ausführungsbeispiel auf einen mehreren Verarbeitungseinheiten gemeinsamen
Speicher bezieht, ist die Erfindung nicht auf einen Speicher als gemeinsames Element beschränkt.
In Fig. 1 erscheint ein Anforderungssignal am Eingang 10. Wenn die angeforderte gemeinsame Einheit
verfügbar ist, erscheint ein Signal am Eingang 11. Das Ausgangssignal der Und-Schaltung 12 schaltet die
Verriegelungs-(Trigger-)Schaltung 15 in die Stellung EIN.
Das Signal zum EIN-Stellen des Triggers 15 setzt
gleichzeitig das Verfahren zur Berücksichtigung des Anforderungssignals in Gang, unabhängig vom Zeilpunkt,
zu dem das Signal erscheint. Das Erscheinen eines Anforderungssignals definiert gleichzeitig den
Beginn eines Annahme-Zeitintervalls, währenddessen mehrere Anforderungssignale zugelassen werden. Unter
diesen Anforderungssignalen wird dann das Signal mit dem höchsten Vorrang ausgesucht. Das Ende des
Annahme-Zeitintervalls ist dadurch definiert, daß das zuerst erscheinende und verzögerte Anforderungssignal
die Und-Schaltung 12 sperrt. Beispielsweise beträgt die Dauer des Annahme-Zeitintervalls drei elementare
Verzögerungszeiten. Eine elementare Verzögerungszeit entspricht der Verzögerung durch eine logische
Schaltung, z. B. eine Und- oder eine Oder-Schaltung. Allerdings beginnt das Annahme-Zeitintervall nur dann
zu laufen, wenn das gemeinsame Element gleichzeitig ein Freizeichen an den Eingang 11 der Und-Schaltung
12 abgibt.
Das Ausgangssignal der Verriegelungsschaltung 15 erfüllt drei Funktionen:
1. Die Und-Schaltung 18 wird über den Inverter 17 (Umkehrschaitung) durch das Ausgangssignal det
Und-Schaltung 16 gesperrt. Der Ausgang dei Und-Schaltung 18 an der Klemme 20 entsprich!
also einem Signal, welches anzeigt, daß eir Speicherzyklus begonnen werden soll.
Die Anordnung verhindert ein Speicherstartsignal solar.ge keine Auswahl unter den erscheinender
Anforderungssignalen getroffen ist.
2. Das Signal am Ausgang 21 hat den Zweck, da: Durchlaufen von Signalen niedriger Priorität zi
verhindern.
3. Aufgabe der Anordnung ist es, den richtige! Zeitablauf sicherzustellen.
Dies wird erreicht durch die Und-Schaltung 22, di< Verzögerungwhaltung 24, die Oder-Schaltung 25 unc
die Umkehrschaltung 26 (Inverter). Die Und-Schaltunt
22 erfüllt die Aufgabe einer Rückstellschaltung in der Verriegelungsschaltung 15, und die Verzögerungsschaltung
24 sorgt für den richtigen Zeitablauf der Signale. Die Oder-Schaltung 25 erzeugt einen Ausgang, wenn
entweder ein Eingangssignal von einer zu einem höheren Vorrang gehörigen Schaltung an der Eingangsklemme 28 anliegt oder wenn die dazugehörige
Abtast-Verriegelungsschaltung 15 ein Signal liefert. Über die Umkehrschaitung 26 wird die inhibierende
Und-Schaltung 16 gesteuert, welche ihr Eingangssignal ι ο an die Und-Schaltung 18 weitergibt, welche das
Speicherstartsignal an die Klemme 20 liefert. Anders gesagt, wird der blockierende Eingang von der
Und-Schaltung 16 weggenommen und kann somit der Speicherzyklus begonnen werden, wenn das Anforderungssignal
des betreffenden Eingangs durch die Schaltung gelaufen ist. Wenn das Anforderungssignal,
welches die Anordnung in Gang setzt, auch gleichzeitig das Signal ist, das schließlich berücksichtigt wird, wird
gleichzeitig zum Speicherstartsignal an der Klemme 20 auch ein Ausgangssignal des zu dem Anforderungssignal
gehörigen Kanals erzeugt. Dies wird im Zusammenhang mit F i g. 2 näher besprochen werden.
Zusammenfassung der Erfindung
Die Anordnung besteht im wesentlichen aus zwei Teilen:
a) Teil zur Erzeugung des Annahme-Zeitintervalls (linker Teil von F i g. 2),
b) Teil zur Auswahl des Anforderungssignals mit der höchsten Priorität (rechter Teil von F i g. 2).
Das erste empfangene Anforderungssignal löst den Beginn des Annahme-Zeitintervalls aus und sorgt
gleichzeitig auch nach einer bestimmten Verzögerung, welche durch die Schaltelemente gegeben ist, für die
Beendigung des Annahme-Zeitintervalls. Unter den in diesem Zeitintervall empfangenen Anforderungssignnlen
wird nun durch den zweiten Teil der Schaltung ds s Signal mit der höchsten Priorität ausgewählt. Unter
Ausschluß von externen Taktimpulsen macht die Erfindung Gebrauch von der Signallaufzeit der einzelnen
Anforderungssignale durch die Anordnung. Um eine Stabilisierung der logischen Schaltung zu ermöglichen,
bevor die endgültige Auswahl des Signals mit dem höchsten Vorrang erfolgt, sind Verzögerungsglieder
vorgesehen. Den einzelnen Eingängen sind Schaltungskanäle zugeordnet, und innerhalb jedes Kanals kann ein
Eingangssignal nur durch eine Und-Schaltung verzögert den Ausgang erreichen. Das endgültig ausgewählte
Signal mit der höchsten Priorität verhindert bereits beim Einlaufen in die Schaltung das Durchlaufen der
anderen Anfoidcrungssignale, welche im Annahme-Zcitintcrvall
empfangen worden waren, zum Ausgang der Anordnung. Auf diese Weise wird eine minimale
Verzögerung zwischen dem Empfang des ersten Anforderungssignals und der endgültigen Auswahl des
Signals mit dem höchsten Vorrang erzielt. Außerdem hat die Anordnung den Vorteil, daß die Funktion der
Erzeugung des Annahmc-Zcitintcrvalls und der Auswahl des Signals mit dem höchsten Vorrang übcrlap- (>o
pcncl abläuft.
l;ig. 2 zeigt eine Anordnung zur Bestimmung eines
Annahme-Zeitintcrvalls und zur Auswahl des Anfordcrungssignals
mit dem höchsten Vorrang. Obwohl in I1" i g. 2 nur drei Eingänge gezeigt sind, ist es klar, daß das (>s
Prinzip der Erfindung auch für eine beliebige Zahl von
Eingängen gilt. Solange der gemeinsame Speicher nicht frei ist, liegt ein Signal an der Klemme 35, welches über
die Oder-Schaltung 36 und den Inverter 37 die Und-Schaltungen39,41 und 43 sperrt.
Nun wird angenommen, daß der Speicher frei ist und daß auch sonst keine sperrende Ursache vorliegt sowie
daß ein Anforderungssignal am Eingang 30 empfangen wird. Das Ausgangssignal der Und-Schaltung 39 stellt
den Trigger 40 auf EIN, und das Ausgangssignal vom Trigger 40 läuft über die Oder-Schaitung 36 und den
Inverter 37 und sperrt die Und-Schaltung 39 und die Und-Schaltungen 41 und 43. Auf diese Weise werden
Anforderungssignale, welche nicht in der Zwischenzeit, d. h. im Annahme-Zeitintervall, empfangen worden sind,
vom Empfang ausgeschlossen. Die Schaltung nach F i g. 2 erfüllt somit zwei Aufgaben.
1. Anforderungssignale an den Klemmen 30, 31 und 32 stellen die Triggerschaltungen 40,42 und 44 auf
EIN, und das erste der ankommenden Anforderungssignale definiert den Beginn des Annahme-Zeitintervalls.
2. Unter den im Annahme-Zeitintervall empfangenen Anforderungssignalen wählt die Anordnung nach
F i g. 2 das Signal mit der höchsten Priorität aus. Den höchsten Vorrang hat der Eingang 30,
während der Eingang 31 den zweithöchsten und der Eingang 32 den niedrigsten Vorrang haben
sollen. Es ist klar, daß das zuerst ankommende Anforderungssignal die übrigen Anforderungssignale
nicht sofort von der Annahme sperrt, sondern daß bis zum Verschwinden des Vorbereitungssignals
am Punkt 38 eine gewisse Zeit vergeht, nämlich die dem Annahme-Zeitintervall entsprechende
Zeit.
Den einzelnen Anforderungssignalen sind entsprechende Kanäle in der Anordnung nach F i g. 2
zugeordnet. Die Und-Schaltung 45 im ersten Kanal ist dauernd vorbereitet, weil dieser Kanal die höchste
Priorität hat. Die ihr entsprechenden Und-Schaltungen 61 und 65 in den Kanälen niedriger Priorität weisen
einen Vorbereitungseingang auf, welcher von den Kanälen mit jeweils höherer Priorität gesteuert wird,
wie nachfolgend erklärt wird. Ein Signal an der Ausgangsklemme 46 zeigt der Speichersteuerung an,
daß das Anforderungssignal an der Klemme 30 berücksichtigt werden soll. Die Triggerschaltung 40
sperrt dabei die anderen Kanäle, wie nachfolgend erklärt wird.
Das Ausgangssignal der Und-Schaltung 45 erzeugt einen Eingang zur Oder-Schaltung 48, deren Ausgangssignal
die Und-Schaltung 50 vorbereitet. Das Ausgangssignal des Triggers 40 läuft durch den Inverter 52 und
durch die Verzögerungsleitung 54. Zweck der Verzögerungsschaltung 54 ist es, der Anordnung eine genügende
Zeit zur Verfügung zu stellen, um das Signal mit der höchsten Priorität auszuwählen. In dieser Verzögerungszeit
kann sich die Anordnung genügend stabilisic-' ren, bevor das ausgewählte Anfordcrungssignal zum
Ausgang durchgelassen wird. Sobald jedoch die Und-Schaltung 55 ein Ausgangssignal zur Oder-Schaltung
56 erzeugt, liefert der Inverter 57 ein Signal, welches über die Und-Schaltung 50 an den Ausgang 58
gelangt und im wesentlichen das Spcicherstartsignal darstellt. Die Speichersteuerung erkennt ein Signal am
Ausgang 58 und am Ausgang 46 und teilt hierauf den nächsten Speicherzyklus dem dem Ausgang 46 entsprechenden
Anforderungssignal zu. Der Ausgang der
Triggerschaltung 40 liefert auch Signale zum Sperren der Kanäle mit niedrigerem Vorrang. Das Ausgangssignal
vom Trigger 40 läuft hierzu durch den Inverter 59
und sperrt die Und-Schaltungen 60 und 61, welche dem Anforderungssignal am Eingang 31 zugeteilt sind.
Weiters läuft das Ausgangssignal vom Trigger 40 zur Oder-Schaltung 62 und zum Inverter 63 und sperrt die
Und-Schaltungen 64 und 65, welche dem Eingang 32 zugeteilt sind. Wenn also ein Eingangssignal an der
Eingangsklemme 30 gleichzeitig mit anderen Eingangssignalen an den Klemmen 31 und 32 vorgelegen hätte,
dann würde das Ausgangssignal des Triggers 40 das Durchlaufen der Anforderungssignale an den Klemmen j0
31 und 32 durch die dazugehörigen Kanäle sperren, und es würde kein Ausgangssignal an den Klemmen 66 und
68 erzeugt werden. Nur das Anforderungssignal an der Klemme 30 würde also letzten Endes von der
Speichersteuerung als Speicheranforderungssignal er- ,,
kannt werden.
Wenn dagegen der Beginn des Annahme-Zeitintervalls durch ein Anforderungssignal an der Klemme 3!
hervorgerufen wird, dann gelangt über die Und-Schaltung 61 ein Signal an die Ausgangsklemme 66. Bevor
jedoch das Ausgangssignal des Triggers 42 durch den Inverter 69 und die Verzögerungsschaltung 70 zur
Und-Schaltung 60 und über die Oder-Schaltung 56 und den Inverter 57 zur Und-Schaltudg 50 gelangen und
damit den Beginn eines Speicherzyklus hervorrufen könnte, hätte der zum Kanal des höchsten Vorranges
gehörige Teil der Anordnung bei Vorliegen eines Signals am Eingang 30 genügend Gelegenheit, die
Und-Schaltungen 60 und 61 zu sperren und auf diese Weise sicherzustellen, daß das dann vorhandene Signal J0
an der Ausgangsklemme 46 gewählt werden würde. Eine gleichartige Arbeitsweise der Anordnung ergibt
sich für ein Eingangssignal an der Klemme 32, welches über den Inverter 72 und die Verzögerungsschaltung 74
läuft, mit dem Zusatz, daß dieser Kanal auch gesperrt werden kann durch die Stellung des Triggers 42 auf EIN, "
als zusätzlich zur Stellung des Triggers 40 auf EIN.
Sobald ein Eingangssignal an einer der drei Eingangsklemmen 30, 31, 32 anliegt, beginnt der
dazugehörige Trigger 40 oder 42 oder 44 umzuschalten. Es gibt jedoch eine Zeitperiode, während welcher der
betreffende Trigger und die damit verbundene logische Schaltung (d. h. die Und-Schaltungen 45, 55, 61 und 65
für den Trigger 40) noch nicht stabilisiert sind, wobei angenommen wird, daß einer der Trigger ein zu einem
ursprünglichen Eingangssignal zu einem anderen gleichartigen Trigger nachfolgendes Eingangssignal
erhält, das jedoch vor der Sperrung der Eingänge der Und-Schaltungen 39, 41 und 43 auftritt, welche
Sperrung das Ende des Annahme-Zeitintervalls defi- so
nicrt. Es muß nur genügend Zeit zur Verfügung stehen, daß diese spater umgeschaltete Verricgclungsschaltung
und die damit verbundene logische Schaltung stabilisieren kann, und zwar dann nur, wenn keine Vcrricgclungsschallung
mit höherem Vorrang auf EIN gestellt ist, „ bevor das Signal mit dem höchsten Vorrang ausgewählt
ist. Es ist also nur nötig, die tatsächliche Zeitperiode abzuwarten, welche der ausgewählte Knnivl benötigt,
um zu stabilisieren, und es ist nicht nötig, auf eventuell nachkommende andere Anfordcningssignalc zu warten. ()0
Ks wird nun die Arbeitsweise der Anordnung nach Fig. 2 im Zusammenhang mit dem Zeitdiagramm nach
Fig.3 beschrieben. Die Zahlen an der linken Seite
dieser Anordnung entsprechen den glciclinumeriertcn
Punkten oder Elementen in F i g. 2. <,s
Vor der Zeit TO wird ein Signal an die Klemme 35 angelegt, welches anzeigt, daß der Speicher verfügbar
ist. Hierdurch erhöht sich clus Potential im Punkte 38, und die Und-Schaltungen 39,41,43 werden vorbereitet,
so daß das Eintreffen eines Anforderungssignals an der Klemme 30 zur Zeit TO an die Verriegelungsschaltung
40 weitergegeben wird, welche auf EIN gestellt wird. Ungefähr eine elementare Verzögerungszeit später
erscheint ein Signal auf der Leitung 46, welches anzeigt, daß das Anforderungssignal an der Klemme 30
berücksichtigt werden soll. Ungefähr zur gleichen Zeit fällt das Potential am Ausgang des Inverters 57 und
sperrt hierdurch die Und-Schaltung 50, wodurch die Und-Schaltung 50 kein Ausgangssignal erzeugen kann,
selbst wenn das hieraus entstehende Ausgangssignal von der Oder-Schaltung 48 zur Zeit T3 der Und-Schaltung
50 zugeführt wird. Demgemäß wird kein Speicherstartsignal zu diesem Zeitpunkt an der Klemme
58 erzeugt. Wenn jedoch das Signal durch den Inverter 52, die Verzögerungsleitung 54, die Und-Schaltung 55
und die Oder-Schaltung 56 an den Inverter 57 gelangt, erzeugt dieser ein Signal nach der Zeit T4, welches die
Und-Schaltung 50 vorbereitet. Dementsprechend entsteht ungefähr eine elementare Verzögerungszeit,
später ein Signal an der Klemme 58, welches der Speichersteuerung anzeigt, daß ein Aufforderungssignal
ausgewählt worden ist und daß ein Speicherzyklus durchgeführt werden kann. Die Kombination der
gleichzeitigen Signale an den Klemmen 46 und 58 zeigt der Speichersteuerung an, daß ein Speicherzyklus
durchgeführt werden soll und daß der Speicher dem der Klemme 30 entsprechenden Benutzer zur Verfügung
gestellt werden soll.
Die Zeitabläufe sind etwas idealisiert dargestellt, und das Annahme-Zeitintervall hat ungefähr eine Dauer von
drei elementaren Verzögerungszeiten, wobei, wie oben gesagt, eine elementare Verzögerungszeit gerade der
Laufzeit eines Signals durch eine logische Schaltung entspricht. Das Annahme-Zeitintervall beginnt also mit
denn Eintreffen des ersten Anforderungssignals und endet mit dem Wegfallen des Vorbereitungssignals im
Punkt 38. Die Und-Schaltung 39 und der Trigger 40 ergeben zusammen ungefähr eine elementare Verzögerungszeit.
Die Zeitdauer zwischen dem ursprünglichen Eintreffen des Anforderungssignals zum Zeitpunkt TO
und der Erzeugung eines Signals an der Klemme 38 beträgt 5 bis 6 elementare Verzögerungszeiten. Das ist
wesentlich weniger, als notwendig sein würde, wenn die Anordnung durch externe Taktimpulse gesteuert würde
Diese Taktimpulse müßten nämlich darauf abgestimmt sein, daß die Anordnung eine gewisse Zeit benötigt, un
sich zu stabilisieren, bevor an die endgültige Durch schaltung des ausgewählten Anfordcmngssignals geschritten
werden kann.
Nachdem das Anfordcrungssignnl an der Klemme 3(
durch die Anordnung hindurchgclaufcn ist und nnchdeiv der Kanal ausgewählt wurde, wird der Trigger 4(
zurückgestellt, und die Anordnung ist nun wieder au den weiteren Empfang von Signalen vorbereitet. Fii
Signal an der Klemme 35 zeigt an, daß der Speidiei
bereit ist und bewirkt ein Signal im Punkt 38 zu einen Zeilpunkt, der etwas vor dem Zeilpunkt TO' liegt
Zum Zeitpunkt 70' wird angenommen, daß eil
Anl'ordcningssignal an der Klemme 31 empfangen wird Ein elementares Zeitintervall spüler, zum Zeitpunk
TI', wird ein Anfordcrimgssignal under Klemme30um
/um Zeitpunkt T2' ein Signal an der Klemme 3; empfangen. Da zu diesem Zeitpunkt noch kein Signa
zum Punkt 38 zurückgelangt ist, um die Eingangs-Und Schaltungen 38, 41, 43 zu sperren, werden aiii
Triggerschiiltmigen 40, 42 und 44 auf EIN gestellt, um
die Anordnung muß also in der Folge unter diesen drei
Anforderungssignalen auswählen.
Das Signal, welches ursprünglich an der Klemme 31 empfangen worden war, wird nach einer gewissen Zeit
den Wegfall des Signals im Punkt 38 zum Zeitpunkt 73' bewirken. Das letztlich ausgewählte Anforderungssignal
wird das Signal an der Klemme 30 sein, da es den höchsten Vorrang hat, und es wird festgestellt, daß die
Anordnung zum Zeitpunkt Γ3' bereits begonnen hat,
dieses Signal an der Klemme 30 als das Signal mit der ι ο
höchsten Priorität auszuwählen; das Signal an der Klemme 31 hat beispielsweise eine Sperrung der
Und-Schaltung 50 durch den Inverter 57 zur Zeit 72' bewirkt, was jedoch vor dem Zeitpunkt geschah, in der
die anderen Signale zur Oder-Schaltung 56 gelaufen sind. Von der Klemme 66 wird jedoch zunächst ein
Signal erzeugt, da die Und-Schaltung 61 zeitweise vorbereitet ist. In der Folge bewirkt das Ausgangssignal
des Triggers 40 eine Sperrung der Und-Schaltung 6i und damit einen Wegfall des Signals an der Klemme 66
zum Zeitpunkt 74'. Die Oder-Schaltung 48 jedoch bleibt vorbereitet, da der Ausgang der Und-Schaltung
45 ein Signal zu dieser Oder-Schaltung liefert trotz Verlust des Ausgangssignals der Und-Schaltung 61
durch deren Sperrung. Die Ausgangssignale der Und-Schaltungen 65 und 64 sind beide durch ein
Aufgangssignal des Triggers 40 gesperrt, und damit ist auch der Ausgang der Verriegelungsschaltung 44
gesperrt. Wieder ist es das Signal, das durch die Verzögerungsschaltung 54 läuft, welches endgültig
einen Ausgang vom Inverter 57 zu einem Zeitpunkt etwas nach 75' und damit ein Ausgangssignal von der
Und-Schaltung 50 erzeugt. Zu einem Zeitpunkt etwas nach 76' erscheint ein Ausgangssignal an der Klemme
58, welches der Speichersteuerung anzeigt, daß ein Speicherzyklus verlangt wird und daß dieser dem zu der
Klemme 30 gehörigen Benutzer zugeteilt weiden soll. Wie vorher beschrieben wurde, erfolgt diese Speicherzuteilung
auf Grund von Signalen an den Klemmen 46 und 58 gleichzeitig.
In den bekannten Auswahlschaltungen war es nötig, eine externe Zeitsteuerung der Schaltung vorzusehen,
so daß nacheinander jede Stufe der logischen Auswahlschaltung in Wirkung treten konnte, bevor das
ausgewählte Anforderungssignal endgültig dem Ausgang zugeführt werden konnte; d. h., daß die Auswahlschaltung
bis zum Ablauf der längstmöglichen Zeit in Funktion blieb, welche der Kanal benötigt, um ein
Anforderungssignal zum Ausgang durchzuleiten, trotz der Tatsache, daß das entsprechende Eingangssignal das
letzte gewesen war, welches im Annahme-Zeitintervall erschienen war. Ohne Anwendung der Erfindung wäre
es daher nötig, eine Zeitsteuerung vorzusehen, weiche der Tatsache Rechnung tragen könnte, daß ein
Anforderungssignal von niedriger Priorität das Annahme-Zeitintervall definiert haben könnte und daß eine
genügende Zeit zur Verfügung stehen müßte, um es auch einem später eintreffenden Signal mit hoher
Priorität möglich zu machen, ausgewählt zu werden, und welche der Anordnung genügend Zeit zur Verfügung
stellen würde, sich zu stabilisieren.
Es würden aber bei der Anwendung von logischen Auswahlschaltungen die bekannten Anordnungen minimal
neun elementare Verzögerungszeiten lang warten müssen, um sicherzustellen, daß das richtige Anforderungssignal
ausgewählt wird. Blei Anwendung der Erfindung und wenn der Kanai mit der höchsten
Priorität den Beginn des Annahme-Zeitintervalls definiert, was im ersten Teil von F i g. 3 dargestellt ist,
beträgt die Verzögerung zwischen dem Erscheinen des ursprünglichen Anforderungssignals und dem Erzeugen
des endgültigen Ausgangssignals (d.h. zwischen dem Erscheinen eines Signals an der Klemme 30 und dem
Erscheinen je eines Signals an den Klemmen 46 und 58) maximal fünf bis sechs elementare Verzögerungszeiten,
wie in F i g. 3 zwischen den Zeiten 70 und 76 gezeigt ist. Die Erfindung gestattet also die Reduzierung der zur
Auswahl nötigen Zeit von neun auf fünf bis sechs Verzögerungseinheiten.
In der beschriebenen Anordnung wurden zwar Mittel zum Erzeugen eines Speicherstartsignals an der
Klemme 58 gezeigt. Die Ansteuerung des Speichers könnte jedoch auch auf andere Weise erfolgen. So
könnten z. B. die an den Klemmen 46, 66 und 68 erscheinenden Signale direkt zur Urzeugung eines
Speicherstartsignals verwendet werden. Wenn nach Verstreichen des Annahme-Zeitintervalls an nur einer
dieser Klemmen ein Ausgangssignal erscheint, kann dieses Signal direkt zur Erzeugung des Speicherstartsignals
herangezogen werden. Falls zwei oder drei Signale an den Ausgangsklemmen 46,66,68 erscheinen,
muß gewartet werden, bis die logische Auswahlschaltung eine Auswahl unter diesen Signalen getroffen hat.
Unter diesen Umständen könnten die dargestellten Verzögeriingsschaltungen eingespart werden.
Hierzu 2 Blatt Zeichnungen
Claims (6)
1. Schaltungsanordnung zum Belegen einer zentralen Einrichtung, insbesondere eines mehreren s
Benutzern zugänglichen gemeinsamen Speichers, durch auf unterschiedlich bevorrechtigten Eingangsleitungen zu beliebigen Zeitpunkten und mit
beliebiger Dauer auftretende Anforderungssignale in Fernmeldeanlagen, insbesondere in elektroni- ι ο
sehen Datenverarbeitungsanlagen, in denen eine der zentralen Einrichtung vorgeschaltete Auswahleinrichtung
bei Vorliegen von mehreren Anforderungssignalen auf Eingangsleitungen unterschiedlicher
Priorität die Weiterleitung eines die zentrale Einrichtung wirksammachenden und nur die Eingangsleitung
mit der jeweils höchsten Priorität auf die zentrale Einrichtung durchschaltenden Belegungssignals
einleitet und gleichzeitig die Weiterleitung aller jeweils eine Eingangsleitung mit einer
niedrigeren Priorität auf die zentrale Einrichtung durchschaltenden Belegungssignals sperrt, dadurch
gekennzeichnet, daß der durch die Anforderungssignale selbst und nicht durch andere
Taktimpulse gesteuerten (d. h. selbstsynchronisierten) Auswahleinrichtung (52, 54, 55 bzw. 59, 69, 70,
60 bzw. 62, 63, 72, 74, 64 sowie 56, 57, 48, 50 und 45 bzw. 61 bzw. 65) eine Anforderungszeit-Begren-Ziingseinrichtung
vorgeschaltet ist, die aus je einer der betreffenden Eingangsleitung (30 bzw. 31 bzw.
32) zugeordneten und über eine vorgeschaltete individuelle logische Verknüpfungsschaltung (39
bzw. 41 bzw. 43) durch das betreffende Anforderungssignal aus ihrer zuvor eingenommenen Rückstellage
in ihre Einstellage umsteuerbaren und dann an ihrem Ausgang ein Dauersigna'! als Anforderungskritierium
an die Auswahleinrichtung abgebenden Kippstufe (40 bzw. 42 bzw. 44) sowie einer diese
Dauersignale aller Kippstufen über ein gemeinsames logisches Verknüpfungsnetzwerk (36,37) als Dauersperrkriterium
an alle individuellen logischen Verknüpfungsschaltungen zurückführenden Verbindung
besteht und nach einer nur von der Laufzeit des zuerst auftretenden Anforderungssignals vom einen
Eingang (z. B. 30) der zugeordneten individuellen logischen Verknüpfungsschaltung (z. B. 39) über
diese Verbindung hinweg zu den anderen Eingängen aller individuellen logischen Verknüpfungsschaltungen
abhängigen Verzögerungszeit alle zuvor durchlässigen individuellen Verknüpfungsschaltungen
gleichzeitig sperrt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Anforderungssignale über
Und-Schaltungen (39,41,43) den Kippstufen (40,42,
44) zugeführt werden und daG die Ausgangssignale dieser Kippstufen über eine Oder-Schaltung (36) und
einen Inverter (37) die Und-Schaltungen (39, 41, 43) sperren.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Oder-Schaltung (36) einen
weiteren Eingang (35) aufweist, welcher bei Besetztsein der angeforderten zentralen Einrichtung ein
Signal erhält.
4.Schaltungsanordnung nach Anspruch ',dadurch
gekennzeichnet, daß das Ausgangssignal jeder Kippstufe (40, 42, 44) über eine Und-Schaltung (45,
61, 65) ein Ausgangssignal erzeugt (46, 66, 68), welches den anfordernden Benutzer (30, 31, 32)
identifiziert, wobei die Und-Schaltungen (61,65) mit Ausnahme der zur Kippstufe (40) des höchsten
Vorrangs gehörigen (45) auch die invertierten (Inverter 59, 63) Signale der Kippstufen mit jeweils
höherem Vorrang (40,42) empfangen.
5. Schaltungsanordnung nach Anspruch 4, gekennzeichnet durch eine logische Schaltung (56, 57, 48,
50) zur Erzeugung eines Startsignals (58) der von den Benutzern (30, 31, 32) angeforderten zentralen
Einrichtung.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die logische Schaltung (56, 57,
48,50) eine Oder-Schaltung (56) aufweist, die Signale von den Kippstufen (40, 42, 44) über Inverterschaltungen
(52, 69, 72), Verzögerungsglieder (54, 70, 74) und Und-Schaltungen (55, 60, 64) empfängt, derart,
daß die Anforderungszeitbegrenzung und die Auswahl des Anforderungssignals mit dem höchsten
Vorrang zeitlich überlappend erfolgen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US65177567A | 1967-07-07 | 1967-07-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1292164B DE1292164B (de) | 1969-04-10 |
DE1292164C2 true DE1292164C2 (de) | 1977-09-22 |
Family
ID=24614184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681762495 Expired DE1292164C2 (de) | 1967-07-07 | 1968-06-27 | Schaltungsanordnung zum belegen einer zentralen einrichtung durch anforderungssignale mit unterschiedlichem vorrang |
Country Status (3)
Country | Link |
---|---|
US (1) | US3543246A (de) |
DE (1) | DE1292164C2 (de) |
GB (1) | GB1217355A (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL154023B (nl) * | 1969-02-01 | 1977-07-15 | Philips Nv | Prioriteitscircuit. |
BE755621A (fr) * | 1969-09-02 | 1971-03-02 | Siemens Ag | Systeme de central automatique pour donnees a commande par programme |
US3753014A (en) * | 1971-03-15 | 1973-08-14 | Burroughs Corp | Fast inhibit gate with applications |
NL158626B (nl) * | 1972-03-31 | 1978-11-15 | Philips Nv | Prioriteitsteller. |
US3820081A (en) * | 1972-10-05 | 1974-06-25 | Honeywell Inf Systems | Override hardware for main store sequencer |
US3821709A (en) * | 1972-10-05 | 1974-06-28 | Honeywell Inf Systems | Memory storage sequencer |
IT988956B (it) * | 1973-06-12 | 1975-04-30 | Olivetti & Co Spa | Governo multiplo |
JPS5415737B2 (de) * | 1973-07-02 | 1979-06-16 | ||
JPS53146550A (en) * | 1977-05-27 | 1978-12-20 | Nippon Telegr & Teleph Corp <Ntt> | Conflict circuit |
US4275440A (en) * | 1978-10-02 | 1981-06-23 | International Business Machines Corporation | I/O Interrupt sequencing for real time and burst mode devices |
NL8002346A (nl) * | 1980-04-23 | 1981-11-16 | Philips Nv | Multi databron- en dataontvangersysteem met communicatiebus. |
FR2503898B1 (fr) * | 1981-04-08 | 1986-02-28 | Thomson Csf | Procede et dispositif d'allocation d'une ressource dans un systeme comportant des unites de traitement de donnees autonomes |
ATE45638T1 (de) * | 1984-09-04 | 1989-09-15 | Siemens Ag | Schaltungsanordnung zur auswertung von asynchron auftretenden anforderungen wenigstens zweier verschiedener einrichtungen fuer eine gemeinsame einrichtung. |
CA1278871C (en) * | 1986-02-24 | 1991-01-08 | Frederick O. R. Miesterfeld | Method of data arbitration and collision detection on a data bus |
US5280628A (en) * | 1992-01-15 | 1994-01-18 | Nitsuko Corporation | Interruption controlling system using timer circuits |
US6078838A (en) * | 1998-02-13 | 2000-06-20 | University Of Iowa Research Foundation | Pseudospontaneous neural stimulation system and method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1180399A (fr) * | 1957-07-31 | 1959-06-03 | Bull Sa Machines | Perfectionnement aux dispositifs de transfert d'informations dans une machine calculatrice électronique |
NL280931A (de) * | 1961-07-14 | |||
US3353160A (en) * | 1965-06-09 | 1967-11-14 | Ibm | Tree priority circuit |
-
1967
- 1967-07-07 US US651775A patent/US3543246A/en not_active Expired - Lifetime
-
1968
- 1968-06-25 GB GB30175/68A patent/GB1217355A/en not_active Expired
- 1968-06-27 DE DE19681762495 patent/DE1292164C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE1292164B (de) | 1969-04-10 |
US3543246A (en) | 1970-11-24 |
GB1217355A (en) | 1970-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1292164C2 (de) | Schaltungsanordnung zum belegen einer zentralen einrichtung durch anforderungssignale mit unterschiedlichem vorrang | |
DE3300261C2 (de) | ||
DE2901762A1 (de) | Datenuebertragungs- und verarbeitungsanlage | |
DE3208240C2 (de) | Serien-Parallel-Umsetzer | |
DE2931173A1 (de) | Schneller datenschalter | |
DE1774513A1 (de) | Schaltungsanordnung zur Bestimmung des Vorrangverhaeltnisses zwischen mehreren Anforderungssignalen fuer programmgesteuerte Datenverarbeitungsanlagen | |
DE4205346C2 (de) | Taktgeber | |
DE1065466B (de) | Schaltungsanordnung zur Steuerung eines Pufferspeichers | |
DE2752996A1 (de) | Digitale multiplexiervorrichtung fuer plesiochrone bitfolgen | |
DE1537127C3 (de) | Anordnung zur Rastersynchronisiening bei der Übertragung digitaler Signale | |
DE1524181A1 (de) | Abrufsystem fuer Ein- und Ausgabegeraete einer Datenverarbeitungsanlage | |
DE2461091A1 (de) | Sende- und empfangsgeraet zur ueberwachung von ereignissen | |
DE4009823C2 (de) | ||
DE2655443A1 (de) | Vervielfachte zeitsteuerung zum erzeugen von zeitsignalen fuer installationen mit signalverarbeitenden schaltungen | |
DE2822896A1 (de) | Digitale zeitvielfach-koppeleinrichtung | |
DE2007622A1 (de) | Anlage zur Sichtbarmachung von Bildern | |
DE2456178A1 (de) | Schaltungsanordnung fuer eine automatische verstaerkungsreglung fuer codierte daten | |
DE1159497B (de) | Telegraphiemultiplexverfahren und Einrichtung zur Durchfuehrung dieses Verfahrens, in welchem mehrere arhythmische Kanaele nach einem Zeitmultiplexverfahren auf einen einzigen rhythmischen Kanal gegeben werden | |
DE2245805A1 (de) | Schaltungsanordnung fuer den selektiven abruf der endstellen einer nachrichtenuebertragungsanlage | |
DE2753776C2 (de) | Schaltungsanordnung für eine Fernsprechvermittlunganlage mit Registern für Mehrfrequenzcode-Signalgebung | |
DE2237579C3 (de) | Taktgesteuerte Master-Slave-Kippschaltung | |
DE3126384C2 (de) | Prioritätsauswahleinrichtung | |
EP0477406A1 (de) | Multiprozessorsystem mit gemeinsamem Speicher | |
DE1512912C3 (de) | Schaltungsanordnung zum Identifizieren von Zubringerleitungen | |
DE2036557C (de) | Taktgeber Synchromsierungsanordnung fur den Empfang von isochron binar itioduherten Signalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |