DE2752882A1 - Schieberegister-zeitgeber - Google Patents
Schieberegister-zeitgeberInfo
- Publication number
- DE2752882A1 DE2752882A1 DE19772752882 DE2752882A DE2752882A1 DE 2752882 A1 DE2752882 A1 DE 2752882A1 DE 19772752882 DE19772752882 DE 19772752882 DE 2752882 A DE2752882 A DE 2752882A DE 2752882 A1 DE2752882 A1 DE 2752882A1
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- flip
- signal
- flop
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an ac
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Description
Anmelderin. International Business Machines
Corporation, Armonk, N.Y. 10504
lw/sue
Die Erfindung betrifft einen Schieberegister-Zeitgeber zur Abmessung von Zeitintervallen« Im besonderen dient
die Erfindung zur Überwachung der Steuersignale an einer Schnittstelle, an der Aufforderungs- und Antwortsignale
ausgetauscht werden. Bei solchen Schnittstellen müssen die Zeitintervalle auf unzuläßig große Länge Oberwacht
werden, um bei Überschreiten einer für das Eintreffen
eines bestimmten Signales zugestandene Zeit ein Fehlersignal auslösen zu können.
Bei der Verwendung eines Schieberegisters zur Steuerung einer Zeitfolge kann in die erste Stufe des Schieberegisters
eine "1* gesetzt werden und diese "1" mit einer festen Frequenz durch das Schieberegister verschoben werden.
Die Ausgangssignale verschiedener Stufen des Schieberegisters können dann einzelne Abläufe in der Einrichtung
steuern. Speziell bei einer orthogonalen Steuerung des Schieberegisters kann die beabsichtigte Steuerung insofern
funktionssicher ausgeführt werden, als unerlaubte Rückkopplungserscheinungen durch falsche Zeltbedingungen
vermieden werden können.
In vielen Fällen wird eine Steuereinrichtung für eine
j Schnittstelle benötigt, an der Aufforderungs- und Antwortsignale
ausgetauscht werden. Das Antwortsignal muß dabei innerhalb eines bestimmten Zeitintervalle empfangen werden.
Für einen solchen Verwendungszweck kann ein mit einer festen Taktfrequenz betriebenes Schieberegister
nicht eingesetzt werden. Ee wird nämlich ein Schieberegister benötigt, das eine variable Anzahl von Stufen aufweist,
welche dynamisch in Übereinstimmung mit dem für
Fi 976 032 8098 2 5/067 4
jedes zeitliche Antwortsignal vorgesehene Zeitintervall geändert werden kann.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, einen neuartigen Schieberegister-Zeitgeber anzugeben/
v/elcher eine dynamische Anpassung an jeweils vorhandene Zeitabläufe gestattet und zur Ausführung in hochintegrierter
Halbleitertechnik geeignet ist.
Diese Aufgabe wird durch die im Kennzeichen des Hauptanspruches beschriebene Einrichtung gelöst.
Durch die Aufteilung des ersten Schieberegisters in mehrere
Teile, sowie durch die vom ersten Schieberegister abhängige Betriebsweise des zweiten Schieberegisters wird
eine leichte Anpassung an verschiedene Zeitspannen ermöglicht.
Die Erfindung soll nun anhand eines in den Figuren beschriebenen Ausführungsbeispieles näher beschrieben werden.
Es zeigen:
Fig. 1 ein vereinfachtes Blockschema einer
Schnittstelle,
Fig. 2 ein vereinfachtes Blockschema des
{ ersten Schieberegisters,
j Fig. 3 ein vereinfachtes Blockschema des zwei-
: ten Schieberegisters und
Fig. 4 ein Zeitdiagramm der Arbeitsweise der
( Schieberegister.
Fi 976 032 809825 /067
Fig. 1 zeigt in schematischer Form eine Schnittstelle/
welche Aufforderungs- und Antwortsignal auf Steuerleitungen in einem Datenübertragungssystem austauscht. Ein
Rechnerkanal 1 ist mit einer Vielzahl von peripherη Geräten 2, 3 und 4 über Datenleitungen 5 und Steuerleitungen
6 bis 10 verbunden. Eine vorgegebene Folge von Ereignissen wird von einem peripheren Gerät ausgelöst, wenn es
die Anforderungs-Steuerleitung 7 aktiviert, um vom Kanal
1 einen Lese- oder Schreibvorgang zu verlangen. Die Bewilligungs-Steuerleitung 6 wird vom Kanal 1 hierauf innerhalb einer vorgegebenen Zeit nach dem Anforderungssignal
als Antwort aktiviert. Die Bewilligungsleitung 6 wird durch jedes periphere Gerät in serieller Weise geschleift wobei
für jedes Gerät festgestellt wird, ob eine Anforderung vorliegt. Nur wenn dies nicht der Fall ist, gelangt das
bewilligungssignal über die geschleifte Leitung zum nächsten peripheren Gerät. Auf diese VJeise wird eine Priorität
zwischen den Geräten 2, 3 und 4 erzielt, sowie eine Verzögerung bei der Beantwortung des Bewilligungssignales in
Abhängigkeit davon welches Gerät ein Anforderungssignal sendet. Wenn ein Gerät ein aktives Bewilligungssignal erhält und ein Anforderungssignal aussendet wird das Bewilligungssignal nicht zum nächsten Gerät weitergeleitet, sondern das Gerät sendet seine eigene Adresse auf die Datensammelleitung 5 und aktiviert die Leitung 8 mit einem
Adressgültigkeitssignal. Wenn der Kanal zusätzliche Information über das rufende Gerät verlangt, aktiviert der Kanal
ein Statussignal auf der Leitung 9.
Das gerufene Gerät seinerseits antwortet dann indem es ein
Statusgültigkeitssignal auf die Leitung 1O gibtnachdem es zuvor ein Signal über seinen Status auf die Datensammelleitung 5 gegeben hatte. Das Statussignal auf der Leitung
9 wird zugleich von jedem der Geräte 2 bis 4 empfangen, im Gegensatz zum Bewilligungesignal, welches seriell durch
Fi 976 032 809825/0674
diese Geräte läuft.
Aus der vorhergehenden Beschreibung ist ersichtlich, daß die Antwortsignale von den Geräten 2 bis 4 auf die verschiedenen
vom Kanal 1 ausgegebenen Signale eine Verzögerung aufweisen, welche von Gerät zu Gerät verschieden sein
kann. Die verschiedenen Zeitverhältnisse resultieren einerseits daraus, daß Signale gleichzeitig und parallel und
andererseits seriell von den peripheren Geräten kommen.
Natürlich besteht andererseits auch die Möglichkeit, daß keine Antwort innerhalb der maximal erlaubten Zeit erhalten
wird und daß infolgedessen ein Fehlerfall vorliegt. Die nachfolgend gezeigte Einrichtung erlaubt die dauernde überwachung
der Zeitverhältnisse an der Schnittstelle in bezug auf die zeitgerechte Aussendung und den zeitgerechten Empfang
von Steuersignalen. Eine Fortsetzung des Ablaufs einer Steuersequenz ist nur gestattet, wenn die zuletzt
erhaltene Antwort zeitgerecht empfangen wurde. Im gegenteiligen Falle muß die Steuersequenz beendet werden.
Die genannte Überwachung erfolgt mit Hilfe eines zusammengesetzten
Schieberegisters, das als Zeitgeber eingesetzt wird und ein erstes in Fig. 2 gezeigtes Schieberegister
sowie ein zweites in Fig. 3 gezeigtes Schieberegister aufweist.
Das in Fig. 2 gezeigte erste Schieberegister weist eine Serie von Kippschaltungen 11 bis 21 auf, welche in zwei
oder mehr Gruppen durch UND-Glieder 22 und 23 unterteilt sind. Das erste Schieberegister kann bei Bedarf durch
Hinzufügen weiterer Teile, d. h., Kippschaltungsgruppen verlängert werden, wie in der Fig. durch die gestrichelten
Leitungen am Ausgang der Kippschaltung 21 gezeigt ist. Außerdem sind noch zusätzliche UND-Glieder notwendig, die nicht
gezeigt sind, jedoch den UND-Gliedern 22 und 23 entsprechen. Den Kippschaltungen mit einem ungeraden Bezugszeichen wird
Fi 976 032 80982 5/067 4
ein "A" Taktimpuls auf der Leitung 24 und'den Kippschaltungen
mit einem geraden Bezugszeichen ein zum ersten Taktpuls orthogonaler "b" Taktpuls auf der Leitung 25 zugeführt. Diese
Kippschaltung wird in ihren "1" Zustand beim Anliegen eines
Taktpulses und zwei weiterer Signale gesetzt: Aktivierungssignal auf der oberen Eingangsleitung, wie z. B. 26; Inaktivierungssignal auf der Leitung 27 der Kippschaltung 11.
Die Kippschaltung wird in den binären "0" Zustand zurückgesetzt durch einen Taktpuls und zwei weitere Signale:
Aktivierungssignal auf der unteren Hingangsleitung, wie
z. B. 27} und Inaktivierungssignal auf der Leitung 26 der
Kippschaltung 11. Jede Kippschaltung empfängt ihr Rückstellsignal von der vorhergehenden Kippschaltung, mit Ausnahme
der Kippschaltungen 11, 14 und 20, welche den Beginn von
Gruppen des ersten Schieberegisters darstellen, sowie der Kippschaltungen 13 und 19, welche das Ende der entsprechenden
Gruppen des ersten Schieberegisters darstellen.
Die Rückstellsignale für die Kippschaltungen 11, 14 und 20 werden von entsprechenden Invertern 28, 29 und 30 aus den
entsprechenden Setzsignalleitungen 26, 21 und 32 erzeugt. Die Setzsignalleitung 26 wird aktiviert, wenn eine Ablauffolge einer Aufforderungs-Antwortaktion eingeleitet werden
soll. Die Setzsignalleitungen 31 und 32 werden aktiviert, wenn die entsprechenden UND-Glieder 22 und 23 ein Ausgangssignal liefern. Diese beiden UND-Glieder werden durchgeschal-I tet, wenn ihre vorhergehende Kippschaltung sich in Zustand
"1" befindet und ein durchgeschaltetes Antwortsignal auf j den Leitungen 8 und 10 vorhanden ist. Die Rückstellsignale
' für die Kippschaltungen 13 und 19 werden an den Ausgängen ' von entsprechenden ODER-Gliedern 35 und 36 erhalten, welche
! entweder von einem "Fehler"-Signal auf der Leitung 37 oder ! einem Aktivationsignal auf den Leitungen 38 und 39 durchge- '
!schaltet werden.
Wie nachfolgend noch beschrieben wird, wird die Durchschaltungί
Fi 976 032 809825/0674
eines Signales durch das erste Schieberegister beendet,
wenn ein Fehlersignal auf der Leitung 37 erscheint, das
alle Endkippschaltungen (z. B. 13 und 19) jedes Teiles des
ersten Schieberegisters zurückstellt und damit die Weiterleitung einer binären "1" zu der ersten Kippschaltung des
nachfolgenden Teiles (wie z. B. Kippschaltungen 14 und 20) verhindert.
Das in Fig. 3 dargestellte zv/eite Schieberegister ist ähnlich
dem ersten Schieberegister. Es weist ebenfalls eine Reihe von Setz-Rückstell-Kippschaltungen auf, durch welche
eine binäre "1" hindurchgeschoben werden kann. Das Hindurchschieben der binären "1" wird jedoch im zweiten Schieberegister
beendet und das zweite Schieberegister zurückgestellt, wenn von der Schnittstellungseinrichtung zeitgerecht ein
Antwortsignal empfangen wird. Dies soll nachfolgend noch näher beschrieben werden. Das zweite in Fig. 3 gezeigte
Schieberegister erzeugt ein Fehlersignal, das den Betrieb des ersten Schieberegisters beendet, wenn irgendeines der
Antwort- und Steuersignale nicht zeitgerecht empfangen wird.
Das in Fig. 3 gezeigte zweite Schieberegister besteht aus einer Reihe von Kippschaltungen 40 bis 44 und einer Kippschaltung
45 zur Weiterleitung eines Fehlersignales. Die :Kippschaltungen mit einem geraden Bezugszeichen werden vom
1"A" Taktimpuls auf der Leitung 24 und die Kippschaltungen
mit einem ungeraden Bezugszeichen von einem Taktpuls "B" auf der Leitung 25 betrieben. Die Rückstellsignale für die
j Kippschaltungen 41 und 43 werden von den Invertern 48 und i
aus den Stellsignalen auf den Leitungen 50 und 51 erzeugt.
aus den Stellsignalen auf den Leitungen 50 und 51 erzeugt.
Diese Stellsignale werden ihrerseits durch entsprechende UND-Inverterglieder 52 und 53 erzeugt. Die Stell- und Rückstellsignale
für die Kippschaltung 40 werden auf ähnliche Weise erzeugt, wobei jedoch das Setzsignal auf der Leitung
54 am Ausgang eines ODER-Gliedes 55 erhalten wird. Die Eingangssignale zu diesem ODER-Glied 55 werden erhalten von den
Fi 976 O32 80982 5/067 4
Stellsignalen zu den Endkippschaltungen jedes Teiles des ersten Schieberegisters. Diese Stellsignale werden auf den
Leitungen 56 und 57 erhalten.
Das Setzsignal für die in Fig. 3 gezeigte Kippschaltung 45 wird am Ausgang eines UND-Invertergliedes 58 und ein Rückstellsignal auf der allgemeinen Rückstelleitung 59 erhalten.
Die ÜND-Inverterglieder 52, 53 und 58 sind mit den Rückstellausgängen der jeweils vorherigen Kippschaltung und mit dem
Ausgang eines ODER-Invertergliedes 60 verbunden. Das Glied
16 ist seinerseits mit den Rückstellausgängen der Kippschaltungen 61 und 62 verbunden, welche vom Taktpuls "A" auf der
Leitung 24 betrieben werden. Ein erstes Antwortsignal auf der Leitung 33 setzt die Kippschaltung 61. Das Rückstellsignal für die Kippschaltung 61 wird durch einen Inverter 64
aus dem Signal auf der Leitung 33 erzeugt. Ein zweites Antwortsignal auf der Leitung 34 setzt die Kippschaltung 62.
Das Rückstellsignal für die Kippschaltung 62 wird von einem Inverter 66 aus dem Signal auf der Leitung 34 erzeugt.
Die Arbeitsweise des ersten und zweiten Schieberegisters (Fign. 2 und 3) wird nun mit Hilfe eines in Fig. 4 gezeigten
Zeitdiagramms beschrieben. Eines der peripheren Geräte erzeugt ein Anforderungssignal (auf der Leitung 7, Fig. 1)
und zeigt damit an, daß es vom Kanal 1 bedient werden möchte. ;Das Anforderungssignal bleibt bestehen bis der Kanal zur
ί Annahme dieses Signales frei wird, woraufhin ein Startimpuls vom Kanal erzeugt wird und auf die Leitung 26 in Fig. 2
gegeben wird. Dieser Startpuls löst nun eine vorher bestimmte Folge von Ereignissen aus, in dem eine "1" in die Kippschaltung 11 beim nächsten "A" Taktpuls gesetzt wird. Hierdurch wird die Setzausgangsleitung 67 für die Zeitdauer
aktiviert, die in Fig. 4 durch A1A angegeben ist. Durch die Aktivierung der Leitung 67 wird eine binäre "1" in die
Kippschaltung 12 beim nächsten B Taktimpuls gesetzt. Hieraus resultiert eine Aktivierung der Setz-Ausgangsleitung 56,
Fi 976 032 80982S/0674
welche für die Zeitdauer andauert, die in Fig. 4 mit A1B
angegeben ist. Die Aktivierung der Leitung 56 setzt eine binäre "1" in die Kippschaltung 13 (beim nächsten A Taktimpuls)
und passiert das ODER-Glied 55 um somit die Leitung 54 zu aktivieren und eine binäre "1" in die Kippschaltung
40 zu setzen. Dies geschieht beim Erscheinen A Taktimpulses, welche die in Fig. 2 gezeigte Kippschaltung 13 setzt. Das
Setzen der Kippschaltungen 13 und 40 bleibt für die Zeitdauer
erhalten, welche in Fig. 2 durch A2A und IHA angegeben ist. Die gesetzte Kippschaltung 13 erzeugt ein Bewilligungssignal auf der Leitung 6.
Die binäre "1", welche in die Kippschaltung 40 gesetzt
wurde, wird durch die Taktimpulse durch die nachfolgenden Kippschaltungen 41, 42 usw. verschoben, bis ein Antwortsignal,
welches als "Adresse gültig" angegeben ist, erhalten wird, das dem vom Kanal erzeugten Bewilligungssignal entspricht.
Vor dem Empfang des Adressgültigkeitsantwortsignales bleiben die Kippschaltungen 61 und 62 zurückgestellt, wodurch
die Rückstellausgangsleitungen 68 und 69 aktiviert bleiben. Das ODER-Inverterglied 60 erzeugt ein "0" Ausgangssignal
auf der Leitung 70, welches die UND-Inverterglieder
52, 53 und 58 durchschaltet und somit den Durchgang einer binären "1" durch diese Glieder erlaubt, welche eins in die
Kippschaltungen 40, 42 oder die dem UND-Inverterglied 58
vorhergehende Kippschaltung gesetzt wird. Die binäre "1" propagiert also durch das zweite Schieberegister bis entweder
die Kippschaltung 61 oder die Kippschaltung 62 durch ein entsprechendes Antwortsignal gesetzt wird. Nach Empfang
des Adressgültigkeitsantwortsignales auf der Leitung 33 wird eine binäre "1" in die Kippschaltung 61 beim Erschei-
: nen des nächsten A Taktimpulses gesetzt und gleichzeitig
werden die UND-Inverterglieder innerhalb des zweiten Schieberegisters blockiert. In dem in Fig. 4 gezeigten Beispiel
wird das durchgeschaltete Adressgültigkeitssignal zur selben Zeit erzeugt, zu der auch die Kippschaltung 42 gesetzt wird
FI 976 032 60982 5/067 4
wodurch das Tor 53 blockiert wird, bevor die Kippschaltung 43 gesetzt werden kann.
Für den Fall, daß das Adressgültigkeitssignal zeitgerecht empfangen wird (welcher Fall in Fig. 4 dargestellt ist),
hat die binäre "1" noch nicht die Fehlererzeugungskippschaltung 45 erreicht, so daß kein Fehlersignal auf der
Leitung 37 erzeugt wird. Durch das Setzen der Kippschaltung 61 wird die Leitung 8 aktiviert und das UND-Glied 22 in
Fig. 2 durchgeschaltet, welches an einem seiner Eingänge das aktivierte Setzausgangssignal auf der Leitung 6 von
der Kippschaltung 13 empfangen hatte. Infolgedessen wird die Leitung 31 am Ausgang des UND-Gliedes 22 aktiviert und
hierdurch eine binäre "1" in die Kippschaltung 14 beim Erscheinen des nächstfolgenden B Taktimpulses gesetzt. Die
Kippschaltung 14 bleibt für eine Zeitperiode gesetzt, welche in Fig. 4 mit A2B angegeben ist.
Zusammenfassend kann gesagt werden, daß eine binäre "1" in die erste Kippschaltung des ersten Schieberegisters gesetzt wird, wenn ein Antwortsignal auf eine Serviceanforderung
durch eines der peripheren Geräte empfangen wird. Diese binäre "1" wandert durch das erste Schieberegister bis
sie die Kippschaltung 13 erreicht, welche die binäre "1" speichert und gleichzeitig eine binäre "1" in die erste
Kippschaltung des zweiten Schieberegisters eingibt. Diese binäre "1" wandert durch die Kippschaltungen des zweiten
Schieberegisters bis ein Antwortsignal (Adressgültigkeitssignal) erhalten wird. Wenn dieses Antwortsignal zeitgerecht
erhalten wurde, wird diese binäre "1" in zweiten Schieberegister gelöscht, wobei die im ersten Schieberegister gespeicherte "1" weiter durch die Kippschaltungen des ersten
ι Schieberegisters wandern kann.
Zeitintervalls empfangen oder überhaupt nicht empfangen
Fi 976 032 809825/0674
kann die binäre "1" die Fehlererzeugungskippschaltung 45 im zweiten Schieberegister erreichen, wodurch ein weiteres
Durchwandern von Signalen durch das erste Schieberegister verhindert wird. Dies wird durch das Fehlersignal auf der
Leitung 37 erreicht, welches durch das ODER-Glied 35 zum Rückstelleingang der Kippschaltung 13 gelangt und damit die
binäre "1" in dieser Kippschaltung löscht.
Der weitere Ablauf der Arbeitsweisen der beiden Schieberegister ist aus Fig. 4 ohne weiteres ersichtlich. Nachdem
ein Adressgültigkeitssignal zeitgerecht empfangen worden war, kann die binäre "1" die unterbrochene Wanderung durch
die Kippschaltungen 14 bis 18 fortsetzen und die in Fig. 2 gezeigte Kippschaltung 19 setzen. Das Setzen der Kippschaltung
18 erzeugt auf der Leitung 57 ein Signal, durch das eine binäre "1" wieder in die erste Kippschaltung 40 des zweiten
Schieberegisters eingegeben wird. Die Kippschaltung 19 bleibt für eine Zeitdauer gesetzt, welche in Fig. 4 durch die
Linie B3A dargestellt ist. Das Setzen der Kippschaltung 19 erzeugt ein Statussignal auf der Leitung 9, welches von
dem Gerät empfangen wird, das nun mit dem Kanal verbunden ist. Vom I/O-Gerät wird hierauf als Antwort auf das Statussignal ein Statusgültigkeitssignal erzeugt, welches in dem
in Fig. 4 gezeigten Fall zeitgerecht empfangen wird.
Durch in die in Fig. 2 angedeutete Ergänzung des zweiten j Schieberegisters (Kippschaltung 21 usw.) können weitere
!Möglichkeiten für einen Signalaustausch zwischen dem Kanal
ίund dem I/O-Gerät geschaffen werden.
Fi 976 032 80 982 5/067
-Kb-
Leerseite
Claims (7)
- PATENTANSPRÜCHEAus Kippschaltungen bestehender Schieberegister-Zeitgeber für eine durch Aufforderungs- und Antwortsignale gesteuerte Datenübertragung, gekennzeichnet durch ein aus mindestens zwei Teilen bestehendes und durch ein Übertragungsstartsignal (26) angestoßenes erstes Schieberegister (Fig. 2) zur Verschiebung des Startimpulses bis zur letzten Kippschaltung (13) des ersten Teiles, welche ein Aufforderungssignal (6) erzeugt.votvangestoßenes zweites Schieberegister (Fig.3) zur Verschiebung dieses Signales bis zum Empfang eines Antwortsignales (33, 34; 8, 10), das die Verschiebung des gespeicherten Startsignales durch den folgenden Teil des ersten Schieberegisters auslöst und das Aufforderungssignal im zweiten Schieberegister löscht, sowie durch eine vom Ausgangssignal (37) der letzten Kippschaltung (45) des zweiten Schieberegisters ausgelöste Fehlereinrichtung.
- 2. Zeitgeber nach Anspruch 1, dadurch gekennzeichnet, daß das Ausgangssignal (37) die Weiterverschiebung des gespeicherten Startsignales durch den folgenden Teil des ersten Schieberegisters verhindert.
- 3. Zeitgeber nach Anspruch 1, dadurch gekennzeichnet, daß aufeinanderfolgende Kippstufen der Schieberegister durch zwei zeitlich gegeneinander versetzte Taktimpulsreihen (A, B) gesteuert werden.
- 4. Zeitgeber nach Anspruch 1, dadurch gekennzeichnet, dafi jeweils die letzte Kippschaltung eines TeilesFi 976 Ö32~ JR)9 8 2 5/0674ORIGINAL INSPECTEDr, η τ-des ersten Schieberegisters das zweite Schieberegister anstößt und daß die Weiterverschiebung im ersten Schieberegister jeweils von einem eintreffenden Antwortsignal ausgelöst wird.
- 5. Zeitgeber nach Anspruch, dadurch gekennzeichnet, daß das zweite Schieberegister aus Paaren von Kippschaltungen (41, 42; 43, 44) aufgebaut ist, daß die letzte Kippschaltung eines Paares (42) mit der ersten Kippschaltung (43) des folgenden Paares jeweils über ein UND-Inverterglied (52, 53) und ein nachfolgendes Inverterglied (48, 59) verbunden ist, wobei der erste Eingang des UND-Invertergliedes mit dem Rückstellausgang der letzten Kippschaltung verbunden ist, und der zweite Eingang vom Antwortsignal gesteuert wird (70), wobei der Ausgang des Inverters jeweils mit dem Rückstelleingang der nachfolgenden Kippschaltung verbunden ist und wobei die Verbindung zwischen dem UND-Inverter und dem Inverterglied jeweils mit dem Setzeingang (50, 51) der nachfolgenden Kippschaltung (41, 43) verbunden ist.
- 6. Zeitgeber nach Anspruch 1, dadurch gekennzeichnet, daß das Fehlersignal (37) einen weiteren Betrieb des ersten Schieberegisters verhindert.
- 7. Zeitgeber nach Anspruch 5, dadurch gekennzeichent, ! daß für jedes Antwortsignal (33, 34) eine Kipp- ' schaltung (61, 62) vorgesehen ist, deren Stell ausgang ein Antwortsignal (8, 10) zur Weiterver- j Schiebung im ersten Schieberegister erzeugt, und deren Rückstellausgang (68, 69) mit einem Eingang eines ODER-Invertergliedes (60) verbunden ist, dessen Ausgang (70) mit dem zweiten Eingang derUND-Inverterglieder (52, 53, 58) verbunden ist. pi 976 032 80 9Ϊ2 5/0 67Α ~
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/752,335 US4077011A (en) | 1976-12-20 | 1976-12-20 | Uncertain interval timer using a variable length shift register |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2752882A1 true DE2752882A1 (de) | 1978-06-22 |
Family
ID=25025870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772752882 Withdrawn DE2752882A1 (de) | 1976-12-20 | 1977-11-26 | Schieberegister-zeitgeber |
Country Status (6)
Country | Link |
---|---|
US (1) | US4077011A (de) |
JP (1) | JPS5376718A (de) |
DE (1) | DE2752882A1 (de) |
FR (1) | FR2374792A1 (de) |
GB (1) | GB1540200A (de) |
IT (1) | IT1113682B (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4184402A (en) * | 1976-12-27 | 1980-01-22 | Kabushiki Kaisha Kawai Gakki Seisakusho | Electronic musical instrument |
JPS5440537A (en) * | 1977-09-07 | 1979-03-30 | Hitachi Ltd | Pipeline control system |
DE2923963C2 (de) * | 1979-06-13 | 1986-03-27 | Endress U. Hauser Gmbh U. Co, 7867 Maulburg | Verfahren zur Impulsabstandsmessung und Anordnung zur Durchführung des Verfahrens |
FR2518779B1 (fr) * | 1981-12-23 | 1987-09-18 | Europ Teletransmission | Dispositif de gestion d'une memoire commune a plusieurs processeurs |
JPS5941533U (ja) * | 1982-09-10 | 1984-03-17 | 井上エムテ−ビ−株式会社 | 装飾積層材 |
US4646300A (en) * | 1983-11-14 | 1987-02-24 | Tandem Computers Incorporated | Communications method |
JPS61104837A (ja) * | 1984-10-26 | 1986-05-23 | 倉敷紡績株式会社 | 溝入りワッテイング材の製法 |
US4851987A (en) * | 1986-01-17 | 1989-07-25 | International Business Machines Corporation | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur |
US5377170A (en) * | 1992-04-11 | 1994-12-27 | Blaylock; Randy W. | Uteral contraction timer |
US7167924B1 (en) | 1996-06-10 | 2007-01-23 | Diebold, Incorporated | Financial transaction processing system and method |
US6039245A (en) | 1996-06-10 | 2000-03-21 | Diebold, Incorporated | Financial transaction processing system and method |
US20100235784A1 (en) | 2009-03-16 | 2010-09-16 | Bas Ording | Methods and Graphical User Interfaces for Editing on a Multifunction Device with a Touch Screen Display |
US9734193B2 (en) | 2014-05-30 | 2017-08-15 | Apple Inc. | Determining domain salience ranking from ambiguous words in natural speech |
US9715875B2 (en) | 2014-05-30 | 2017-07-25 | Apple Inc. | Reducing the need for manual start/end-pointing and trigger phrases |
US9721566B2 (en) | 2015-03-08 | 2017-08-01 | Apple Inc. | Competing devices responding to voice triggers |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3434115A (en) * | 1966-07-15 | 1969-03-18 | Ibm | Timed operation sequence controller |
GB1415169A (en) * | 1971-11-29 | 1975-11-26 | Philips Nv | Timed programme switching arrangement |
US3745475A (en) * | 1971-12-07 | 1973-07-10 | Nasa | Measurement system |
US3863224A (en) * | 1973-01-30 | 1975-01-28 | Gen Electric | Selectively controllable shift register and counter divider network |
US3851154A (en) * | 1973-12-19 | 1974-11-26 | Bell Telephone Labor Inc | Output preview arrangement for shift registers |
-
1976
- 1976-12-20 US US05/752,335 patent/US4077011A/en not_active Expired - Lifetime
-
1977
- 1977-10-27 FR FR7733126A patent/FR2374792A1/fr active Granted
- 1977-11-11 IT IT7729564A patent/IT1113682B/it active
- 1977-11-26 DE DE19772752882 patent/DE2752882A1/de not_active Withdrawn
- 1977-11-29 JP JP14233877A patent/JPS5376718A/ja active Granted
- 1977-12-07 GB GB51000/77A patent/GB1540200A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5376718A (en) | 1978-07-07 |
GB1540200A (en) | 1979-02-07 |
IT1113682B (it) | 1986-01-20 |
FR2374792B1 (de) | 1980-08-08 |
FR2374792A1 (fr) | 1978-07-13 |
US4077011A (en) | 1978-02-28 |
JPS5741731B2 (de) | 1982-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2731336C2 (de) | Taktsystem | |
DE3300260C2 (de) | ||
DE3300261C2 (de) | ||
DE2752882A1 (de) | Schieberegister-zeitgeber | |
DE2508324A1 (de) | Datenuebertragungssystem | |
DE3115455A1 (de) | Kommunikationssystem mit datenbus | |
DE1292164B (de) | Schaltungsanordnung zum Empfangen und Auswerten von Anforderungssignalen mit unterschiedlichem Vorrang | |
DE2461091C3 (de) | Gerät zur Erfassung und Weitergabe der Anzahl von ein bestimmtes Ereignis repräsentierenden Signalen | |
DE2216465C3 (de) | Asynchrone Pufferanordnung | |
DE2356472A1 (de) | Taktgeberanordnung fuer die digitalsignaluebertragung | |
DE4101413A1 (de) | Schaltung zur zeitkorrektur zeitlich unterschiedlicher digitaler signale | |
DE2234407C2 (de) | Datenverarbeitungsanlage | |
DE1256689C2 (de) | Taktgeber mit einer einrichtung zur abschaltung und zur phasenrichtigen wiedereinschaltung der taktsignale von elektronischen datenverarbeitenden anlagen | |
DE2245805A1 (de) | Schaltungsanordnung fuer den selektiven abruf der endstellen einer nachrichtenuebertragungsanlage | |
DE2730536A1 (de) | Steuerinformationsuebertragungssystem | |
DE2312455A1 (de) | Verriegelungsschaltung zur steuerung des zugriffs von duplizierten einheiten zu einer einrichtung in einer anlage, insbesondere fernsprechvermittlungsanlage | |
DE4427691C1 (de) | Steuerschaltung mit einer Zustandsauswertung für Slave-Schaltkreise, die mit einem Master-Schaltkreis zusammenarbeiten, insbesondere für eine zentrale Gemeinschaftsantennen-Aufbereitungsanlage, für Kopfstellen für die Kabeleinspeisung oder für Repeaterstation für Funktelefone | |
EP0073969A2 (de) | Verfahren zur Übergabe des Refresh-Signals an einen Halbleiterspeicher und Schaltung zur Ausführung des Verfahrens | |
DE4431791A1 (de) | Signalauswahlvorrichtung | |
DE2627830C2 (de) | System zur Verzögerung eines Signals | |
DE2103435C3 (de) | Verfahren und Schaltungsanordnung zur Verhinderung der Übertragung von Binärzeichen mit einer höheren als einer höchsten zugelassenen Übertragungsgeschwindigkeit | |
DE2622827C2 (de) | Decodierschaltung für Sekundärradar- Antwortsignale | |
DE1248719B (de) | ||
DE2112179A1 (de) | Schaltende Datenstation | |
DE3530219C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |