DE1231299B - Impulsgeber mit einer Zaehlverzoegerungsvorrichtung - Google Patents

Impulsgeber mit einer Zaehlverzoegerungsvorrichtung

Info

Publication number
DE1231299B
DE1231299B DEJ28526A DEJ0028526A DE1231299B DE 1231299 B DE1231299 B DE 1231299B DE J28526 A DEJ28526 A DE J28526A DE J0028526 A DEJ0028526 A DE J0028526A DE 1231299 B DE1231299 B DE 1231299B
Authority
DE
Germany
Prior art keywords
input
output
pulse
delay device
counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ28526A
Other languages
English (en)
Inventor
James Russel King
Chester Martin Pietras
William Herbert Richard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1231299B publication Critical patent/DE1231299B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers

Landscapes

  • Pulse Circuits (AREA)

Description

  • Impulsgeber mit einer Zählverzögerungsvorrichtung Die Erfindung betrifft einen Impulsgeber mit einer Zählverzögerungsvorrichtung, die im Zusammenwirken mit einer aus einem »+1«-Addierer bestehenden Zählschaltung während jeder Periode einer aus einem dem Impulsgeber zugeführten Einzelimpuls abgeleiteten Hilfsimpulsfolge jeweils die vom Wirksamwerden des Einzelimpulses an aufgelaufene Periodenzahl der Hilfsimpulsfolge in binärer Weise darstellt, so daß bei Darstellung einer ausschließlich binäre Einsen aufweisenden Zahl die Zählverzögerungsvorrichtung ein Verknüpfungsglied sowohl zur Ausgabe eines Impulsgeber-Ausgangsimpulses als auch zur Einleitung eines neuen Zählvorgangs für die Ausgabe weiterer Impulsgeber-Ausgangsimpulse wirksam werden läßt.
  • Eine solche Anordnung ist grundsätzlich in der USA.-Patentschrift 2 888 557 beschrieben. Bei dieser bekannten Anordnung stößt ein Einzelimpulsgeber einen Frequenzteiler an, der eine zugeführte Oszillatorfrequenz in einem vorbestimmten Verhältnis teilt. Die Ausgangsimpulse dieses Frequenzteilers werden einem »+1«-Addierer zugeführt, dessen Ausgang mit dem Eingang einer Zählverzögerungsvorrichtung verbunden ist, deren Ausgang ihrerseits wieder an den Eingang des »-f-1« Addierers zurückgeführt ist. Auf diese Weise wird bei jedem Umlauf eine binäre Eins hinzuaddiert und das Zählergebnis jeweils in binärer Darstellung der Anzahl der Umläufe auf die Verzögerungseinrichtung gebracht. Weist nun zu einem bestimmten Zeitpunkt des Zählvorgangs die Verzögerungseinrichtung an jeder Stelle eine Eins auf, dann entsteht an einem Ausgangsverknüpfungsglied ein Ausgangsimpuls des Impulsgebers. Die Frequenz dieser Ausgangsimpulse ist dabei im wesentlichen von der Oszillatorfrequenz und von dem Teilungsverhältnis des Frequenzteilers abhängig, so daß sie hiermit festgelegt werden kann. Mit einer solchen Anordnung ist es möglich, je nach Einstellung, äußerst niedrige Frequenzen der Ausgangsimpulsfolge zu erzielen.
  • Die Aufgabe der Erfindung besteht nun darin, einen Impulsgeber bereitzustellen, dessen Schaltungsaufbau gegenüber dem bisherigen wesentlich vereinfacht ist und dessen Frequenzeinstellung unter geringstem Aufwand möglich -ist.
  • Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß der Zählverzögerungsvorrichtungseingang an den Ausgang einer an ihrem Eingang den Einzelimpuls aufnehmenden Hilfsverzögerungseinrichtung angeschlossen ist, die sowohl zur Erzeugung der Hilfsimpulsfolge als auch zur jeweiligen Darstellung des Zählergebnisses einer den »+1«-Addierer enthaltenden Rückkopplungsschleife zugeordnet ist. In vorteilhafter Weise ist dabei die Verzögerungszeit der Hilfsverzögerungsvorrichtung mindestens doppelt so groß wie die der Zählverzögerungsvorrichtung, so daß beim Darstellen einer ausschließlich binären Einsen aufweisenden Zahl in der Zählverzögerungsvorrichtung deren Eingang eine binäre Null und ihr Ausgang eine binäre Eins aufweist und daß zusätzlich der Eingang der Zählverzögerungsvorrichtung über einen ersten Inverter mit einem ersten Eingang und ihr Ausgang direkt mit einem zweiten Ausgang des Ausgangs-UND-Verknüpfungsgliedes des Impulsgebers verbunden ist. Ist nun gemäß einer vorteilhaften Weiterbildung der Erfindung die Zählverzögerungsvorrichtung und die Hilfsverzögerungsvorrichtung zu einer gemeinsamen Verzögerungsvorrichtung zusammengefaßt, dann wird durch einen Teil der Verzögerungsvorrichtung eine Oszillatorfrequenz und durch den anderen Teil jeweils das Zählergebnis dargestellt. Bei Verwendung einer Verzögerungsleitung kann dann durch Längenänderung der Hilfsverzögerungsleitung jeweils die Oszillatorfrequenz bestimmt werden. In diesem Falle kann dann die Zählverzögerungsleitung je nach Einstellung der Länge der Hilfsverzögerungsleitung eine kleinere oder größere binäre Zahl des Zählergebnisses aufnehmen. Der Vorteil der erfindungsgemäßen Anordnung besteht demnach also darin, daß Oszillator- und Zählteil zusammengefaßt sind, so daß kein besonderer Oszillator mit nachgeschaltetem Frequenzteiler mit den an sich bekannten Nachteilen benötigt wird. Die Verzögerungszeit der Hilfsverzögerungsvorrichtung bestimmt allein die Frequenz der Ausgangsimpulse.
  • Gemäß einem weiteren Erfindungsgedanken wird der Eingang der Zählverzögerungsvorrichtung zur Rückführung eines Impulses über die Rückkopplungsschleife an den Einstelleingang einer bistabilen Schaltvorrichtung angeschlossen, deren erster Rückstelleingang an der mit .dem Ausgang der Zählverzögerungsvorrichtung verbundenen Leitung angeschlossen ist und deren zweiter Rückstelleingang über eine erste Verzögerungseinrichtung, deren Verzögerungszeit etwa eine halbe bis dreiviertel Bitzeit beträgt, sowohl an den Ausgang des Ausgangs-UND-Verknüpfungsgliedes angeschlossen ist als auch jeweils nach Beginn eines auf der mit dem Eingang der Zählverzögerungsvorrichtung verbundenen Leitung auftretenden Null-Bits oder einer Null-Bitfolge angesteuert wird, daß ihr Einstellausgang an einen dritten Eingang des Ausgangs-UND-Verknüpfungsgliedes und die mit dem Eingang der Zählverzögerungsvorrichtung verbundene Leitung zusätzlich mit dem ersten Eingang eines übertragungs-UND-Verknüpfungsgliedes angeschlossen ist, deren zweiter Eingang mit ihrem Rückstellausgang und deren Ausgang mit dem Eingang der Hilfsverzögerungsvorrichtung verbunden ist.
  • In vorteilhafter Weise ist dabei sowohl der Ausgang des ersten Inverters als auch der Ausgang eines zweiten Inverters, dessen Eingang an der mit dem Ausgang der Zählverzögerungsvorrichtung verbundenen Leitung liegt, an entsprechenden Eingängen eines Zähl-UND-Verknüpfungsgliedes angeschlossen, dessen dritter Eingang ebenfalls am Einstellausgang der bistabilen Schaltvorrichtung liegt und dessen Ausgang je mit einem Eingang zweier ODER-Verknüpfungsglieder verbunden ist, wovon eines sowohl mit seinem Ausgang an den Eingang der ersten Verzögerungseinrichtung als auch mit einem weiteren Eingang :an den Ausgang des Ausgangs-UND-Verknüpfungsgliedes angeschlossen ist und wovon das andere sowohl mit seinem Ausgang an den Eingang der Hilfsverzögerungsvorrichtung als auch mit seinem weiteren Eingang an den Ausgang des übertragungs-UND-Verknüpfungsgliedes angeschlossen ist.
  • Weitere Teilaufgaben und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung, die an Hand eines Ausführungsbeispieles mit Hilfe der Zeichnung die Erfindung näher erläutert und aus den Patentansprüchen.
  • Das Ein- und Ausschalten der erfindungsgemäßen Schaltungsanordnung nach der Zeichnung wird über den Eingang 10 gesteuert, und die bei Betrieb entstehenden periodischen Taktimpulse werden über die Ausgangsleitung 11 abgegeben. Die somit einen Taktimpulsgeber darstellende erfindungsgemäße Anordnung enthält eine Verzögerungsleitung 12, die in einen ersten Abschnitt 13 und einen zweiten Abschnitt 14 eingeteilt ist. Die Verzögerungsleitung 12 besteht in bevorzugter Weise aus einem Draht, der in an sich bekannter Weise Torsionswellen weiterleitet. Die Schaltelemente werden im Zusammenhang mit drei sich überschneidenden Baugruppen beschrieben. Eine Baugruppe wirkt dabei mit dem Verzögerungsleitungsabschnitt 13 zusammen, wobei eine Oszillatorfrequenz bereitgestellt wird. Eine zweite Baugruppe wirkt ebenfalls mit dem Verzögerungsleitungsabschnitt 13 zusammen, wobei eine Impulsfolge entsteht, die einer sich bei jeder Oszillatorperiode um eins erhöhenden binären Zahl entspricht. Die dritte Baugruppe wirkt mit dem zweiten Verzögerungsleitungsabschnitt 14 zusammen, so daß ein Taktgeberimpuls am Ausgang 11 entsteht, wenn der auf der Verzögerungsleitung erreichte Zählwert einer vorbestimmten Zahl entspricht.
  • Der Taktimpulsgeber wird im Ansprechen auf verschiedene Zustände der Verzögerungsleitung an den jeweiligen Enden der Verzögerungsleitungsabschnitte 13 und 14 betrieben. Hierbei ist der Verbindungspunkt beider Verzögerungsleitungsabschnitte mit Y bezeichnet, daß äußere Ende des Verzögerungsleitungsabschnittes 13 mit X und das äußere Ende des Verzögerungsleitungsabschnittes 14 mit Z. Zwei Baugruppen, die jeweils einen Verstärker 15 mit nachgeschalteter Justiervorrichtung 16 enthalten, sind an den Punkten Y und Z mit der Verzögerungsleitung 12 ge- koppelt, so daß entsprechende elektrische Signale an den Ausgangsleitungen 17 und 18 der Tustiervorrichtungen auftreten. Die an diesen Ausgängen auftretenden Bits werden mit Y und Z und deren Komplementärwerte mit Y' und Z' bezeichnet. Der jeweils mit der Verzögerungsleitung 12 gekoppelte Verstärker 15 empfängt die auf der Verzögerungsleitung 12 auftretenden Impulse und gibt entsprechende Signale am Ausgang 21 ab. Jeweils der erste Eingang der Justiervorrichtungen 16 ist mit diesem Ausgang 21 verbunden, während jeweils der zweite Eingang 22 an den Ausgang eines gemeinsamen Oszillators 29 angeschlossen ist. Im Ansprechen auf die so zugeführten Signale entsteht an den Ausgängen 17 und 18 der Justiervorrichtungen 16 ein Signal, das zum Abgleich der effektiven Länge der Verzögerungsleitung 12 entsprechend verzögert, als auch genau in Phase mit der zugeführten Oszillatorschwingung gebracht ist.
  • Die restliche der drei genannten Baugruppen enthält einen Treiber 26, dessen Ausgang an der Stelle X mit der Verzögerungsleitung 12 gekoppelt ist, so daß hierauf ein Impuls im Ansprechen auf die Bedingungen an den Eingängen 27 und 28 des Treibers 26 übertragen werden kann. Hierbei ist die Eingangsleitung 27 mit dem Ausgang des Oszillators 29 verbunden, welcher auch die Eingänge 22 der Justiervorrichtungen 16 speist. Mit Hilfe der Oszillatorschwingungen wird die Phasenlage der Impulse auf der Verzögerungsleitung 12 gesteuert. Der zweite Eingang 28 des Treibers 26 ist mit dem Ausgang eines UND-Verknüpfungsgliedes 30 verbunden, dessen erster Eingang direkt am Eingang 10 des Taktimpulsgebers liegt, und dessen zweiter Eingang 31 an den Ausgang eines ODER-Verknüpfungsgliedes 32 mit drei Eingangsleitungen 34, 35 und 36 angeschlossen ist. Diese Eingangsleitungen 34 und 35 hängen mit Schaltungsgruppen zur Bildung und zum Aufrechterhalten eines Markierungsimpulses zusammen, während die Eingangsleitung 36 einer weiter unten beschriebenen Schaltungsgruppe zum Durchführendes Zählvorgangs zugeordnet ist. Eine ebenfalls mit dem Eingang 10 verbundene monostabile Kippschaltung wird aufgesetzt, sobald der Taktimpulsgeber eingeschaltet wird, so daß, da ihr Ausgang mit der Eingangsleitung 34 des ODER-Verknüpfungsgliedes 32 verbunden ist. über das nun auch wirksame UND-Verknüpfungsglied 30 ein Markierungsimpuls auf die Verzögerungsleitung 12 übertragen wird.
  • Um diesen Markierungsimpuls wiederholt durch den Verzögerungsleitungsabschnitt 13 durchlaufen zu lassen, ist ein UND-Verknüpfungsglied 14 vorgesehen, dessen erster Eingang 42 mit der Ausgangsleitung 17 zur Übertragung des Markierungsimpulses und der Y-Bits verbunden ist und dessen zweiter Eingang 43 aufgesetzt wird, um die Übertragung dieser Bits auf den Punkt X der Verzögerungsleitung 12 über das ODER-Verknüpfungsglied 32 zu steuern. Die Ansteuerung des Eingangs 43 dient, wie weiter unten noch näher erläutert wird, zum Öffnen und Schließen des UND-Verknüpfungsgliedes 41, sowohl um den Markierungsimpuls zu übertragen als auch das Zählen mit Hilfe der Verzögerungsleitung 12 durchzuführen.
  • Wie bereits schon angedeutet, ist weiterhin ein » -I-1 «-Addierer vorgesehen, der zur Erzeugung einer dem Zählwert auf der Verzögerungsleitung 12 entsprechenden Impulsfolge und zum jeweils bei einem Umlauf des Markierungsimpulses erfolgenden Erhöhen dieses Zählwertes dient. Obgleich dieser » +1«-Addierer an sich bekannt ist, soll er doch näher beschrieben werden, weil einige seiner Schaltelemente zusätzliche Aufgaben durchzuführen haben. Wird eine Eins einer binären Zahl hinzuaddiert, dann wird zunächst die äußerste Stelle rechts geändert. Bei einem Wechsel von Eins nach Null wird eine Eins auf die nächsthöhere Stelle übertragen. Überträge von einer Stelle auf die jeweils nächsthöhere Stelle finden statt, bis in einer Stelle eine Null in eine Eins umgewandelt wird. Mit anderen Worten ausgedrückt, ein »+1«-Addierer ist in der Weise wirksam, daß eine erste Bitgruppe invertiert wird, während die Bits der zweiten Gruppe unverändert übertragen werden. An der Ausgangsleitung 17 ist ein Inverter 45 angeschlossen, um die empfangenen Y-Bits zu invertieren. Außerdem sind zwei UND-Verknüpfungsglieder 41 und 46 vorgesehen, wovon das UND-Verknüpfungsglied 41 bereits erwähnt ist, die durch eine bistabile Kippschaltung 47 angesteuert werden, so daß entweder Y- oder Y'-Bits auf die entsprechenden Eingangsleitungen 35 und 36 des ODER-Verknüpfungsgliedes 32 übertragen werden, das dann diese Bits auf die Verzögerungsleitung 12 weiterleitet. Das die Y'-Bits weiterleitende UND-Verknüpfungsglied 46 ist mit seiner Eingangsleitung 48 an den Ausgang des Inverters 45 angeschlossen und liegt mit seiner Eingangsleitung 49 am 1-Ausgang der bistabilen Kippschaltung 47. Die dritte Eingangsleitung 50 dieses UND-Verknüpfungsgliedes 46 ist, wie noch näher ausgeführt wird, während der Additionsoperation dauernd aufgesetzt. Das UND-Verknüpfungsglied 41 hingegen erhält über seine Eingangsleitung 42 Y-Bits, wie es bereits erläutert worden ist, während seine Eingangsleitung 43 mit dem 0-Ausgang der bistabilen Kippschaltung 47 verbunden ist.
  • Die bistabile Kippschaltung 47 muß in den Nullzustand gesteuert werden, wenn der auf der Ausgangsleitung 17 eintreffende Markierungsimpuls über das UND-Verknüpfungsglied 41 übertragen worden ist. Im Anschluß hieran wird, bevor das nächste Bit den Punkt Y auf der Verzögerungsleitung 12 erreicht hat, die bistabile Kippschaltung 47 umgeschaltet, so daß Y'-Bits über das UND-Verknüpfungsglied 46 übertragen werden können. Die bistabile Kippschaltung 47 wird in ihren Nullzustand zurückgeschaltet, nachdem die erste binäre Eins am Ausgang des UND-Verknüpfungsgliedes 46 aufgetreten ist, so daß wiederum Y-Bits über das UND-Verknüpfungsglied 41 übertragen werden können. Sie wird nun nicht mehr in ihren Einszustand geschaltet, bevor der nächste Umlauf beginnt. Eine zweite bistabile Kippschaltung 54, zwei Verzögerungseinrichtungen 55, 56 und ein ODER-Verknüpfungsglied 57 wirken zur Steuerung der bistabilen Kippschaltung 47 während dieser Arbeitsfolge zusammen. Der Stelleingang der bistabilen Kippschaltung 54 ist an die Ausgangsleitung 17 angeschlossen, während ihr Rückstelleingang mit der Ausgangsleitung 18 verbunden ist, so daß zu Beginn jedes Umlaufs die bistabile Kippschaltung 54 im Ansprechen auf die Markierungsimpulse an den Stellen Y und Z der Verzögerungsleitung 12 zu Beginn jedes Umlaufs in den Einszustand und am Ende jedes Umlaufs in den Nullzustand zurückgeschaltet wird. Die Verzögerungseinrichtung 55, deren Verzögerungszeit etwa einer halben bis dreiviertel Bitzeit entspricht, liegt zwischen dem 1-Ausgang der bistabilen Kippschaltung 54 und dem Steheingang der bistabilen Kippschaltung 47. Die bistabile Kippschaltung 54 bewirkt, daß nur Markierungsimpulse auf die bistabile Kippschaltung 47 übertragen werden und die übertragung von binären Einsen in der binären Zahl verhindert wird. Die Ausgangsimpulse des UND-Verknüpfungsgliedes 46 werden über das ODER-Verknüpfungsglied 57 und die Verzögerungseinrichtung 56 auf den Rückstelleingang der bistabilen Kippschaltung 47 übertragen. Die Verzögerungseinrichtung 56 besitzt eine Verzögerungszeit von etwa einer halben bis dreiviertel Bitzeit, so daß über das UND-Verknüpfungsglied 46 ein binärer Einsimpuls ausreichender Impulsdauer übertragen werden kann, bevor es unwirksam wird.
  • Wie sich aus der Zeichnung ergibt, ist die Schaltungsanordnung gemäß der Erfindung vorzugsweise so eingerichtet, daß ein Taktimpuls im Ansprechen auf eine vorbestimmte Impulsfolge abgegeben wird, in der der Markierungsimpuls Z und eine binäre Eins an jedem Platz zwischen den Punkten Y und Z auftritt. Die durch diese Impulsfolge dargestellte Zahl ist so gewählt, daß das Löschen der Verzögerungsleitung für die nächste Umlaufperiode vereinfacht wird. Obgleich diese Zahl relativ lang gemacht werden kann, besitzt sie darin ein Unterscheidungsmerkmal, daß, während der Markierungsimpuls als das erste Z-Bit erscheint, die erste Null an der Stelle Y auftritt.
  • Hierzu sind die Eingänge eines UND-Verknüpfungsgliedes 60 so geschaltet, daß sie auf die Bedingungen, die der obengenannten Zahl entsprechen, ansprechen, so daß an ihrem Ausgang, der gleichzeitig auch den Ausgang des Taktimpulsgebers darstellt, ein Taktimpuls auftritt. Eine Eingangsleitung 61 des UND-Verknüpfungsgliedes 60 liegt an der Ausgangsleitung 18 der Justiervorrichtung 16, die den Markierungsimpuls von der Stelle Z überträgt. Eine zweite Eingangsleitung 62 des UND-Verknüpfungsgliedes 60 ist mit dem Ausgang eines Inverters 45 verbunden, so daß der entsprechende Eingang des UND-Verknüpfungsgliedes 60 auf eine über die Ausgangsleitungen 17 übertragene Null an der Stelle Y ansprechen kann. Eine dritte Eingangsleitung 63 ist an den 1-Ausgang der bistabilen Kippschaltung 47 angeschlossen, so daß diese während jedes Umlaufs so lange aufgesetzt bleibt, bis die bistabile Kippvorrichtung 47 kurz nach Auftreten der ersten Null an der Stelle Y zurückgestellt wird. Im Ansprechen auf eine Folge von auf der Verzögerungsleitung auftretenden binären Einsen während des letzten Umlaufs entsteht unter der Wirkung des »+1«-Addierers eine Serie von Nullen am Eingang 28 des Treibers 26. Die Eingangsleitung 50 des UND-Verknüpfungsgliedes 46 liegt über einen Inverter 65 an der Ausgangsleitung 18, so .daß über das UND-Verknüpfungsglied 46 die Cbertragung einer Eins auf die Verzögerungsleitung 12 im Ansprechen auf die Null, die der obengenannten Folge von Einsen folgt, verhindert wird. Auf diese Weise ergibt sich, daß beim Auftreten eines Taktimpulses am Ausgang 11 die Verzögerungsleitung 12 nur den Markierungsimpuls enthält und damit bereit ist, daß der nächste Umlauf begonnen werden kann.
  • Während das UND-Verknüpfungsglied 46 während des gesamten letzten Umlaufs unwirksam gehalten wird, überträgt der Ausgang des UND-Verknüpfungsgliedes 60 über das ODER-Verknüpfungsglied 57 einen Rückstellimpuls auf die bistabile Kippschaltung 47.
  • Um zu verhindern, daß die Verzögerungsleitung 12 gleichzeitig eine Eins einer ersten Impulsfolge an der Stelle Z und eine erste Null der nächsten Impulsfolge an der Stelle Y enthält, beträgt der Verzögerungsleitungsabschnitt 13 in seiner Länge mindestens das doppelte des Verzögerungsleitungsabschnitts 14.
  • Der Operationszyklus beginnt demnach mit der Zuführung eines Markierungsimpulses zum Treiber 26 der Verzögerungsleitung 12. Dieser Markierungsimpuls gelangt über die Verzögerungsleitung an den Punkt Y über den zugeordneten Abfühlverstärker 15 auf die Leitung 17 und schaltet die bistabile Kippschaltung 54 in den Einstellzustand. Über die Verzögerungseinrichtung 55 wird dann auch die bistabile Kippschaltung 47 in den Einstellzustand geschaltet. Da letzteres aber mit einer gewissen Zeitverzögerung erfolgt, bleibt zur Übertragung des Markierungsimpulses über die UND-Schaltung 41 infolge der nun noch an Leitung 43 anliegenden Spannung ein ausreichendes Zeitintervall zur Verfügung, so daß der Markierungsimpuls wieder an den Punkt X der Verzögerungsleitung 13 zurückgeführt werden kann. Hat nun dieser Impuls die Stelle Y passiert, dann haben beide mit den Abfühlverstärkern verbundene Leitungen 17 und 18 ein niedriges Spannungsniveau, so daß die UND-Schaltung 46 über die beiden Inverter 45 und 65 wirksam wird, da ja auch ihre dritte Leitung 49 infolge des Einstellzustandes der bistabilen Kippschaltung 47 aufgesetzt ist. Der Ausgangsimpuls der UND-Schaltung 46 gelangt nun über die ODER-Schaltung 32 und die UND-Schaltung 30 wieder zurück auf den Punkt X der Verzögerungsleitung 12, .so daß nun zusätzlich ein 1-Bit hierin enthalten ist. Andererseits schaltet aber der Ausgangsimpuls der UND-Schaltung 46 über die ODER-Schaltung 57 und über die Verzögerungseinrichtung 56 die bistabile Kippschaltung 47 wieder in den Rückstellzustand. Mittlerweile ist der Markierungsimpuls auf dem Verzögerungsleitungsabschnitt14 an den Punkt Z gelangt, so daß ein entsprechender Ausgangsimpuls auf der Leitung 18 die bistabile Kippschaltung 54 wieder in den Rückstellzustand schaltet. Zu diesem Zeitpunkt enthält demnach die Verzögerungsleitung 12 in ihrem Abschnitt 13 nur einen Markierungsimpuls und ein 1 -Bit. Gelangt nun wieder zunächst der Markierungsimpuls an den Punkt Y, dann wird er, wie oben beschrieben, an die Stelle X der Verzögerungsleitung 12 zurückgeführt. Unmittelbar darauf wird das 1 -Bit von dem entsprechenden Abfühlverstärker 15 auf die Leitung 17 übertragen. An dieser Stelle sei bemerkt, daß die Abfühlverstärker so eingerichtet sind und entsprechende Integrationsmittel aufweisen, daß nichtsignifikante Impulspausen ausgeglichen werden, so daß lediglich 0-Bits abgefühlt werden können. Das heißt aber, daß bei einem unmittelbar auf einen Markierungsimpuls folgenden 1-Bit oder bei aufeinanderfolgenden 1-Bits die Verstärker 15 während unmittelbar folgender Impulszeiten geöffnet bleiben. Im vorliegenden Fall gibt also dann der dem Punkt Y zugeordnete Abfühlverstärker 15 während der gesamten Dauer des Markierungsimpulses und des 1-Bits ein gleichbleibendes Signal ab. Das hat zur Folge, daß während der so gebildeten Zeitdauer der Ausgang der UND-Schaltung 46 blockiert wird und ein 0-Bit so in die Verzögerungsleitung 12 eingegeben wird. Mit dem Impulsabfall des 1-Bits an der Stelle Y, gelangen wieder beide Leitungen 17 und 18 auf ein niedriges Spannungsniveau, so daß die UND-Schaltung 46, wie oben beschrieben, wieder wirksam werden kann und ein 1-Bit auf die Verzögerungsleitung gelangt. Unmittelbar nach diesem Zeitpunkt befindet sich demnach auf dem Verzögerungsleitungsabschnitt 13 ein Markierungsimpuls gefolgt von einem 0- und einem 1-Bit, so daß eine binäre Zwei dargestellt wird. Auf diese Art und Weise wird die binäre Zählung fortgesetzt, bis sich eine Serie von 1-Bits ergibt, die den Verzögerungsleitungsabschnitt 14 voll auszufüllen vermag. Durchläuft nun eine solche Serie von 1-Bits den Punkt Y, dann gibt während dieser gesamten Zeit der dem Punkt Y zugeordnete Abfühlverstärker 15 dauernd in gleichbleibender Weise auf die Leitung 17 ein Signal ab, bis die gesamte 1-Serie in den Verzögerungsleitungsabschnitt 14 eingegeben ist. Unmittelbar darauf fällt dann der dem Punkt Y zugeordnete Verstärker 15 infolge der nun eintreffenden Null ab, während der nun an die Stelle Z des Verzögerungsleitungsabschnittes 14 gelangte Markierungsimpuls den der Stelle Z zugeordneten Abfühlverstärker 15 aufsetzt. Damit wird aber sowohl über die Leitung 18 und 61 als auch über die Leitung 17, den Inverter 45 und die Leitung 62 die UND-Schaltung 60 wirksam, so daß ein Ausgangsimpuls auf der Leitung 11 entsteht. Da aber auch die Ausgangsleitung 11 mit der Eingangsleitung 66 des ODER-Verknüpfungsgliedes 57 verbunden ist, schaltet der so über das ODER-Verknüpfungsglied übertragene Impuls über die Verzögerungseinrichtung 56 die bistabile Kippschaltung 47 wieder in den Rückstellzustand, so daß die UND-Schaltung 60 nach entsprechender Verzögerung wieder blockiert wird. Andererseits enthält zu diesem Zeitpunkt die Verzögerungsleitung 12 in ihrem Abschnitt 13 nur einen Markierungsimpuls, so daß der Zählzyklus wieder von vorn beginnen kann.

Claims (10)

  1. Patentansprüche: 1. Impulsgeber mit einer Zählverzögerungsvorrichtung, die im Zusammenwirken mit einer aus einem » +1«-Addierer bestehenden Zählschaltung während jeder Periode einer aus einem dem Impulsgeber zugeführten Eingangsimpuls abgeleiteten Hilfsimpulsfolge jeweils die vom Wirksamwerden des Einzelimpulses an aufgelaufene Periodenanzahl der Hilfsimpulsfolge in binärer Weise darstellt, so daß bei Darstellung einer ausschließlich binäre Einsen aufweisenden Zahl die Zählverzögerungsvorrichtung ein Verknüpfungsglied sowohl zur Ausgabe eines Impulsgeber-Ausgangsimpulses als auch zur Einleitung eines neuen Zählvorgangs für die Ausgabe weiterer Impulsgeber-Ausgangsimpulse wirksam werden läßt, dadurch gekennzeichnet, daß der Zählverzögerungsvorrichtungseingang (Y) an den Ausgang einer an ihrem Eingang (X) den Einzelimpuls aufnehmenden Hilfsverzögerungsleitung (13) angeschlossen ist, die sowohl zur Erzeugung der Hilfsimpulsfolge als auch zur jeweiligen Darstellung des Zählergebnisses einer den »-I-1«-Addierer enthaltenden Rückkopplungsschleife zugeordnet ist.
  2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungszeit der Hilfsverzögerungsvorrichtung (13) mindestens doppelt so groß ist wie die der Zählverzögerungsvorrichtung (14), so daß beim Darstellen einer ausschließlich binären Einsen aufweisenden Zahl in der Zählverzögerungsvorrichtung (14), deren Eingang (Y) eine binäre Null und ihr Ausgang (Z) eine binäre Eins aufweist, und daß zusätzlich der Eingang (Y) der Zählverzögerungsvorrichtung (14) nach Verstärkung und Taktierung über einen ersten Inverter (45) mit einem ersten Eingang (62) und ihr Ausgang (Z) nach Verstärkung und Taktierung direkt mit einem zweiten Eingang (61) des Ausgangs-UND-Verknüpfungsgliedes (60) des Impulsgebers verbunden ist.
  3. 3. Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß sowohl an den Eingang (Y) als auch an den Ausgang (Z) der Zählverzögerungsvorrichtung (14) Integriermittel (15) in Form von Abfühlverstärkern angeschlossen sind, deren Zeitkonstante so gewählt ist, daß binäre Ziffern darstellende Bits im wesentlichen ungestört und nichtsignifikante Impulspausen hingegen ausgeglichen werden.
  4. 4. Anordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß der Eingang (Y) der Zählverzögerungsvorrichtung (14) zur Rückführung eines Impulses über die Rückkopplungsschleife an den Einstelleingang (S) einer bistabilen Schaltvorrichtung (47, 54, 55) über die Abfühlverstärker (15) und Taktierungsstufen (16) angeschlossen ist, wobei der erste Rückstelleingang (54, R) der bistabilen Schaltvorrichtung an der mit dem Ausgang der Zählverzögerungsvorrichtung (14) verbundenen Leitung (18) angeschlossen ist, und wobei deren zweiter Rückstelleingang (47, R) über eine erste Verzögerungseinrichtung (56), deren Verzögerungszeit etwa eine halbe bis Breiviertel Bitzeit beträgt und die an das ODER-Verknüpfungsglied (57) angeschlossen ist, angesteuert wird, ferner dadurch gekennzeichnet, daß die bistabile Schaltvorrichtung jeweils nach Beginn eines auf der mit dem Eingang (Y) der Zählverzögerungsvorrichtung (14) verbundenen Leitung (17) auftretenden Nullbits oder einer Nullbitfolge angesteuert wird und daß der Einstellausgang (47, 1) an einen dritten Eingang (63) des Ausgangs-UND-Verknüpfungsgliedes (60) und die mit dem Eingang (Y) der Zählverzögerungsvorrichtung (14) verbundene Leitung (17) zusätzlich am ersten Eingang (42) eines übertragungs-UND-Verknüpfungsgliedes (41) liegt, dessen zweiter Eingang (43) mit dem Rückstellausgang (0 von 47) und dessen Ausgang (35) mit dem dritten Eingang des ODER-Verknüpfungsgliedes (32) verbunden ist.
  5. 5. Anordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß sowohl der Ausgang des ersten Inverters (62) als auch der Ausgang eines zweiten Inverters (65), dessen Eingang an der mit dem Ausgang (Z) der Zählverzögerungsvorrichtung (14) verbundenen Leitung (18) liegt, an entsprechenden Eingängen eines UND-Verknüpfungsgliedes (46) angeschlossen sind, dessen dritter Eingang (49) ebenfalls am Einstellausgang (1) der bistabilen Schaltvorrichtung (47, 54, 55) liegt, und dessen Ausgang (36) je mit einem Eingang zweier ODER-Verknüpfungsglieder (32, 57) verbunden ist, wovon eines (57) sowohl mit seinem Ausgang an den Eingang der ersten Verzögerungseinrichtung (56) als auch mit seinem weiteren Eingang (66) an den Ausgang des Ausgangs-UND-Verknüpfungsgliedes (60) angeschlossen ist und wovon das andere (32) sowohl mit seinem Ausgang (31) über das Verknüpfungsglied (30) und den Treiber (26) an den Eingang (X) der Hilfsverzögerungsvorrichtung (13) als auch mit seinem weiteren Eingang (35) an den Ausgang des Übertragungs-UND-Verknüpfungsgliedes (41) angeschlossen ist.
  6. 6. Anordnung nach den Ansprüchen 4 und 5, dadurch gekennzeichnet, daß die bistabile Schaltvorrichtung eine erste bistabile Kippschaltung (54) mit dem ersten Rückstelleingang (R) und dem Einstelleingang (S), eine zweite bistabile Kippschaltung (47) mit dem zweiten Rückstelleingang (R), dem Einstellausgang (1) und dem Rückstellausgang (0) sowie eine zweite Verzögerungseinrichtung (55) enthält, die zwischen dem Einstellausgang der ersten bistabilen Kippschaltung (54) und dem Einstelleingang der zweiten bistabilen Kippschaltung (47) angeordnet ist und deren Verzögerungszeit ebenfalls eine halbe bis Breiviertel Bitzeit beträgt.
  7. 7. Anordnung mindestens nach Anspruch 5, dadurch gekennzeichnet, daß der Ausgang (31) des ODER-Verknüpfungsgliedes (32) an einen ersten Eingang eines weiteren UND-Verknüpfungsgliedes (30) angeschlossen ist, dessen zweiter Eingang mit dem Impulsgebereingang (10) und dessen Ausgang (28) über den Treiber (26) mit dem Eingang (X) der Hilfsverzögerungsvorrichtung (13) verbunden ist, und daß ein zusätzlicher dritter Eingang (34) des ODER-Verknüpfungsgliedes (32) mit dem Ausgang einer monostabilen Kippschaltung (40) verbunden ist, deren Eingang ebenfalls am Impulsgebereingang (10) liegt. B.
  8. Anordnung mindestens nach Anspruch 7, dadurch gekennzeichnet, daß zur Impulsformung sowohl des Markierungsimpulses als auch der Bits und zur Einstellung der Periodendauer der Impulsgeberausgangssignale ein Oszillator (29) mit voreinstellbarer Frequenz vorgesehen ist.
  9. 9. Anordnung mindestens nach Anspruch 1, 3 und 8, dadurch gekennzeichnet, daß die Hilfsverzögerungseinrichtung (13) und die Zählverzögerungsvorrichtung (14) aus einem gemeinsamen, zu mechanischen Schwingungen anregbaren Medium (12) bestehen, wobei sowohl der Verbindungspunkt (Y) zwischen Hilfsverzögerungsmedium (13) und Zählverzögerungsmedium (14) als auch der Ausgang (Z) des Zählverzögerungsmediums (14) je über eine Abfühlverstärkervorrichtung (15) Ausgangsimpulse weiterleiten und der Eingang (X) des Hilfsverzögerungsmediums (13) über einen Umsetzverstärker (26) angesteuert wird, der durch den Oszillator (29) synchronisiert wird.
  10. 10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß den Ausgängen der Abfühlverstärkervorrichtungen (15) jeweils eine Phasenkorrekturvorrichtung (16) zugeordnet .ist, deren jeweils zweite Eingänge (22) ebenfalls mit dem Ausgang (27) des Oszillators (29) verbunden sind.
DEJ28526A 1964-07-08 1965-07-06 Impulsgeber mit einer Zaehlverzoegerungsvorrichtung Pending DE1231299B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1231299XA 1964-07-08 1964-07-08

Publications (1)

Publication Number Publication Date
DE1231299B true DE1231299B (de) 1966-12-29

Family

ID=22406874

Family Applications (1)

Application Number Title Priority Date Filing Date
DEJ28526A Pending DE1231299B (de) 1964-07-08 1965-07-06 Impulsgeber mit einer Zaehlverzoegerungsvorrichtung

Country Status (1)

Country Link
DE (1) DE1231299B (de)

Similar Documents

Publication Publication Date Title
DE3248010A1 (de) Wirksamer und schnell schaltender telemetrie-sender
EP0224302B1 (de) Schaltungsanordnung zum Erhöhen der Schärfe von Farbkanten
DE3032568C2 (de) Generator für Taktsignale mit durch Befehlssignale steuerbarer Periodenlänge
DE2936250C2 (de) Digitaler Frequenz-Synthesizer
DE2333187A1 (de) Statisches fernsteuerungsrelais
DE2525072A1 (de) Symmetrischer frequenzteiler zur teilung durch eine ungerade zahl
DE2451237A1 (de) Anordnung zum ansteuern einer anzeigevorrichtung
DE1231299B (de) Impulsgeber mit einer Zaehlverzoegerungsvorrichtung
DE3601858C1 (de) Schaltungsanordnung zur Frequenzteilung
DE1512260C3 (de) Verfahren und Einrichtung zur Datenübertragung durch Puls-Phasen-Modulation
DE1925917C3 (de) Binäre Impulsfrequenz-Multiplizierschaltung
DE2416601A1 (de) Schaltungsanordnung zur auswertung empfangener fernbedienungssignale, insbesondere von ultraschallschwingungen
DE2427603A1 (de) Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln
DE2251332A1 (de) Schaltsteueranordnung
DE2713319A1 (de) Elektronischer taktgeber fuer elektrische digitalanlagen
DE2831225C2 (de) Schaltung zur Erzeugung des Synchronsignalgemisches eines genormten Fernsehsignals
DE939333C (de) Vorrichtung zum Trennen von Synchronisier- und Signalimpulsen bei Impulskodemodulation
DE2627830C2 (de) System zur Verzögerung eines Signals
DE1943977C3 (de) Elektronische Uhr mit einer elektrische Impulse hoher Frequenz liefernden Zeitbasis und einem elektronischen Frequenzteiler
DE1953760B2 (de) Elektronische programmsteueranordnung
DE2206022C3 (de) Prozeflregeleinrichtung
DE3032705C2 (de) Zeitprogrammgeber
DE2314570C3 (de) Voreinstellbarer elektronischer Impulszähler
DE2554193C3 (de) Stelleinrichtung für elektronische Uhren
DE2436326C2 (de) Zentralstation einer Fernsteueranlage