DE117837T1 - Benutzerprogrammierbare buskonfiguration fuer mikrocomputer. - Google Patents

Benutzerprogrammierbare buskonfiguration fuer mikrocomputer.

Info

Publication number
DE117837T1
DE117837T1 DE1984630030 DE84630030T DE117837T1 DE 117837 T1 DE117837 T1 DE 117837T1 DE 1984630030 DE1984630030 DE 1984630030 DE 84630030 T DE84630030 T DE 84630030T DE 117837 T1 DE117837 T1 DE 117837T1
Authority
DE
Germany
Prior art keywords
chip
microcomputer
memory
hardware
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1984630030
Other languages
English (en)
Inventor
Williard S. Carrollton Texas 75007 Briggs
Alan D. Dallas Texas 75248 Gant
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CTU of Delaware Inc
Original Assignee
Mostek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mostek Corp filed Critical Mostek Corp
Publication of DE117837T1 publication Critical patent/DE117837T1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)

Claims (2)

Europäische Patentanmeldung Nr. 84630030.9 Veröffentlichungsnr. 0 117 837 ÜBERSETZUNG Patentan Sprüche
1. Mikrocomputer mit einem ersten integrierten Schaltkreischip, der eine Zentraleinheit und Ein-/Ausgabe-Einrichtungen enthält, wobei die Zentraleinheit Hardware hat, die in der Lage ist, auf Festwertspeicher auf dem
Chip und auf Festwertspeicher außerhalb des Chips zuzugreifen, wodurch der Mikrocomputer die Hardwaremöglichkeit hat, in einer ersten Betriebsart eines Einzelchipmikrocomputers oder in einer zweiten Betriebsart eines
Vielfachchipmikrocomputers, der den ersten Chip und wenigstens einen den Festwertspeicher enthaltenden Chip
enthält, ausgeführt zu werden; wobei in dem Mikrocomputer die Hardwaremöglichkeit während der Ausführung gesteuert werden kann, um die Betriebsart zu ändern.
2. Mikrocomputer nach Anspruch 1, bei dem die Hardwaremöglichkeit durch eine Betriebsartschaltung implementiert ist, die auf ein externes Signal hin Flag-Signale setzt, welche eine Signalwähl- und Leitwegeinrichtung
zur Steuerung des Weges eines Speicheradreßsignals steuern, wodurch eine Speicheradresse unter der Steuerung der Signalwähl- und Leitwegeinrichtung auf die Flag-Signale hin zu dem Speicher auf dem Chip oder zu dem Speicher außerhalb des Chips geleitet wird; und bei dem die Flag-Signale in einem programmierbaren Register gespeichert sind.
DE1984630030 1983-03-01 1984-02-27 Benutzerprogrammierbare buskonfiguration fuer mikrocomputer. Pending DE117837T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US47107983A 1983-03-01 1983-03-01

Publications (1)

Publication Number Publication Date
DE117837T1 true DE117837T1 (de) 1985-01-17

Family

ID=23870163

Family Applications (2)

Application Number Title Priority Date Filing Date
DE8484630030T Expired - Fee Related DE3481737D1 (de) 1983-03-01 1984-02-27 Benutzerprogrammierbare buskonfiguration fuer mikrocomputer.
DE1984630030 Pending DE117837T1 (de) 1983-03-01 1984-02-27 Benutzerprogrammierbare buskonfiguration fuer mikrocomputer.

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE8484630030T Expired - Fee Related DE3481737D1 (de) 1983-03-01 1984-02-27 Benutzerprogrammierbare buskonfiguration fuer mikrocomputer.

Country Status (3)

Country Link
EP (1) EP0117837B1 (de)
JP (1) JPS59167763A (de)
DE (2) DE3481737D1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2639733A1 (fr) * 1988-11-30 1990-06-01 Europ Rech Electr Lab Perfectionnements a un ordinateur de type domestique
JP4498407B2 (ja) * 2006-12-22 2010-07-07 キヤノン株式会社 プロセスカートリッジ、電子写真画像形成装置、及び、電子写真感光体ドラムユニット

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4093982A (en) * 1976-05-03 1978-06-06 International Business Machines Corporation Microprocessor system
US4349870A (en) * 1979-09-05 1982-09-14 Motorola, Inc. Microcomputer with programmable multi-function port
JPS56118165A (en) * 1980-02-22 1981-09-17 Ricoh Co Ltd Processor of video information
JPS56152061A (en) * 1980-04-25 1981-11-25 Mitsubishi Electric Corp Data storage device of electronic controller
JPS5757354A (en) * 1980-09-24 1982-04-06 Sharp Corp Cut-off controller for internal memory
JPS5771049A (en) * 1980-10-20 1982-05-01 Seiko Epson Corp One-chip microcomputer
JPS57150049A (en) * 1981-03-11 1982-09-16 Fujitsu Ltd Memory control system

Also Published As

Publication number Publication date
DE3481737D1 (de) 1990-04-26
EP0117837A3 (en) 1986-04-09
EP0117837A2 (de) 1984-09-05
JPS59167763A (ja) 1984-09-21
EP0117837B1 (de) 1990-03-21

Similar Documents

Publication Publication Date Title
DE117836T1 (de) Adressengesteuerte automatische busarbitrierung und adressenmodifizierung.
DE3876780T2 (de) Mikrorechner mit eingebauter chipauswahl und programmierbarer busdehnung.
CA2016348A1 (en) Multiprocessor type time varying image encoding system and image processor
DE3587446T2 (de) Signalverarbeitungsprozessor und hierarchische Multiverarbeitungstruktur mit mindestens einem solchen Prozessor.
DE117837T1 (de) Benutzerprogrammierbare buskonfiguration fuer mikrocomputer.
EP0238125A3 (de) Programmierbare Folgesteuerung
DE3410497A1 (de) Rechneranordnung
JPS603771A (ja) プログラマブルコントロ−ラのインタ−フエ−ス回路
DE69500544T2 (de) Mikrocomputer mit integrierter Haltepunktanordnung zur Erkennung von zusammengesetzten Ereignissen
DE3650703T2 (de) Mikroprozessor mit einer Blockübertragungsinstruktion
CA2076779C (en) Multiprocessor system with program change function
US5307285A (en) Circuit configuration for emulating a microcontroller
DE4122831A1 (de) Integrierte halbleiterschaltung
US4486825A (en) Circuit arrangement for extended addressing of a microprocessor system
DE69226043T2 (de) Datenverarbeitungsanlage mit einer schnellen Makroservice-Unterbrechung
DE3517662C2 (de) Einrichtung zum bedarfsweisen Vermindern eines Verarbeitungstaktes
KR940006716Y1 (ko) 포트가 확장된 마이콤 회로
KR940027663A (ko) 데이타처리시스템의 개발방법 및 데이타처리용 반도체집적회로
JPS6037008A (ja) 数値制御工作機械の制御装置
DE69414593T2 (de) Überwachung einer digitalen übertragungseinheit
DE4018419C2 (de)
JP2769384B2 (ja) 演算制御ｉｃおよび情報処理装置
JP2000067020A (ja) マルチプロセッサシステム
JPH0777234B2 (ja) 半導体集積回路
KR910009907B1 (ko) 제어프로그램 분할을 이용한 데이타 메모리 제어 시스템