JPS59167763A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS59167763A JPS59167763A JP59039710A JP3971084A JPS59167763A JP S59167763 A JPS59167763 A JP S59167763A JP 59039710 A JP59039710 A JP 59039710A JP 3971084 A JP3971084 A JP 3971084A JP S59167763 A JPS59167763 A JP S59167763A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- america
- united states
- signal
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
木光明は、内部メモリ・Dクーシコンにアクし・スづる
ためCP LJ内にバスを有し、またC[り(ノチップ
の外部にメ七りとの通信及び(又は)他の]ンビータの
ような仙のシス〜11、とのi山(ffiのIcめのバ
スを用いるマ・イタ1]コンヒ゛−1−夕【こ1糸る。
ためCP LJ内にバスを有し、またC[り(ノチップ
の外部にメ七りとの通信及び(又は)他の]ンビータの
ような仙のシス〜11、とのi山(ffiのIcめのバ
スを用いるマ・イタ1]コンヒ゛−1−夕【こ1糸る。
:1ンビ」−夕が他の=1ンビコータ(又(よ人ツノ、
′出力アバ・イス)と共通l\スをJjj Iilづ−
る時(、X(ま、〕\スの制衡1をどのデバイスが行う
か、j’、 t、:どのよう41時間で行うかを決定づ
るl、二めのl−ヒ)−レージコンが必要とされる。通
常、バス□・アービトレーションの(士ブ5 、%X)
、どのデノ\イスが1<ス・グランタであり、とのアバ
イスがバス・リフ−[、スタCあイ)かの区別は、シス
”7ムか設置さtしる以ncf ’x’−i夫′Jrさ
れる。更にコンピュータ・シスラノヘ設置11の大fi
t(’t)はマイク[]ブ1コセツリ−・チップの設i
tn寺〆i 7−7iJ t^される。例えば、メモリ
・アI〜レス範[II/J< Aンチツプと詞フチツブ
とはとのようにυI 4r< ”’v hるhλ、マイ
ク(]ブIZI j?ツサがハス・マスフカ1ノ\ス・
スレーブ゛か、とのようなバスが利)111月1止/)
)と171つlこ[111題は全て、システムがレイノ
アつ1へさンする時1銭で7人定される。シングルチッ
プ又(ユ/J、>数の一トンノ゛−11(二構成され1
.−マイク]二1−コンビニL−タてi3L、ビンの数
が使用可能なバスの数を制限する。
′出力アバ・イス)と共通l\スをJjj Iilづ−
る時(、X(ま、〕\スの制衡1をどのデバイスが行う
か、j’、 t、:どのよう41時間で行うかを決定づ
るl、二めのl−ヒ)−レージコンが必要とされる。通
常、バス□・アービトレーションの(士ブ5 、%X)
、どのデノ\イスが1<ス・グランタであり、とのアバ
イスがバス・リフ−[、スタCあイ)かの区別は、シス
”7ムか設置さtしる以ncf ’x’−i夫′Jrさ
れる。更にコンピュータ・シスラノヘ設置11の大fi
t(’t)はマイク[]ブ1コセツリ−・チップの設i
tn寺〆i 7−7iJ t^される。例えば、メモリ
・アI〜レス範[II/J< Aンチツプと詞フチツブ
とはとのようにυI 4r< ”’v hるhλ、マイ
ク(]ブIZI j?ツサがハス・マスフカ1ノ\ス・
スレーブ゛か、とのようなバスが利)111月1止/)
)と171つlこ[111題は全て、システムがレイノ
アつ1へさンする時1銭で7人定される。シングルチッ
プ又(ユ/J、>数の一トンノ゛−11(二構成され1
.−マイク]二1−コンビニL−タてi3L、ビンの数
が使用可能なバスの数を制限する。
大規模集積回路又はマイク)]ココンピコ−の経汎性の
観点では、いったん決定し−た仕様で量産することが酸
51′t5用及び製造設備費用の同数のために必要であ
る。しかし、これらのチップを使用覆るためには、個々
の用途に適づるように補足的チップを%D )Jll
Lなりればならないことが多い。これらの比較的中純な
補足的チップが複雑な本体のチップよりもはるかに費用
を要する場合がある。反面、特殊用途に複94tなデツ
プを製造しようとづれば、量産効果が1qられないため
に高価なものと4する。
観点では、いったん決定し−た仕様で量産することが酸
51′t5用及び製造設備費用の同数のために必要であ
る。しかし、これらのチップを使用覆るためには、個々
の用途に適づるように補足的チップを%D )Jll
Lなりればならないことが多い。これらの比較的中純な
補足的チップが複雑な本体のチップよりもはるかに費用
を要する場合がある。反面、特殊用途に複94tなデツ
プを製造しようとづれば、量産効果が1qられないため
に高価なものと4する。
本発明は、プログラマが11コグラム進行過程中にシン
グルデツプ・マイクDコンビコータからマルヂヂップ・
マイクD ]ンピ:1−夕へシステム作動を変更し智る
フレキシブルなマイク1」コンビ二ノータ・シスチン\
に係る。
グルデツプ・マイクDコンビコータからマルヂヂップ・
マイクD ]ンピ:1−夕へシステム作動を変更し智る
フレキシブルなマイク1」コンビ二ノータ・シスチン\
に係る。
本発明けMo5tck Corporation (i
215 West Crosby Roa〔1、Ca
rrollton 、 ’l exas 75006
)のンイクt’aコンビーr−夕のファミリを開発する
過程でなされIC6このファミリについては、同社1.
s Iら入手可能な印刷物”MK68200 Pr1
nciplcs or Qperalio+−、Ve
rsion 2.1<1982年7月)に記載されて
J5す、その記載内容を参照にJ、りここに組入れたも
のとする。また、このファミリについては、例えば米国
特許出願第 号及び第 号の明細
書にも記載されており、その記載内容を参照によりここ
に組入れたものとする。この又アミリはシステム作動の
大きくfルキシビリティを肖る意図で設計されたもので
あり、(a ) 膜化I/′0と共にAンヂップIで
OM及びRA I’、’Iを有づるシングルチップ・マ
イク[1コンビJ−タどして、又は(b);nンヂップ
R’OM及びRAMとAフチッフROM及び(又は)R
AMとが存在づる″゛部部分的拡張上モード、叉は(c
)、4ンチップRAMとAフチツブROM及び(又は)
RAMとが存在する(Aンチップ1″XOMは存在しく
≧い)パ全拡張′″モードて用いられ得る。上記の(I
I)及び(C)では、マイク1コニ1ンビコータがバス
・マスターで・もってもバス・スレーブであってもよい
ので、5つの可能なし一ドが存(E する。アクーフイ
ベートされlζ時に、ある機能を生ずるバー1〜つ丁)
′を含/Vて゛いることを、水明a古ぐは、その機能に
対してハードウェア能力をr’i−4ると呼ぶ。
215 West Crosby Roa〔1、Ca
rrollton 、 ’l exas 75006
)のンイクt’aコンビーr−夕のファミリを開発する
過程でなされIC6このファミリについては、同社1.
s Iら入手可能な印刷物”MK68200 Pr1
nciplcs or Qperalio+−、Ve
rsion 2.1<1982年7月)に記載されて
J5す、その記載内容を参照にJ、りここに組入れたも
のとする。また、このファミリについては、例えば米国
特許出願第 号及び第 号の明細
書にも記載されており、その記載内容を参照によりここ
に組入れたものとする。この又アミリはシステム作動の
大きくfルキシビリティを肖る意図で設計されたもので
あり、(a ) 膜化I/′0と共にAンヂップIで
OM及びRA I’、’Iを有づるシングルチップ・マ
イク[1コンビJ−タどして、又は(b);nンヂップ
R’OM及びRAMとAフチッフROM及び(又は)R
AMとが存在づる″゛部部分的拡張上モード、叉は(c
)、4ンチップRAMとAフチツブROM及び(又は)
RAMとが存在する(Aンチップ1″XOMは存在しく
≧い)パ全拡張′″モードて用いられ得る。上記の(I
I)及び(C)では、マイク1コニ1ンビコータがバス
・マスターで・もってもバス・スレーブであってもよい
ので、5つの可能なし一ドが存(E する。アクーフイ
ベートされlζ時に、ある機能を生ずるバー1〜つ丁)
′を含/Vて゛いることを、水明a古ぐは、その機能に
対してハードウェア能力をr’i−4ると呼ぶ。
このマイク[ド1ンピーl−夕の)?ミリでは、ボーI
−として用いられる入力、/出力デバイス及び他のレジ
スタリメ七り空間内に7ツブされている。
−として用いられる入力、/出力デバイス及び他のレジ
スタリメ七り空間内に7ツブされている。
16ビツ1へ詔が用いられているので、利用可能なアド
レス範囲は6 /K (65、536)バイトで・ある
。部分的拡張形態に対づるメモリ空間のマツプは、全体
とし−C参照符号100をイqして第1A図に示されて
いる。0−4にの範囲を占めるセクション102内のメ
七り・アト(/ス(<(オンデツプ”)マOMに対して
用いられる。32 K−48Kの範囲を占めるセクショ
ン106は外部メ七り又(ま入力、・′出ツノに対する
窓としく用いられる。この窓内で、米国!l:’j q
f出願第 昼明細書に開示されている自動的
バス・)7−ピデーシ」ンの特徴を利用可能である。6
2 、75 K −63Kの範囲を占めるしクシコン1
10はAンヂッフ゛R−A Mに対して用いられる。6
3 K−64Kの範囲を占めるセクション112はボー
1へ・レジスタに対して残されている。ボー1へ・レジ
スタは=]ンビュータ内の筒中な一時記憶装胃て−あっ
−(’b J、いし、出力ピンに接続づるバッノフルジ
スタであってもよい。
レス範囲は6 /K (65、536)バイトで・ある
。部分的拡張形態に対づるメモリ空間のマツプは、全体
とし−C参照符号100をイqして第1A図に示されて
いる。0−4にの範囲を占めるセクション102内のメ
七り・アト(/ス(<(オンデツプ”)マOMに対して
用いられる。32 K−48Kの範囲を占めるセクショ
ン106は外部メ七り又(ま入力、・′出ツノに対する
窓としく用いられる。この窓内で、米国!l:’j q
f出願第 昼明細書に開示されている自動的
バス・)7−ピデーシ」ンの特徴を利用可能である。6
2 、75 K −63Kの範囲を占めるしクシコン1
10はAンヂッフ゛R−A Mに対して用いられる。6
3 K−64Kの範囲を占めるセクション112はボー
1へ・レジスタに対して残されている。ボー1へ・レジ
スタは=]ンビュータ内の筒中な一時記憶装胃て−あっ
−(’b J、いし、出力ピンに接続づるバッノフルジ
スタであってもよい。
コンビコータの入力/出力はりへてメ七り・lツブされ
ており、また一般的入力、′出力バスに行くこれらの7
トレスはいくつかのボー1〜の−っを通過する。
ており、また一般的入力、′出力バスに行くこれらの7
トレスはいくつかのボー1〜の−っを通過する。
シングルチップ゛形態では、外部ハス(3(、存在けず
、またメモリ空間内の32.にと4ε31〈どの間の窓
は用いられ<7い。その場合には、4)くがら62.7
5 Kまひのメ七り空間【よROIVI及び[〈ΔM拡
張の/こめに残されている。
、またメモリ空間内の32.にと4ε31〈どの間の窓
は用いられ<7い。その場合には、4)くがら62.7
5 Kまひのメ七り空間【よROIVI及び[〈ΔM拡
張の/こめに残されている。
第1B図に示さ4′lている全拡張モードでは、Aンヂ
ップROMは存在せづ゛、JたO −62、75にの範
−囲のj2ド1ノス(j外部メモリに対して利用幅1七
で′ある、このj場合には、ししチッソ°がハス・リク
エスタであれば、外部バスの制御のだめの自動的アービ
I−シ]ンの特徴が単に16に窓を通じ℃利用可能であ
る。もしn1l−のコンビコータを右づるローカル・バ
スが用いられれば、アーじチージョンの特徴は必要とさ
れイ1い。
ップROMは存在せづ゛、JたO −62、75にの範
−囲のj2ド1ノス(j外部メモリに対して利用幅1七
で′ある、このj場合には、ししチッソ°がハス・リク
エスタであれば、外部バスの制御のだめの自動的アービ
I−シ]ンの特徴が単に16に窓を通じ℃利用可能であ
る。もしn1l−のコンビコータを右づるローカル・バ
スが用いられれば、アーじチージョンの特徴は必要とさ
れイ1い。
マイク(」コンビコータの2つの構成形式が第2A図及
び第2B図に示されている。第2A図には、Aンチップ
ROMもオンチップRAMも存在する場合の部分的拡張
モードが示されている。追加ROM212、追加RAM
214及び人力、/出力j′バイス216く陰極線管又
は他の任意の入力/出カデハイスであってよい)にアク
セスづる16ビツI−・バスであるローカル・バス21
0も存在している。バスは2つの信ト)、バス・イン2
0G及びバス・アウト208により制御される。1′1
動のモード、即らシングルチップ、部分的拡張又は全拡
張、はモー1〜・ビン20/1に与えられる外部信号に
より制御される。通常、図示の実施例では、ビン20’
l上の論理゛1′″はコンピュータがシングルチップ形
式であることを定め、論理” o ”はコンピュータが
部分的拡張モードにあることを定め、才Iこノー・−1
ネクシ三1ンはコンビ゛−r−夕が全拡張モードにある
ことを定める。前記のように、この形式はブロクラム実
行中にブ[1グランにより変更され得る。コンビニ2−
夕202はバス・7スタであり、またビン20Gは周辺
駅F/ 1)s 、うのハスリフニス1〜を通し、ビン
208はCPUがらのバス・グランlへを通る。
び第2B図に示されている。第2A図には、Aンチップ
ROMもオンチップRAMも存在する場合の部分的拡張
モードが示されている。追加ROM212、追加RAM
214及び人力、/出力j′バイス216く陰極線管又
は他の任意の入力/出カデハイスであってよい)にアク
セスづる16ビツI−・バスであるローカル・バス21
0も存在している。バスは2つの信ト)、バス・イン2
0G及びバス・アウト208により制御される。1′1
動のモード、即らシングルチップ、部分的拡張又は全拡
張、はモー1〜・ビン20/1に与えられる外部信号に
より制御される。通常、図示の実施例では、ビン20’
l上の論理゛1′″はコンピュータがシングルチップ形
式であることを定め、論理” o ”はコンピュータが
部分的拡張モードにあることを定め、才Iこノー・−1
ネクシ三1ンはコンビ゛−r−夕が全拡張モードにある
ことを定める。前記のように、この形式はブロクラム実
行中にブ[1グランにより変更され得る。コンビニ2−
夕202はバス・7スタであり、またビン20Gは周辺
駅F/ 1)s 、うのハスリフニス1〜を通し、ビン
208はCPUがらのバス・グランlへを通る。
第2B図は代替的な!VJ成形成形面り、]コーカルバ
ス及びローカル・メモリは第2A図の構成形式と同様に
存在しており、J、たンイク9コンビニz−夕をホス]
−・メモリ22G及び他−のホスト入力、・′出力デバ
イス228とならんてホス)−CP U 224に接続
するバッファ220及り追加バス222が追加されCい
る。この構成形式では、ホストCP tJ 224がバ
ス・グランタであり、ンーイク[lコンピュータ202
はバス・ス1ノー1である。(コーカル・バス210が
用いられているa寺には、マイクロコンピュータ220
2がバス(−の雌−のCP(−1であるから、バス・7
−ヒドレーシヨンをリフニスl−する必廿又は他のデバ
イスがバスを自由にするのを持つ必要はない。
ス及びローカル・メモリは第2A図の構成形式と同様に
存在しており、J、たンイク9コンビニz−夕をホス]
−・メモリ22G及び他−のホスト入力、・′出力デバ
イス228とならんてホス)−CP U 224に接続
するバッファ220及り追加バス222が追加されCい
る。この構成形式では、ホストCP tJ 224がバ
ス・グランタであり、ンーイク[lコンピュータ202
はバス・ス1ノー1である。(コーカル・バス210が
用いられているa寺には、マイクロコンピュータ220
2がバス(−の雌−のCP(−1であるから、バス・7
−ヒドレーシヨンをリフニスl−する必廿又は他のデバ
イスがバスを自由にするのを持つ必要はない。
一1ンピー7−夕202がスレーブ・モードにあるとし
ても、ROM212及びRAM21/Iのアドレスが1
・6 K D M A窓く第1八図中のセクション10
G〉の外側にある限りは、CP Uがこれらのアドレス
をオンチップとして取扱いJ゛たバス・アービトレーシ
ョンが用いらねK【いので、バス・グランド信号を待つ
必要(まない。ホスト・バス2221j−アクレスさね
る時には、コンビクー夕202は、データがl−l−ノ
ノル・バス210から転送され得る以前に、導線20ε
3−1−にバス・リクーrス[−を′送り、まlこ導線
206」二にバス・グラン[−(言号が到来づるのを持
つ必要がある。ホスl−CP Uがホス1〜・バス22
2へのアク[スをr(J態勢にある時、ホス1〜CPU
は、図示公れてぃイ1い制御導線を経て、2つのバスを
接続する信8をバッファ″220に、送り、次いCハ、
ス・クラン1〜信号をマイクfコ」ンピュータ202に
送る。ハス・クランj〜及びリフニス1−轡線は、図面
を簡単にJるlこめ、省略されている0、 この場合、同一のアドレスを用いるローカル・バス及び
共用ホスト・バス・アドレス参照はビン2084mのバ
ス・リフニス1〜信号の存在により区別され得る。米国
時♂[出願第 舅明細書に開示されているよ
うに、16KDM△窓106は、外部メモリ参照をフラ
ン覆る2つのピットを適当な行為ビットで置換づること
により全641くメモリ・アドレス範囲をアドレスする
のに用いられiりる。従って、I]−カル・バス240
に接続されているメ七りどホスト・バス222に接栓さ
れているメ−[りとの双方に関係づるアドレス範囲10
2、l○4,108及び11o内のアドレスかあってよ
い1.コンビ1−夕202がローカル・バス210にア
クロスしている時には、バス・リクエスト、信号は非ア
クディプ状態にある。コンビコータ202 /fiホス
ト・バス222へのアクセスを希望する時には、バス・
リクエスト・ビン2゜8がアクフイノになる。
ても、ROM212及びRAM21/Iのアドレスが1
・6 K D M A窓く第1八図中のセクション10
G〉の外側にある限りは、CP Uがこれらのアドレス
をオンチップとして取扱いJ゛たバス・アービトレーシ
ョンが用いらねK【いので、バス・グランド信号を待つ
必要(まない。ホスト・バス2221j−アクレスさね
る時には、コンビクー夕202は、データがl−l−ノ
ノル・バス210から転送され得る以前に、導線20ε
3−1−にバス・リクーrス[−を′送り、まlこ導線
206」二にバス・グラン[−(言号が到来づるのを持
つ必要がある。ホスl−CP Uがホス1〜・バス22
2へのアク[スをr(J態勢にある時、ホス1〜CPU
は、図示公れてぃイ1い制御導線を経て、2つのバスを
接続する信8をバッファ″220に、送り、次いCハ、
ス・クラン1〜信号をマイクfコ」ンピュータ202に
送る。ハス・クランj〜及びリフニス1−轡線は、図面
を簡単にJるlこめ、省略されている0、 この場合、同一のアドレスを用いるローカル・バス及び
共用ホスト・バス・アドレス参照はビン2084mのバ
ス・リフニス1〜信号の存在により区別され得る。米国
時♂[出願第 舅明細書に開示されているよ
うに、16KDM△窓106は、外部メモリ参照をフラ
ン覆る2つのピットを適当な行為ビットで置換づること
により全641くメモリ・アドレス範囲をアドレスする
のに用いられiりる。従って、I]−カル・バス240
に接続されているメ七りどホスト・バス222に接栓さ
れているメ−[りとの双方に関係づるアドレス範囲10
2、l○4,108及び11o内のアドレスかあってよ
い1.コンビ1−夕202がローカル・バス210にア
クロスしている時には、バス・リクエスト、信号は非ア
クディプ状態にある。コンビコータ202 /fiホス
ト・バス222へのアクセスを希望する時には、バス・
リクエスト・ビン2゜8がアクフイノになる。
第2△図及び第2[3図の双方に於て、−1ンビ1−夕
202は全拡張モードもしくは部分的拡張し一ドにあっ
−でよい。
202は全拡張モードもしくは部分的拡張し一ドにあっ
−でよい。
1つの特別な応用で(よ、部分的拡張モードが用いられ
るので、ΔンブップROMがjツクヒス可能である。シ
ート・ス1ヘラツブ・プログラムがAンヂップROM内
に記や、さ1″Iる。システム・パワがターンオンされ
1」パ1ノアツブされる時にiJ、AンチツブROMか
アクセスiiJ能であるJ、うに、=1ンビ1−夕は部
分的拡張し一ド又(よ〕(拡張モードにある。次いで、
ブートストラップ・10グラムか実行され、パラメータ
を初1Ill化し、またシステムをヂ]ツクアウトする
。最後に、ブー[−ス1−ラップ・プ]]グラムが全拡
張セードに切換わることができ、ツートス1−ラップ・
プロゲラ1、はイ〕効にシステムから除かれる。0−6
2.75にの範囲内のメモリ・アドレスがローカル・バ
ス210十に送り出される。ブー[・ス1〜ラップ・ブ
[lグラムの範囲内にある0〜41<範囲内のノーしり
・ツノ1〜レスもローカル・バス十に)スリ出され、ま
たl’< OM内のブー1〜ストラツプ・ノ〔二1クラ
ムは用いられなくなる。
るので、ΔンブップROMがjツクヒス可能である。シ
ート・ス1ヘラツブ・プログラムがAンヂップROM内
に記や、さ1″Iる。システム・パワがターンオンされ
1」パ1ノアツブされる時にiJ、AンチツブROMか
アクセスiiJ能であるJ、うに、=1ンビ1−夕は部
分的拡張し一ド又(よ〕(拡張モードにある。次いで、
ブートストラップ・10グラムか実行され、パラメータ
を初1Ill化し、またシステムをヂ]ツクアウトする
。最後に、ブー[−ス1−ラップ・プ]]グラムが全拡
張セードに切換わることができ、ツートス1−ラップ・
プロゲラ1、はイ〕効にシステムから除かれる。0−6
2.75にの範囲内のメモリ・アドレスがローカル・バ
ス210十に送り出される。ブー[・ス1〜ラップ・ブ
[lグラムの範囲内にある0〜41<範囲内のノーしり
・ツノ1〜レスもローカル・バス十に)スリ出され、ま
たl’< OM内のブー1〜ストラツプ・ノ〔二1クラ
ムは用いられなくなる。
この特別なアレンジメン1へにより、62.75にの全
顧問がAべlノーディング・ブト1クシムに対して利用
++J能゛Cある。
顧問がAべlノーディング・ブト1クシムに対して利用
++J能゛Cある。
伯の例は、第213図(ボス1へCI) U 22 /
+がMo5tek C0rpol’al iOn%のM
K 68000 マイク1−1ブf]レツ→ノ゛て−
あり、J、lこ−」ンビ′:I−夕204がコンビコー
タ224ど共に効−卓5的(こ作動けしめられるように
構成されている場合でd9る。この場合、ローカル・バ
ス210の「1畷)4制御111.+るハンドシrイク
信号が、Mo5tck Corporat ionの”
P r i nciples of pOrati
on Manual ”の8章に開示されているにう
にしツトされる。イれによりボストCP U 22 /
1. l;、j: 1詔を直接に二1ンピ]−タ202
内のボー1〜に占込むことができる0、これは拡張モー
ドでは行われ15)ないが、非拡張モードでは行われ肖
る。この場合、CP U 22 ’l 4.1 、ホス
ト・メモリ226内に記憶されているグ[1グラム又は
ルーチンへのベクトル・ポイン−j−インクと(、−る
アドレスをCPU202へ書込む。いったん:」ンビコ
ータ202がアドレスを受り終れば、:1ンビ1−タ2
02は拡張L−ドに切換り、32 Kと4.8 Kとの
間の外部窓を通じ−Cホス1−・メ七り226にアクセ
スでる。例えば、ホス]・224は問題をセット・アッ
プ゛し、実行されるべきオペレーヨンを記述づる(実行
さねるジコブの特性を定める)パラメータを変更し、J
、た変更されたパラメータがメ■:9220内のどこに
見い出されるかを]ンビューク202に伝える0、 第2図中の11−カル・バス2’IOは、前記Manu
al中にボー1へ0と1道名されている16ビンにアク
セスリ゛る。バスはボート1のと3つの高位ビットであ
る8ピンにより制御される。=lンビュータ202が一
般目的人力/出ツノに対しで用いられる時には、制御信
号は読出し/潜込み信号及びデータ転送アクヲーリッジ
信号Cあり、(股者はコンビコ−タ202’\の入力(
゛あり、7ド1ノスされたデバイスが]ノイクルのその
部分を完了した■、Yに″低゛′にもたらされる。ノア
ドレス・ス・[−ローノ信号(よ常時は゛′高″てあり
、771−レスがンルヂブレクス・バスーL−U安定し
ている時に、゛低″にもたlうされる。
+がMo5tek C0rpol’al iOn%のM
K 68000 マイク1−1ブf]レツ→ノ゛て−
あり、J、lこ−」ンビ′:I−夕204がコンビコー
タ224ど共に効−卓5的(こ作動けしめられるように
構成されている場合でd9る。この場合、ローカル・バ
ス210の「1畷)4制御111.+るハンドシrイク
信号が、Mo5tck Corporat ionの”
P r i nciples of pOrati
on Manual ”の8章に開示されているにう
にしツトされる。イれによりボストCP U 22 /
1. l;、j: 1詔を直接に二1ンピ]−タ202
内のボー1〜に占込むことができる0、これは拡張モー
ドでは行われ15)ないが、非拡張モードでは行われ肖
る。この場合、CP U 22 ’l 4.1 、ホス
ト・メモリ226内に記憶されているグ[1グラム又は
ルーチンへのベクトル・ポイン−j−インクと(、−る
アドレスをCPU202へ書込む。いったん:」ンビコ
ータ202がアドレスを受り終れば、:1ンビ1−タ2
02は拡張L−ドに切換り、32 Kと4.8 Kとの
間の外部窓を通じ−Cホス1−・メ七り226にアクセ
スでる。例えば、ホス]・224は問題をセット・アッ
プ゛し、実行されるべきオペレーヨンを記述づる(実行
さねるジコブの特性を定める)パラメータを変更し、J
、た変更されたパラメータがメ■:9220内のどこに
見い出されるかを]ンビューク202に伝える0、 第2図中の11−カル・バス2’IOは、前記Manu
al中にボー1へ0と1道名されている16ビンにアク
セスリ゛る。バスはボート1のと3つの高位ビットであ
る8ピンにより制御される。=lンビュータ202が一
般目的人力/出ツノに対しで用いられる時には、制御信
号は読出し/潜込み信号及びデータ転送アクヲーリッジ
信号Cあり、(股者はコンビコ−タ202’\の入力(
゛あり、7ド1ノスされたデバイスが]ノイクルのその
部分を完了した■、Yに″低゛′にもたらされる。ノア
ドレス・ス・[−ローノ信号(よ常時は゛′高″てあり
、771−レスがンルヂブレクス・バスーL−U安定し
ている時に、゛低″にもたlうされる。
データ・ストローブ信号はバス・す、イクルのデータ部
分を合図するべく“′低″にbたらされる。跣出しV〕
作のためには、データ・スl−D−ブが外部デバイスに
より、その内容をローカル・バス210−ににゲートづ
るlこめに用いられるべきである。
分を合図するべく“′低″にbたらされる。跣出しV〕
作のためには、データ・スl−D−ブが外部デバイスに
より、その内容をローカル・バス210−ににゲートづ
るlこめに用いられるべきである。
書込み動作のためには、データ・ストローブが、コンビ
コータ202からのイj効f゛−夕がバス210上にあ
ることを合図ザる。畠バイ1へ及、y低バイト信号は、
テーダ・バスのどのバイト−が読み出し又は出込みされ
るべきかを指示する1、t)△Mババス力は、コンピュ
ータ202がマスク・モードにあるかスレーブ・モート
にあるかを決めるのに用いられ肖る。二1ンビコータ2
02かバス・マスクである時には、バス入力はバス−1
のスレーブからのバス・リフ1−スト信号である。−]
ンビュータ2−02がバス・スレーブ−(・ある時には
、バス人力はt]−カル・マスタからのバス・グラン]
〜信号である。ハス出力信号はハス人力信号の逆である
。
コータ202からのイj効f゛−夕がバス210上にあ
ることを合図ザる。畠バイ1へ及、y低バイト信号は、
テーダ・バスのどのバイト−が読み出し又は出込みされ
るべきかを指示する1、t)△Mババス力は、コンピュ
ータ202がマスク・モードにあるかスレーブ・モート
にあるかを決めるのに用いられ肖る。二1ンビコータ2
02かバス・マスクである時には、バス入力はバス−1
のスレーブからのバス・リフ1−スト信号である。−]
ンビュータ2−02がバス・スレーブ−(・ある時には
、バス人力はt]−カル・マスタからのバス・グラン]
〜信号である。ハス出力信号はハス人力信号の逆である
。
コンビコータ202が非拡張のシングルブツブ・モード
にある時に利用可能で′あり、ボーh 1 E5内の4
ビツトにより制御される83種類のハンドシJ−イクの
取決めがある。前記Ma11ualの10?逐に記載さ
れCいるマイクロプログラムであるりUツト・オペレー
ションの間に、モード・ビン204の状態が検出され、
ボー[へ15内のハンドシェイク・ビットをセットする
のに用いられる。プログラムのオペレージ・オンの間、
これらのピッl−は、命令セット内に記述されているビ
ット命令を用いることにより変更されi′′7る。
にある時に利用可能で′あり、ボーh 1 E5内の4
ビツトにより制御される83種類のハンドシJ−イクの
取決めがある。前記Ma11ualの10?逐に記載さ
れCいるマイクロプログラムであるりUツト・オペレー
ションの間に、モード・ビン204の状態が検出され、
ボー[へ15内のハンドシェイク・ビットをセットする
のに用いられる。プログラムのオペレージ・オンの間、
これらのピッl−は、命令セット内に記述されているビ
ット命令を用いることにより変更されi′′7る。
ンスタ/スlノーブ・オプションもリセフ1へ・プログ
ラムの間にヒラ1へされる。このセフl−にL、ハンド
シェイク・モードを制御するのに用いられるボート4ビ
ンのS l−(RHビットにより行われる。
ラムの間にヒラ1へされる。このセフl−にL、ハンド
シェイク・モードを制御するのに用いられるボート4ビ
ンのS l−(RHビットにより行われる。
リレット4i号がアクディプである時間中にS T R
Hビンに与えられる信号がンスタ、′スレーブの別をな
める。リヒット信シJ後に一つのり[二(ツクリ・−イ
クルが経過づると、ビンはその常時の機能に戻る。
Hビンに与えられる信号がンスタ、′スレーブの別をな
める。リヒット信シJ後に一つのり[二(ツクリ・−イ
クルが経過づると、ビンはその常時の機能に戻る。
もし、S ’r Rl−1ビンがシスデlトオペレーシ
コンの間に使用されな【プれば、子のビン(よ所望の値
t・ニストラップされセフる。もしそれがオペレージ・
」ンの間に使用されつつあれば、上記1ylanすat
のパラグラフ2.9に記載されているように、アンドゲ
ートもしくはAアゲートが使用され得る。
コンの間に使用されな【プれば、子のビン(よ所望の値
t・ニストラップされセフる。もしそれがオペレージ・
」ンの間に使用されつつあれば、上記1ylanすat
のパラグラフ2.9に記載されているように、アンドゲ
ートもしくはAアゲートが使用され得る。
第3図には、バスを制御づるC P Uの部分と、米国
特許出願第 号の対象であるバス・アーピテ
ーションを行う部分とが示されている。・第4図で一問
詳細に説明されるモード制御二1−ニット32は専属の
ピン十の電丹に応動して、ボー1−15内のビットをヒ
ツトづることにより拡張モードを定める。モード制御二
lニット3204は、外部バスがシステムの部分である
ことを指示づ−る信号をセレクタ310へ送る1、セレ
クタ310はメモリ参照のアドレスを調べて、自動的バ
ス・アービテーション・シーケンスが必要とされるか否
かを7+1定丈る。、J、た、モード制御コーニツ1へ
320は、システムか7スタかスレーブかを指示し1A
外部バスがシスデl\の部分であることを指示ザる信号
をバス・アービ]〜レージ;1ン・ 1−−ット322
へ送る。
特許出願第 号の対象であるバス・アーピテ
ーションを行う部分とが示されている。・第4図で一問
詳細に説明されるモード制御二1−ニット32は専属の
ピン十の電丹に応動して、ボー1−15内のビットをヒ
ツトづることにより拡張モードを定める。モード制御二
lニット3204は、外部バスがシステムの部分である
ことを指示づ−る信号をセレクタ310へ送る1、セレ
クタ310はメモリ参照のアドレスを調べて、自動的バ
ス・アービテーション・シーケンスが必要とされるか否
かを7+1定丈る。、J、た、モード制御コーニツ1へ
320は、システムか7スタかスレーブかを指示し1A
外部バスがシスデl\の部分であることを指示ザる信号
をバス・アービ]〜レージ;1ン・ 1−−ット322
へ送る。
また、七−ド制御−1ニツl〜320はマルチプレクリ
”328及び332を介して、主ポー]〜くボー1−O
)及びボー]〜1と絹み合わされているパッドに制御信
実を送る。ボート1の半分は、ボー]へ0に接続する1
6ビン外部ハスに対づる制御信号を通す。
”328及び332を介して、主ポー]〜くボー1−O
)及びボー]〜1と絹み合わされているパッドに制御信
実を送る。ボート1の半分は、ボー]へ0に接続する1
6ビン外部ハスに対づる制御信号を通す。
外部メLり鞘囲内のアドレスがメし1.ノ・ノット1ノ
ス・レジスタ30C3内に現われるとき、レジスタ31
0は゛外部メモリ・リイクル” lNi +3をバス・
アービトレーシー1ン・コニッ[〜322へ送り、バス
の制御を取1−Jる自動的シーケンスを開始さける。ユ
ニット322(ま予め=1ニツh 320により、外部
バスがシステム内に存在Jることについての−」二方と
CP (Jがバス・グランタがバス・リフ1−スタかに
ついての情報をりえられている。米11.1特♂(出願
第 号明細書に示されているように、ユ、ニ
ツl−320はバス・アップ中(こシステムの初期状態
に応動して、メしりの拡張状態を支持するレジスタ32
4内の2つのビットをセフ1へ−9−る。これらのヒラ
1−はプログラム・オペレーション中に変更され稈る。
ス・レジスタ30C3内に現われるとき、レジスタ31
0は゛外部メモリ・リイクル” lNi +3をバス・
アービトレーシー1ン・コニッ[〜322へ送り、バス
の制御を取1−Jる自動的シーケンスを開始さける。ユ
ニット322(ま予め=1ニツh 320により、外部
バスがシステム内に存在Jることについての−」二方と
CP (Jがバス・グランタがバス・リフ1−スタかに
ついての情報をりえられている。米11.1特♂(出願
第 号明細書に示されているように、ユ、ニ
ツl−320はバス・アップ中(こシステムの初期状態
に応動して、メしりの拡張状態を支持するレジスタ32
4内の2つのビットをセフ1へ−9−る。これらのヒラ
1−はプログラム・オペレーション中に変更され稈る。
これらのヒツトにJ、り表わされる上方はアービテーシ
ョン・二lニット322に伝)ヱされる。
ョン・二lニット322に伝)ヱされる。
米国特許出願第 8明細内から取られた第4
図りは、t−(−制御コーット320の重要な部分が示
されている。モード制御回路170は、マイクロコンピ
ーl−夕がオン・ブップメモリのみを有づるか、Δンブ
ップ・メしりをイ1してい住いか、又はAンブップ・メ
しり及びA7チツプ・メモリの双方を右づるかを決定づ
−るため、ピン172上の電圧の三つの状態の−っに応
動りる。ビン172」二の電IJ−はう9線173を経
て[ヘラレジスタ189に入り、また導線17/lを経
て、途中のインバータ176で反転された十cトランジ
スタ179のグー1へに入る。トフンジスタ179は、
S線180土の電圧を制御するプルj′ツブ・1−シン
ジスタ17ε3(その効果が1〜ランジスタ179によ
り零にされることはない)をも含ん(゛いる−1−ニラ
]〜177の部分て゛ある。もしトシンジスタ゛179
がオン℃あれは、導線I E301の電Fil LJ
lヘラレジスタ1フ9が接続されている導線152土の
電圧を反映ブる。この開示の(二1的(・は、導線1ξ
)2は常に低電圧であり、従ってビン172の低′市圧
は導線コ80を低電I′Eに強制づる。同様に、ユニッ
ト187は、導線190Fの電圧の反転電圧を制御I
=lるプルアップ・1〜ランジスタ188(その効果が
トランジスタ189により零しニされることはない)を
含んでいる。トランジスタ189が(ビン172が高電
圧の時の)S線17ご3士の電鹸 圧に応動じてオンであれば、導線190」−の電圧は導
線152上の電圧の反転電圧である。導線152が低電
圧であるから、ビン′172が高電圧の時には導線19
0は高電圧である。ピン゛172か浮動電圧の時には、
トランジスタ対1つ/′l、194′及び1つ5.19
!5’ はそれぞれ導1fA1ε30及び190を高
電圧及び低電圧に強flilする。トランジスタ192
GまVCCど導線174との間に接続されており、二つ
のA−バーラップしないクロックイ属号の一方の、P
l−111’tにより制御される。
図りは、t−(−制御コーット320の重要な部分が示
されている。モード制御回路170は、マイクロコンピ
ーl−夕がオン・ブップメモリのみを有づるか、Δンブ
ップ・メしりをイ1してい住いか、又はAンブップ・メ
しり及びA7チツプ・メモリの双方を右づるかを決定づ
−るため、ピン172上の電圧の三つの状態の−っに応
動りる。ビン172」二の電IJ−はう9線173を経
て[ヘラレジスタ189に入り、また導線17/lを経
て、途中のインバータ176で反転された十cトランジ
スタ179のグー1へに入る。トフンジスタ179は、
S線180土の電圧を制御するプルj′ツブ・1−シン
ジスタ17ε3(その効果が1〜ランジスタ179によ
り零にされることはない)をも含ん(゛いる−1−ニラ
]〜177の部分て゛ある。もしトシンジスタ゛179
がオン℃あれは、導線I E301の電Fil LJ
lヘラレジスタ1フ9が接続されている導線152土の
電圧を反映ブる。この開示の(二1的(・は、導線1ξ
)2は常に低電圧であり、従ってビン172の低′市圧
は導線コ80を低電I′Eに強制づる。同様に、ユニッ
ト187は、導線190Fの電圧の反転電圧を制御I
=lるプルアップ・1〜ランジスタ188(その効果が
トランジスタ189により零しニされることはない)を
含んでいる。トランジスタ189が(ビン172が高電
圧の時の)S線17ご3士の電鹸 圧に応動じてオンであれば、導線190」−の電圧は導
線152上の電圧の反転電圧である。導線152が低電
圧であるから、ビン′172が高電圧の時には導線19
0は高電圧である。ピン゛172か浮動電圧の時には、
トランジスタ対1つ/′l、194′及び1つ5.19
!5’ はそれぞれ導1fA1ε30及び190を高
電圧及び低電圧に強flilする。トランジスタ192
GまVCCど導線174との間に接続されており、二つ
のA−バーラップしないクロックイ属号の一方の、P
l−111’tにより制御される。
トランジスタ194及び194′がオンである簡には、
導線174に高電丹がかかり、イれによりトランジスタ
179がターンオフされているので、導線180 $よ
高電1王である。1ヘランジスタ1つ4及び194′が
オフである時には、インバータ1764;L トランジ
スタ194′によりトランジスタ195及び195′か
ら隔離されている。インパーク176は、入力が短詩間
断たれる時にその状態を維持するのに十分な入力キャパ
シタンスを有している。、同様に、トランジスタ195
及び195′はインバータ191の人力を制御して、こ
の入力をP)−11290ツクの間は高電l1lfに強
制し、またトランジスタ195′がオフである時には[
−ランジスタ189を隔離する。やはり、P l−11
2がA)である時にも、インバータ191の内部キ(・
パシタンスが導線190を低電圧に維持する。
導線174に高電丹がかかり、イれによりトランジスタ
179がターンオフされているので、導線180 $よ
高電1王である。1ヘランジスタ1つ4及び194′が
オフである時には、インバータ1764;L トランジ
スタ194′によりトランジスタ195及び195′か
ら隔離されている。インパーク176は、入力が短詩間
断たれる時にその状態を維持するのに十分な入力キャパ
シタンスを有している。、同様に、トランジスタ195
及び195′はインバータ191の人力を制御して、こ
の入力をP)−11290ツクの間は高電l1lfに強
制し、またトランジスタ195′がオフである時には[
−ランジスタ189を隔離する。やはり、P l−11
2がA)である時にも、インバータ191の内部キ(・
パシタンスが導線190を低電圧に維持する。
トランジスタ194及び195は意図的に電流容量か小
さいものとされているので、ピン172を高電圧又は低
電I(:に強制する外部回路に擾乱を与えない。ピン1
72上の種々の条件に応動する導線180及び1901
のイi効電圧が第1表に示されている。回路の作動は当
業者により容易に理解さねよう。
さいものとされているので、ピン172を高電圧又は低
電I(:に強制する外部回路に擾乱を与えない。ピン1
72上の種々の条件に応動する導線180及び1901
のイi効電圧が第1表に示されている。回路の作動は当
業者により容易に理解さねよう。
バス・アクレス・シーケンスは、もらうん、CPUがバ
ス・クランクであるがバス・リフ」ニスタであるかに1
衣存づる。CI)Uは、bLcr”11がスレーブ(リ
クエスタ)モードにあればバス・クランクからバス・グ
ラン1〜信号を受ける(又は、もしCPUがバス・クラ
ンクであれば他のデバイスからバス・リクエスト信号を
受ける)バス・イン入力制flll線を右りる。外部ク
ランクがらグランド信号を受りるく父(ユ外部すクコ゛
スタヘグシン1〜イハ号を送る)バス・アウト出力制御
導線も%’d 4プられている。
ス・クランクであるがバス・リフ」ニスタであるかに1
衣存づる。CI)Uは、bLcr”11がスレーブ(リ
クエスタ)モードにあればバス・クランクからバス・グ
ラン1〜信号を受ける(又は、もしCPUがバス・クラ
ンクであれば他のデバイスからバス・リクエスト信号を
受ける)バス・イン入力制flll線を右りる。外部ク
ランクがらグランド信号を受りるく父(ユ外部すクコ゛
スタヘグシン1〜イハ号を送る)バス・アウト出力制御
導線も%’d 4プられている。
要約覆ると、lli制御制御汀線のデバイスがバスを使
用しているか盃かを知るためにブrツクされる。
用しているか盃かを知るためにブrツクされる。
スレーブ・七−ドでは、ハス・リクエスト信号がバス・
アウト−Lに主弓長され、J、た、バスが使・用可能に
なるまで゛、コーニツh 322からセレクタ310
/\の信号により、CI)Uが外部参照にJ、り進行し
得ないことが支持される。CP (Jは外部)7クセス
の結果を必要どするa、1点まぐ内部参照により進行し
、その時点でバス・υイクルが完了づるま1で待つ態勢
に入る。バス・グランド信号がバス・イン導線上で受(
)られる時には、共用バス・イネ−フル信号がレレクタ
310に戻され、伝達リベき信号がバス」二に送られる
。(もしCP Uがバス・クランクであれば、さらにバ
スが使用中か否かのチェックが必要である。)
アウト−Lに主弓長され、J、た、バスが使・用可能に
なるまで゛、コーニツh 322からセレクタ310
/\の信号により、CI)Uが外部参照にJ、り進行し
得ないことが支持される。CP (Jは外部)7クセス
の結果を必要どするa、1点まぐ内部参照により進行し
、その時点でバス・υイクルが完了づるま1で待つ態勢
に入る。バス・グランド信号がバス・イン導線上で受(
)られる時には、共用バス・イネ−フル信号がレレクタ
310に戻され、伝達リベき信号がバス」二に送られる
。(もしCP Uがバス・クランクであれば、さらにバ
スが使用中か否かのチェックが必要である。)
ダ51△図及び第113図(J*発明により構成された
マイク[]ココンビココ−のメ[りンツゾの二つの実施
例を示づ概要図である。 第2A図は!イクロロンビ1.ニタとAフチツブ・、よ
17.ア、、□−61−ヵ這、7.7お。7o工、いる
システムの1既要図である。 第2)3図はAフチツブ・メモリにアクセスし、■ホス
トCP Uにより制御されるポスト・バスにバッファに
J二り接続される[1−カル・ハスをイ1′?lるンイ
クロ」ンビ−を−9の概要図てdりる。 第3図(,1木光明により構成され/Cン、イクロコン
ピコータのCPuの部分の概東図で、ある。 第4図は第3図中に示されている回路の一つの概要図で
ある。 100・・・メLり空間のマツプ、202・・・ンイク
1」11ンヒ゛コータ、210・・・[1−カル・バス
、222・・・ホス1−・バス、、302・・・CPU
、3C’)3・・・メモリ・アドレス・レジスタ、 3
10・・・セレクタ。 312・・・ボー1〜・デコート回路、314・・何<
OM。 316・・・RAM、318・・・拡張ポート、320
・・モード制衛に7−ニット、322・・・ハス・アー
ビ[〜シー952回路、32/I・・・外部バス制御回
路待ii’r出願人 七ステック・]−ポレイシコン
代 理 人 弁 理 士 明
わ 昌 毅FIG、 4 上 \’CC 〈方 式)(自 デt) 手続補市書 !(和J 9イ(−33月30 (−1特許庁長官若杉
和大 殿 1、事イ′1の表示 昭和Ei9イ1−特も′(該第0
39710 >;2、発明の名称 マイクr」]ンビ7−タ 3、補正をづる石 事イ′1との関係 #’r R’r出願人住 所
アメリカ合衆国j−ギ4ノス州、カーロール1ヘン、ビ
ー・A−・ボックス 160 名 称 tスj”ツク・]]J−ボレイシ遣ペン4理
人 F: 所 [相]104東京都中央(ネ4111じ1
1月5番」9シ]茅場町長岡ビル3階 電話551−4
1716、補正の対象 明細内(内容に変更はありま
せん)、−11,1・?、 τ。
マイク[]ココンビココ−のメ[りンツゾの二つの実施
例を示づ概要図である。 第2A図は!イクロロンビ1.ニタとAフチツブ・、よ
17.ア、、□−61−ヵ這、7.7お。7o工、いる
システムの1既要図である。 第2)3図はAフチツブ・メモリにアクセスし、■ホス
トCP Uにより制御されるポスト・バスにバッファに
J二り接続される[1−カル・ハスをイ1′?lるンイ
クロ」ンビ−を−9の概要図てdりる。 第3図(,1木光明により構成され/Cン、イクロコン
ピコータのCPuの部分の概東図で、ある。 第4図は第3図中に示されている回路の一つの概要図で
ある。 100・・・メLり空間のマツプ、202・・・ンイク
1」11ンヒ゛コータ、210・・・[1−カル・バス
、222・・・ホス1−・バス、、302・・・CPU
、3C’)3・・・メモリ・アドレス・レジスタ、 3
10・・・セレクタ。 312・・・ボー1〜・デコート回路、314・・何<
OM。 316・・・RAM、318・・・拡張ポート、320
・・モード制衛に7−ニット、322・・・ハス・アー
ビ[〜シー952回路、32/I・・・外部バス制御回
路待ii’r出願人 七ステック・]−ポレイシコン
代 理 人 弁 理 士 明
わ 昌 毅FIG、 4 上 \’CC 〈方 式)(自 デt) 手続補市書 !(和J 9イ(−33月30 (−1特許庁長官若杉
和大 殿 1、事イ′1の表示 昭和Ei9イ1−特も′(該第0
39710 >;2、発明の名称 マイクr」]ンビ7−タ 3、補正をづる石 事イ′1との関係 #’r R’r出願人住 所
アメリカ合衆国j−ギ4ノス州、カーロール1ヘン、ビ
ー・A−・ボックス 160 名 称 tスj”ツク・]]J−ボレイシ遣ペン4理
人 F: 所 [相]104東京都中央(ネ4111じ1
1月5番」9シ]茅場町長岡ビル3階 電話551−4
1716、補正の対象 明細内(内容に変更はありま
せん)、−11,1・?、 τ。
Claims (1)
- 中火処理ユニット(CP Ll )及び入力、/出力手
段を含んでいる第一の東槓回路ブツブを有し、前記CP
UはオフデツプROM及びオフデツプROMにアクセス
づる能力のあるバー1〜゛ウエアを(1し、ぞれにJ:
リシングルチップ・マイクロコシビニl−タの第一モー
ドでも、前記第一のチップとROMを含/υでいる少イ
1くとも一つのチップとを含んでいるマルチチップ・マ
イクロコンビ−L−りの第二七−ドでも作1h L/
17るバー1〜ウエア(jL力をイjして(15す、マ
イク11−]ンヒビl−の作動中に前記モー1〜間の変
更のため+tij記ハードウェア能力が制御され1■す
ることを特徴どづるマイク11」ンビコータ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US47107983A | 1983-03-01 | 1983-03-01 | |
US471079 | 1983-03-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59167763A true JPS59167763A (ja) | 1984-09-21 |
Family
ID=23870163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59039710A Pending JPS59167763A (ja) | 1983-03-01 | 1984-03-01 | マイクロコンピユ−タ |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0117837B1 (ja) |
JP (1) | JPS59167763A (ja) |
DE (2) | DE3481737D1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2639733A1 (fr) * | 1988-11-30 | 1990-06-01 | Europ Rech Electr Lab | Perfectionnements a un ordinateur de type domestique |
JP4498407B2 (ja) * | 2006-12-22 | 2010-07-07 | キヤノン株式会社 | プロセスカートリッジ、電子写真画像形成装置、及び、電子写真感光体ドラムユニット |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52152135A (en) * | 1976-05-03 | 1977-12-17 | Ibm | Data processor system |
JPS56118165A (en) * | 1980-02-22 | 1981-09-17 | Ricoh Co Ltd | Processor of video information |
JPS56152061A (en) * | 1980-04-25 | 1981-11-25 | Mitsubishi Electric Corp | Data storage device of electronic controller |
JPS5757354A (en) * | 1980-09-24 | 1982-04-06 | Sharp Corp | Cut-off controller for internal memory |
JPS5771049A (en) * | 1980-10-20 | 1982-05-01 | Seiko Epson Corp | One-chip microcomputer |
JPS57150049A (en) * | 1981-03-11 | 1982-09-16 | Fujitsu Ltd | Memory control system |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4349870A (en) * | 1979-09-05 | 1982-09-14 | Motorola, Inc. | Microcomputer with programmable multi-function port |
-
1984
- 1984-02-27 DE DE8484630030T patent/DE3481737D1/de not_active Expired - Fee Related
- 1984-02-27 EP EP19840630030 patent/EP0117837B1/en not_active Expired
- 1984-02-27 DE DE1984630030 patent/DE117837T1/de active Pending
- 1984-03-01 JP JP59039710A patent/JPS59167763A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52152135A (en) * | 1976-05-03 | 1977-12-17 | Ibm | Data processor system |
JPS56118165A (en) * | 1980-02-22 | 1981-09-17 | Ricoh Co Ltd | Processor of video information |
JPS56152061A (en) * | 1980-04-25 | 1981-11-25 | Mitsubishi Electric Corp | Data storage device of electronic controller |
JPS5757354A (en) * | 1980-09-24 | 1982-04-06 | Sharp Corp | Cut-off controller for internal memory |
JPS5771049A (en) * | 1980-10-20 | 1982-05-01 | Seiko Epson Corp | One-chip microcomputer |
JPS57150049A (en) * | 1981-03-11 | 1982-09-16 | Fujitsu Ltd | Memory control system |
Also Published As
Publication number | Publication date |
---|---|
EP0117837A3 (en) | 1986-04-09 |
DE3481737D1 (de) | 1990-04-26 |
EP0117837B1 (en) | 1990-03-21 |
DE117837T1 (de) | 1985-01-17 |
EP0117837A2 (en) | 1984-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080229004A1 (en) | Processor system using synchronous dynamic memory | |
JPS59168556A (ja) | 集積回路マイクロプロセツサ | |
US5095485A (en) | Microprocessor equipped with parity control unit on same chip | |
US5495422A (en) | Method for combining a plurality of independently operating circuits within a single package | |
KR950010529B1 (ko) | 프로세서간 통신을 위한 메모리 공유 장치 | |
US4344130A (en) | Apparatus to execute DMA transfer between computing devices using a block move instruction | |
JP2000276370A (ja) | マイクロコンピュータ、電子機器及びエミュレーション方法 | |
JPS59167763A (ja) | マイクロコンピユ−タ | |
JPS60189561A (ja) | メモリアクセス制御方式 | |
US6356976B1 (en) | LSI system capable of reading and writing at high speed | |
JPS61269751A (ja) | 独立のプログラム・メモリ・ユニツト及びデ−タ・メモリ・ユニツトを有するデ−タ処理システムにおける補助デ−タ・メモリ・ユニツトを使用する装置及び方法 | |
JP2001056803A (ja) | マイクロコンピュータ | |
JP2001209575A (ja) | 信号処理装置 | |
JPS617954A (ja) | 主メモリの読み出し方式 | |
JPS607529A (ja) | バツフアメモリ装置 | |
JP3006487B2 (ja) | エミュレーション装置 | |
JPH0934726A (ja) | 割り込み制御方法 | |
JP2821176B2 (ja) | 情報処理装置 | |
JPH0442329A (ja) | データ処理装置 | |
JPS6348688A (ja) | メモリ装置 | |
JPS60200357A (ja) | 処理装置間インタフエ−ス制御方式 | |
JPH06110822A (ja) | 情報処理装置のdma制御装置及び該装置を用いたデータ制御方法 | |
JPH01204118A (ja) | 情報処理装置 | |
JPS62187956A (ja) | Dma制御方式 | |
JPH03257572A (ja) | マルチプロセッサシステム |