JPS59167763A - マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 木光明は、内部メモリ・Ｄクーシコンにアクし・スづる
ためＣＰ　ＬＪ内にバスを有し、またＣ［り（ノチップ
の外部にメ七りとの通信及び（又は）他の］ンビータの
ような仙のシス〜１１、とのｉ山（ｆｆｉのＩｃめのバ
スを用いるマ・イタ１］コンヒ゛−１−夕【こ１糸る。

：１ンビ」−夕が他の＝１ンビコータ（又（よ人ツノ、
′出力アバ・イス）と共通ｌ＼スをＪｊｊ　Ｉｉｌづ−
る時（、Ｘ（ま、〕＼スの制衡１をどのデバイスが行う
か、ｊ’、　ｔ、：どのよう４１時間で行うかを決定づ
るｌ、二めのｌ−ヒ）−レージコンが必要とされる。通
常、バス□・アービトレーションの（士ブ５　、％Ｘ）
、どのデノ＼イスが１＜ス・グランタであり、とのアバ
イスがバス・リフ−［、スタＣあイ）かの区別は、シス
”７ムか設置さｔしる以ｎｃｆ　’ｘ’−ｉ夫′Ｊｒさ
れる。更にコンピュータ・シスラノヘ設置１１の大ｆｉ
ｔ（’ｔ）はマイク［］ブ１コセツリ−・チップの設ｉ
ｔｎ寺〆ｉ　７−７ｉＪ　ｔ＾される。例えば、メモリ
・アＩ〜レス範［ＩＩ／Ｊ＜　Ａンチツプと詞フチツブ
とはとのようにυＩ　４ｒ＜　”’ｖ　ｈるｈλ、マイ
ク（］ブＩＺＩ　ｊ？ツサがハス・マスフカ１ノ＼ス・
スレーブ゛か、とのようなバスが利）１１１月１止／）
）と１７１つｌこ［１１１題は全て、システムがレイノ
アつ１へさンする時１銭で７人定される。シングルチッ
プ又（ユ／Ｊ、＞数の一トンノ゛−１１（二構成され１
．−マイク］二１−コンビニＬ−タてｉ３Ｌ、ビンの数
が使用可能なバスの数を制限する。

大規模集積回路又はマイク）］ココンピコ−の経汎性の
観点では、いったん決定し−た仕様で量産することが酸
５１′ｔ５用及び製造設備費用の同数のために必要であ
る。しかし、これらのチップを使用覆るためには、個々
の用途に適づるように補足的チップを％Ｄ　）Ｊｌｌ　
Ｌなりればならないことが多い。これらの比較的中純な
補足的チップが複雑な本体のチップよりもはるかに費用
を要する場合がある。反面、特殊用途に複９４ｔなデツ
プを製造しようとづれば、量産効果が１ｑられないため
に高価なものと４する。

本発明は、プログラマが１１コグラム進行過程中にシン
グルデツプ・マイクＤコンビコータからマルヂヂップ・
マイクＤ　］ンピ：１−夕へシステム作動を変更し智る
フレキシブルなマイク１」コンビ二ノータ・シスチン＼
に係る。

本発明けＭｏ５ｔｃｋ　Ｃｏｒｐｏｒａｔｉｏｎ　（ｉ
　２１５　Ｗｅｓｔ　Ｃｒｏｓｂｙ　Ｒｏａ〔１、Ｃａ
ｒｒｏｌｌｔｏｎ　、　’ｌ　ｅｘａｓ　　７５００６
）のンイクｔ’ａコンビーｒ−夕のファミリを開発する
過程でなされＩＣ６このファミリについては、同社１．
ｓ　Ｉら入手可能な印刷物”ＭＫ６８２００　　Ｐｒ１
ｎｃｉｐｌｃｓ　ｏｒ　　Ｑｐｅｒａｌｉｏ＋−、Ｖｅ
ｒｓｉｏｎ　　２．１＜１９８２年７月）に記載されて
Ｊ５す、その記載内容を参照にＪ、りここに組入れたも
のとする。また、このファミリについては、例えば米国
特許出願第　　　　　　号及び第　　　　　　号の明細
書にも記載されており、その記載内容を参照によりここ
に組入れたものとする。この又アミリはシステム作動の
大きくｆルキシビリティを肖る意図で設計されたもので
あり、（ａ　）　　膜化Ｉ／′０と共にＡンヂップＩで
ＯＭ及びＲＡ　Ｉ’、’Ｉを有づるシングルチップ・マ
イク［１コンビＪ−タどして、又は（ｂ）；ｎンヂップ
Ｒ’ＯＭ及びＲＡＭとＡフチッフＲＯＭ及び（又は）Ｒ
ＡＭとが存在づる″゛部部分的拡張上モード、叉は（ｃ
）、４ンチップＲＡＭとＡフチツブＲＯＭ及び（又は）
ＲＡＭとが存在する（Ａンチップ１″ＸＯＭは存在しく
≧い）パ全拡張′″モードて用いられ得る。上記の（Ｉ
Ｉ）及び（Ｃ）では、マイク１コニ１ンビコータがバス
・マスターで・もってもバス・スレーブであってもよい
ので、５つの可能なし一ドが存（Ｅ　する。アクーフイ
ベートされｌζ時に、ある機能を生ずるバー１〜つ丁）
′を含／Ｖて゛いることを、水明ａ古ぐは、その機能に
対してハードウェア能力をｒ’ｉ−４ると呼ぶ。

このマイク［ド１ンピーｌ−夕の）？ミリでは、ボーＩ
−として用いられる入力、／出力デバイス及び他のレジ
スタリメ七り空間内に７ツブされている。

１６ビツ１へ詔が用いられているので、利用可能なアド
レス範囲は６　／Ｋ　（６５、５３６）バイトで・ある
。部分的拡張形態に対づるメモリ空間のマツプは、全体
とし−Ｃ参照符号１００をイｑして第１Ａ図に示されて
いる。０−４にの範囲を占めるセクション１０２内のメ
七り・アト（／ス（＜（オンデツプ”）マＯＭに対して
用いられる。３２　Ｋ−４８Ｋの範囲を占めるセクショ
ン１０６は外部メ七り又（ま入力、・′出ツノに対する
窓としく用いられる。この窓内で、米国！ｌ：’ｊ　ｑ
ｆ出願第　　　　　　昼明細書に開示されている自動的
バス・）７−ピデーシ」ンの特徴を利用可能である。６
２　、７５　Ｋ　−６３Ｋの範囲を占めるしクシコン１
１０はＡンヂッフ゛Ｒ−Ａ　Ｍに対して用いられる。６
３　Ｋ−６４Ｋの範囲を占めるセクション１１２はボー
１へ・レジスタに対して残されている。ボー１へ・レジ
スタは＝］ンビュータ内の筒中な一時記憶装胃て−あっ
−（’ｂ　Ｊ、いし、出力ピンに接続づるバッノフルジ
スタであってもよい。

コンビコータの入力／出力はりへてメ七り・ｌツブされ
ており、また一般的入力、′出力バスに行くこれらの７
トレスはいくつかのボー１〜の−っを通過する。

シングルチップ゛形態では、外部ハス（３（、存在けず
、またメモリ空間内の３２．にと４ε３１〈どの間の窓
は用いられ＜７い。その場合には、４）くがら６２．７
５　Ｋまひのメ七り空間【よＲＯＩＶＩ及び［〈ΔＭ拡
張の／こめに残されている。

第１Ｂ図に示さ４′ｌている全拡張モードでは、Ａンヂ
ップＲＯＭは存在せづ゛、ＪたＯ　−６２、７５にの範
−囲のｊ２ド１ノス（ｊ外部メモリに対して利用幅１七
で′ある、このｊ場合には、ししチッソ°がハス・リク
エスタであれば、外部バスの制御のだめの自動的アービ
Ｉ−シ］ンの特徴が単に１６に窓を通じ℃利用可能であ
る。もしｎ１ｌ−のコンビコータを右づるローカル・バ
スが用いられれば、アーじチージョンの特徴は必要とさ
れイ１い。

マイク（」コンビコータの２つの構成形式が第２Ａ図及
び第２Ｂ図に示されている。第２Ａ図には、Ａンチップ
ＲＯＭもオンチップＲＡＭも存在する場合の部分的拡張
モードが示されている。追加ＲＯＭ２１２、追加ＲＡＭ
２１４及び人力、／出力ｊ′バイス２１６く陰極線管又
は他の任意の入力／出カデハイスであってよい）にアク
セスづる１６ビツＩ−・バスであるローカル・バス２１
０も存在している。バスは２つの信ト）、バス・イン２
０Ｇ及びバス・アウト２０８により制御される。１′１
動のモード、即らシングルチップ、部分的拡張又は全拡
張、はモー１〜・ビン２０／１に与えられる外部信号に
より制御される。通常、図示の実施例では、ビン２０’
ｌ上の論理゛１′″はコンピュータがシングルチップ形
式であることを定め、論理”　ｏ　”はコンピュータが
部分的拡張モードにあることを定め、才Ｉこノー・−１
ネクシ三１ンはコンビ゛−ｒ−夕が全拡張モードにある
ことを定める。前記のように、この形式はブロクラム実
行中にブ［１グランにより変更され得る。コンビニ２−
夕２０２はバス・７スタであり、またビン２０Ｇは周辺
駅Ｆ／　１）ｓ　、うのハスリフニス１〜を通し、ビン
２０８はＣＰＵがらのバス・グランｌへを通る。

第２Ｂ図は代替的な！ＶＪ成形成形面り、］コーカルバ
ス及びローカル・メモリは第２Ａ図の構成形式と同様に
存在しており、Ｊ、たンイク９コンビニｚ−夕をホス］
−・メモリ２２Ｇ及び他−のホスト入力、・′出力デバ
イス２２８とならんてホス）−ＣＰ　Ｕ　２２４に接続
するバッファ２２０及り追加バス２２２が追加されＣい
る。この構成形式では、ホストＣＰ　ｔＪ　２２４がバ
ス・グランタであり、ンーイク［ｌコンピュータ２０２
はバス・ス１ノー１である。（コーカル・バス２１０が
用いられているａ寺には、マイクロコンピュータ２２０
２がバス（−の雌−のＣＰ（−１であるから、バス・７
−ヒドレーシヨンをリフニスｌ−する必廿又は他のデバ
イスがバスを自由にするのを持つ必要はない。

一１ンピー７−夕２０２がスレーブ・モードにあるとし
ても、ＲＯＭ２１２及びＲＡＭ２１／Ｉのアドレスが１
・６　Ｋ　Ｄ　Ｍ　Ａ窓く第１八図中のセクション１０
Ｇ〉の外側にある限りは、ＣＰ　Ｕがこれらのアドレス
をオンチップとして取扱いＪ゛たバス・アービトレーシ
ョンが用いらねＫ【いので、バス・グランド信号を待つ
必要（まない。ホスト・バス２２２１ｊ−アクレスさね
る時には、コンビクー夕２０２は、データがｌ−ｌ−ノ
ノル・バス２１０から転送され得る以前に、導線２０ε
３−１−にバス・リクーｒス［−を′送り、まｌこ導線
２０６」二にバス・グラン［−（言号が到来づるのを持
つ必要がある。ホスｌ−ＣＰ　Ｕがホス１〜・バス２２
２へのアク［スをｒ（Ｊ態勢にある時、ホス１〜ＣＰＵ
は、図示公れてぃイ１い制御導線を経て、２つのバスを
接続する信８をバッファ″２２０に、送り、次いＣハ、
ス・クラン１〜信号をマイクｆコ」ンピュータ２０２に
送る。ハス・クランｊ〜及びリフニス１−轡線は、図面
を簡単にＪるｌこめ、省略されている０、 この場合、同一のアドレスを用いるローカル・バス及び
共用ホスト・バス・アドレス参照はビン２０８４ｍのバ
ス・リフニス１〜信号の存在により区別され得る。米国
時♂［出願第　　　　　　舅明細書に開示されているよ
うに、１６ＫＤＭ△窓１０６は、外部メモリ参照をフラ
ン覆る２つのピットを適当な行為ビットで置換づること
により全６４１くメモリ・アドレス範囲をアドレスする
のに用いられｉりる。従って、Ｉ］−カル・バス２４０
に接続されているメ七りどホスト・バス２２２に接栓さ
れているメ−［りとの双方に関係づるアドレス範囲１０
２、ｌ○４，１０８及び１１ｏ内のアドレスかあってよ
い１．コンビ１−夕２０２がローカル・バス２１０にア
クロスしている時には、バス・リクエスト、信号は非ア
クディプ状態にある。コンビコータ２０２　／ｆｉホス
ト・バス２２２へのアクセスを希望する時には、バス・
リクエスト・ビン２゜８がアクフイノになる。

第２△図及び第２［３図の双方に於て、−１ンビ１−夕
２０２は全拡張モードもしくは部分的拡張し一ドにあっ
−でよい。

１つの特別な応用で（よ、部分的拡張モードが用いられ
るので、ΔンブップＲＯＭがｊツクヒス可能である。シ
ート・ス１ヘラツブ・プログラムがＡンヂップＲＯＭ内
に記や、さ１″Ｉる。システム・パワがターンオンされ
１」パ１ノアツブされる時にｉＪ、ＡンチツブＲＯＭか
アクセスｉｉＪ能であるＪ、うに、＝１ンビ１−夕は部
分的拡張し一ド又（よ〕（拡張モードにある。次いで、
ブートストラップ・１０グラムか実行され、パラメータ
を初１Ｉｌｌ化し、またシステムをヂ］ツクアウトする
。最後に、ブー［−ス１−ラップ・プ］］グラムが全拡
張セードに切換わることができ、ツートス１−ラップ・
プロゲラ１、はイ〕効にシステムから除かれる。０−６
２．７５にの範囲内のメモリ・アドレスがローカル・バ
ス２１０十に送り出される。ブー［・ス１〜ラップ・ブ
［ｌグラムの範囲内にある０〜４１＜範囲内のノーしり
・ツノ１〜レスもローカル・バス十に）スリ出され、ま
たｌ’＜　ＯＭ内のブー１〜ストラツプ・ノ〔二１クラ
ムは用いられなくなる。

この特別なアレンジメン１へにより、６２．７５にの全
顧問がＡべｌノーディング・ブト１クシムに対して利用
＋＋Ｊ能゛Ｃある。

伯の例は、第２１３図（ボス１へＣＩ）　Ｕ　２２　／
＋がＭｏ５ｔｅｋ　Ｃ０ｒｐｏｌ’ａｌ　ｉＯｎ％のＭ
　Ｋ　６８０００　マイク１−１ブｆ］レツ→ノ゛て−
あり、Ｊ、ｌこ−」ンビ′：Ｉ−夕２０４がコンビコー
タ２２４ど共に効−卓５的（こ作動けしめられるように
構成されている場合でｄ９る。この場合、ローカル・バ
ス２１０の「１畷）４制御１１１．＋るハンドシｒイク
信号が、Ｍｏ５ｔｃｋ　Ｃｏｒｐｏｒａｔ　ｉｏｎの”
　Ｐ　ｒ　ｉ　ｎｃｉｐｌｅｓ　ｏｆ　　ｐＯｒａｔｉ
ｏｎ　　Ｍａｎｕａｌ　”の８章に開示されているにう
にしツトされる。イれによりボストＣＰ　Ｕ　２２　／
１．　ｌ；、ｊ：　１詔を直接に二１ンピ］−タ２０２
内のボー１〜に占込むことができる０、これは拡張モー
ドでは行われ１５）ないが、非拡張モードでは行われ肖
る。この場合、ＣＰ　Ｕ　２２　’ｌ　４．１　、ホス
ト・メモリ２２６内に記憶されているグ［１グラム又は
ルーチンへのベクトル・ポイン−ｊ−インクと（、−る
アドレスをＣＰＵ２０２へ書込む。いったん：」ンビコ
ータ２０２がアドレスを受り終れば、：１ンビ１−タ２
０２は拡張Ｌ−ドに切換り、３２　Ｋと４．８　Ｋとの
間の外部窓を通じ−Ｃホス１−・メ七り２２６にアクセ
スでる。例えば、ホス］・２２４は問題をセット・アッ
プ゛し、実行されるべきオペレーヨンを記述づる（実行
さねるジコブの特性を定める）パラメータを変更し、Ｊ
、た変更されたパラメータがメ■：９２２０内のどこに
見い出されるかを］ンビューク２０２に伝える０、 第２図中の１１−カル・バス２’ＩＯは、前記Ｍａｎｕ
ａｌ中にボー１へ０と１道名されている１６ビンにアク
セスリ゛る。バスはボート１のと３つの高位ビットであ
る８ピンにより制御される。＝ｌンビュータ２０２が一
般目的人力／出ツノに対しで用いられる時には、制御信
号は読出し／潜込み信号及びデータ転送アクヲーリッジ
信号Ｃあり、（股者はコンビコ−タ２０２’＼の入力（
゛あり、７ド１ノスされたデバイスが］ノイクルのその
部分を完了した■、Ｙに″低゛′にもたらされる。ノア
ドレス・ス・［−ローノ信号（よ常時は゛′高″てあり
、７７１−レスがンルヂブレクス・バスーＬ−Ｕ安定し
ている時に、゛低″にもたｌうされる。

データ・ストローブ信号はバス・す、イクルのデータ部
分を合図するべく“′低″にｂたらされる。跣出しＶ〕
作のためには、データ・スｌ−Ｄ−ブが外部デバイスに
より、その内容をローカル・バス２１０−ににゲートづ
るｌこめに用いられるべきである。

書込み動作のためには、データ・ストローブが、コンビ
コータ２０２からのイｊ効ｆ゛−夕がバス２１０上にあ
ることを合図ザる。畠バイ１へ及、ｙ低バイト信号は、
テーダ・バスのどのバイト−が読み出し又は出込みされ
るべきかを指示する１、ｔ）△Ｍババス力は、コンピュ
ータ２０２がマスク・モードにあるかスレーブ・モート
にあるかを決めるのに用いられ肖る。二１ンビコータ２
０２かバス・マスクである時には、バス入力はバス−１
のスレーブからのバス・リフ１−スト信号である。−］
ンビュータ２−０２がバス・スレーブ−（・ある時には
、バス人力はｔ］−カル・マスタからのバス・グラン］
〜信号である。ハス出力信号はハス人力信号の逆である
。

コンビコータ２０２が非拡張のシングルブツブ・モード
にある時に利用可能で′あり、ボーｈ　１　Ｅ５内の４
ビツトにより制御される８３種類のハンドシＪ−イクの
取決めがある。前記Ｍａ１１ｕａｌの１０？逐に記載さ
れＣいるマイクロプログラムであるりＵツト・オペレー
ションの間に、モード・ビン２０４の状態が検出され、
ボー［へ１５内のハンドシェイク・ビットをセットする
のに用いられる。プログラムのオペレージ・オンの間、
これらのピッｌ−は、命令セット内に記述されているビ
ット命令を用いることにより変更されｉ′′７る。

ンスタ／スｌノーブ・オプションもリセフ１へ・プログ
ラムの間にヒラ１へされる。このセフｌ−にＬ、ハンド
シェイク・モードを制御するのに用いられるボート４ビ
ンのＳ　ｌ−（ＲＨビットにより行われる。

リレット４ｉ号がアクディプである時間中にＳ　Ｔ　Ｒ
Ｈビンに与えられる信号がンスタ、′スレーブの別をな
める。リヒット信シＪ後に一つのり［二（ツクリ・−イ
クルが経過づると、ビンはその常時の機能に戻る。

もし、Ｓ　’ｒ　Ｒｌ−１ビンがシスデｌトオペレーシ
コンの間に使用されな【プれば、子のビン（よ所望の値
ｔ・ニストラップされセフる。もしそれがオペレージ・
」ンの間に使用されつつあれば、上記１ｙｌａｎすａｔ
のパラグラフ２．９に記載されているように、アンドゲ
ートもしくはＡアゲートが使用され得る。

第３図には、バスを制御づるＣ　Ｐ　Ｕの部分と、米国
特許出願第　　　　　　号の対象であるバス・アーピテ
ーションを行う部分とが示されている。・第４図で一問
詳細に説明されるモード制御二１−ニット３２は専属の
ピン十の電丹に応動して、ボー１−１５内のビットをヒ
ツトづることにより拡張モードを定める。モード制御二
ｌニット３２０４は、外部バスがシステムの部分である
ことを指示づ−る信号をセレクタ３１０へ送る１、セレ
クタ３１０はメモリ参照のアドレスを調べて、自動的バ
ス・アービテーション・シーケンスが必要とされるか否
かを７＋１定丈る。、Ｊ、た、モード制御コーニツ１へ
３２０は、システムか７スタかスレーブかを指示し１Ａ
外部バスがシスデｌ＼の部分であることを指示ザる信号
をバス・アービ］〜レージ；１ン・　１−−ット３２２
へ送る。

また、七−ド制御−１ニツｌ〜３２０はマルチプレクリ
”３２８及び３３２を介して、主ポー］〜くボー１−Ｏ
）及びボー］〜１と絹み合わされているパッドに制御信
実を送る。ボート１の半分は、ボー］へ０に接続する１
６ビン外部ハスに対づる制御信号を通す。

外部メＬり鞘囲内のアドレスがメし１．ノ・ノット１ノ
ス・レジスタ３０Ｃ３内に現われるとき、レジスタ３１
０は゛外部メモリ・リイクル”　ｌＮｉ　＋３をバス・
アービトレーシー１ン・コニッ［〜３２２へ送り、バス
の制御を取１−Ｊる自動的シーケンスを開始さける。ユ
ニット３２２（ま予め＝１ニツｈ　３２０により、外部
バスがシステム内に存在Ｊることについての−」二方と
ＣＰ　（Ｊがバス・グランタがバス・リフ１−スタかに
ついての情報をりえられている。米１１．１特♂（出願
第　　　　　　号明細書に示されているように、ユ、ニ
ツｌ−３２０はバス・アップ中（こシステムの初期状態
に応動して、メしりの拡張状態を支持するレジスタ３２
４内の２つのビットをセフ１へ−９−る。これらのヒラ
１−はプログラム・オペレーション中に変更され稈る。

これらのヒツトにＪ、り表わされる上方はアービテーシ
ョン・二ｌニット３２２に伝）ヱされる。

米国特許出願第　　　　　　８明細内から取られた第４
図りは、ｔ−（−制御コーット３２０の重要な部分が示
されている。モード制御回路１７０は、マイクロコンピ
ーｌ−夕がオン・ブップメモリのみを有づるか、Δンブ
ップ・メしりをイ１してい住いか、又はＡンブップ・メ
しり及びＡ７チツプ・メモリの双方を右づるかを決定づ
−るため、ピン１７２上の電圧の三つの状態の−っに応
動りる。ビン１７２」二の電ＩＪ−はう９線１７３を経
て［ヘラレジスタ１８９に入り、また導線１７／ｌを経
て、途中のインバータ１７６で反転された十ｃトランジ
スタ１７９のグー１へに入る。トフンジスタ１７９は、
Ｓ線１８０土の電圧を制御するプルｊ′ツブ・１−シン
ジスタ１７ε３（その効果が１〜ランジスタ１７９によ
り零にされることはない）をも含ん（゛いる−１−ニラ
］〜１７７の部分て゛ある。もしトシンジスタ゛１７９
がオン℃あれは、導線Ｉ　Ｅ３０１の電Ｆｉｌ　ＬＪ　
ｌヘラレジスタ１フ９が接続されている導線１５２土の
電圧を反映ブる。この開示の（二１的（・は、導線１ξ
）２は常に低電圧であり、従ってビン１７２の低′市圧
は導線コ８０を低電Ｉ′Ｅに強制づる。同様に、ユニッ
ト１８７は、導線１９０Ｆの電圧の反転電圧を制御Ｉ　
＝ｌるプルアップ・１〜ランジスタ１８８（その効果が
トランジスタ１８９により零しニされることはない）を
含んでいる。トランジスタ１８９が（ビン１７２が高電
圧の時の）Ｓ線１７ご３士の電鹸 圧に応動じてオンであれば、導線１９０」−の電圧は導
線１５２上の電圧の反転電圧である。導線１５２が低電
圧であるから、ビン′１７２が高電圧の時には導線１９
０は高電圧である。ピン゛１７２か浮動電圧の時には、
トランジスタ対１つ／′ｌ、１９４′及び１つ５．１９
　！５’　はそれぞれ導１ｆＡ１ε３０及び１９０を高
電圧及び低電圧に強ｆｌｉｌする。トランジスタ１９２
ＧまＶＣＣど導線１７４との間に接続されており、二つ
のＡ−バーラップしないクロックイ属号の一方の、Ｐ　
ｌ−１１１’ｔにより制御される。

トランジスタ１９４及び１９４′がオンである簡には、
導線１７４に高電丹がかかり、イれによりトランジスタ
１７９がターンオフされているので、導線１８０　＄よ
高電１王である。１ヘランジスタ１つ４及び１９４′が
オフである時には、インバータ１７６４；Ｌ　トランジ
スタ１９４′によりトランジスタ１９５及び１９５′か
ら隔離されている。インパーク１７６は、入力が短詩間
断たれる時にその状態を維持するのに十分な入力キャパ
シタンスを有している。、同様に、トランジスタ１９５
及び１９５′はインバータ１９１の人力を制御して、こ
の入力をＰ）−１１２９０ツクの間は高電ｌ１ｌｆに強
制し、またトランジスタ１９５′がオフである時には［
−ランジスタ１８９を隔離する。やはり、Ｐ　ｌ−１１
２がＡ）である時にも、インバータ１９１の内部キ（・
パシタンスが導線１９０を低電圧に維持する。

トランジスタ１９４及び１９５は意図的に電流容量か小
さいものとされているので、ピン１７２を高電圧又は低
電Ｉ（：に強制する外部回路に擾乱を与えない。ピン１
７２上の種々の条件に応動する導線１８０及び１９０１
のイｉ効電圧が第１表に示されている。回路の作動は当
業者により容易に理解さねよう。

バス・アクレス・シーケンスは、もらうん、ＣＰＵがバ
ス・クランクであるがバス・リフ」ニスタであるかに１
衣存づる。ＣＩ）Ｕは、ｂＬｃｒ”１１がスレーブ（リ
クエスタ）モードにあればバス・クランクからバス・グ
ラン１〜信号を受ける（又は、もしＣＰＵがバス・クラ
ンクであれば他のデバイスからバス・リクエスト信号を
受ける）バス・イン入力制ｆｌｌｌ線を右りる。外部ク
ランクがらグランド信号を受りるく父（ユ外部すクコ゛
スタヘグシン１〜イハ号を送る）バス・アウト出力制御
導線も％’ｄ　４プられている。

要約覆ると、ｌｌｉ制御制御汀線のデバイスがバスを使
用しているか盃かを知るためにブｒツクされる。

スレーブ・七−ドでは、ハス・リクエスト信号がバス・
アウト−Ｌに主弓長され、Ｊ、た、バスが使・用可能に
なるまで゛、コーニツｈ　３２２からセレクタ３１０　
／＼の信号により、ＣＩ）Ｕが外部参照にＪ、り進行し
得ないことが支持される。ＣＰ　（Ｊは外部）７クセス
の結果を必要どするａ、１点まぐ内部参照により進行し
、その時点でバス・υイクルが完了づるま１で待つ態勢
に入る。バス・グランド信号がバス・イン導線上で受（
）られる時には、共用バス・イネ−フル信号がレレクタ
３１０に戻され、伝達リベき信号がバス」二に送られる
。（もしＣＰ　Ｕがバス・クランクであれば、さらにバ
スが使用中か否かのチェックが必要である。）

【図面の簡単な説明】

ダ５１△図及び第１１３図（Ｊ＊発明により構成された
マイク［］ココンビココ−のメ［りンツゾの二つの実施
例を示づ概要図である。 第２Ａ図は！イクロロンビ１．ニタとＡフチツブ・、よ
１７．ア、、□−６１−ヵ這、７．７お。７ｏ工、いる
システムの１既要図である。 第２）３図はＡフチツブ・メモリにアクセスし、■ホス
トＣＰ　Ｕにより制御されるポスト・バスにバッファに
Ｊ二り接続される［１−カル・ハスをイ１′？ｌるンイ
クロ」ンビ−を−９の概要図てｄりる。 第３図（，１木光明により構成され／Ｃン、イクロコン
ピコータのＣＰｕの部分の概東図で、ある。 第４図は第３図中に示されている回路の一つの概要図で
ある。 １００・・・メＬり空間のマツプ、２０２・・・ンイク
１」１１ンヒ゛コータ、２１０・・・［１−カル・バス
、２２２・・・ホス１−・バス、、３０２・・・ＣＰＵ
、３Ｃ’）３・・・メモリ・アドレス・レジスタ、　３
１０・・・セレクタ。 ３１２・・・ボー１〜・デコート回路、３１４・・何＜
ＯＭ。 ３１６・・・ＲＡＭ、３１８・・・拡張ポート、３２０
・・モード制衛に７−ニット、３２２・・・ハス・アー
ビ［〜シー９５２回路、３２／Ｉ・・・外部バス制御回
路待ｉｉ’ｒ出願人　　七ステック・］−ポレイシコン
代　　理　　人　　　　弁　　理　　士　　　　明　　
わ　　昌　　毅ＦＩＧ、　４ 上 ＼’ＣＣ 〈方　式）（自　デｔ） 手続補市書 ！（和Ｊ　９イ（−３３月３０　（−１特許庁長官若杉
和大　殿 １、事イ′１の表示　昭和Ｅｉ９イ１−特も′（該第０
３９７１０　＞；２、発明の名称 マイクｒ」］ンビ７−タ ３、補正をづる石 事イ′１との関係　　＃’ｒ　Ｒ’ｒ出願人住　所　　
アメリカ合衆国ｊ−ギ４ノス州、カーロール１ヘン、ビ
ー・Ａ−・ボックス　１６０ 名　称　　ｔスｊ”ツク・］］Ｊ−ボレイシ遣ペン４理
人 Ｆ：　所　　［相］１０４東京都中央（ネ４１１１じ１
１月５番」９シ］茅場町長岡ビル３階　電話５５１−４
１７１６、補正の対象　　明細内（内容に変更はありま
せん）、−１１，１・？、　τ。

Claims (1)

【特許請求の範囲】
1. 中火処理ユニット（ＣＰ　Ｌｌ　）及び入力、／出力手
   段を含んでいる第一の東槓回路ブツブを有し、前記ＣＰ
   ＵはオフデツプＲＯＭ及びオフデツプＲＯＭにアクセス
   づる能力のあるバー１〜゛ウエアを（１し、ぞれにＪ：
   リシングルチップ・マイクロコシビニｌ−タの第一モー
   ドでも、前記第一のチップとＲＯＭを含／υでいる少イ
   １くとも一つのチップとを含んでいるマルチチップ・マ
   イクロコンビ−Ｌ−りの第二七−ドでも作１ｈ　Ｌ／　
   １７るバー１〜ウエア（ｊＬ力をイｊして（１５す、マ
   イク１１−］ンヒビｌ−の作動中に前記モー１〜間の変
   更のため＋ｔｉｊ記ハードウェア能力が制御され１■す
   ることを特徴どづるマイク１１」ンビコータ。