DE1143273B - Verfahren zur Herstellung einer Halbleiteranordnung, z. B. eines Transistors oder einer Kristalldiode - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung, z. B. eines Transistors oder einer Kristalldiode

Info

Publication number
DE1143273B
DE1143273B DEN17169A DEN0017169A DE1143273B DE 1143273 B DE1143273 B DE 1143273B DE N17169 A DEN17169 A DE N17169A DE N0017169 A DEN0017169 A DE N0017169A DE 1143273 B DE1143273 B DE 1143273B
Authority
DE
Germany
Prior art keywords
contact
zone
transistor
semiconductor device
crystal diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEN17169A
Other languages
English (en)
Inventor
Oscar Willem Memelink
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1143273B publication Critical patent/DE1143273B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Microwave Tubes (AREA)

Description

DEUTSCHES
PATENTAMT
N17169 Vmc/21g
ANMELDETAG: 1. SEPTEMBER 1959
BEKANNTMACHUNG DER ANMELDUNG UNDAUSGABE DER AUSLEGESCHRIFT: 7. FEBRUAR 1963
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, z. B. eines Transistors oder einer Kristalldiode, mit einem Halbleiterkörper, der eine dünne Zone p-leitenden Materials enthält, die mindestens an einer Seite an eine dickere η-leitende Zone angrenzt, und dessen dünne Zone einen Kontakt besitzt, der durch Aufschmelzen einer Menge Kontaktmaterial mit Akzeptoreigenschaften auf den Rand der dünnen Zone und das angrenzende η-leitende Material hergestellt ist. Der Halbleiterkörper kann z. B. aus Germanium oder Silicium bestehen.
Es ist bekannt, auf einem solchen Rand und dem angrenzenden η-leitenden Material eine Menge Kontaktmaterial mit Akzeptoreigenschaften aufzuschmelzen. Bei diesem Aufschmelzen wird halbleitendes Material sowohl von der dünnen Zone als auch von dem angrenzenden Material in dem Kontaktmaterial gelöst. Dieses gelöste Material kristallisiert beim weiteren Abkühlen aus und wächst an dem Kristallgitter des Halbleiterkörpers an. Diese auskristallisierte Schicht hat p-Leitfähigkeit und bildet somit einen ohmschen Kontakt mit der dünnen Zone, wärend die Schicht durch eine Sperrschicht von dem angrenzenden η-leitenden Material getrennt ist.
Insbesondere wenn eine an die dünne Zone angrenzende η-leitende Zone einen niedrigen spezifischen Widerstand hat — was an sich für die gute Ladungsträgeremission dieser Zone erwünscht sein kann —, hat diese Sperrschicht wegen des niedrigen spezifischen Widerstandes des auskristallisierten Materials eine verhältnismäßig niedrige Druchschlagspannung.
Mit dem Verfahren nach der Erfindung soll ein Kontakt mit der dünnen Zone geschaffen werden, der eine sehr hohe Durchschlagspannung gegenüber der angrenzenden Zone oder den η-leitenden Zonen hat.
Gemäß der Erfindung wird nach dem Aufschmelzen des Kontaktes der Körper elektrolytisch geätzt und dabei der Kontakt als Anode geschaltet.
Durch diese Behandlung wird insbesondere das p-leitende Material weggeätzt, was weiter unten an Hand eines Ausführungsbeispiels erläutert wird, das in der Zeichnung veranschaulicht ist.
Fig. 1 zeigt einen Schnitt durch einen Halbleiterkörper vor dem Ätzvorgang;
Fig. 2 zeigt eine perspektivische Ansicht dieses Körpers nach dem Ätzvorgang.
Die beiden Figuren sind in vergrößertem Maßstab und schematisch gezeichnet.
In einem Körper aus Silicium befinden sich drei Zonen, d. h. die η-leitenden Zonen 1 und 3 und die Verfahren zur Herstellung
einer Halbleiteranordnung,
z. B. eines Transistors oder einer
Kristalldiode
Anmelder:
ίο N.V. Philips' Gloeilampenfabrieken,
Eindhoven (Niederlande)
Vertreter: Dr. rer. nat. P. Roßbach, Patentanwalt,
Hamburg 1, Mönckebergstr. 7
Beanspruchte Priorität:
Niederlande vom 4. September 1958 (Nr. 231108)
Oscar Willem Memelink, Eindhoven (Niederlande), ist als Erfinder genannt worden
p-leitende Zone 2. Auf dem oberen Rand letzterer Zone ist eine Menge Aluminium aufgeschmolzen, die nach dem Abkühlen den Kontakt 4 bildet. In dem Kontakt ist ein aus Wolfram oder Molybdän bestehender Anschlußdraht 5 festgeschmolzen. Unterhalb des Kontaktes befindet sich eine auskristallisierte Schicht 6 aus p-leitendem Silicium, die einen ohmschen Kontakt mit der Zone 2 herstellt und über eine Sperrschicht oder einen p-n-Übergang 7 mit den Zonen 1 und 3 zusammenhängt.
Der Körper wird darauf in ein Bad aus z. B. einer Lösung von Fluorwasserstoffsäure (50 %) mit einer kleinen Menge Alkohol getaucht. Hierbei wird der Anschlußdraht 5 mit der Plusklemme einer Stromquelle verbunden, während deren Minusklemme mit einer im Bad angebrachten Kathode, z. B. Platin, verbunden wird. Bei niedriger Spannung der Stromquelle werden infolge des Widerstandes der Sperrschicht 7 und der Widersände der Sperrschichten zwischen den Zonen 1 und 2 bzw. 2 und 3 sowie infolge der Tatsache, daß das p-leitende Material leichter durch das Bad angeriffen wird als das η-leitende Material, im wesentlichen die oberflächlichen Teile der Zone 2 und der auskristallisierten Schicht 6 weggeätzt.
Von den Zonen 1 und 3 werden nur kleine Teile weggeätzt. Diese sind in Fig. 1 durch gestrichelte Linien angegeben.
309 508/200
Das Resultat ist in Fig. 2 dargestellt. Um den Kontakt 4 hat sich eine Nut 11 gebildet, und an der Stelle der Zone 2 ist eine Rille entstanden. Der Kontakt 4 steht nun auf einer mehr oder weniger zylindrischen Säule 12, die einen ohmschen Kontakt mit der Zone 2 bildet und die vollkommen von den Teilen 1 und 3 getrennt ist.
Das Verfahren beschränkt sich nicht auf die Anwendung von runden Kontakten; es kann ebensogut angewandt werden, wenn auf dem Rand der dünnen Zone linienförmige Kontakte angebracht werden sollen.

Claims (1)

  1. PATENTANSPRUCH:
    Verfahren zur Herstellung einer Halbleiteran-Ordnung, z. B. eines Transistors oder einer Kristalldiode, mit einem Halbleiterkörper, der eine dünne Zone p-leitenden Materials enthält, die mindestens an einer Seite an eine dickere η-leitende Zone angrenzt, und dessen dünne Zone einen Kontakt besitzt, der durch Aufschmelzen einer Menge Kontaktmaterial mit Akzeptoreigenschaften auf den Rand der dünnen Zone und das angrenzende η-leitende Material hergestellt worden ist, dadurch gekennzeichnet, daß nach dem Aufschmelzen des Kontaktes der Körper elektrolytisch geätzt und daß dabei der Kontakt als Anode geschaltet wird.
    In Betracht gezogene Druckschriften:
    Deutsche Patentschrift Nr. 967 259;
    französische Patentschrift Nr. 1081736.
    Hierzu 1 Blatt Zeichnungen
    © 30» 508/200 1.63
DEN17169A 1958-09-04 1959-09-01 Verfahren zur Herstellung einer Halbleiteranordnung, z. B. eines Transistors oder einer Kristalldiode Pending DE1143273B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL231108 1958-09-04

Publications (1)

Publication Number Publication Date
DE1143273B true DE1143273B (de) 1963-02-07

Family

ID=19751333

Family Applications (1)

Application Number Title Priority Date Filing Date
DEN17169A Pending DE1143273B (de) 1958-09-04 1959-09-01 Verfahren zur Herstellung einer Halbleiteranordnung, z. B. eines Transistors oder einer Kristalldiode

Country Status (3)

Country Link
DE (1) DE1143273B (de)
FR (1) FR1234099A (de)
GB (1) GB918028A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306951A (en) * 1980-05-30 1981-12-22 International Business Machines Corporation Electrochemical etching process for semiconductors
US5322814A (en) * 1987-08-05 1994-06-21 Hughes Aircraft Company Multiple-quantum-well semiconductor structures with selective electrical contacts and method of fabrication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1081736A (fr) * 1952-08-01 1954-12-22 Int Standard Electric Corp Fabrication de dispositifs semi-conducteurs
DE967259C (de) * 1952-11-18 1957-10-31 Gen Electric Flaechentransistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1081736A (fr) * 1952-08-01 1954-12-22 Int Standard Electric Corp Fabrication de dispositifs semi-conducteurs
DE967259C (de) * 1952-11-18 1957-10-31 Gen Electric Flaechentransistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306951A (en) * 1980-05-30 1981-12-22 International Business Machines Corporation Electrochemical etching process for semiconductors
US5322814A (en) * 1987-08-05 1994-06-21 Hughes Aircraft Company Multiple-quantum-well semiconductor structures with selective electrical contacts and method of fabrication
US5435856A (en) * 1987-08-05 1995-07-25 Hughes Aircraft Company Multiple-quantum-well semiconductor structures with selective electrical contacts and method of fabrication

Also Published As

Publication number Publication date
GB918028A (en) 1963-02-13
FR1234099A (fr) 1960-10-14

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1207014B (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
DE1087704B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit wenigstens einem p-n-UEbergang
DE2453279C3 (de) Halbleiteranordnung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1018555B (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Kristalldiode oder eines Transistors, deren halbleitender Koerper mit wenigstens einer aufgeschmolzenen Elektrode versehen ist
DE1213920B (de) Halbleiterbauelement mit fuenf Zonen abwechselnden Leitfaehigkeitstyps
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE1194500B (de) Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen
DE1614995B1 (de) Verfahren zum Herstellen von Aluminiumkontakten an planaren Halbleiteranordnungen
DE1277827B (de) Verfahren zur Herstellung von dotierten Halbleiterkoerpern
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1143273B (de) Verfahren zur Herstellung einer Halbleiteranordnung, z. B. eines Transistors oder einer Kristalldiode
DE7130637U (de) Halbleiteranordnung auf einem halbleitertraeger
DE1464286C3 (de) Halbleiterbauelement mit einem Halbleiterkörper, in dem mindestens ein Flachentransistoraufbau vorge sehen ist
AT201114B (de) Verfahren zur Herstellung von halbleitenden Vorrichtungen
DE2021460A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2616925C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung