DE1121224B - Transistor mit dicht nebeneinander einlegierten Emitter- und Basiselektroden und Verfahren zu dessen Herstellung - Google Patents

Transistor mit dicht nebeneinander einlegierten Emitter- und Basiselektroden und Verfahren zu dessen Herstellung

Info

Publication number
DE1121224B
DE1121224B DEN19306A DEN0019306A DE1121224B DE 1121224 B DE1121224 B DE 1121224B DE N19306 A DEN19306 A DE N19306A DE N0019306 A DEN0019306 A DE N0019306A DE 1121224 B DE1121224 B DE 1121224B
Authority
DE
Germany
Prior art keywords
transistor
emitter
base
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEN19306A
Other languages
English (en)
Inventor
Julian Robert Anthony Beale
Andrew Francis Beer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1121224B publication Critical patent/DE1121224B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

DEUTSCHES
PATENTAMT
N 19306 VIII c/21g
ANMELDETAG: 12. DEZEMBER 1960
BEKANNTMACHUNG DER ANMELDUNG UNDAUSGABE DER AUSLEGESCHRIFT: 4. JANUAR 1962
Die Erfindung bezieht sich auf einen Transistor mit einem Halbleiterkörper, auf dem eine Emitter- und Basiselektrode dicht nebeneinander einlegiert sind, sowie auf ein Verfahren zur Herstellung eines solchen Transistors. Unter eine Legierungselektrode auf einem Halbleiterkörper wird eine in der Weise hergestellte Elektrode verstanden, daß eine Menge aufzulegierenden Elektrodenmaterials im geschmolzenen Zustand auf der Oberfläche des Halbleiterkörpers unterhalb des Schmelzpunktes des halbleitenden Materials des Körpers einen an die Schmelze angrenzenden Teil des Halbleiterkörpers löst und darauf beim Abkühlen zunächst einen Teil des gelösten halbleitenden Materials in Form einer am Körper anwachsenden Zone der Rekristallisationsschicht wieder auskristallisieren läßt. Dann erstarrt der verbleibende Teil der Schmelze, der größtenteils aus dem auflegierten Elektrodenmaterial besteht. Dieses restliche erstarrte Elektrodenmaterial ist durch die Rekristallisationsschicht von dem ursprünglichen Material des Körpers getrennt. Das halbleitende Material der Rekristallisationsschicht kann aus dem auflegierten Material wirksame Verunreinigungen aufgenommen haben, welche die spezifische Leitfähigkeit und den Leitfähigkeitstyp bestimmen. Im vorliegenden Falle hat die Rekristallisationsschicht des Emitters einen Leitfähigkeitstyp, der dem der Basiszone entgegengesetzt ist, und die der Basiselektrode einen Leitfähigkeitstyp gleich dem der Basiszone.
Die Basiszone kann z. B. durch den halbleitenden Körper selber gebildet werden. Um den Frequenzbereich des Transistors nach den höheren Frequenzen hin zu vergrößern, ging das Bestreben dahin, den Abstand zwischen der Basiselektrode und dem Emitter und weiter die Dicke der Basiszone herabzusetzen. Es ist bekannt, eine solche dünne Zone durch eine Diffusionsbehandlung mit einer geeigneten, wirksamen Verunreinigung herzustellen, wobei der Leitfähigkeitstyp dieser Zone dem des verbleibenden Teiles des Halbleiterkörpers entgegengesetzt ist, der in diesem Falle die Kollektorzone bildet. Eine solche durch Diffusionsbehandlung erhaltene Basiszone kann als Ganzes vor dem Anbringen der Emitter- und Basiselektrode angebracht werden; sie kann auch mindestens teilweise während des Anbringens mindestens einer dieser Legierungselektroden durch Diffusion einer schnell diffundierenden Verunreinigung aus der aufgeschmolzenen Elektrode in das angrenzende Halbleitermaterial gebildet werden. Dabei kann gleichzeitig eine Verunreinigung aus der umgebenden Atmosphäre in die neben der Elektrode liegende Oberfläche des Halbleiterkörpers eindiffundieren.
Transistor mit dicht nebeneinander
einlegierten Emitter- und Basiselektroden
und Verfahren zu dessen Herstellung
Anmelder:
N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande)
Vertreter: Dr. rer. nat. P. Roßbach, Patentanwalt, Hamburg 1, Mönckebergstr. 7
Beanspruchte Priorität: Großbritannien vom 14. Dezember 1959 (Nr. 42 433)
Julian Robert Anthony Beale, Reigate, Surrey, und Andrew Francis Beer, Epsom, Surrey
(Großbritannien), sind als Erfinder genannt worden
Diese Verunreinigung kann z. B. aus dem Elektrodenmaterial selbst verdampft werden.
Die Erfindung bezweckt unter anderem, den Frequenzbereich eines Transistors mit einem Halbleiterkörper, auf dem die Emitter- und die Basiselektrode nebeneinander einlegiert sind, weiter zu verbreitern.
Gemäß der Erfindung ist der Transistor dadurch gekennzeichnet, daß von mindestens einer dieser Elektroden die beim Einlegieren entstandene Rekristallisationsschicht von der der anderen Elektrode abgewandten Seite her auf mindestens der Hälfte der ursprünglichen Legierungsfläche entfernt wird. Auf diese Weise können z. B. die für einen Bereich hoher Frequenzen ungünstigen Innenkapazitäten des Transistors verringert werden, ohne daß der Abstand zwischen der Emitter- und Basiselektrode vergrößert wird. Dabei kann lediglich von der Rekristallisationsschicht der Basiselektrode weggenommen werden. Zweckmäßig geschieht dies jedoch mindestens beim
109 758/444
Emitter, so daß die Kapazität der gleichrichtenden Emitter-Basis-Schicht verringert wird. Die verbleibende Fläche zwischen Rekristallisationschicht und Basiszone beträgt vorzugsweise nicht mehr als ein Viertel der ursprünglichen Kontaktfläche.
Es sei bemerkt, daß es an sich bekannt ist, bei einem Transistor mit einer durch Diffusion erhaltenen Basiszone, auf der die Emitter- und Basiselektrode nahe beieinander angeordnet sind, die Basiszone außerhalb der durch diese beiden Elektroden bedeckten Teile und dem dazwischenliegenden Teil durch eine Ätzbehandlung weitgehendst zu entfernen, so daß der Übergang zwischen der Basiszone und der Kollektorzone auf eine kleine Oberfläche beschränkt wird, wodurch auch die Kapazität dieses Überganges gering ist. Bei einer solchen Ätzbehandlung ist es öfter unvermeidlich, daß auch ein kleiner Teil der Rekristallisationsschicht der Emitter- und/oder der Basiselektrode entfernt wird. Es handelt sich dabei jedoch um die Wegnahme rekristallisierten Materials über nur einem kleinen Teil der ursprünglich durch die Rekristallisationsschicht eingenommenen Fläche, während bei dem Verfahren nach der Erfindung das rekristallisierte Material über mindestens die Hälfte der ursprünglichen Fläche entfernt wird. Das restliche Elektrodenmaterial über der Rekristallisationsschicht ist noch hinreichend, um eine gute Befestigung eines Anschlusses zu ermöglichen.
Das weggenommene Material wird zweckmäßig durch Isohermaterial, z. B. eine Isolierschicht, ersetzt. Auf diese Weise wird das restliche erstarrte Elektrodenmaterial zweckdienlich abgestützt.
Der Abstand zwischen der Emitter- und der Basiselektrode ist vorzugsweise kleiner als 250 μ. Die Abmessungen der durch die Rekristallisationsschicht beanspruchten Oberfläche können dabei von der gleichen Größenordnung sein, während die Abmessungen des restlichen Elektrodenmaterials wesentlich größer sein können.
Unterhalb des Teiles der ursprünglichen Kontaktfläche, wo das rekristallisierte Material weggenommen worden ist, kann vorzugsweise die Basiszone wenigstens zum Teil entfernt werden, so daß auch die Kontaktfläche zwischen der Kollektor- und der Basiszone und somit die Kapazität zwischen der Basis und dem Kollektor weiter verringert wird.
Die Erfindung betrifft weiter ein Verfahren zur Herstellung eines Transistors mit einem halbleitenden Körper, auf dem eine Emitter- und eine Basiselektrode nebeneinander einlegiert sind. Dieses Verfahren ist gemäß der Erfindung dadurch gekennzeichnet, daß nach dem Anhingen dieser Legierungselektroden der zwischen den Elektroden liegende Teil der Oberfläche des Halbleiterkörpers mit einem gegen ein Ätzmittel unempfindlichen Material abgedeckt und das Ganze anschließend geätzt wird, wobei die Rekristallisationsschicht mindestens einer dieser beiden Elektroden von der Seite her, die der anderen Elektrode abgewandt ist, auf mindestens der Hälfte der ursprünglichen Legierungsfläche weggenommen wird.
Das Ätzen wird vorzugsweise so lange fortgesetzt, bis maximal ein Viertel der ursprünglichen Fläche zwischen Rekristallisationsschicht und Basiszone verbleibt.
Die Ätzbehandlung kann vorzugsweise in mehreren Stufen mit zwischenzeitlicher Messung der Kapazität des Basis-Emitter-Überganges erfolgen. Es können dabei mehrere Ätzbäder verwendet werden, die zweckmäßig Ätzmittel in verschiedenen Konzentrationen enthalten. Außerdem können auch verschiedene Stromstärken benutzt werden, so daß während der ersten Stufe das Ätzen schneller vor sich geht als in späteren Stufen, um die gewünschte Kapazität genau erzielen zu können. Dieses Verfahren eignet sich besonders für eine Automatisierung, indem z. B. beim Erreichen der gewünschten oder einer etwas kleineren Kapazität das Ätzen selbsttätig unterbrochen wird.
ίο Nach dem Anbringen der Legierungselektroden und vor der Ätzbehandlung kann auch von mindestens einer der Legierungselektroden an der von der anderen Elektrode abgewandten Seite ein Teil mechanisch, z. B. durch Schneiden, entfernt werden. Dann ist die endgültige Form der Rekristallisationschicht nach dem Ätzen weniger abhängig von der ursprünglichen Form der Legierungelektrode. Ferner läßt sich diese endgültige Form regeln, indem eine geeignete Form der Front gewählt wird, von der her das Wegätzen stattfindet.
Die Erfindung wird an Hand der schematischen Zeichnung näher erläutert, in der
Fig. 1 einen Querschnitt durch einen Teil eines Transistors,
Fig. 2 eine Draufsicht auf einen Teil eines Transistors nach Fig. 1,
Fig. 3 eine Schaltungsanordnung zum Messen der Kapazität zwischen der Basis und dem Emitter,
Fig. 4 schematisch ein Ätzverfahren in verschiedenen Stufen,
Fig. 5 und 6 teilweise Draufsichten auf zwei andere Transistoren und
Fig. 7 teilweise einen Querschnitt durch den Transistor nach Fig. 6 zeigen.
In den Figuren ist deutlichkeitshalber die Schraffierung der Querschnitte nicht angegeben; sich entsprechende Einzelteile oder Merkmale sind mit gleichen Bezugsziffern bezeichnet.
Wie aus den Fig. 1 und 2 ersichtlich ist, enthält ein Transistor eine Zone 1, die im wesentlichen aus Blei mit etwa 1 Gewichtsprozent Antimon mit einer kleinen Menge Germanium besteht, eine n-teitende Rekristallisationszone 2, die im wesentlichen aus Germanium mit einer kleinen Menge Blei und Antimon besteht, eine Zone 3, die im wesentlichen aus Blei-Antimon und Aluminium mit einer kleinen Menge Germanium besteht, eine p-leitende Rekristallisationszone 4, die im wesentlichen aus Germanium mit einer kleinen Menge Blei, Antimon und Aluminium besteht, eine η-leitende Basiszone 5, die im wesentlichen aus Germanium besteht, in welches Antimon diffundiert ist, einen ungeänderten Teil 6 einer ursprünglich rechteckigen Scheibe aus p-leitendem Germanium, deren Abmessungen etwa 2 mm-2 mm ·150 μ betrugen und die einen spezifischen Widerstand von 2 Ohm · cm hat. Die Rekristallisationszooe 7 besteht im wesentlichen aus Germanium nah einer kleinen Menge Indium und Gallium und ist p-leitend. Die Zone 8 besteht im wesentlichen aus Indium und GaI-lium mit einer kleinen Menge Germanium. Die verschiedenen halbleitenden Zonen sind in Fig. 1 nur schematisch angedeutet. Tatsächlich werden z. B. die Rekristallisationszonen 2 und 4 fast gar nicht über die Zonen 1 bzw. 3 aus restlichem Elektrodenmaterial herausragen. Feine Nickeldrähte 9 und 10 und ein starker Nickeldraht 11 sind an den Zonen 1, 3 und 8 unter Anwendung von Indiumlot 16, 17 bzw. 15 festgelötet. Der Draht 9 stellt eine Verbindung mit der
Basis, der Draht 10 mit dem Emitter und der Draht 11 niit dem Kollektor des Transistors her, wobei letzterer außerdem als Träger des Transistors dient.
Die Zonen 1 und 2 sind von der Zone 3 und der Zone 4 durch eine Nut 12 mit einer Breite am Boden von etwa 25 μ getrennt. Die Nut 12 ist bis zu der durch die gestrichelte Linie 13 angegebenen Höhe mit Polystyrenlack ausgefüllt, der in Form einer Lösung in Äthylmethylketon angebracht wird.
Der vorstehend beschriebene Transistor kann auf folgende Weise hergestellt werden:
Auf der ursprünglich rechteckigen Einkristallscheibe aus p-leitendem Germanium wird eine kreisförmige, 50 μ dicke Platte mit einem Durchmesser von 200 μ aus Blei mit 1 Gewichtsprozent Antimon angebracht und bei 700° C während etwa 3 Minuten in einer Wasserstoffatmosphäre einlegiert und darauf abgekühlt. Darauf wird die Nut 12 angebracht, die durch den Legierungskontakt und die Rekristallisationszone hindurchdringt und sich bis in das nicht gelöste p-leitende Material des Körpers erstreckt. Diese Nut teilt den Legierungskontakt in zwei Teile. Die Nut kann durch Ultraschallbohrung unter Anwendung eines dünnen Bohrkopfes und eines Breis eines feinen Schleifmittels, z. B. aus Aluminiumoxyd, angebracht werden.
Eine kleine Menge Aluminium wird auf nur einem Teil des Legierungskontaktes angebracht, und das Ganze wird darauf in einer Wasserstoffatmosphäre während etwa 10 Minuten auf 750° C erhitzt, wobei die zwei Teile des Kontaktes schmelzen und Antimon aus den zwei geschmolzenen Teilen in das Material des Körpers unterhalb der geschmolzenen Teile in die angrenzenden Oberflächenteile des Körpers einschließlich des Bodenteiles der Nut 12 eindiffundiert, wodurch die η-leitende Zone 5, die Basiszone des Transistors, gebildet wird. Durch Abkühlung werden die zwei Rekristallisationszonen 2 und 4 und die Zonen 1 und 3 gebildet. Die p-leitende Zone 7 und die Zone 8 können auf bekannte Weise hergestellt werden, indem ein Kügelchen aus einer Indium-Gallium-Legierung auf den Germaniumkörper aufgeschmolzen wird.
Der geschilderte Transistor wird darauf in ein Elektrolytbad mit einer wäßrigen Lösung von z. B. 5 °/o Natriumhydroxyd getaucht. Die drei Drähte 9,10 und 11, werden mit dem Pluspol einer Spannungsquelle verbunden, und es wird eine Platinelektrode im Bad mit dem Minuspol der Spannungsquelle gekuppelt. Eine große Menge der Rekristallisationszonen 2, 4 und 7 wird unter den erstarrten Zonen 1, 3 und 8 weggeätzt, so daß die Kontaktfläche zwischen den Rekristallisationszonen 2 und 4 und der n-leitenden Zone 5 auf weniger als die Hälfte der Kontaktfläche nach dem Legieren und vor dem Ätzen herabgemindert wird. Die Zonen 1 und 3 werden nahezu nicht von dem Ätzmittel angegriffen, so daß die Zonen 1 und 3 untergraben werden.
Die gestrichelten Linien 18, 19 und 20 deuten drei Zwischenstufen des Ätzvorganges an; die Endstufe wird durch die Linie 20 a angedeutet. Das Ätzen kann fortgesetzt werden, bis die Kontaktflächen zwischen den Zonen 2 und 4 und zwischen den Zonen 1 und 3 nicht mehr als ein Viertel der Kontaktfläche vor dem Ätzen betragen. Bei einer praktischen Ausführungsform betrug die ursprüngliche Abmessung α 225 μ und die Abmessung b am Ende des in Stufen fortgesetzten Ätzens etwa 100 μ (s. Fig. 1).
Die Kontaktfläche zwischen den Zonen 1 und 3 und der Zone 5 werden annähernd in gleichem Maße herabgesetzt.
Nach diesem Ätzen wird der Polystyrenlack durch Anwendung von Äthylmethylketon am Lösungsmittel aus der Nut entfernt, worauf das Ganze für ein letztes Ätzen in ein Ätzbad mit 20 Volumprozenten Wasserstoffperoxyd bei 70° C während etwa 15 Sekunden getaucht wird. Die Zonen 1, 3 und 5 werden darauf
ίο mit einer Maske 14 aus Polystyrenlack in einer Äthylmethylketonlösung abgedeckt, wobei der Lack in die Spalte unterhalb der Zonen 1 und 3 eindringt. Der Transistor wird dadurch mechanisch versteift.
Fig. 2 zeigt lediglich die Nut 12 und die Linien 18, 19, 20 und 20a, die nahezu kreisförmig verlaufen, da die Konturen der Zonen 1 und 3, die durch den Lack in der Nut 12 verbunden werden, vor dem Ätzen anfangs nahezu kreisförmig waren.
Der auf diese Weise hergestellte Transistor wird darauf auf bekannte Weise umhüllt.
Der beschriebene Transistor hat niedrige Emitter-Basis- und Basis-Kollektor-Kapazitäten infolge der großen Verringerung der Oberfläche des Basis-Emitter- und Basis-Kollektor-Überganges.
Das Maß des Ätzens kann durch Überwachung der Kapazität des Basis-Emitter-Überganges geregelt werden, da beiderseits desselben Material mit einem niedrigen spezifischen Widerstand vorhanden ist. Die Kapazität ist für eine Messung hinreichend hoch, auch wenn die Oberfläche des Überganges klein ist. Fig. 3 zeigt eine Schaltung zum Messen der Basis-Emitter-Kapazität. Die Schaltung enthält einen Generator 21 für eine Spannung in Höhe von etwa 50 mV und mit einer Frequenz von etwa 20 MHz. Der Generator 21 ist in Reihe mit dem Emitter-Basis-Ubergang des Transistors und mit einem Widerstand 22 geschaltet. Eine Leitung 23 ist mit dem Emitter und eine Leitung 24 ist mit der Basis des Transistors verbunden. Das über dem Widerstand 22 auftretende Signal wird mittels eines Wechselspannungsmeßwerkes 25 gemessen, das die Kapazität des Basis-Emitter-Überganges anzeigt.
Diese Kapazität kann sogar gemessen werden, wenn der Transistor in Wasser getaucht ist, wenn nur dafür gesorgt wird, daß der spezifische Widerstand des Wassers hoch ist, z. B. höher als 1000 Ohm · cm. Infolge der Anschlüsse an die Basis und an den Emitter tritt eine Streukapazität auf, die größer ist, wenn der Transistor in Wasser getaucht ist, das eine Dielektrizitätskonstante von etwa 80 besitzt. Es hat sich jedoch gezeigt, daß die Kapazität des Basis-Emitter-Überganges ohne Vorspannung bis zu einem Sollwert von z. B. etwa 7 pF überwacht werden kann, während die Streukapazität eines in Wasser getauchten Transistors etwa 3 ± 1 pF beträgt.
Fig. 4 zeigt schematisch eine Vorrichtung, in der das Ätzen von Transistoren automatisch durchgeführt werden kann. Die Vorrichtung hat eine Anzahl von Stellen, bei denen abwechselnd ein Ätzen (bei den Stellen 26) und Spülen in Wasser und die Überwachung bei den Stellen 27 stattfindet. Die Überwachung erfolgt mittels einer Schaltung, wie vorstehend an Hand der Fig. 3 beschrieben. Die über dem Widerstand 22 während der Überwachung erzeugte Spannung wird nicht einem Voltmeter zugeführt, sondern einer Regelvorrichtung, die das Ätzen steuert. Die Vorrichtung enthält außerdem ein Zufuhrglied 28 für die Transistoren und ein Abfuhrglied
29 (s. Fig. 4). Ein Transistor wird in einem Halter an die Stelle 28 geführt und darauf nach der ersten Stelle 26 geleitet, wo der Transistor selbsttätig vor dem Ätzen elektrisch angeschlossen und in die Ätzflüssigkeit in einem Bad 30 getaucht wird. Nach einer vorherbestimmten Zeit wird der Transistor nach der ersten Überwachungsstelle 27 geführt und in das Bad 31 mit Spülwasser getaucht. Nach hinreichendem Spülen wird die Schaltung 32 eingeschaltet und die Kapazität des Basis-Emitter-Überganges gemessen. Wenn die Kapazität noch nicht hinreichend herabgesetzt ist, wird der Transistor über eine durch die gestrichelte Linie 33 angedeutete Bahn nach der zweiten Ätzstelle 26 geführt. Das Ätzen wird im zweiten Ätzbad 30 fortgesetzt. Der gleiche Vorgang erfolgt bei jeder weiteren Stelle 26 und 27, bis die gewünschte Kapazität erreicht ist. Dann schaltet der Ausgang der Schaltung 32 ein Relais 34, so daß das Ätzen nicht weiter fortgesetzt wird. Die gestrichelte Linie 33 deutet die durchlaufende Bahn in der Vorrichtung an. Der Transistor erreicht schließlich das Abfuhrglied 29, wo er aus der Vorrichtung weggenommen wird. Es ist nicht notwendig, jedesmal in gleichem Maße zu ätzen. Das Ätzen erfolgt im wesentlichen zweckmäßig bei der ersten Arbeitsstelle 26 und anschließend in geringerem Maße, damit die gewünschte Kapazität allmählich erzielt wird. Das Maß des Ätzens an einer nächstfolgenden Stelle kann von der bei der vorhergehenden Messung festgestellten Kapazität abhängig gemacht werden.
Bei der schematisch in Fig. 4 dargestellten Vorrichtung braucht der Weg 33 nicht geradlinig zu sein. Es kann z. B. auch eine umlaufende Bahn benutzt werden. Weiter kann eine einzige Überwachungsschaltung in Verbindung mit jeder Stelle 27 nacheinander verwendet werden, wobei die Messung durchgeführt wird, bevor die Reihe der Transistoren sich weiter bewegt.
Das Ätzen kann auch bei einem Transistor mit zwei Legierungszonen durchgeführt werden, die durch Auflegieren auf zwei getrennten Stellen eines Halbleiterkörpers entstanden sind, was in Fig. 5 angedeutet ist. Die Rekristallisationsschicht wird dabei unterhalb der beiden Schichten restlichen Legierungsmaterials weggeätzt werden. Es sei bemerkt, daß im allgemeinen die zwei Zonen durch einen Abstand von nicht mehr als 50 μ getrennt werden können, wobei der Durchmesser jeder Zone 200 μ betragen kann.
Der Transistor enthält zwei Zonen 36 und 37; die Zonen 36 und 37 werden durch nicht dargestellte Drähte mittels nicht angedeuteten Lots verbunden. Eine Schicht 38 aus ätzbeständigem Material wird zwischen den zwei Zonen 36 und 37, z. B. mittels eines Pinsels angebracht. Der Transistor wird darauf auf die an Hand der Fig. 1 und 2 beschriebenen Weise geätzt, wobei die aufeinanderfolgenden Ätzpegel durch die gestrichelten Linien 39 angedeutet sind.
Ein anderes mögliches Verfahren ist in den Fig. 6 und 7 veranschaulicht. Dabei wird ein Teil jeder Zone 36 und 37 entfernt, wobei jeder dieser Teile von der anderen Zone abgewendet ist. Bei dem dargestellten Transistor wird annähernd die Hälfte jeder dieser Zonen, d. h. die schraffierten Teile 40 und 41, z. B. mit einem scharfen Messer entfernt. Darauf wird die ätzbeständige Schicht 38 angebracht. Die aufeinanderfolgenden Stufen des Wegätzens sind durch die Linien 39 angedeutet, wobei die volle Linie 39 in Fig. 7 das endgültige Resultat des Ätzens angibt. Es wird in diesem Falle nicht eine dünne, langgestreckte Kontaktzone zwischen der Rekristallisationsschicht und dem restlichen Elektrodenmaterial erhalten, wie bei dem in Fig. 5 angegebenen Transistor, sondern eine kurze, breitere Kontaktzone, wie in den Fig. 6 und 7 angedeutet ist. Damit wird ein niedrigerer Basiswiderstand erreicht.
Es sei bemerkt, daß bei den drei Ausführungsformen der Fig. 1, 2, 5, 6 und 7 die Abmessungen des restlichen Elektroden- oder Legierungsmaterials größer sind als die der Kontaktflächen zwischen diesem und der Rekristallisationsschicht, so daß auch bei einer sehr kleinen Kontaktfläche zw&|»n der Rekristallisationsschicht und der Basiszone el verhältnismäßig einfach ist, Drähte an den Elektroden anzubringen.

Claims (10)

PATENTANSPRÜCHE:
1. Transistor mit einem Halbleiterkörper, auf dem eine Emitter- und eine Basiselektrode dicht nebeneinander einlegiert sind, dadurch gekennzeichnet, daß von mindestens einer dieser Elektroden die beim Einlegieren entstandene Rekristallisationsschicht von der der anderen Elektrode abgewandten Seite her auf mindestens der Hälfte der ursprünglichen Legierungsfläche entfernt ist.
2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Rekristallisationsschicht des Emitters teilweise entfernt ist.
3. Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Fläche der restlichen Rekristallisationsschicht maximal ein Viertel der ursprünglichen Fläche beträgt.
4. Transistor nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der entfernte Teil der Rekristallisationsschicht durch Isoliermaterial ersetzt ist.
5. Transistor nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Abstand zwischen der Emitter- und der Basiselektrode weniger als 250 μ beträgt.
6. Transistor nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß unterhalb mindestens eines Teiles des ursprünglichen Teiles der Kontaktoberfläche, wo das umkristallisierte Material weggenommen worden ist, auch die Basiszone entfernt ist.
7. Verfahren zur Herstellung eines Transistors nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach dem Anbringen dieser Legierungselektroden der zwischen den Elektroden liegende Teil der Oberfläche des Körpers mit einem gegen Ätzmittel unempfindlichen Material abgedeckt und das Ganze anschließend geätzt wird, wobei die Rekristallisationsschicht mindestens einer dieser Elektroden von der der anderen Elektrode abgewandten Seite her auf mindestens der Hälfte der ursprünglichen Legierungsfläche weggenommen wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Rekristallisationsschicht mindestens bis auf ein Viertel der ursprünglichen Fläche abgeätzt wird.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß das Ätzen in mehreren Stufen
mit zwischenzeitlicher Messung der Kapazität des Basis-Emitter-Überganges erfolgt.
10. Verfahren nach mindestens einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß nach dem Anbringen der Legierungselektroden und vor dem Ätzen bei mindestens einer der Legierungselektroden ein Teil der Elektrode von der von der anderen Elektrode abgewandten Seite her, mechanisch entfernt wird.
10
In Betracht gezogene Druckschriften:
USA.-Patentschrift Nr. 2 821493; französische Patentschrift Nr. 1163 048; belgische Patentschrift Nr. 556 337; »Electronic Industries«, August 1958, S. 55 bis
In Betracht gezogene ältere Patente: Deutsches Patent Nr. 1 090 770.
Hierzu 1 Blatt Zeichnungen
DEN19306A 1959-12-14 1960-12-12 Transistor mit dicht nebeneinander einlegierten Emitter- und Basiselektroden und Verfahren zu dessen Herstellung Pending DE1121224B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB42433/59A GB940443A (en) 1959-12-14 1959-12-14 Improvements in and relating to semiconductor devices

Publications (1)

Publication Number Publication Date
DE1121224B true DE1121224B (de) 1962-01-04

Family

ID=10424389

Family Applications (1)

Application Number Title Priority Date Filing Date
DEN19306A Pending DE1121224B (de) 1959-12-14 1960-12-12 Transistor mit dicht nebeneinander einlegierten Emitter- und Basiselektroden und Verfahren zu dessen Herstellung

Country Status (6)

Country Link
US (1) US3160799A (de)
CH (1) CH388459A (de)
DE (1) DE1121224B (de)
ES (1) ES263136A1 (de)
GB (1) GB940443A (de)
NL (2) NL258921A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1282190B (de) * 1964-03-12 1968-11-07 Kabusihiki Kaisha Hitachi Seis Verfahren zum Herstellen von Transistoren
US5896486A (en) * 1997-05-01 1999-04-20 Lucent Technologies Inc. Mass splice tray for optical fibers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE556337A (de) * 1956-04-03
US2821493A (en) * 1954-03-18 1958-01-28 Hughes Aircraft Co Fused junction transistors with regrown base regions
FR1163048A (fr) * 1955-09-02 1958-09-22 Gen Electric Co Ltd Diffusion différentielle d'impuretés dans les semi-conducteurs

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2829422A (en) * 1952-05-21 1958-04-08 Bell Telephone Labor Inc Methods of fabricating semiconductor signal translating devices
DE1068816B (de) * 1955-09-12 1959-11-12
NL210117A (de) * 1956-08-24
US2842831A (en) * 1956-08-30 1958-07-15 Bell Telephone Labor Inc Manufacture of semiconductor devices
GB849477A (en) * 1957-09-23 1960-09-28 Nat Res Dev Improvements in or relating to semiconductor control devices
NL121250C (de) * 1958-01-16
NL134168C (de) * 1958-07-29
NL245567A (de) * 1958-11-20

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2821493A (en) * 1954-03-18 1958-01-28 Hughes Aircraft Co Fused junction transistors with regrown base regions
FR1163048A (fr) * 1955-09-02 1958-09-22 Gen Electric Co Ltd Diffusion différentielle d'impuretés dans les semi-conducteurs
BE556337A (de) * 1956-04-03

Also Published As

Publication number Publication date
NL121714C (de)
GB940443A (en) 1963-10-30
US3160799A (en) 1964-12-08
ES263136A1 (es) 1961-05-01
NL258921A (de)
CH388459A (de) 1965-02-28

Similar Documents

Publication Publication Date Title
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2917654A1 (de) Anordnung und verfahren zum selektiven, elektrochemischen aetzen
DE1130522B (de) Flaechentransistor mit anlegierten Emitter- und Kollektorelektroden und Legierungs-verfahren zu seiner Herstellung
DE1018555B (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Kristalldiode oder eines Transistors, deren halbleitender Koerper mit wenigstens einer aufgeschmolzenen Elektrode versehen ist
DE1521414C3 (de) Verfahren zum Aufbringen von nebeneinander liegenden, durch einen engen Zwischenraum voneinander getrennten Metallschichten auf eine Unterlage
DE1090770B (de) Verfahren zur Herstellung einer Halbleiteranordnung mit nahe nebeneinander liegenden aufgeschmolzenen Elektroden
DE1121224B (de) Transistor mit dicht nebeneinander einlegierten Emitter- und Basiselektroden und Verfahren zu dessen Herstellung
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE1217502B (de) Unipolartransistor mit einer als duenne Oberflaechenschicht ausgebildeten stromfuehrenden Zone eines Leitungstyps und Verfahren zum Herstellen
DE1771344A1 (de) Verfahren zum Zertrennen eines Materialstueckes durch Tiefenaetzung
DE1058158B (de) Verfahren zum Anbringen einer Legierungs-Elektrode auf einem halbleitenden Koerper
DE1123406B (de) Verfahren zur Herstellung von legierten Halbleiteranordnungen
AT223656B (de) Verfahren zur Herstellung eines Transistors
AT217094B (de) Verfahren zur Herstellung eines Halbleiterelektrodensystems z. B. eines Transistors
EP0018556A1 (de) Anordnung und Verfahren zum selektiven, elektrochemischen Ätzen
AT212374B (de) Verfahren zur Herstellung eines halbleitenden Elektrodensystems, z. B. eines Transistors
DE1105069B (de) AEtzverfahren eines pn-UEberganges bei der Herstellung einer Halbleiteranordnung
DE1091672B (de) Diffusionsverfahren zur Herstellung einer Halbleiteranordnung
AT221585B (de) Diffusionstransistor und Verfahren zu dessen Herstellung
DE1696084C (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit Hilfe selektiver elektrolytischer Ätzung
AT212372B (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1256801B (de) Verfahren zur Herstellung eines Halbleiterbauelementes, z. B. eines Transistors
DE1104617B (de) Verfahren zum elektrolytischen AEtzen einer Halbleiteranordnung mit einem Halbleiterkoerper aus im wesentlichen einkristallinem Halbleitermaterial
DE1008416B (de) Verfahren zur Herstellung von Flaechentransistoren