DE1282190B - Verfahren zum Herstellen von Transistoren - Google Patents

Verfahren zum Herstellen von Transistoren

Info

Publication number
DE1282190B
DE1282190B DEK52358A DEK0052358A DE1282190B DE 1282190 B DE1282190 B DE 1282190B DE K52358 A DEK52358 A DE K52358A DE K0052358 A DEK0052358 A DE K0052358A DE 1282190 B DE1282190 B DE 1282190B
Authority
DE
Germany
Prior art keywords
emitter electrode
connecting wire
emitter
semiconductor
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEK52358A
Other languages
English (en)
Inventor
Tsugio Makimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to DEK52358A priority Critical patent/DE1282190B/de
Publication of DE1282190B publication Critical patent/DE1282190B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns

Description

  • Verfahren zum Herstellen von Transistoren Die Erfindung betrifft ein Verfahren zum Herstellen von Transistoren, bei dem auf eine Halbleiter-Unterschicht eine Emitterelektrode aufgebracht und auf dieser dann ein Anschlußdraht befestigt wird, dessen Querschnittsfiäche kleiner ist als die. Fläche der Emitterelektrode.
  • Bei derart hergestellten Transistoren kann die Abhängigkeit der Grenzfrequenz fd, die proportional ist dem Stromverstärkungsfaktor, vom Emitterstrom durch die folgende Gleichung dargestellt werden: wobei 1e den Emitterstrom darstellt und a, b, 1o ünd n Konstanten sind. Da nun die Konstante a proportional der Fläche der Emitterelektrode ist, wird offensichtlich die Grenzfrequenz des Transistors im unteren Stromstärkenbereich dann erhöht, wenn. die Fläche der Emitterelektrode verkleinert wird. Da, wie erwähnt, die Grenzfrequenz proportional dem Stromverstärkungsfaktor ist, kann also letzterer durch Verkleinern der Emitterelektrode vergrößert werden.
  • Bei üblichen Transistoren der beschriebenen Bauart beträgt die Abmessung der Emitterelektrode etwa 40 - 25 #t. Werden nun die Abmessungen einer solchen kleinen Emitterelektrode weiter vermindert und dann ein Zuführungsdraht, üblicherweise ein Golddraht mit einem Durchmesser von etwa 15 Et an der Emitterelektrode befestigt, so besteht die Gefahr, daß der Zuführungsdraht die Halbleiterbasis berührt. Einer wesentlichen Verkleinerung der Emitterelektrode steht somit entgegen, daß die Anbringung des Zuleitungsdrahtes an die Elektrode um so größere Schwierigkeiten bereitet, je kleiner die Elektrode ist.
  • Aufgabe der Erfindung ist deshalb die Schaffung eines Verfahrens zur Herstellung von Transistoren, mit dem es möglich ist, äußerst kleine Emitterelektroden zu erzielen, ohne daß dabei die erwähnten Schwierigkeiten bezüglich der Anbringung des Zuleitungsdrahtes an die Elektrode auftreten.
  • Nun war es bei der Herstellung von Transistoren grundsätzlich bereits bekannt, nachträglich bestimmte Schichten wegzuätzen. So ist in der deutschen Auslegeschrift 1083 938 ein Verfahren angegeben, bei welchem nach Anbringung eines Anschlußdrahtes an der Halbleiter-Unterschicht diese an der Verbindungsstelle teilweise weggeätzt wird mit dem Zweck, die Fläche des. (N+)-(N)-Überg'änges zu verkleinern und so eine Lawineninjektion herbeizuführen. In der britischen Patentschrift 914 832 ist ein Verfahren beschrieben, bei welchem ein Teil. der Halbleiter-Unterschicht zum Zweck der Verkleinerung der Fläche des pn-Überganges weggeätzt wird. Schließlich ist es aus der französischen Patentschrift 1272 239 bekannt, den Anschlußdraht unter Bildung eines pn-überganges direkt an der Halbleiter-Unterschicht anzubringen und diese dann anzuätzen, ebenfalls mit dem Zweck einer Verkleinerung der pn-übergangsfiäche. Alle diese bekannten Verfahren betreffen also die partielle Wegätzung von Halbleiter-Unterschichten für die Erreichung kleiner pn-übergänge, lassen die Emitterelektrode unberührt und vermögen deshalb nicht zur Lösung der oben gestellten Aufgabe beizutragen.
  • Ausgehend von dem bekannten Verfahren zum Herstellen von Transistoren, bei dem auf eine Halbleiter-Unterschicht eine Emitterelektrode aufgebracht und auf dieser dann ein Anschlußdraht befestigt wird, dessen Querschnittsfläche kleiner ist als die Fläche der Emitterelektrode, wird jedoch gemäß der Erfindung die gestellte Aufgabe dadurch gelöst, daß anschließend die Emitterelektrode bis auf den unterhalb der Befestigungsstelle des Anschlußdrahtes befindlichen Bereich wieder entfernt wird. Erfindungsgemäß wird also von einer relativ großen Emitterelektrode ausgegangen, der Anschlußdraht an dieser befestigt und daraufhin alle die Bereiche der Emitterelektrode wieder entfernt, vorzugsweise durch Ätzen, die sich nicht unmittelbar unter der Befestigungsstelle des Anschlußdrahtes befinden. Die Emitterelektrode bekommt somit auf einfachste Weise eine extrem kleine Fläche, etwa in der Größe der Querschnittsfläche des Anschlußdrahtes. Der eigentliche Emitterbereich des Transistors dagegen bleibt ebenso wie der pn-übergang des Transistors vom Erfindungsverfahren unbeeinflußt.
  • In der Zeichnung ist eine Ausführungsform der Erfindung beispielsweise dargestellt, und zwar zeigt A b b. 1 (A) eine Draufsicht auf und (B) einen Querschnitt durch einen üblichen Transistor, A b b. 2 eine Draufsicht auf einen erfindungsgemäß hergestellten Transistor und A b b. 3 ein Diagramm der Abhängigkeit des Stromverstärkungsfaktors vom Emitterstrom bei einer Frequenz von 100 MHz.
  • In F i g. 1 ist ein Mesa-Transistor dargestellt, der aus einer p-leitenden, als Kollektor wirkenden Halbleiterschicht bzw. Unterschicht 1, einer n-leitenden, als Basis wirkenden Halbleiterschicht 2, einer aus Gold bestehenden Basiselektrode 3, einer aus Aluminium bestehenden Emitterelektrode 4, einer durch Einlegieren der Emitterelektrode gebildeten Emitter-Halbleiterschicht 5 und Zuführungsdrähten 6 und 7 besteht, wobei letztere an der Basis bzw. der Emitterelektrode angebracht sind, beispielsweise durch ein Druckwärmeverfahren.
  • Gemäß der Erfindung wird nun das derart hergestellte Transistorelement in eine Lösung, beispielsweise HCI, eingetaucht, die bezüglich der Halbleiterschicht und der Zuführungsdrähte im wesentlichen inaktiv ist, die Emitterelektrode jedoch angreift und somit die frei liegende Oberflächenschicht der Emitterelektrode, außer dem Teil gerade unterhalb der Verbindungsstelle zwischen Emitterelektrode 4 , und Zuführungsdraht 7, wegätzt. Durch diesen Vorgang ist es möglich, die Abmessung der Emitterelektrode 4 auf beispielsweise etwa 30 - 20 t, herabzusetzen, ohne daß dabei der Halbleiter und die Zuführungsdrähte angegriffen bzw. beschädigt würden. Wie aus F i g. 3 zu entnehmen, liegt die Kurve der Abhängigkeit des Stromverstärkungsfaktors vom Emitterstrom bei hohen Frequenzen, beispielsweise einer Frequenz von 100 MHz, des auf diese Weise hergestellten Transistors höher als die eines üblichen ; Transistors (Kurve a), insbesondere im Bereich niedriger Stromstärken.
  • Genauer gesagt, der Stromverstä rkungsfaktor eines erfindungsgemäß hergestellten Transistors ist im niedrigen Frequenzbereich hoch, und sein Absolut- ; wert ist wesentlich größer als derjenige eines üblichen Transistors, wodurch ein hoher Wirkungsgrad selbst bei Betrieb mit niedriger Stromstärke erzielt werden kann. Das dargestellte und beschriebene Ausführungsbeispiel betrifft zwar einen Transistor mit t pnp-übergang, die Erfindung kann jedoch auch auf die Herstellung anderer Transistortypen angewendet werden, beispielsweise auf Transistoren mit pnip-oder npin-übergängen, wobei ein Halbleiterbereich hohen Widerstands und einer Dicke von beispielsweise etwa 3 bis 4 [, zwischen der Basisschicht und dem Kollektor gebildet wird (dabei kann i ein eigenleitender Halbleiter oder ein n- oder p-leitender Halbleiter hohen Widerstandes sein). Die Verminderung der Emitterf(äche führt in keinem Fall zu einer Erniedrigung der Konstante I, in Gleichung (1), so daß der Stromverstärkungsfaktor bei hohen Frequenzen nicht abfällt, wie durch die gestrichelte Linie b" in F i g. 3 dargestellt ist, und zwar selbst dann nicht, wenn der Emitterstrom ansteigt. Dies ist insbesondere deshalb vorteilhaft, weil die Grenzfrequenz über einen weiten Stromstärkenbereich einschließlich der Bereiche niedriger und hoher Stromstärke im wesentlichen konstant bleibt. Wie aus obiger Beschreibung zu ersehen, ist es mit dem Erfindungsverfahren möglich, einen Transistor herzustellen, der ausgezeichnete Eigenschaften aufweist, und zwar mittels dieses einfachen, aber wirksamen Verfahrens. Gemäß der Erfindung werden somit zunächst eine Emitterschicht und eine Emitterelektrode hergestellt, deren Flächen größer sind, als die gewünschte Fläche der Emitterelektrode betragen soll, dann ein Zuführungsdraht mit einer Berührungsfläche kleiner als die Emitterelektrode darauf befestigt und schließlich der Teil der Emitterelektrode trennscharf entfernt, der über die Berührungsfläche zwischen dem Zuführungsdraht und der Emitterelektrode übersteht, wodurch die effektive Emitterfläche, welche durch die Abmessung der Elektrode festgelegt ist, ohne Verminderung der Größe der Schicht selbst verkleinert wird. Das Erfindungsverfahren zeichnet sich vor allem dadurch aus, daß die Herstellung der Emitterschicht, der Emitterelektrode und der Verbindung mit dem Zuführungsdraht sehr einfach ist, daß die Gefahr, daß der Zuführungsdraht bei der Verbindung mit der Elektrode mit dem Halbleiter in Berührung kommt, wesentlich vermindert ist und daß die Gleichrichterwirkung zwischen dem Emitter und den Basiselektroden wesentlich verbessert wird, da das überschüssige Material der EmittereIektrode nach Anbringung des Zuführungsdrahtes auf chemische Weise entfernt wird. Wenn die Emitterelektrode als sehr dünne Schicht hergestellt worden ist, und zwar durch Aufplattieren, Niederschlagen im Vakuum u. dgl., kann das Verfahren der trennscharfen Wegätzung der Emitterelektrode besonders leicht durchgeführt werden.

Claims (5)

  1. Patentansprüche: 1. Verfahren zum Herstellen von Transistoren, bei dem auf eine Halbleiter-Unterschicht eine Emitterelektrode aufgebracht und auf dieser dann ein Anschlußdraht befestigt wird, dessen Querschnittsfläche kleiner ist als die Fläche der Emitterelektrode, dadurch gekennzeichnet, daß anschließend die Emitterelektrode bis auf den unterhalb der Befestigungsstelle des Anschlußdrahtes befindlichen Bereich wieder entfernt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Emitterelektrode in bekannter Weise durch Aufplattieren oder Aufdampfen einer dünnen Metallschicht auf die Halbleiter-Unterschicht hergestellt wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Transistor nach Befestigung des Anschlußdrahtes auf der Emitterelektrode in ein Ätzbad getaucht wird, das die Emitterelektrode angreift, nicht aber die Halbleiterschicht und den Anschlußdraht.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß für die Emitterelektrode Aluminium, für den Anschlußdraht Gold und für das Ätzbad Hydrochlorwasserstoffsäure verwendet wird.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, gekennzeichnet durch die Anwendung auf die Herstellung von pnip- bzw. npin-Transistoren. In Betracht gezogene Druckschriften: Deutsche Auslegeschrift Nr. 1083 938; französische Patentschrift Nr. 1272 239; britische Patentschriften Nr. 878 544, 863 740, 914 832, 940 443; USA: Patentschriften Nr. 2 878147, 3 006 067, 3 074145, 3 088 888, 3172 785.
DEK52358A 1964-03-12 1964-03-12 Verfahren zum Herstellen von Transistoren Pending DE1282190B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DEK52358A DE1282190B (de) 1964-03-12 1964-03-12 Verfahren zum Herstellen von Transistoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEK52358A DE1282190B (de) 1964-03-12 1964-03-12 Verfahren zum Herstellen von Transistoren

Publications (1)

Publication Number Publication Date
DE1282190B true DE1282190B (de) 1968-11-07

Family

ID=7226321

Family Applications (1)

Application Number Title Priority Date Filing Date
DEK52358A Pending DE1282190B (de) 1964-03-12 1964-03-12 Verfahren zum Herstellen von Transistoren

Country Status (1)

Country Link
DE (1) DE1282190B (de)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2878147A (en) * 1956-04-03 1959-03-17 Beale Julian Robert Anthony Method of making semi-conductive device
DE1083938B (de) * 1957-09-23 1960-06-23 Nat Res Dev Halbleiteranordnung mit einem Halbleiter-koerper aus Halbleitermaterial eines Leitungstyps
GB863740A (en) * 1957-08-02 1961-03-22 Hughes Aircraft Co Transistors
FR1272239A (fr) * 1959-10-28 1961-09-22 Ass Elect Ind Perfectionnements aux dispositifs semi-conducteurs de faible capacité électrique
GB878544A (en) * 1958-12-09 1961-10-04 Henri Valdman Improvements in or relating to processes of manufacturing semi-conductor devices
US3006067A (en) * 1956-10-31 1961-10-31 Bell Telephone Labor Inc Thermo-compression bonding of metal to semiconductors, and the like
GB914832A (en) * 1959-12-11 1963-01-09 Gen Electric Improvements in semiconductor devices and method of fabricating the same
US3074145A (en) * 1959-01-26 1963-01-22 William E Rowe Semiconductor devices and method of manufacture
US3088888A (en) * 1959-03-31 1963-05-07 Ibm Methods of etching a semiconductor device
GB940443A (en) * 1959-12-14 1963-10-30 Mullard Ltd Improvements in and relating to semiconductor devices
US3172785A (en) * 1960-01-30 1965-03-09 Method of manufacturing transistors particularly for switching purposes

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2878147A (en) * 1956-04-03 1959-03-17 Beale Julian Robert Anthony Method of making semi-conductive device
US3006067A (en) * 1956-10-31 1961-10-31 Bell Telephone Labor Inc Thermo-compression bonding of metal to semiconductors, and the like
GB863740A (en) * 1957-08-02 1961-03-22 Hughes Aircraft Co Transistors
DE1083938B (de) * 1957-09-23 1960-06-23 Nat Res Dev Halbleiteranordnung mit einem Halbleiter-koerper aus Halbleitermaterial eines Leitungstyps
GB878544A (en) * 1958-12-09 1961-10-04 Henri Valdman Improvements in or relating to processes of manufacturing semi-conductor devices
US3074145A (en) * 1959-01-26 1963-01-22 William E Rowe Semiconductor devices and method of manufacture
US3088888A (en) * 1959-03-31 1963-05-07 Ibm Methods of etching a semiconductor device
FR1272239A (fr) * 1959-10-28 1961-09-22 Ass Elect Ind Perfectionnements aux dispositifs semi-conducteurs de faible capacité électrique
GB914832A (en) * 1959-12-11 1963-01-09 Gen Electric Improvements in semiconductor devices and method of fabricating the same
GB940443A (en) * 1959-12-14 1963-10-30 Mullard Ltd Improvements in and relating to semiconductor devices
US3172785A (en) * 1960-01-30 1965-03-09 Method of manufacturing transistors particularly for switching purposes

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2142146C3 (de) Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente
DE1614872C3 (de) Halbleiteranordnung
DE977615C (de) Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE2500775A1 (de) Hochspannungsfestes halbleiterbauelement
DE1964837C3 (de) Verfahren zur Herstellung einer lichtemittierenden Halbleiterdiode
DE1949646C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, mit einer Schottky-Sperrschicht
DE2501074A1 (de) Transistoreinrichtung und verfahren zu ihrer herstellung
DE2036399A1 (de) Magnetowiderstandselement und Verfahren zu seiner Herstellung
DE1282190B (de) Verfahren zum Herstellen von Transistoren
DE1188209B (de) Halbleiterbauelement
DE1439758B2 (de) Verfahren zur herstellung von transistoren
DE2132099A1 (de) Verfahren zur Zwischenverbindung elektrischer Baueinheiten
DE2216032B2 (de) Halbleiterbauelement mit Schottky-Sperrschicht und Verfahren zu dessen Herstellung
DE1954443C3 (de) Halbleiterbauelement mit einem Schottky-Übergang und Verfahren zu seiner Herstellung
DE1813551A1 (de) Halbleitervorrichtung
DE1808666B2 (de) Halbleiterelement
DE112017004644B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE1127489B (de) Halbleiterdiode zur Spannungsbegrenzung
DE1280418C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE7015087U (de) Isolierschicht-feldeffekttransistor.