DE112020000571T5

DE112020000571T5 - Abstandselement für eine datenübertragung von chip zu chip in einer integrierten schaltung

Info

Publication number: DE112020000571T5
Application number: DE112020000571.2T
Authority: DE
Inventors: Charles Leon Arvin; Bhupender Singh; Richard Francis Indyk; Steven Paul Ostrander; Thomas Weiss; Mark Williams Kapfhammer
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2019-03-29
Filing date: 2020-03-18
Publication date: 2021-10-28
Anticipated expiration: 2040-03-19
Also published as: US11521952B2; GB2596693B; US11031373B2; DE112020000571B4; CN113632222A; JP7386887B2; US20200312812A1; JP2022525367A; GB202114025D0; GB2596693A; WO2020201872A1; US20210175207A1

Abstract

Eine integrierte Schaltungseinheit mit mehreren Chips und ein Verfahren zum Fertigen der integrierten Schaltungseinheit mit mehreren Chips beziehen ein Substrat ein. Zwei oder mehr Chips enthalten Komponenten, die die Funktionalität der integrierten Schaltung mit mehreren Chips implementieren. Zu den Komponenten zählen Logikgatter. Die integrierte Schaltungseinheit mit mehreren Chips enthält darüber hinaus ein Abstandselement, das zwischen dem Substrat und jedem der zwei oder mehr Chips angeordnet ist. Jeder der zwei oder mehr Chips stellt einen direkten elektrischen Kontakt mit dem Substrat durch Löcher in dem Abstandselement her, ohne einen direkten elektrischen Kontakt mit dem Abstandselement herzustellen.

Description

HINTERGRUND
Die vorliegende Erfindung bezieht sich auf integrierte Schaltungen und im Besonderen auf ein Abstandselement für eine Datenübertragung von Chip zu Chip in einer integrierten Schaltung.
Typischerweise werden integrierte Schaltungen auf einem einzelnen Wafer durch photolithographische Prozesse hergestellt. Der Wafer wird in viele Stücke geschnitten (d.h., zerteilt), die jeweils als Chip bezeichnet werden. Jeder Chip ist in der Regel eine Kopie der Schaltung. Mit zunehmender Komplexität und Anstieg der Größe des Chips nimmt die Ausbeute ab. Dies liegt daran, dass bei einer gegebenen Defektdichte die erhöhte Dichte des Chips zu einer höheren Wahrscheinlichkeit von Zufallsdefekten führt. Ein Ansatz zum Verringern eines Verlustes an Ausbeute besteht darin, den Chip zu teilen, um die Dichte und damit die Defekte zu verringern. Ein Teilen der Komponenten eines einzelnen Chips in zwei oder mehr Chips erfordert jedoch eine umfangreichere Datenübertragung zwischen den Chips mit ausreichend hohen Geschwindigkeiten. Silicium(Si)-Brücken sind dazu verwendet worden, Chips miteinander zu verbinden, haben jedoch zu erheblichen Problemen bei der Montage geführt. Si-Interposer zum Miteinanderverbinden von Chips erfordern Prozesse einer Si-Durchkontaktierung (Through-Si-Via, TSV) und haben ebenfalls zu Problemen bei der Montage geführt. Darüber hinaus können Si-Interposer auch Probleme bei der Stromversorgung und der Signalintegrität verursachen.
KURZDARSTELLUNG
Ausführungsformen der vorliegenden Erfindung beziehen sich auf eine integrierte Schaltungseinheit mit mehreren Chips und auf ein Verfahren zum Fertigen einer integrierten Schaltungseinheit mit mehreren Chips, die ein Substrat und zwei oder mehr Chips enthält, die Komponenten enthalten, die die Funktionalität der integrierten Schaltung mit mehreren Chips implementieren. Zu den Komponenten zählen Logikgatter. Die integrierte Schaltungseinheit mit mehreren Chips enthält darüber hinaus ein Abstandselement, das zwischen dem Substrat und jedem der zwei oder mehr Chips angeordnet ist. Jeder der zwei oder mehr Chips stellt einen direkten elektrischen Kontakt mit dem Substrat durch Löcher in dem Abstandselement her, ohne einen direkten elektrischen Kontakt mit dem Abstandselement herzustellen.
Figurenliste
Die im vorliegenden Dokument beschriebenen Beispiele werden unter Bezugnahme auf die folgenden Zeichnungen und die Beschreibung besser verständlich. Die Komponenten in den Figuren sind nicht zwingend maßstabsgetreu. Darüber hinaus bezeichnen in den Figuren gleichlautende Bezugszeichen überall in den verschiedenen Ansichten entsprechende Teile.

1 stellt ein Abstandselement für eine Datenübertragung von Chip zu Chip gemäß einer Ausführungsform der Erfindung dar;
2 stellt Einzelheiten des Abstandselements dar, das eine Datenübertragung von Chip zu Chip unterstützt;
3 stellt Aspekte des Abstandselements dar, das eine Datenübertragung von Chip zu Chip unterstützt;
4 stellt eine Querschnittansicht einer integrierten Schaltung mit einem Abstandselement für eine Datenübertragung von Chip zu Chip gemäß einer Ausführungsform der Erfindung dar;
5 stellt eine Querschnittansicht eines Abstandselements für eine Datenübertragung von Chip zu Chip, das einen Kondensator enthält, gemäß einer Ausführungsform der Erfindung dar;
6 ist ein Blockschaubild eines Systems zum Durchführen einer Entwicklung von integrierten Schaltungen, die ein Implementieren einer Datenübertragung von Chip zu Chip mit einem Abstandselement gemäß einer Ausführungsform der Erfindung enthält; und
7 ist ein Prozessablauf eines Verfahrens zum Fertigen der integrierten Schaltung mit mehreren Chips, die ein Abstandselement gemäß einer Ausführungsform der Erfindung enthält.

AUSFÜHRLICHE BESCHREIBUNG
Wie zuvor angemerkt, kann ein Verteilen der Komponenten einer integrierten Schaltung von einem Chip auf zwei oder mehr die Defekte auf jedem Chip verringern und auf diese Weise den Verlust an Ausbeute verringern. Die Verteilung der Funktionalität einer integrierten Schaltung auf zwei oder mehr Chips erfordert eine Datenübertragung von Chip zu Chip mit ausreichend hohen Geschwindigkeiten. Si-Brücken sind ein früherer Ansatz für eine Datenübertragung von Chip zu Chip. Die Si-Brücken verdrahten einen Chip mit einem weiteren direkt und auf derselben Seite, auf der der Chip verbunden ist. Die Brücke stellt keine elektrische Verbindung mit dem Substrat her. Ein Interposer ist ein weiterer früherer Ansatz und unterstützt ein Verbinden mehrerer Chips miteinander. Elektrische Durchführungen (z.B. TSV) sind Teil des Interposers und stellen elektrische Verbindungen durch den Interposer her, und der Interposer stellt eine elektrische Verbindung mit dem Substrat her. Wie zuvor angemerkt, stellen die Si-Brücke und der Interposer Probleme bei der Montage dar. Die hierin ausführlich beschriebenen Ausführungsformen der Erfindung beziehen sich auf ein Abstandselement für eine Datenübertragung von Chip zu Chip in einer integrierten Schaltung. Anders als der Interposer benötigt das Abstandselement, das gemäß einer oder mehreren Ausführungsformen der hierin ausführlich beschriebenen Erfindung gefertigt wird, keine elektrischen Durchführungen. Jeder Chip weist leitfähige Stifte auf, die so durch Löcher des Abstandselements führen, dass sie direkt mit dem Substrat auf der anderen Seite des Abstandselements von dem Chip aus in Kontakt kommen.
1 stellt ein Abstandselement 110 für eine Datenübertragung von Chip zu Chip dar. Die integrierte Schaltung 100 ist in vier Chips 130a, 130b, 130c, 130d unterteilt (die allgemein als 130 bezeichnet werden). In alternativen Ausführungsformen der Erfindung kann die integrierte Schaltung 100 in zwei oder mehr Chips 130 unterteilt werden und ist nicht auf vier beschränkt. Der Umfang des Abstandselements 110 ist größer als der Umfang, der die Kombination der Chips 130 umschließt. In alternativen Ausführungsformen der Erfindung kann der Umfang des Abstandselements 110 kleiner als der Umfang sein, der die Kombination der Chips 130 umschließt, wie in 3 dargestellt, oder der Umfang des Abstandselements 110 und der Umfang, der die Chips 130 umschließt, können dieselbe Größe aufweisen. Jeder Chip 130 enthält eine Anzahl von Komponenten 135a bis 135n (die allgemein als 135 bezeichnet werden). Die Komponenten 135 (z.B. Logikgatter, Puffer, Latches) innerhalb jedes Chips 130 sind auf herkömmliche Weisen miteinander verbunden, um die Funktionalität der integrierten Schaltung 100 zu implementieren. Darüber hinaus können auf Grundlage des Abstandselements 110, das gemäß hierin ausführlich beschriebenen Ausführungsformen der Erfindung entworfen und gefertigt wurde, die Komponenten 135 jedes Chips 130 mit Komponenten 135 eines weiteren Chips 130 der integrierten Schaltung mit mehreren Chips 100 auf Grundlage der Verdrahtung 115 des Abstandselements 110 Daten austauschen. Die Chips 130 sind auf derselben Seite (d.h., unterhalb jedes Chips 130 gemäß der Ansicht in 1) so verbunden, dass sie durch die Verdrahtung 115 miteinander verbunden sind.
Gemäß dem in 1 dargestellten Beispiel unterstützt die Verdrahtung 115 eine Datenübertragung zwischen dem Chip 130a und den Chips 130b und 130c, nicht jedoch zum Beispiel zwischen dem Chip 130a und dem Chip 130d. Gegebenenfalls kann eine diagonale Verdrahtung 115 in das Abstandselement 110 integriert werden, um zum Beispiel eine Datenübertragung zwischen dem Chip 130a und dem Chip 130d oder zwischen dem Chip 130b und dem Chip 130c zu unterstützen. Die in 1 dargestellte beispielhafte Verdrahtung 115 ist eher erläuternd als ausschließend zu verstehen und schränkt eine zusätzliche Datenübertragung von Chip zu Chip gemäß alternativen Anordnungen für die Verdrahtung 115 nicht ein. Die Verdrahtung 115 kann Datenübertragungsgeschwindigkeiten im Bereich von 50 bis 500 Gigahertz (GHz) unterstützen. Das Abstandselement 110, das die Verdrahtung 115 enthält, die eine Datenübertragung von Chip zu Chip unterstützt, ist zwischen den Chips 130 und einem Substrat 120 (z.B. einem organischen Schichtstoff) angeordnet. Merkmale des Abstandselements 110 werden unter Bezugnahme auf 2 weiter ausführlich erläutert.
2 stellt Einzelheiten des Abstandselements 110 dar, das die Datenübertragung von Chip zu Chip unterstützt. Bei dem Material, aus dem das Abstandselement 110 gefertigt ist, kann es sich um Glas, Si, Keramik oder ein organisches Material mit niedrigem Wärmeausdehnungskoeffizienten (coefficient of thermal expansion, CTE) handeln. Die Verdrahtung 115 wird dargestellt, die eine Datenübertragung von Chip zu Chip unterstützt. Es können zahlreiche Schichten (z.B. in der Größenordnung von 4 bis 10 Schichten) von Drähten mit einem Rasterabstand (d.h., einem Abstand zwischen den Drähten) in der Größenordnung von 15 bis 20 Mikrometern vorhanden sein, die mit einem dualen Damaszenerprozess ausgebildet werden.
Die Kontaktstellen 113 dienen dazu, das Abstandselement 110 mechanisch mit den Chips 130 zu verbinden. Die Kontaktstellen 113 werden in 2 auf dem Abstandselement 110 dargestellt. Insbesondere können die Kontaktstellen 113 Mikrokontaktstellen aus Kupfer (Cu) innerhalb einer Passivierungsoxidschicht 520 (5) des Abstandselements 110 sein. Gemäß einer weiteren Ausführungsform der Erfindung können sich die Kontaktstellen 113 auf den Chips 130 befinden, und Mikrosäulen 420 mit einer Lotkappe 430 können sich auf dem Abstandselement 110 befinden, wie in 4 dargestellt. Ein Si-Abstandselement 110 kann einen Kondensator 510 (5) enthalten, der als Schicht innerhalb des Abstandselements 110 ausgebildet ist. Ein organisches, gläsernes oder keramisches Abstandselement 110 kann Dünnschichtkondensatoren enthalten. In diesem Fall dienen die Kontaktstellen 113 auch als elektrische Verbindungen zwischen den Chips 130 und den Kondensatoren. Kontaktstellen 114 an den Enden der Verdrahtung 115 bilden elektrische Verbindungen zwischen den Chips 130 aus, die durch die Verdrahtung 115 miteinander verbunden sind. Beispielsweise können in der Größenordnung von 3.500 bis 5.000 Kontaktstellen 114 vorhanden sein, um eine Datenübertragung von Chip zu Chip zu unterstützen. Die Kontaktstellen 113, 114 können anders geformt sein, als in 2 dargestellt. Spat, ein Versteifungselement, kann auf derselben Seite des Abstandselements 110 wie das Substrat 120 hinzugefügt werden. Das Abstandselement 110 enthält darüber hinaus Löcher 117, die unter Bezugnahme auf 3 weiter erörtert werden.
3 stellt ein Abstandselement 110 für eine Datenübertragung von Chip zu Chip dar. Der Umfang des Abstandselements 110 ist kleiner als der Umfang, der die Kombination der Chips 130 umschließt. Im Gegensatz zu 1, die eine Ansicht eines beispielhaften Abstandselements 110 mit dem Substrat 120 darunter und dem Chip 130 darüber darstellt, stellt 3 den Chip 130 zu Erläuterungszwecken unterhalb des Abstandselements 110 dar. Daher ist die Verdrahtung 115 mit hoher Dichte des Abstandselements 110, die die Chips 130 miteinander verbindet, in der in 3 dargestellten Ansicht nicht zu sehen. Darüber hinaus wird das Substrat 120, das sich gemäß der Ansicht in 3 oberhalb des Abstandselements 110 befinden würde, nicht dargestellt. Stifte 310 werden auf den Chips 130 dargestellt. Einige der Löcher 117 in dem Abstandselement 110 unterstützen ein Hindurchführen dieser leitfähigen Stifte 310 der Chips 130, die direkt mit dem Substrat 120 auf der gegenüberliegenden Seite des Abstandselements 110 in Kontakt kommen würden. Da der Umfang des Abstandselements 110 kleiner als der Umfang ist, der die Chips 130 gemäß der in 3 dargestellten Ausführungsform umschließt, weisen die Chips 130 auch außerhalb des Umfangs des Abstandselements 110 leitfähige Stifte 310 auf. Diese leitfähigen Stifte 310 würden mit dem Substrat 120 in Kontakt kommen, ohne durch ein Loch 117 in dem Abstandselement 110 zu führen.
Wenngleich die Löcher 117 gemäß der beispielhaften Ausführungsform kreisförmig dargestellt werden, können die Löcher 117 eine beliebige Form aufweisen, die ein Durchführen der leitfähigen Stifte 410 unterstützt, ohne mit dem Abstandselement 110 in Kontakt zu kommen. Das heißt, der Durchmesser der kreisförmigen Löcher 117 kann zum Beispiel in der Größenordnung von 20 Mikrometern größer als der Durchmesser der leitfähigen Stifte 310 sein, die durch die Löcher 117 hindurchführen. Die Löcher 117 weisen einen Durchmesser in der Größenordnung von 100 Mikrometern auf. Wenn es sich bei dem Material des Abstandselements 110 um Si handelt, können die Löcher 117 passiviert sein, um einen Kurzschluss mit den leitfähigen Stiften 310 zu verhindern. Die Löcher 117 sind so ausgebildet, dass sie mit den leitfähigen Stiften 310 ausgerichtet sind, so dass die leitfähigen Stifte 310 im Wesentlichen in den Löchern 117 zentriert sind. Es sind mehr Löcher 117 als leitfähige Stifte 310 zwischen den Chips 130 und dem Abstandselement 110 vorhanden (obwohl zusätzliche Stifte 310 außerhalb des Umfangs des Abstandselements 110 vorhanden sein können, wie in der in 3 dargestellten Ausführungsform der Erfindung). Wie unter Bezugnahme auf 4 erörtert, kann in die Löcher 117, die nicht als Durchführungen für leitfähige Stifte 310 dienen, und in die Abschnitte der Löcher 117 außerhalb der leitfähigen Stifte 310 eine Unterfüllung 410 (4) abgegeben werden.
4 stellt eine Querschnittansicht einer integrierten Schaltung 100 mit einem Abstandselement 110 für eine Datenübertragung von Chip zu Chip dar. Die Querschnittansicht stellt zwei Chips 130 dar, die mit der Verdrahtung 115 des Abstandselements 110 miteinander verbunden sind. Der Umfang des in 4 dargestellten beispielhaften Abstandselements 110 stimmt mit dem Umfang überein, der die Chips 130 umschließt. Leitfähige Stifte 310, die Teil der Chips 130 sind, werden sich so erstreckend dargestellt, dass sie jeden Chip 130 mit dem Substrat 120 verbinden. Bei den leitfähigen Stiften 410 kann es sich zum Beispiel um Cu handeln. Wie zuvor angemerkt, füllen die leitfähigen Stifte 310 die Löcher 117 (2 und 3) in dem Abstandselement 110 nicht. Vielmehr weisen die leitfähigen Stifte 310 einen kleineren Durchmesser als der Durchmesser des Lochs 117 auf, so dass die leitfähigen Stifte 310 durch das Abstandselement 110 hindurchführen, jedoch nicht mit diesem in Kontakt kommen. Beispielsweise kann der Durchmesser der leitfähigen Stifte 310 in der Größenordnung von 80 Mikrometern liegen, wohingegen, wie zuvor angemerkt, der Durchmesser der Löcher 117 in der Größenordnung von 100 Mikrometern liegen kann. Die Höhe der leitfähigen Stifte 310, die mindestens so groß wie die Dicke des Abstandselements 110 sein muss, um das Substrat 120 zu erreichen, kann in der Größenordnung von 150 bis 200 Mikrometern liegen. Wie ebenfalls angemerkt, werden nicht alle Löcher zum Durchführen von leitfähigen Stifte 310 verwendet. Sonstige Löcher 117 unterstützen eine Abgabe einer Unterfüllung 410 von beiden Seiten des Abstandselements 110 aus.
Die Kontaktstellen 113 zwischen dem Abstandselement 110 und den Chips 130 sind angegeben. Die Kontaktstellen 114 zwischen der Verdrahtung 115 und den Chips 130 sowie Aspekte der Verdrahtung 115 sind in 4 aufgrund der Unterfüllung 420 nicht zu sehen. Wie zuvor angemerkt, sind mehr Löcher 117 als leitfähige Stifte 310 vorhanden. Eine Unterfüllung 410 kann in den offenen Bereich um die leitfähigen Stifte 410 in die Löcher 117 des Abstandselements abgegeben werden, wie dargestellt. Bei der Unterfüllung 410 handelt es sich um eine polymere Substanz, die auf das Substrat 120 aufgebracht wird. Durch die Kapillarwirkung wird die Unterfüllung 410 zwischen jeden Chip 130 und das Substrat 120 (in die Löcher 117 des Abstandselements 110) gezogen. Ein thermisches Härten führt zu einer mechanischen Verbindung des Chips 130 und des Substrats 120. Die Unterfüllung 410 kapselt Verbindungsstrukturen wie die Verdrahtung 115 ein und verteilt eine Spannung gleichmäßig über den gesamten Chip 130, statt die Spannung an Lotverbindungen zu konzentrieren. Auf diese Weise dient die Unterfüllung 410 als Spannungspuffer, der die Nichtübereinstimmung des Wärmeausdehnungskoeffizienten zwischen jedem Chip 130 und dem Substrat 120 aufnimmt und Lotverbindungen und Verbindungen vor einem vorzeitigen Ausfall schützt. Gemäß der in 4 dargestellten beispielhaften Ausführungsform der Erfindung befinden sich die Kontaktstellen 113 auf den Chips 130. Wie die Detailansicht einer Verbindung zwischen einem Chip 130 und dem Abstandselement 110 darstellt, kann eine Mikrosäule 420 des Abstandselements 110 mit einer Lotkappe 430 eine Verbindung mit der Kontaktstelle 113 der Chips 130 herstellen. Die Mikrosäule 420 kann eine Tiefe in der Größenordnung von 10 Mikrometern aufweisen.
5 stellt eine Querschnittansicht eines Abstandselements 110 für eine Datenübertragung von Chip zu Chip dar, das einen Kondensator 510 enthält. Oberhalb des Kondensators 510 wird ein Passivierungsoxid 520 dargestellt. Die erweiterte Ansicht stellt die Kontaktstellen 113 innerhalb des Oxids 520 dar. Eine Ausbildung von tiefen Gräben (Deep Trench, DT) oder eine Metall-Isolator-Metall(MIM)-Ausgestaltung kann verwendet werden, um den Kondensator 510 auszubilden. Der Kondensator kann gemäß der MIM-Ausgestaltung bis zu 95 Prozent der Querschnittfläche des Abstandselements 110 einnehmen. Ein DT-Kondensator 510 kann eine Breite in der Größenordnung von 20 bis 100 Mikrometern aufweisen, wohingegen ein MIM-Kondensator 510 eine Breite in der Größenordnung von 0,5 bis 10 Mikrometern aufweisen kann. Wie in 5 dargestellt, ist der Kondensator 510 um die Löcher 117 des Abstandselements 110 herum ausgebildet.
6 ist ein Blockschaubild eines Systems 600 zum Durchführen einer Entwicklung von integrierten Schaltungen, die ein Implementieren einer Datenübertragung von Chip zu Chip mit einem Abstandselement 110 enthält. Das System 600 enthält eine Verarbeitungsschaltung 610 und einen Speicher 615, die dazu verwendet werden, den Entwurf zu erzeugen, der letztendlich zu der integrierten Schaltung 100 mit mehreren Chips gefertigt wird. Die Phasen (z.B. Logikentwurf, Logiksynthese, physische Synthese), die an der Entwicklung des Entwurfs beteiligt sind, um die Anforderungen an Funktion, Leistung und Zeitsteuerung zu erfüllen, sind nicht neu und werden hier nicht ausführlich erläutert. Es ist anzumerken, dass in den Phasen der physischen Synthese und des physischen Layouts berücksichtigt werden kann, dass die integrierte Schaltung 100 letztendlich in mehrere Chips 130 geteilt wird. Das fertiggestellte physische Layout wird einem Halbleiterhersteller (z.B. einer Foundry) bereitgestellt. Masken werden für jede Schicht jedes Chips 130 der integrierten Schaltung 100 auf Grundlage des fertiggestellten physischen Layouts erzeugt. Anschließend wird der Wafer in der Maskenreihenfolge bearbeitet. Die Bearbeitung enthält Photolithographie und Ätzen. Die Fertigung wird unter Bezugnahme auf 7 weiter erörtert.
7 ist ein Prozessablauf eines Verfahrens zum Fertigen der integrierten Schaltung 100 mit mehreren Chips, die ein Abstandselement 110 enthält. Im Allgemeinen wird ein Wafer mit mehreren Kopien des endgültigen Entwurfs gefertigt und so geschnitten (d.h., zerteilt), dass jeder Chip eine Kopie der integrierten Schaltung 100 ist. Im Falle der Ausgestaltung mit mehreren Chips wird jeder Chip weiter in die Chips 130 unterteilt, die über das Abstandselement 110 Daten miteinander austauschen. In Block 710 enthalten die Prozesse ein Fertigen von Masken für eine Lithografie auf Grundlage des fertiggestellten physischen Layouts. In Block 720 enthält das Fertigen des Wafers ein Verwenden der Masken, um Photolithographie und Ätzen durchzuführen. Nachdem der Wafer in die Chips 130 zerteilt worden ist, wird in Block 730 ein Prüfen und Sortieren jedes Chips durchgeführt, um jegliche fehlerhafte Chips herauszufiltern. Wie zuvor angemerkt, besteht einer der Gründe für das Unterteilen der Einheit in mehrere Chips 130 darin, die Fehler zu verringern. In Block 740 wird das Abstandselement 110 gemäß einer oder mehreren Ausführungsformen der Erfindung zwischen den Chips 130 und dem Substrat verbunden, wie zuvor erörtert, um die integrierte Schaltung 100 mit einer Datenübertrag von Chip zu Chip zu erhalten.
Die hierin verwendete Terminologie dient lediglich der Beschreibung bestimmter Ausführungsformen und soll die Erfindung nicht beschränken. So, wie sie hierin verwendet werden, sollen die Singularformen „ein“, „eine“ und „der“, „die“, „das“ auch die Pluralformen enthalten, sofern dies aus dem Kontext nicht eindeutig anders hervorgeht. Es versteht sich darüber hinaus, dass die Begriffe „aufweist“ und/oder „aufweisend“, wenn sie in dieser Beschreibung verwendet werden, das Vorhandensein von angegebenen Merkmalen, Ganzzahlen, Schritten, Vorgängen, Elementen und/oder Komponenten bezeichnen, jedoch nicht das Vorhandensein bzw. die Beifügung von einem/einer bzw. mehreren anderen Merkmalen, Ganzzahlen, Schritten, Vorgängen, Elementen, Komponenten und/oder Gruppen davon ausschließen.
Die entsprechenden Strukturen, Materialien, Vorgänge und Entsprechungen aller Mittel oder Schritt-plus-Funktion-Elementen in den nachstehenden Ansprüchen sollen jede Struktur, jedes Material bzw. jede Handlung zum Durchführen der Funktion in Kombination mit anderen beanspruchten Elementen als ausdrücklich beansprucht enthalten. Die Beschreibung der vorliegenden Erfindung erfolgte zum Zweck der Veranschaulichung, ist jedoch nicht erschöpfend oder auf die Erfindung in der offenbarten Form beschränkt gemeint. Viele Modifizierungen und Varianten sind für Fachleute ersichtlich, ohne vom Umfang und Wesensgehalt der Erfindung abzuweichen. Die Ausführungsform wurde ausgewählt und beschrieben, um die Grundgedanken der Erfindung und die praktische Anwendung am besten zu erläutern und um anderen Fachleuten das Verständnis der Erfindung für verschiedene Ausführungsformen mit verschiedenen, für den in Betracht gezogenen Einsatz geeigneten Modifizierungen zu ermöglichen.
Die hierin dargestellten Ablaufpläne sind nur ein Beispiel. Es sind viele Änderungen an diesem Ablaufplan oder den darin beschriebenen Schritten (oder Vorgängen) möglich, ohne vom Wesensgehalt der Erfindung abzuweichen. Die Schritte können beispielsweise in einer abweichenden Reihenfolge durchgeführt werden, oder es können Schritte hinzugefügt, gelöscht oder modifiziert werden. Alle diese Varianten werden als Teil der beanspruchten Erfindung betrachtet.
Die beispielhafte Ausführungsform der Erfindung ist zwar beschrieben worden, es versteht sich jedoch, dass Fachleute jetzt und in Zukunft verschiedene Verbesserungen und Erweiterungen vornehmen dürfen, die in den Umfang der folgenden Ansprüche fallen. Diese Ansprüche sind so auszulegen, dass sie angemessenen Schutz für die zuerst beschriebene Erfindung wahren.
Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung erfolgten zur Veranschaulichung, sind jedoch nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt gemeint. Viele Modifizierungen und Varianten sind für Fachleute ersichtlich, ohne vom Umfang und Wesensgehalt der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Grundgedanken der Ausführungsformen, die praktische Anwendung oder die technische Verbesserung gegenüber auf dem Markt erhältlichen Technologien am besten zu erläutern oder um anderen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.
Bei der vorliegenden Erfindung kann es sich um ein System, ein Verfahren und/oder ein Computerprogrammprodukt mit einem beliebigen Integrationsgrad technischer Details handeln. Das Computerprogrammprodukt kann (ein) durch einen Computer lesbare(s) Speichermedium (oder-medien) enthalten, auf dem/denen durch einen Computer lesbare Programmanweisungen gespeichert ist/sind, um einen Prozessor dazu zu veranlassen, Aspekte der vorliegenden Erfindung auszuführen.
Bei dem durch einen Computer lesbaren Speichermedium kann es sich um eine physische Einheit handeln, die Anweisungen zur Verwendung durch eine Einheit zur Ausführung von Anweisungen behalten und speichern kann. Bei dem durch einen Computer lesbaren Speichermedium kann es sich zum Beispiel um eine elektronische Speichereinheit, eine magnetische Speichereinheit, eine optische Speichereinheit, eine elektromagnetische Speichereinheit, eine Halbleiterspeichereinheit oder jede geeignete Kombination daraus handeln, ohne auf diese beschränkt zu sein. Zu einer nicht erschöpfenden Liste spezifischerer Beispiele des durch einen Computer lesbaren Speichermediums gehören die Folgenden: eine tragbare Computerdiskette, eine Festplatte, ein Direktzugriffsspeicher (RAM), ein Festwertspeicher (ROM), ein löschbarer programmierbarer Festwertspeicher (EPROM bzw. Flash-Speicher), ein statischer Direktzugriffsspeicher (SRAM), ein tragbarer Kompaktspeicherplatten-Festwertspeicher (CD-ROM), eine DVD (digital versatile disc), ein Speicher-Stick, eine Diskette, eine mechanisch codierte Einheit wie zum Beispiel Lochkarten oder erhabene Strukturen in einer Rille, auf denen Anweisungen gespeichert sind, und jede geeignete Kombination daraus. So, wie dieser Begriff hierin verwendet wird, ist ein computerlesbares Speichermedium nicht als per se transitorische Signale auszulegen, wie zum Beispiel Funkwellen oder sonstige sich frei ausbreitende elektromagnetische Wellen, elektromagnetische Wellen, die sich durch einen Wellenleiter oder sonstige Übertragungsmedien ausbreiten (z.B. Lichtimpulse, die ein Lichtwellenleiterkabel durchlaufen) oder elektrische Signale, die durch eine Leitung übertragen werden.
Hierin beschriebene, durch einen Computer lesbare Programmanweisungen können von einem durch einen Computer lesbaren Speichermedium auf jeweilige Datenverarbeitungs-/Verarbeitungseinheiten oder über ein Netzwerk wie zum Beispiel das Internet, ein lokales Netzwerk, ein Weitverkehrsnetz und/oder ein drahtloses Netzwerk auf einen externen Computer oder eine externe Speichereinheit heruntergeladen werden. Das Netzwerk kann Kupferübertragungskabel, Lichtwellenübertragungsleiter, drahtlose Übertragung, Router, Firewalls, Vermittlungseinheiten, Gateway-Computer und/oder Edge-Server aufweisen. Eine Netzwerkadapterkarte oder Netzwerkschnittstelle in jeder Datenverarbeitungs-/Verarbeitungseinheit empfängt durch einen Computer lesbare Programmanweisungen aus dem Netzwerk und leitet die durch einen Computer lesbaren Programmanweisungen zur Speicherung in einem durch einen Computer lesbaren Speichermedium innerhalb der entsprechenden Datenverarbeitungs-/Verarbeitungseinheit weiter.
Bei durch einen Computer lesbaren Programmanweisungen zum Ausführen von Arbeitsschritten der vorliegenden Erfindung kann es sich um Assembler-Anweisungen, ISA-Anweisungen (Instruction-Set-Architecture), Maschinenanweisungen, maschinenabhängige Anweisungen, Mikrocode, Firmware-Anweisungen, zustandssetzende Daten, Konfigurationsdaten für integrierte Schaltungen oder entweder Quellcode oder Objektcode handeln, die in einer beliebigen Kombination aus einer oder mehreren Programmiersprachen geschrieben werden, darunter objektorientierte Programmiersprachen wie Smalltalk, C++ o.ä. sowie prozedurale Programmiersprachen wie die Programmiersprache „C“ oder ähnliche Programmiersprachen. Die durch einen Computer lesbaren Programmanweisungen können vollständig auf dem Computer des Benutzers, teilweise auf dem Computer des Benutzers, als eigenständiges Software-Paket, teilweise auf dem Computer des Benutzers und teilweise auf einem entfernt angeordneten Computer oder vollständig auf dem entfernt angeordneten Computer oder Server ausgeführt werden. In letzterem Fall kann der entfernt angeordnete Computer mit dem Computer des Benutzers durch eine beliebige Art Netzwerk verbunden sein, darunter ein lokales Netzwerk (LAN) oder ein Weitverkehrsnetz (WAN), oder die Verbindung kann mit einem externen Computer hergestellt werden (zum Beispiel über das Internet unter Verwendung eines Internet-Dienstanbieters). In einigen Ausführungsformen können elektronische Schaltungen, darunter zum Beispiel programmierbare Logikschaltungen, feldprogrammierbare Gate-Arrays (FPGA) oder programmierbare Logik-Arrays (PLA) die durch einen Computer lesbaren Programmanweisungen ausführen, indem sie Zustandsdaten der durch einen Computer lesbaren Programmanweisungen nutzen, um die elektronischen Schaltungen zu personalisieren, um Aspekte der vorliegenden Erfindung durchzuführen.
Aspekte der vorliegenden Erfindung sind hierin unter Bezugnahme auf Ablaufpläne und/oder Blockschaubilder von Verfahren, Vorrichtungen (Systemen) und Computerprogrammprodukten gemäß Ausführungsformen der Erfindung beschrieben. Es wird darauf hingewiesen, dass jeder Block der Ablaufpläne und/oder der Blockschaubilder sowie Kombinationen von Blöcken in den Ablaufplänen und/oder den Blockschaubildern mittels durch einen Computer lesbare Programmanweisungen implementiert werden können.
Diese durch einen Computer lesbaren Programmanweisungen können einem Prozessor eines Universalcomputers, eines Spezialcomputers oder einer anderen programmierbaren Datenverarbeitungsvorrichtung bereitgestellt werden, um eine Maschine zu erzeugen, so dass die über den Prozessor des Computers bzw. der anderen programmierbaren Datenverarbeitungsvorrichtung ausgeführten Anweisungen Mittel zum Implementieren der in dem Block bzw. den Blöcken des Ablaufplans und/oder des Blockschaubildes festgelegten Funktionen/Schritte erzeugen. Diese durch einen Computer lesbaren Programmanweisungen können auch auf einem durch einen Computer lesbaren Speichermedium gespeichert sein, das einen Computer, eine programmierbare Datenverarbeitungsvorrichtung und/oder andere Einheiten so steuern kann, dass sie auf eine bestimmte Art funktionieren, so dass das durch einen Computer lesbare Speichermedium, auf dem Anweisungen gespeichert sind, ein Herstellungsprodukt aufweist, darunter Anweisungen, welche Aspekte der/des in dem Block bzw. den Blöcken des Ablaufplans und/oder des Blockschaubildes angegebenen Funktion/Schritts implementieren.
Die durch einen Computer lesbaren Programmanweisungen können auch auf einen Computer, eine andere programmierbare Datenverarbeitungsvorrichtung oder eine andere Einheit geladen werden, um das Ausführen einer Reihe von Prozessschritten auf dem Computer bzw. der anderen programmierbaren Vorrichtung oder anderen Einheit zu verursachen, um einen auf einem Computer ausgeführten Prozess zu erzeugen, so dass die auf dem Computer, einer anderen programmierbaren Vorrichtung oder einer anderen Einheit ausgeführten Anweisungen die in dem Block bzw. den Blöcken des Ablaufplans und/oder des Blockschaubildes festgelegten Funktionen/Schritte umsetzen.
Der Ablaufplan und die Blockschaubilder in den Figuren veranschaulichen die Architektur, die Funktionalität und den Betrieb möglicher Implementierungen von Systemen, Verfahren und Computerprogrammprodukten gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung. In diesem Zusammenhang kann jeder Block in dem Ablaufplan oder den Blockschaubildern ein Modul, ein Segment oder einen Teil von Anweisungen darstellen, die eine oder mehrere ausführbare Anweisungen zum Implementieren der bestimmten logischen Funktion(en) aufweisen. In einigen alternativen Implementierungen können die in den Blöcken angegebenen Funktionen in einer anderen Reihenfolge als in den Figuren gezeigt stattfinden. Zwei nacheinander gezeigte Blöcke können zum Beispiel in Wirklichkeit im Wesentlichen gleichzeitig ausgeführt werden, oder die Blöcke können manchmal je nach entsprechender Funktionalität in umgekehrter Reihenfolge ausgeführt werden. Es ist ferner anzumerken, dass jeder Block der Blockschaubilder und/oder des Ablaufplans sowie Kombinationen aus Blöcken in den Blockschaubildern und/oder dem Ablaufplan durch spezielle auf Hardware beruhende Systeme implementiert werden können, welche die festgelegten Funktionen oder Schritte durchführen, oder Kombinationen aus Spezial-Hardware und Computeranweisungen ausführen.

Claims

Integrierte Schaltungseinheit mit mehreren Chips, die aufweist: ein Substrat; zwei oder mehr Chips, die Komponenten aufweisen, die die Funktionalität der integrierten Schaltung mit mehreren Chips implementieren, wobei zu den Komponenten Logikgatter zählen; ein Abstandselement, das zwischen dem Substrat und jedem der zwei oder mehr Chips angeordnet ist, wobei jeder der zwei oder mehr Chips einen direkten elektrischen Kontakt mit dem Substrat durch Löcher in dem Abstandselement herstellt, ohne einen direkten elektrischen Kontakt mit dem Abstandselement herzustellen.
Einheit nach Anspruch 1, wobei das Abstandselement eine Verdrahtung enthält, um einen der zwei oder mehr Chips mit einem weiteren der zwei oder mehr Chips zu verbinden.
Einheit nach Anspruch 2, wobei die Verdrahtung Kontaktstellen enthält, um jedes Ende der Verdrahtung elektrisch mit dem einen oder dem weiteren der zwei oder mehr Chips zu verbinden.
Einheit nach Anspruch 1, wobei das Abstandselement mechanische Kontaktstellen enthält, um das Abstandselement mechanisch mit einem der zwei oder mehr Chips zu verbinden.
Einheit nach Anspruch 1, wobei jeder der zwei oder mehr Chips einen elektrischen Kontakt mit dem Substrat über leitfähige Stifte herstellt, die jeweils durch die Löcher in dem Abstandselement führen.
Einheit nach Anspruch 5, wobei die leitfähigen Stifte aus Kupfer sind.
Einheit nach Anspruch 1, wobei das Abstandselement einen zweiten Satz von Löchern enthält und eine polymere Substanz in den zweiten Satz von Löchern abgegeben wird.
Einheit nach Anspruch 1, wobei das Abstandselement einen Kondensator enthält und das Abstandselement ein Oxid oberhalb des Kondensators enthält.
Einheit nach Anspruch 1, wobei es sich bei dem Abstandselement um Silicium, Glas, Keramik oder ein organisches Material mit niedrigem Wärmeausdehnungskoeffizienten (CTE) handelt.
Einheit nach Anspruch 1, wobei die Löcher in dem Abstandselement passiviert sind.
Verfahren zum Fertigen einer integrierten Schaltung mit mehreren Chips, wobei das Verfahren aufweist: Fertigen von zwei oder mehr Chips, die Komponenten aufweisen, die die Funktionalität der integrierten Schaltung mit mehreren Chips implementieren, wobei zu den Komponenten Logikgatter zählen; Fertigen eines Abstandselements und Anordnen des Abstandselements zwischen einem Substrat und jedem der zwei oder mehr Chips so, dass jeder der zwei oder mehr Chips einen direkten elektrischen Kontakt mit dem Substrat durch Löcher in dem Abstandselement herstellt, ohne einen direkten elektrischen Kontakt mit dem Abstandselement herzustellen.
Verfahren nach Anspruch 11, wobei das Fertigen des Abstandselements ein Anordnen einer Verdrahtung auf einer selben Seite des Abstandselements wie die zwei oder mehr Chips enthält, um einen der zwei oder mehr Chips mit einem weiteren der zwei oder mehr Chips zu verbinden.
Verfahren nach Anspruch 12, das des Weiteren ein Anordnen von elektrischen Kontaktstellen enthält, um jedes Ende der Verdrahtung elektrisch mit dem einen oder dem weiteren der zwei oder mehr Chips zu verbinden.
Verfahren nach Anspruch 11, wobei das Fertigen des Abstandselements ein Anordnen von mechanischen Kontaktstellen auf einer selben Seite des Abstandselements wie die zwei oder mehr Chips enthält, um das Abstandselement mechanisch mit einem der zwei oder mehr Chips zu verbinden.
Verfahren nach Anspruch 11, wobei das Fertigen des Abstandselements ein Positionieren der Löcher so enthält, dass jeder der zwei oder mehr Chips einen elektrischen Kontakt mit dem Substrat über leitfähige Stifte herstellt, die jeweils durch die Löcher in dem Abstandselement führen.
Verfahren nach Anspruch 15, wobei das Fertigen des Abstandselements ein Dimensionieren der Löcher so enthält, dass sie größer als ein Durchmesser der leitfähigen Stifte sind.
Verfahren nach Anspruch 11, wobei das Fertigen des Abstandselements ein Ausbilden eines zweiten Satzes von Löchern enthält.
Verfahren nach Anspruch 11, wobei das Fertigen des Abstandselements ein Ausbilden eines Kondensators mithilfe einer Ausbildung von tiefen Gräben oder einer Metall-Isolator-Metall-Ausgestaltung oder als Dünnschicht enthält und das Ausbilden des Kondensators ein Ausbilden einer Oxidschicht auf dem Kondensator enthält.
Verfahren nach Anspruch 11, wobei das Fertigen des Abstandselements ein Verwenden von Silicium, Glas, Keramik oder eines organischen Materials mit niedrigem Wärmeausdehnungskoeffizienten (CTE) als Material des Abstandselements enthält.
Verfahren nach Anspruch 11, wobei das Fertigen des Abstandselements ein Passivieren der Löcher des Abstandselements enthält.