DE112018008231T5 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112018008231T5
DE112018008231T5 DE112018008231.8T DE112018008231T DE112018008231T5 DE 112018008231 T5 DE112018008231 T5 DE 112018008231T5 DE 112018008231 T DE112018008231 T DE 112018008231T DE 112018008231 T5 DE112018008231 T5 DE 112018008231T5
Authority
DE
Germany
Prior art keywords
metal plate
semiconductor chip
sealing resin
semiconductor device
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018008231.8T
Other languages
English (en)
Inventor
Hiroya Sannai
Kei Hayashi
Yosuke Nakata
Tatsuya Kawase
Yuji Imoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018008231T5 publication Critical patent/DE112018008231T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84909—Post-treatment of the connector or bonding area
    • H01L2224/8493—Reshaping, e.g. for severing the strap, modifying the loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

Eine Halbleitervorrichtung gemäß der Erfindung der vorliegenden Anmeldung umfasst einen ersten Halbleiterchip, einen zweiten Halbleiterchip, eine erste Metallplatte, die auf einer oberen Oberfläche des ersten Halbleiterchips angeordnet ist, eine zweite Metallplatte, die auf einer oberen Oberfläche des zweiten Halbleiterchips angeordnet ist, und ein Versiegelungsharz, das den ersten Halbleiterchip, den zweiten Halbleiterchip, die erste Metallplatte und die zweite Metallplatte bedeckt, wobei eine Vertiefung im Versiegelungsharz ausgebildet ist, wobei sich die Vertiefung von einer oberen Oberfläche des Versiegelungsharzes zwischen der ersten Metallplatte und der zweiten Metallplatte nach unten erstreckt, die erste Metallplatte an einem der zweiten Metallplatte gegenüberliegenden Ende einen ersten freigelegten Teil aufweist, der von einer die Vertiefung bildenden Seitenfläche des Versiegelungsharzes freigelegt ist, und die zweite Metallplatte an einem der ersten Metallplatte gegenüberliegenden Ende einen zweiten freigelegten Teil aufweist, der von einer die Vertiefung bildenden Seitenfläche des Versiegelungsharzes freigelegt ist.

Description

  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • Hintergrund
  • Patentliteratur 1 offenbart eine Halbleitervorrichtung, in der eine Metallelektrode eines Halbleiterchips durch einen internen Verbindungsanschluss und einen Aluminiumdraht mit einer Leiterstruktur intern verdrahtet ist. Außerdem ist eine Vielzahl von externen Zuleitungsanschlüssen von der Leiterstruktur zu einer oberen Oberfläche eines Harzgehäuses gezogen. Der interne Verbindungsanschluss und die externen Zuleitungsanschlüsse sind als mittels einer Bearbeitung von Kupferplatten ausgebildete Leiterrahmen ausgeführt.
  • Zitatliste
  • Patentliteratur
  • [PTL 1] Internationale Veröffentlichung Nr. WO2012157583
  • Zusammenfassung
  • Technisches Problem
  • In der Patentliteratur 1 sind externe Zuleitungsanschlüsse und ein interner Verbindungsanschluss separate Körper. Daher besteht eine Möglichkeit, dass sich eine Positioniergenauigkeit des internen Verbindungsanschlusses verschlechtert.
  • Die vorliegende Erfindung wird realisiert, um das oben beschriebene Problem zu lösen, und die Aufgabe besteht darin, eine Halbleitervorrichtung, die imstande ist, eine Positioniergenauigkeit einer Metallplatte innerhalb einer Einhausung zu verbessern, und ein Verfahren zum Herstellen der Halbleitervorrichtung bereitzustellen.
  • Lösung für das Problem
  • Eine Halbleitervorrichtung gemäß der ersten Erfindung bzw. Ausführungsform der vorliegenden Anmeldung umfasst einen ersten Halbleiterchip, einen zweiten Halbleiterchip, eine erste Metallplatte, die auf einer oberen Oberfläche des ersten Halbleiterchips angeordnet ist, eine zweite Metallplatte, die auf einer oberen Oberfläche des zweiten Halbleiterchips angeordnet ist, und ein Versiegelungsharz, das den ersten Halbleiterchip, den zweiten Halbleiterchip, die erste Metallplatte und die zweite Metallplatte bedeckt, wobei eine Vertiefung im Versiegelungsharz ausgebildet ist, wobei sich die Vertiefung von einer oberen Oberfläche des Versiegelungsharzes zwischen der ersten Metallplatte und der zweiten Metallplatte nach unten erstreckt, die erste Metallplatte an einem der zweiten Metallplatte gegenüberliegenden Ende einen ersten freigelegten Teil aufweist, der von einer die Vertiefung bildenden Seitenfläche des Versiegelungsharzes freigelegt ist, und die zweite Metallplatte an einem der ersten Metallplatte gegenüberliegenden Ende einen zweiten freigelegten Teil aufweist, der von einer die Vertiefung bildenden Seitenfläche des Versiegelungsharzes freigelegt ist.
  • Eine Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Anmeldung umfasst einen ersten Halbleiterchip, einen zweiten Halbleiterchip, eine erste Metallplatte, die auf einer oberen Oberfläche des ersten Halbleiterchips angeordnet ist, eine zweite Metallplatte, die auf einer oberen Oberfläche des zweiten Halbleiterchips angeordnet ist, und ein Versiegelungsharz, das den ersten Halbleiterchip, den zweiten Halbleiterchip, die erste Metallplatte und die zweite Metallplatte bedeckt, wobei sich ein der zweiten Metallplatte gegenüberliegendes Ende der ersten Metallplatte in Richtung einer oberen Oberfläche des Versiegelungsharzes erstreckt und von der oberen Oberfläche des Versiegelungsharzes freigelegt ist und sich ein der ersten Metallplatte gegenüberliegendes Ende der zweiten Metallplatte in Richtung der oberen Oberfläche des Versiegelungsharzes erstreckt und von der oberen Oberfläche des Versiegelungsharzes freigelegt ist.
  • Eine Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Anmeldung umfasst einen ersten Halbleiterchip, einen zweiten Halbleiterchip, eine erste Metallplatte, die eine obere Oberfläche des ersten Halbleiterchips und eine rückseitige Oberfläche des zweiten Halbleiterchip elektrisch verbindet, einen ersten Elektrodenanschluss, der von der ersten Metallplatte getrennt angeordnet und mit der rückseitigen Oberfläche des zweiten Halbleiterchips elektrisch verbunden ist, ein Gehäuse, das einen Aufnahme- bzw. Unterbringungsteil, der dafür konfiguriert ist, den ersten Halbleiterchip, den zweiten Halbleiterchip und die erste Metallplatte aufzunehmen bzw. unterzubringen, und einen peripheren Teil aufweist, der den Unterbringungsteil umgibt, und ein Versiegelungsharz, das den Unterbringungsteil versiegelt, wobei sich der erste Elektrodenanschluss zu einer Außenseite des Unterbringungsteils erstreckt und die erste Metallplatte am Gehäuse fixiert ist.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Anmeldung umfasst ein Legen eines Rahmens, in dem eine erste Metallplatte und eine zweite Metallplatte durch einen Verbindungsteil integriert sind, so dass die erste Metallplatte auf einer oberen Oberfläche eines ersten Halbleiterchips angeordnet wird und die zweite Metallplatte auf einer oberen Oberfläche eines zweiten Halbleiterchips angeordnet wird, ein Bedecken des Rahmens, des ersten Halbleiterchips und des zweiten Halbleiterchips mit einem Versiegelungsharz und ein Ausbilden einer Vertiefung im Versiegelungsharz, indem der Verbindungsteil zusammen mit dem Versiegelungsharz eingekerbt wird, um die erste Metallplatte und die zweite Metallplatte zu trennen.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der fünften Ausführungsform der vorliegenden Anmeldung umfasst einen Schritt, um einen ersten Elektrodenanschluss und eine Vielzahl von Signalanschlüssen an einem peripheren Teil eines Gehäuses zu fixieren, das einen Unterbringungsteil und den den Unterbringungsteil umgebenden peripheren Teil aufweist, einen Unterbringungsschritt, um einen ersten Halbleiterchip und einen zweiten Halbleiterchip im Unterbringungsteil unterzubringen und den ersten Elektrodenanschluss und eine rückseitige Oberfläche des zweiten Halbleiterchips elektrisch zu verbinden, einen Verbindungsschritt, um einen Signalanschluss-Verbindungsteil, der auf einer oberen Oberfläche des ersten Halbleiterchips angeordnet ist, und einen Signalanschluss-Verbindungsteil, der auf einer oberen Oberfläche des zweiten Halbleiterchips angeordnet ist, und die Vielzahl von Signalanschlüssen nach dem Unterbringungsschritt jeweils durch Drähte zu verbinden, und einen Schritt, um eine erste Metallplatte am Gehäuse zu fixieren und die obere Oberfläche des ersten Halbleiterchips und die rückseitige Oberfläche des zweiten Halbleiterchips nach dem Verbindungsschritt durch die erste Metallplatte elektrisch zu verbinden.
  • Vorteilhafte Effekte der Erfindung
  • In der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Anmeldung sind die erste Metallplatte und die zweite Metallplatte mit dem Versiegelungsharz in einem Zustand bedeckt, in dem die erste Metallplatte und die zweite Metallplatte durch den Verbindungsteil integriert sind, und kann der Verbindungsteil entfernt werden, indem danach die Vertiefung im Versiegelungsharz vorgesehen wird. Folglich kann eine Positioniergenauigkeit der Metallplatten innerhalb der Einhausung verbessert werden.
  • In der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Anmeldung sind die erste Metallplatte und die zweite Metallplatte mit dem Versiegelungsharz in dem Zustand bedeckt, in dem die erste Metallplatte und die zweite Metallplatte durch den Verbindungsteil integriert sind, und kann der Verbindungsteil, der von der oberen Oberfläche des Versiegelungsharzes freigelegt ist, danach entfernt werden. Somit kann die Positioniergenauigkeit der Metallplatten innerhalb der Einhausung verbessert werden.
  • In der Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Anmeldung ist die erste Metallplatte am Gehäuse fixiert. Somit kann die Positioniergenauigkeit der Metallplatten innerhalb der Einhausung verbessert werden.
  • Im Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Anmeldung werden die erste Metallplatte und die zweite Metallplatte mit dem Versiegelungsharz in dem Zustand bedeckt, in dem die erste Metallplatte und die zweite Metallplatte durch den Verbindungsteil integriert sind. Danach wird der Verbindungsteil zusammen mit dem Versiegelungsharz eingekerbt und wird der Verbindungsteil entfernt. Somit kann die Positioniergenauigkeit der Metallplatten innerhalb der Einhausung verbessert werden.
  • In dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der fünften Ausführungsform der vorliegenden Anmeldung wird nach einem Draht-Bonden des Signalanschluss-Verbindungsteils und der Signalanschlüsse die erste Metallplatte am Gehäuse fixiert. Somit kann die Positioniergenauigkeit der ersten Metallplatte verbessert werden.
  • Figurenliste
    • 1 ist eine Draufsicht einer Halbleitervorrichtung in Bezug auf die erste Ausführungsform.
    • 2 ist eine Schnittansicht der Halbleitervorrichtung in Bezug auf die erste Ausführungsform.
    • 3 ist eine Zeichnung, die einen Zustand veranschaulicht, in dem der Leiterrahmen auf die Halbleiterchips gelegt ist.
    • 4 ist eine Zeichnung, die den Versiegelungsschritt erläutert.
    • 5 ist eine Zeichnung, die den Entfernungsschritt erläutert.
    • 6 ist eine Schnittansicht einer Halbleitervorrichtung in Bezug auf eine erste Modifikation der ersten Ausführungsform.
    • 7 ist eine Schnittansicht einer Halbleitervorrichtung in Bezug auf eine zweite Modifikation der ersten Ausführungsform.
    • 8 ist eine Schnittansicht einer Halbleitervorrichtung in Bezug auf eine dritte Modifikation der ersten Ausführungsform.
    • 9 ist eine Schnittansicht einer Halbleitervorrichtung in Bezug auf eine vierte Modifikation der ersten Ausführungsform.
    • 10 ist eine Schnittansicht einer Halbleitervorrichtung in Bezug auf eine fünfte Modifikation der ersten Ausführungsform.
    • 11 ist eine Zeichnung, die das Verfahren zum Herstellen einer Halbleitervorrichtung in Bezug auf die zweite Ausführungsform erläutert.
    • 12 ist eine Schnittansicht der Halbleitervorrichtung in Bezug auf die zweite Ausführungsform.
    • 13 ist eine Draufsicht einer Halbleitervorrichtung in Bezug auf die dritte Ausführungsform.
    • 14 ist eine perspektivische Ansicht einer Halbleitervorrichtung in Bezug auf eine erste Modifikation der dritten Ausführungsform.
    • 15 ist eine Draufsicht einer Halbleitervorrichtung in Bezug auf eine zweite Modifikation der dritten Ausführungsform.
    • 16 ist eine Draufsicht einer Halbleitervorrichtung in Bezug auf eine dritte Modifikation der dritten Ausführungsform.
    • 17 ist eine Zeichnung, die das Verfahren zum Herstellen der Halbleitervorrichtung in Bezug auf eine vierte Modifikation der dritten Ausführungsform erläutert.
  • Beschreibung von Ausführungsformen
  • Eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsformen der vorliegenden Erfindung werden unter Bezugnahme auf die Zeichnungen beschrieben. Identischen oder entsprechenden Bestandteilen sind die gleichen Bezugsziffern gegeben, und die wiederholte Beschreibung solcher Bestandteile kann unterlassen werden.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht einer Halbleitervorrichtung 100 in Bezug auf die erste Ausführungsform. 2 ist eine Schnittansicht der Halbleitervorrichtung 100 in Bezug auf die erste Ausführungsform. Die Halbleitervorrichtung 100 ist zum Beispiel ein Leistungswandler. In der vorliegenden Ausführungsform bildet die Halbleitervorrichtung 100 einen Dreiphasen-Inverter. Die Halbleitervorrichtung 100 weist eine DLB- (Direct-Lead-Bonding-) Struktur auf.
  • In der Halbleitervorrichtung 100 ist eine Vielzahl von Halbleiterchips auf ein Isolierungssubstrat 10 geladen bzw. gelegt. Das Isolierungssubstrat weist eine Isolierschicht 10b, eine auf einer rückseitigen Oberfläche der Isolierschicht 10b angeordnet e leitfähige Schicht 10a und eine erste leitfähige Schicht 11 bis fünfte leitfähige Schicht 15 auf, die auf einer oberen Oberfläche der Isolierschicht 10b angeordnet sind. Die erste leitfähige Schicht 11 bis fünfte leitfähige Schicht 15 sind leitfähige Strukturen.
  • Auf der oberen Oberfläche der ersten leitfähigen Schicht 11 sind ein erster Halbleiterchip 21a, ein dritter Halbleiterchip 23a und ein vierter Halbleiterchip 24a angeordnet. Außerdem sind auf der oberen Oberfläche der ersten leitfähigen Schicht 11 eine erste Diode 21b, eine dritte Diode 23b und eine vierte Diode 24b angeordnet. Auf der oberen Oberfläche einer zweiten leitfähigen Schicht 12 sind ein zweiter Halbleiterchip 22a und eine zweite Diode 22b angeordnet. Auf der oberen Oberfläche einer vierten leitfähigen Schicht 14 sind ferner ein fünfter Halbleiterchip 25a und eine fünfte Diode 25b angeordnet. Auf der oberen Oberfläche der fünften leitfähigen Schicht 15 sind ein sechster Halbleiterchip 26a und eine sechste Diode 26b angeordnet.
  • Der erste Halbleiterchip 21a bis sechste Halbleiterchip 26a sind zum Beispiel IGBTs (Bipolartransistoren mit isoliertem Gate). Der erste Halbleiterchip 21a bis sechste Halbleiterchip 26a können MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) sein. Die erste Diode 21b bis sechste Diode 26b sind Rückfluss-Dioden.
  • Die erste leitfähige Schicht 11 ist mit Kollektoren des ersten Halbleiterchips 21a, des dritten Halbleiterchips 23a und des vierten Halbleiterchips 24a elektrisch verbunden. Außerdem ist die erste leitfähige Schicht 11 mit Kathoden der ersten Diode 21b, der dritten Diode 23b und der vierten Diode 24b elektrisch verbunden. Die zweite leitfähige Schicht 12 ist mit dem Kollektor des zweiten Halbleiterchips 22a und der Kathode der zweiten Diode 22b elektrisch verbunden. Die vierte leitfähige Schicht 14 ist mit dem Kollektor des fünften Halbleiterchips 25a und der Kathode der fünften Diode 25b elektrisch verbunden. Die obere Oberfläche der fünften leitfähigen Schicht 15 ist mit dem Kollektor des sechsten Halbleiterchips 26a und der Kathode der sechsten Diode 26b elektrisch verbunden.
  • Auf der oberen Oberfläche des ersten Halbleiterchips 21a und der oberen Oberfläche der ersten Diode 21b ist eine erste Metallplatte 31 angeordnet. Die erste Metallplatte 31 verbindet die obere Oberfläche des ersten Halbleiterchips 21a und die obere Oberfläche der ersten Diode 21b und die obere Oberfläche der zweiten leitfähigen Schicht 12. Das heißt, die erste Metallplatte 31 verbindet die obere Oberfläche des ersten Halbleiterchips 21a und die rückseitige Oberfläche des zweiten Halbleiterchips 22a elektrisch.
  • Auf den oberen Oberflächen des zweiten Halbleiterchips 22a, der zweiten Diode 22b, des fünften Halbleiterchips 25a, der fünften Diode 25b, des sechsten Halbleiterchips 26a und der sechsten Diode 26b ist eine zweite Metallplatte 32 angeordnet. Die zweite Metallplatte 32 verbindet die oberen Oberflächen des zweiten Halbleiterchips 22a, der zweiten Diode 22b, des fünften Halbleiterchips 25a, der fünften Diode 25b, des sechsten Halbleiterchips 26a und der sechsten Diode 26b und die obere Oberfläche einer dritten leitfähigen Schicht 13.
  • Auf der oberen Oberfläche des dritten Halbleiterchips 23a und der oberen Oberfläche der dritten Diode 23b ist eine dritte Metallplatte 33 angeordnet. Die dritte Metallplatte 33 verbindet die obere Oberfläche des dritten Halbleiterchips 23a und die obere Oberfläche der dritten Diode 23b und die obere Oberfläche der vierten leitfähigen Schicht 14. Das heißt, die dritte Metallplatte 33 verbindet die obere Oberfläche des dritten Halbleiterchips 23a und die rückseitige Oberfläche des fünften Halbleiterchips 25a elektrisch.
  • Auf der oberen Oberfläche des vierten Halbleiterchips 24a und der oberen Oberfläche der vierten Diode 24b ist eine vierte Metallplatte 34 angeordnet. Die vierte Metallplatte 34 verbindet die obere Oberfläche des vierten Halbleiterchips 24a und die obere Oberfläche der vierten Diode 24b und die obere Oberfläche der fünften leitfähigen Schicht 15. Das heißt, die vierte Metallplatte 34 verbindet die obere Oberfläche des vierten Halbleiterchips 24a und die rückseitige Oberfläche des sechsten Halbleiterchips 26a elektrisch.
  • Die erste Metallplatte 31 bis vierte Metallplatte 34 sind jeweils mit Emittern des ersten Halbleiterchips 21a bis sechsten Halbleiterchips 26a elektrisch verbunden. Außerdem sind die erste Metallplatte 31 bis vierte Metallplatte 34 jeweils mit Anoden der ersten Diode 21b bis sechsten Diode 26b elektrisch verbunden. Die erste Metallplatte 31 bis vierte Metallplatte 34 sind innerhalb einer Einhausung angeordnete innere Rahmen.
  • Die Halbleitervorrichtung 100 weist einen ersten Elektrodenanschluss 35 bis fünften Elektrodenanschluss 39 auf. Der erste Elektrodenanschluss 35 ist auf der oberen Oberfläche der zweiten leitfähigen Schicht 12 angeordnet und ist mit der rückseitigen Oberfläche des zweiten Halbleiterchips 22a elektrisch verbunden. Der erste Elektrodenanschluss 35 liegt auf dem gleichen Potential wie die erste Metallplatte 31 und ist von dem zweiten Halbleiterchip 22a und der ersten Metallplatte 31 getrennt angeordnet.
  • Ein zweiter Elektrodenanschluss 36 ist auf der oberen Oberfläche der ersten leitfähigen Schicht 11 angeordnet. Der zweite Elektrodenanschluss 36 ist mit der rückseitigen Oberfläche des ersten Halbleiterchips 21a, des dritten Halbleiterchips 23a und des vierten Halbleiterchips 24a elektrisch verbunden. Der zweite Elektrodenanschluss 36 ist von dem ersten Halbleiterchip 21a, dem dritten Halbleiterchip 23a und dem vierten Halbleiterchip 24a getrennt angeordnet.
  • Ein dritter Elektrodenanschluss 37 ist auf der oberen Oberfläche der dritten leitfähigen Schicht 13 angeordnet. Der dritte Elektrodenanschluss 37 liegt auf dem gleichen Potential wie die zweite Metallplatte 32 und ist von der zweiten Metallplatte 32 getrennt angeordnet.
  • Ein vierter Elektrodenanschluss 38 ist auf der oberen Oberfläche der vierten leitfähigen Schicht 14 angeordnet und ist mit der rückseitigen Oberfläche des fünften Halbleiterchips 25a elektrisch verbunden. Der vierte Elektrodenanschluss 38 liegt auf dem gleichen Potential wie die dritte Metallplatte 33 und ist von dem fünften Halbleiterchip 25a und der dritten Metallplatte 33 getrennt angeordnet.
  • Der fünfte Elektrodenanschluss 39 ist auf der oberen Oberfläche der fünften leitfähigen Schicht 15 angeordnet und ist mit der rückseitigen Oberfläche des sechsten Halbleiterchips 26a elektrisch verbunden. Der fünfte Elektrodenanschluss 39 liegt auf dem gleichen Potential wie die vierte Metallplatte 34 und ist von dem sechsten Halbleiterchip 26a und der vierten Metallplatte 34 getrennt angeordnet.
  • Die Halbleitervorrichtung 100 weist eine Vielzahl von Signalanschlüssen 40 auf. Der erste Halbleiterchip 21a bis sechste Halbleiterchip 26a weisen auf den oberen Oberflächen Signalanschluss-Verbindungsteile auf, die durch Leiterbahnen bzw. Drähte 42 mit der Vielzahl von Signalanschlüssen 40 verbunden sind. Der Signalanschluss-Verbindungsteil ist eine Gateelektrode des ersten Halbleiterchips 21a bis sechsten Halbleiterchips 26a. In die Vielzahl von Signalanschlüssen 40 werden jeweils Signale eingespeist, die den ersten Halbleiterchip 21a bis zum sechsten Halbleiterchip 26a schalten.
  • Der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 sind Hauptelektrodenrahmen, die eine Einspeisung/Abgabe von Leistung mit der äußeren Umgebung durchführen. In der vorliegenden Ausführungsform ist der zweite Elektrodenanschluss 36 ein P-Anschluss eines Inverters. Außerdem ist der dritte Elektrodenanschluss 37 ein N-Anschluss des Inverters. Der erste Elektrodenanschluss 35, der vierte Elektrodenanschluss 38 und der fünfte Elektrodenanschluss 39 sind AC-Ausgangsanschlüsse des Inverters.
  • Der erste Halbleiterchip 21a, der dritte Halbleiterchip 23a und der vierte Halbleiterchip 24a bilden einen oberen Arm. Der zweite Halbleiterchip 22a, der fünfte Halbleiterchip 25a und der sechste Halbleiterchip 26a bilden einen unteren Arm. Zwischen der mit den Halbleiterchips des oberen Arms verbundenen Metallplatte und den AC-Ausgangsanschlüssen sind die Halbleiterchips des unteren Arms angeordnet. Der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 sind, ohne dass der Halbleiterchip dazwischen angeordnet ist, mit der leitfähigen Schicht verbunden.
  • Das Isolierungssubstrat 10, der erste Halbleiterchip 21a bis sechste Halbleiterchip 26a, die erste Diode 21b bis sechste Diode 26b, die erste Metallplatte 31 bis vierte Metallplatte 34, der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 und die Vielzahl von Signalanschlüssen 40 sind mit dem Versiegelungsharz 50 bedeckt. Das Versiegelungsharz 50 bildet die Einhausung der Halbleitervorrichtung 100.
  • Der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 und die Vielzahl von Signalanschlüssen 40 erstrecken sich zu einer Außenseite des Versiegelungsharzes 50. Daher können der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 und die Vielzahl von Signalanschlüssen 40 von außerhalb der Halbleitervorrichtung 100 verbunden werden.
  • Im Versiegelungsharz 50 ist zwischen der ersten Metallplatte 31, der dritten Metallplatte 33 und der vierten Metallplatte 34 und der zweiten Metallplatte 32 eine Vertiefung 51 ausgebildet, die sich von der oberen Oberfläche des Versiegelungsharzes 50 nach unten erstreckt. In der vorliegenden Ausführungsform sind der erste Halbleiterchip 21a, der dritte Halbleiterchip 23a und der vierte Halbleiterchip 24a auf der oberen Oberfläche der ersten leitfähigen Schicht 11 entlang einer longitudinalen Richtung der Einhausung aufgereiht. Ähnlich sind der zweite Halbleiterchip 22a, der fünfte Halbleiterchip 25a und der sechste Halbleiterchip 26a entlang der longitudinalen Richtung der Einhausung aufgereiht. Die Vertiefung 51 erstreckt sich entlang der Richtung, in der der ersten Halbleiterchip 21a, der dritte Halbleiterchip 23a und der vierte Halbleiterchip 24a aufgereiht sind.
  • Die erste Metallplatte 31 weist an einem der zweiten Metallplatte 32 gegenüberliegenden Ende einen ersten freigelegten Teil 31b auf, der von einer die Vertiefung 51 bildenden Seitenfläche des Versiegelungsharzes 50 freigelegt ist. Die zweite Metallplatte 32 weist an einem der ersten Metallplatte 31 gegenüberliegenden Ende einen zweiten freigelegten Teil 32b auf, der von einer die Vertiefung 51 bildenden Seitenfläche des Versiegelungsharzes 50 freigelegt ist. Ähnlich weist die dritte Metallplatte 33 an einem der zweiten Metallplatte 32 gegenüberliegenden Ende einen dritten freigelegten Teil 33b auf, der von der die Vertiefung 51 bildenden Seitenfläche des Versiegelungsharzes 50 freigelegt ist. Außerdem weist die vierte Metallplatte 34 an einem der zweiten Metallplatte 32 gegenüberliegenden Ende einen vierten freigelegten Teil 34b auf, der von der die Vertiefung 51 bildenden Seitenfläche des Versiegelungsharzes 50 freigelegt ist. Der erste freigelegte Teil 31b, der dritte freigelegte Teil 33b und der vierte freigelegte Teil 34b liegen über die Vertiefung hinweg dem zweiten freigelegten Teil 32b gegenüber.
  • Als Nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 100 beschrieben. Zuerst wird ein Rahmen 30 auf den ersten Halbleiterchip 21a bis sechsten Halbleiterchip 26a geladen bzw. gelegt. 3 ist eine Zeichnung, die einen Zustand, in dem der Rahmen 30 auf die Halbleiterchips gelegt ist, veranschaulicht. Im Rahmen 30 sind die erste Metallplatte 31 bis vierte Metallplatte 34, der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 und die Vielzahl von Signalanschlüssen 40 durch einen Verbindungsteil 41 integriert.
  • Der Verbindungsteil 41 umfasst einen externen Verbindungsteil 41a und einen internen Verbindungsteil 41b. Der externe Verbindungsteil 41a verbindet den ersten Elektrodenanschluss 35 bis fünften Elektrodenanschluss 39 und die Vielzahl von Signalanschlüssen 40 außerhalb der Einhausung. Der interne Verbindungsteil 41b verbindet die erste Metallplatte 31 bis vierte Metallplatte 34 innerhalb der Einhausung. Auf den Verbindungsteil 41 wird auch als Runner-Bauteil verwiesen.
  • Die erste Metallplatte 31 bis vierte Metallplatte 34, der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39, die Vielzahl von Signalanschlüssen 40 und der Verbindungsteil 41 sind aus einem leitfähigen Metall gebildet. Das leitfähige Metall ist zum Beispiel Kupfer.
  • Der Rahmen 30 wird hier so gelegt, dass die erste Metallplatte 31 auf der oberen Oberfläche des ersten Halbleiterchips 21a angeordnet wird und die zweite Metallplatte 32 auf den oberen Oberflächen des zweiten Halbleiterchips 22a, des fünften Halbleiterchips 25a und des sechsten Halbleiterchips 26a angeordnet wird. Ähnlich werden die dritte Metallplatte 33 und die vierte Metallplatte 34 auf den oberen Oberflächen des dritten Halbleiterchips 23a bzw. des vierten Halbleiterchips 24a angeordnet.
  • Als Nächstes wird ein Versiegelungsschritt durchgeführt. 4 ist eine den Versiegelungsschritt erläuternde Zeichnung. Im Versiegelungsschritt werden das Isolierungssubstrat 10, der erste Halbleiterchip 21a bis sechste Halbleiterchip 26a und der Rahmen 30 mit dem Versiegelungsharz 50 bedeckt. Das Versiegelungsharz 50 wird zum Beispiel von einem Epoxidharz gebildet.
  • Danach wird ein Entfernungsschritt durchgeführt. 5 ist eine den Entfernungsschritt erläuternde Zeichnung. Im Entfernungsschritt werden das Versiegelungsharz 50 und der interne Verbindungsteil 41b gleichzeitig unterbrochen bzw. geschnitten. Somit wird der interne Verbindungsteil 41b zusammen mit dem Versiegelungsharz 50 eingekerbt und wird die Vertiefung 51 im Versiegelungsharz 50 ausgebildet. Im Entfernungsschritt werden die erste Metallplatte 31, die dritte Metallplatte 33 und die vierte Metallplatte 34 und die zweite Metallplatte 32 getrennt und isoliert und wird eine Schaltung ausgebildet. Außerdem wird im Entfernungsschritt auch der externe Verbindungsteil 41a entfernt, und der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 und die Vielzahl von Signalanschlüssen 40 werden voneinander getrennt. Zum Schneiden wird beispielsweise eine Schneideinrichtung genutzt. Eine Breite der Vertiefung 51 kann hier vergrößert werden, um so einen ausreichenden Isolierungsabstand sicherzustellen.
  • Ferner kann, wie in 4 veranschaulicht ist, der interne Verbindungsteil 41b an einer höheren Position als ein dem internen Verbindungsteil 41b benachbarter Teil des Rahmens 30 angeordnet sein. Die erste Metallplatte 31 weist auf dem der zweiten Metallplatte 32a gegenüberliegenden Ende einen sich nach oben erstreckenden Spitzenteil 31a auf. Der interne Verbindungsteil 41b verbindet den Spitzenteil 31a und die zweite Metallplatte 32 an der Position, die höher als der auf der oberen Oberfläche der zweiten leitfähigen Schicht 12 angeordnete Teil der ersten Metallplatte 31 liegt. In diesem Fall ist der erste freigelegte Teil 31b an der Position angeordnet, die höher als der auf der oberen Oberfläche der zweiten leitfähigen Schicht 12 angeordnete Teil der ersten Metallplatte 31 liegt.
  • Gemäß der Konfiguration besteht, wenn der interne Verbindungsteil 41b geschnitten wird, keine Notwendigkeit, einen Schneidvorgang bis zu einer Tiefe des Isolierungssubstrats 10 durchzuführen, und können Beschädigungen des Isolierungssubstrats 10 verhindert werden. Daher kann der interne Verbindungsteil 41b einfach unterbrochen werden und kann eine Abmessung der Halbleitervorrichtung 100 leicht gesteuert werden. Somit können Montierbarkeit, Montageausbeute und Zuverlässigkeit bzw. Betriebssicherheit verbessert werden. Da man die Vertiefung 51 flach ausbilden kann, kann außerdem die Bearbeitungszeit reduziert werden. Ferner kann eine externe Vorrichtung mit dem Spitzenteil 31a verbunden werden und kann eine Spannungsdetektion durchgeführt werden.
  • In der vorliegenden Ausführungsform kann der Verbindungsteil 41 des Rahmens 30 eine Funktion zur Positionierung mit einer Einspann- bzw. Haltevorrichtung aufweisen. Somit können die erste Metallplatte 31 bis vierte Metallplatte 34 genau angeordnet werden. Darüber hinaus wird eine Versiegelung mit Harz in einem Zustand durchgeführt, in dem die erste Metallplatte 31 bis vierte Metallplatte 34 durch den Verbindungsteil 41 integriert sind, wird danach die Vertiefung 51 im Versiegelungsharz 50 vorgesehen und wird der Verbindungsteil 41 entfernt. Da der Verbindungsteil 41 in dem Zustand, in dem er durch das Versiegelungsharz 50 fixiert ist, geschnitten bzw. unterbrochen wird, kann ein Schneidvorgang genau durchgeführt werden. Ferner kann eine Positionsabweichung der ersten Metallplatte 31 bis vierten Metallplatte 34 verhindert werden. Somit kann die Positioniergenauigkeit der Metallplatten innerhalb der Einhausung verbessert werden.
  • Außerdem ist es in einer Struktur, in der ein Hauptelektrodenanschluss mit einer Halbleitereinrichtung direkt verbunden ist, wenn die Halbleitereinrichtung mit Überlast betrieben wird, möglich, dass der Hauptelektrodenanschluss einen Wärmeeinfluss von der Halbleitereinrichtung erfährt. Zu dieser Zeit besteht eine Gefahr, dass eine Temperatur des Hauptelektrodenanschlusses einer Grenze der Nutzungstemperatur eines Produkts nahekommt. Im Gegensatz dazu sind in der vorliegenden Ausführungsform der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 direkt mit der ersten leitfähigen Schicht 11 bis fünften leitfähigen Schicht 15 nahe einer Wärmeabstrahlungsoberfläche verbunden. Die Wärmeabstrahlungsoberfläche ist hier beispielsweise die rückseitige Oberfläche des Isolierungssubstrats 10. Somit kann die Temperatur des Hauptelektrodenanschlusses gedämpft bzw. unterdrückt werden.
  • In der vorliegenden Ausführungsform kann ferner, da der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 mit der ersten leitfähigen Schicht 11 bis fünften leitfähigen Schicht 15 direkt verbunden sind, auf ein Gehäuse verzichtet werden. Im Vergleich mit der Struktur, in der der Hauptelektrodenanschluss im Gehäuse vergossen ist, kann somit die Halbleitervorrichtung 100 miniaturisiert werden.
  • 6 ist eine Schnittansicht einer Halbleitervorrichtung 200 in Bezug auf eine erste Modifikation der ersten Ausführungsform. In der Halbleitervorrichtung 200 ist eine Basisplatte 260 auf der rückseitigen Oberfläche des Isolierungssubstrats 10 angeordnet. Mit der Basisplatte 260 kann eine höhere Wärmeabstrahlungseigenschaft sichergestellt werden. Außerdem kann eine Verwindung der Halbleitervorrichtung 200 unterdrückt werden.
  • 7 ist eine Schnittansicht einer Halbleitervorrichtung 300 in Bezug auf eine zweite Modifikation der ersten Ausführungsform. In der Halbleitervorrichtung 300 sind eine erste leitfähige Schicht 311 und eine zweite leitfähige Schicht 312 leitfähige Platten. Ähnlich sind eine dritte leitfähige Schicht bis fünfte leitfähige Schicht aus den leitfähigen Platten gebildet. Auf den rückseitigen Oberflächen der ersten leitfähigen Schicht 311 und der zweiten leitfähigen Schicht 312 ist eine Isolierfolie 310b angeordnet. Die Isolierfolie 310b kann eine isolierende Platte sein. Indem man anstelle der leitfähigen Strukturen die leitfähigen Platten nutzt, kann die Wärmeabstrahlungseigenschaft verbessert werden. Außerdem kann die Verwindung der Halbleitervorrichtung 300 unterdrückt werden.
  • 8 ist eine Schnittansicht einer Halbleitervorrichtung 400 in Bezug auf eine dritte Modifikation der ersten Ausführungsform. Die Halbleitervorrichtung 400 weist eine Basisplatte 460 und ein Gehäuse 470 auf, das auf der Basisplatte 460 angeordnet ist und das Isolierungssubstrat 10 aufnimmt. Durch das Gehäuse 470 kann die Position des Versiegelungsharzes 50 bestimmt werden. Somit muss man zum Positionieren des Versiegelungsharzes 50 keine Matrize vorbereiten.
  • 9 ist eine Schnittansicht einer Halbleitervorrichtung 500 in Bezug auf eine vierte Modifikation der ersten Ausführungsform. In der Halbleitervorrichtung 500 ist die die Vertiefung 51 bildende Seitenfläche des Versiegelungsharzes 50 mit einem Isolierband 552 bedeckt. Das heißt, der erste freigelegte Teil 31b bis vierte freigelegte Teil 34b sind mit dem Isolierband 552 bedeckt. Durch Aufkleben des Isolierbandes 552 kann eine Isolierungseigenschaft gewährleistet werden.
  • Außerdem kann, ohne auf das Isolierband 552 beschränkt zu sein, ein isolierendes Versiegelungsmaterial aufgebracht werden. Das in der Vertiefung 51 angeordnete Versiegelungsmaterial ist beispielsweise ein Epoxidharz oder Silikongel. Das Versiegelungsmaterial wird durch Vergießen angeordnet.
  • 10 ist eine Schnittansicht einer Halbleitervorrichtung 100a in Bezug auf eine fünfte Modifikation der ersten Ausführungsform. In der Halbleitervorrichtung 100a sind anstelle des ersten Halbleiterchips 21a bis sechsten Halbleiterchips 26a und der ersten Diode 21b bis sechsten Diode 26b ein erster Halbleiterchip 21 bis sechster Halbleiterchip 26 angeordnet. Der erste Halbleiterchip 21 bis sechste Halbleiterchip 26 sind RC- (rückwärts leitende) IGBTs. Außerdem können der erste Halbleiterchip 21 bis sechste Halbleiterchip 26 MOSFETs sein und kann mittels einer Body-Diode ein Rückfluss erfolgen.
  • In der Halbleitervorrichtung 100a wird als der erste Halbleiterchip 21 bis sechste Halbleiterchip 26 ein Chip verwendet, der ein Schalten und den Rückfluss durchführt. Somit kann die Halbleitervorrichtung 100a miniaturisiert werden. Außerdem nimmt im Allgemeinen in dem Fall, in dem das Schalten und der Rückfluss mittels eines Chips durchgeführt werden, der Wärmeeinfluss auf den Hauptelektrodenanschluss zu. Die Struktur der vorliegenden Ausführungsform kann die Wärmeabstrahlungseigenschaft verbessern und die Temperatur des Hauptelektrodenanschlusses unterdrücken, wie oben beschrieben wurde. Daher ist sie besonders in dem Fall effektiv, in dem das Schalten und der Rückfluss mittels eines Chips wie der Halbleitervorrichtung 100a durchgeführt werden.
  • Zumindest einer/eine des ersten Halbleiterchips 21a bis sechsten Halbleiterchips 26a und der ersten Diode 21b bis sechsten Diode 26b kann überdies mit einem Halbleiter mit breiter Bandlücke hergestellt werden. Der Halbleiter mit breiter Bandlücke ist Siliziumcarbid, ein Material auf Galliumnitridbasis oder Diamant. Für den Halbleiter mit breiter Bandlücke ist es im Allgemeinen schwierig, eine effektive Fläche zu vergrößern. Indem man eine DLB-Struktur, die eine Metallschicht direkt verbinden kann, übernimmt, kann daher die Montierbarkeit verbessert werden.
  • Für ein Schaltelement und ein Diodenelement, die mit dem Halbleiter mit breiter Bandlücke hergestellt werden, ist im Allgemeinen außerdem die Spannungsfestigkeit hoch und ist eine zulässige Stromdichte hoch. Daher kann die Halbleitervorrichtung 100 weiter miniaturisiert werden.
  • In der vorliegenden Ausführungsform erstreckt sich überdies die Vertiefung 51 entlang der Richtung, in der der erste Halbleiterchip 21a, der dritte Halbleiterchip 23a und der vierte Halbleiterchip 24a aufgereiht sind. Darüber hinaus kann die Vielzahl von Vertiefungen 51 jeweils auf einem Teil zwischen der ersten Metallplatte 31 und der zweiten Metallplatte 32, einem Teil zwischen der dritten Metallplatte 33 und der zweiten Metallplatte 32 und einem Teil der vierten Metallplatte 34 und der zweiten Metallplatte 32 angeordnet werden.
  • Außerdem ist in der vorliegenden Ausführungsform ein Beispiel dafür, dass die Halbleitervorrichtung 100 ein Dreiphasen-Inverter ist, veranschaulicht. Darüber hinaus kann die Halbleitervorrichtung 100 jede beliebige Halbleitervorrichtung mit der DLB-Struktur sein. Außerdem weist die Halbleitervorrichtung 100 der vorliegenden Ausführungsform sechs Halbleiterchips auf. Ohne darauf beschränkt zu sein, kann die Halbleitervorrichtung 100 zwei oder mehr Halbleiterchips aufweisen. Die Halbleitervorrichtung 100 kann ein Einphasen-Inverter oder dergleichen sein.
  • Diese Modifikationen können wie jeweils geeignet für eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß den folgenden Ausführungsformen verwendet werden. Man beachte, dass die Halbleitervorrichtung und das Verfahren zum Herstellen der Halbleitervorrichtung gemäß den folgenden Ausführungsformen in vielerlei Hinsicht jenen der ersten Ausführungsform ähnlich sind und somit im Folgenden hauptsächlich Unterschiede zwischen der Halbleitervorrichtung und dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß den folgenden Ausführungsformen und jenen der ersten Ausführungsform beschrieben werden.
  • Zweite Ausführungsform
  • 11 ist eine Zeichnung, die das Verfahren zum Herstellen einer Halbleitervorrichtung 600 in Bezug auf die zweite Ausführungsform erläutert. In der vorliegenden Ausführungsform ist die Struktur eines Rahmens 630 von der ersten Ausführungsform verschieden. Im Rahmen 630 erstreckt sich das der zweiten Metallplatte 32 gegenüberliegende Ende der ersten Metallplatte 31 in Richtung der oberen Oberfläche des Versiegelungsharzes 50 und ist von der oberen Oberfläche des Versiegelungsharzes 50 freigelegt. Außerdem erstreckt sich das der ersten Metallplatte 31 gegenüberliegende Ende der zweiten Metallplatte 32 in Richtung der oberen Oberfläche des Versiegelungsharzes 50 und ist von der oberen Oberfläche des Versiegelungsharzes 50 freigelegt. Das Ende der ersten Metallplatte 31 und das Ende der zweiten Metallplatte 32 verlaufen parallel nach oben.
  • Ähnlich erstreckt sich das der zweiten Metallplatte 32 gegenüberliegende Ende der dritten Metallplatte 33 in Richtung der oberen Oberfläche des Versiegelungsharzes 50 und ist von der oberen Oberfläche des Versiegelungsharzes 50 freigelegt. Das der zweiten Metallplatte 32 gegenüberliegende Ende der vierten Metallplatte 34 erstreckt sich in Richtung der oberen Oberfläche des Versiegelungsharzes 50 und ist von der oberen Oberfläche des Versiegelungsharzes 50 freigelegt.
  • Ein interner Verbindungsteil 641b verbindet den vom Versiegelungsharz 50 freigelegten Teil der ersten Metallplatte 31 und den vom Versiegelungsharz 50 freigelegten Teil der zweiten Metallplatte 32. Ähnlich verbindet der interne Verbindungsteil 641b die vom Versiegelungsharz 50 freigelegten Teile der dritten Metallplatte 33 und der vierten Metallplatte 34 und den vom Versiegelungsharz 50 freigelegten Teil der zweiten Metallplatte 32. In der Ausführungsform ist der interne Verbindungsteil 641b an der Position angeordnet, die höher als die obere Oberfläche des Versiegelungsharzes 50 liegt. Im Entfernungsschritt wird das Versiegelungsharz 50 nicht geschnitten und wird der Verbindungsteil 641b unterbrochen.
  • 12 ist eine Schnittansicht der Halbleitervorrichtung 600 in Bezug auf die zweite Ausführungsform. In der Halbleitervorrichtung 600 ist ein erster freigelegter Teil 631b ausgebildet, indem das Ende der ersten Metallplatte 31 von der oberen Oberfläche des Versiegelungsharzes 50 freigelegt ist. Außerdem ist ein zweiter freigelegter Teil 632b ausgebildet, indem das Ende der zweiten Metallplatte 32 von der oberen Oberfläche des Versiegelungsharzes 50 freigelegt ist. Ähnlich sind ein dritter freigelegter Teil und ein vierter freigelegter Teil ausgebildet, indem die Enden der dritten Metallplatte 33 und der vierten Metallplatte 34 von der oberen Oberfläche des Versiegelungsharzes 50 freigelegt sind.
  • Da das Versiegelungsharz 50 nicht geschnitten wird, wird in der vorliegenden Ausführungsform kein einen Fremdkörper bildender Harzabfall erzeugt. Somit kann die Zuverlässigkeit bzw. Betriebssicherheit verbessert werden.
  • In der vorliegenden Ausführungsform sind die Metallplatten von der oberen Oberfläche des Versiegelungsharzes 50 freigelegt. Ohne darauf beschränkt zu sein, können die Metallplatten von der Seitenfläche des Versiegelungsharzes 50 freigelegt sein.
  • Dritte Ausführungsform
  • 13 ist eine Draufsicht einer Halbleitervorrichtung 700 in Bezug auf die dritte Ausführungsform. Die Halbleitervorrichtung 700 weist ein Gehäuse 770 auf. Das Gehäuse 770 weist den Aufnahme- bzw. Unterbringungsteil 771 und einen den Unterbringungsteil 771 umgebenden peripheren Teil 772 auf. Der Unterbringungsteil 771 nimmt das Isolierungssubstrat 10, den ersten Halbleiterchip 21a bis sechsten Halbleiterchip 26a, die erste Diode 21b bis sechste Diode 26b und die erste Metallplatte 31 bis vierte Metallplatte 34 auf. Der Unterbringungsteil 771 ist durch das Versiegelungsharz 50 versiegelt. In 13 ist das Versiegelungsharz 50 der Zweckmäßigkeit halber weggelassen. Das Versiegelungsharz 50 wird beispielsweise von dem Epoxidharz oder dem Silikongel gebildet.
  • Der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 erstrecken sich zur Außenseite des Unterbringungsteils 771. Der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 und die Signalanschlüsse 40 sind am peripheren Teil 772 fixiert.
  • Das Gehäuse 770 weist einen fixierenden Teil 773 auf. Der fixierende Teil 773 ist in einer Riemenform in der Richtung angeordnet, in der der erste Halbleiterchip 21a, der dritte Halbleiterchip 23a und der vierte Halbleiterchip 24a aufgereiht sind. Der fixierende Teil 773 ist auf der ersten Metallplatte 31, der dritten Metallplatte 33 und der vierten Metallplatte 34 angeordnet. Der fixierende Teil 773 fixiert die ersten Metallplatte 31, die dritte Metallplatte 33 und die vierte Metallplatte 34 am Gehäuse 770.
  • Außerdem erstreckt sich von der zweiten Metallplatte 32 aus ein fixierender Teil 732a in Richtung des peripheren Teils 772. Durch den fixierenden Teil 732a wird die zweite Metallplatte 32 am Gehäuse 770 fixiert. Nach dem Obigen sind die erste Metallplatte 31 bis vierte Metallplatte 34 am Gehäuse 770 fixiert.
  • In der vorliegenden Ausführungsform sind die erste Metallplatte 31 bis vierte Metallplatte 34 und der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 mit dem Gehäuse 770 integriert. Somit kann die Abmessung der Halbleitervorrichtung 700 einfach gesteuert werden. Außerdem können die Montageausbeute und die Zuverlässigkeit der Halbleitervorrichtung 700 verbessert werden. Da der Entfernungsschritt des Verbindungsteils 41 nicht benötigt wird, kann ferner die Halbleitervorrichtung 700 leicht zusammengebaut werden.
  • Falls die erste Metallplatte 31 bis vierte Metallplatte 34 vom Gehäuse 770 unabhängig sind, ist es außerdem im Allgemeinen notwendig, eine Positionierung mittels einer Haltevorrichtung vorzunehmen und eine Montage auszuführen. In der vorliegenden Ausführungsform wird die Haltevorrichtung zur Positionierung nicht benötigt und können Montagekosten reduziert werden.
  • Außerdem kann der fixierende Teil 773 in der Riemenform auf der zweiten Metallplatte 32 angeordnet sein und die zweite Metallplatte 32 am Gehäuse 770 fixieren.
  • 14 ist eine perspektivische Ansicht einer Halbleitervorrichtung 700a in Bezug auf eine erste Modifikation der dritten Ausführungsform. In der Halbleitervorrichtung 700a sind eine Dicke der ersten Metallplatte 31 bis vierten Metallplatte 34 und die Dicke des ersten Elektrodenanschlusses 35 bis fünften Elektrodenanschlusses 39 unterschiedlich. In der vorliegenden Ausführungsform sind die erste Metallplatte 31 bis vierte Metallplatte 34 und der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 getrennt angeordnet, ohne durch den Verbindungsteil 41 verbunden zu sein. Somit können die Dicke der ersten Metallplatte 31 bis vierten Metallplatte 34 und die Dicke des ersten Elektrodenanschlusses 35 bis fünften Elektrodenanschlusses 39 jeweils eingestellt bzw. festgelegt werden.
  • Beispielsweise können der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 dick ausgebildet werden und können die erste Metallplatte 31 bis vierte Metallplatte 34 dünn ausgebildet werden. Somit wird durch den ersten Elektrodenanschluss 35 bis fünften Elektrodenanschluss 39, die dick sind, eine Leitung großer Ströme ermöglicht. Durch die erste Metallplatte 31 bis vierte Metallplatte 34, die dünn sind, kann außerdem eine Spannung an den Halbleiterchips reduziert werden.
  • Solch eine Struktur ist besonders effektiv, wenn die Halbleiterchips aus SiC geschaffen sind. Da ein longitudinaler Elastizitätsmodul des SiC im Allgemeinen hoch ist, wird die Spannung, die die Halbleiterchips von der ersten Metallplatte 31 bis vierten Metallplatte 34 empfangen bzw. erfahren, tendenziell groß. In der Halbleitervorrichtung 700a kann durch Abdünnen der ersten Metallplatte 31 bis vierten Metallplatte 34 die Spannung reduziert werden und kann die Zuverlässigkeit verbessert werden.
  • Die erste Metallplatte 31 bis vierte Metallplatte 34 können ferner dick ausgebildet werden. Somit kann die Wärmeabstrahlungseigenschaft der Halbleiterchips verbessert werden.
  • 15 ist eine Draufsicht einer Halbleitervorrichtung 800 in Bezug auf eine zweite Modifikation der dritten Ausführungsform. Ein Gehäuse 870 weist einen positionierenden Teil 874 auf. Der positionierende Teil 874 weist eine Vielzahl von Öffnungen 874a auf, die die erste Metallplatte 31 bis vierte Metallplatte 34 aufnehmen und fixieren. Formen der Vielzahl von Öffnungen 874a entsprechen jeweils den Formen der ersten Metallplatte 31 bis vierte Metallplatte 34. Auch in der Halbleitervorrichtung 800 wird die Haltevorrichtung zum Positionieren nicht benötigt und können die Montagekosten reduziert werden.
  • Man beachte, dass, um ein Draht-Bonden mit den Signalanschlüssen 40 möglich zu machen, die Signalanschluss-Verbindungsteile des ersten Halbleiterchips 21a bis sechsten Halbleiterchips 26a vom positionierenden Teil 874 freigelegt sind.
  • 16 ist eine Draufsicht einer Halbleitervorrichtung 900 in Bezug auf eine dritte Modifikation der dritten Ausführungsform. Die Halbleitervorrichtung 900 weist ein Gehäuse 970 auf. Die erste Metallplatte 31 bis vierte Metallplatte 34 weisen jeweils Vorsprünge 931a bis 934a auf, die sich in Richtung eines peripheren Teils 972 des Gehäuses 970 erstrecken. Auf dem peripheren Teil 972 ist eine Vielzahl von Aussparungen 972a ausgebildet, die jeweils mit den Vorsprüngen 931a bis 934a zusammengesteckt werden sollen.
  • Durch Zusammenstecken der Vorsprünge 931a bis 934a und der Vielzahl von Aussparungen 972a werden die erste Metallplatte 31 bis vierte Metallplatte 34 am Gehäuse 970 positioniert. Auch in der Halbleitervorrichtung 900 wird die Haltevorrichtung zum Positionieren nicht benötigt und können die Montagekosten reduziert werden.
  • 17 ist eine Zeichnung, die ein Verfahren zum Herstellen der Halbleitervorrichtung 800 in Bezug auf eine vierte Modifikation der dritten Ausführungsform erläutert. In 17 ist der positionierende Teil 874 der Zweckmäßigkeit halber weggelassen. Die Halbleitervorrichtung 800 kann wie folgt hergestellt werden. Zunächst werden der erste Elektrodenanschluss 35 bis fünfte Elektrodenanschluss 39 und die Vielzahl von Signalanschlüssen 40 an einem peripheren Teil 872 des Gehäuses 870 fixiert.
  • Als Nächstes wird ein Unterbringungsschritt ausgeführt. Im Unterbringungsschritt werden der erste Halbleiterchip 21a bis sechste Halbleiterchip 26a im Unterbringungsteil 871 untergebracht. Somit werden der erste Elektrodenanschluss 35 und die rückseitige Oberfläche des zweiten Halbleiterchips 22a elektrisch verbunden. Außerdem werden der zweite Elektrodenanschluss 36 und die rückseitigen Oberflächen des ersten Halbleiterchips 21a, des dritten Halbleiterchips 23a und des vierten Halbleiterchips 24a elektrisch verbunden. Überdies werden der vierte Elektrodenanschluss 38 und der fünfte Elektrodenanschluss 39 und die rückseitigen Oberflächen des fünften Halbleiterchips 25a und des sechsten Halbleiterchips 26a jeweils elektrisch verbunden.
  • Nach dem Unterbringungsschritt wird ein Verbindungsschritt ausgeführt. Im Verbindungsschritt werden die Vielzahl von Signalanschluss-Verbindungsteilen, die auf den oberen Oberflächen des ersten Halbleiterchips 21a bis sechsten Halbleiterchips 26a angeordnet sind, und die Vielzahl von Signalanschlüssen jeweils durch Drähte verbunden. 17 veranschaulicht zum Beispiel einen Signalanschluss-Verbindungsteil 21c des ersten Halbleiterchips 21a.
  • Nach dem Verbindungsschritt werden die erste Metallplatte 31 bis vierte Metallplatte 34 am Gehäuse 870 fixiert. Das heißt, die erste Metallplatte 31 bis vierte Metallplatte 34 werden jeweils in der Vielzahl von Öffnungen 874a untergebracht. Somit werden die obere Oberfläche des ersten Halbleiterchips 21a und die rückseitige Oberfläche des zweiten Halbleiterchips 22a durch die erste Metallplatte 31 elektrisch verbunden. Ähnlich werden die oberen Oberflächen des zweiten Halbleiterchips 22a, des fünften Halbleiterchips 25a und des sechsten Halbleiterchips 26a und die obere Oberfläche der dritten leitfähigen Schicht 13 durch die zweite Metallplatte 32 verbunden. Die obere Oberfläche des dritten Halbleiterchips 23a und die rückseitige Oberfläche des fünften Halbleiterchips 25a werden ferner durch die dritte Metallplatte 33 elektrisch verbunden, und die obere Oberfläche des vierten Halbleiterchips 24a und die rückseitige Oberfläche des sechsten Halbleiterchips 26a werden durch die vierte Metallplatte 34 elektrisch verbunden.
  • In der Halbleitervorrichtung 800 können, nachdem das Isolierungssubstrat 10 im Gehäuse 870 untergebracht ist, die erste Metallplatte 31 bis vierte Metallplatte 34 am Gehäuse 870 angebracht werden. Nachdem das Draht-Bonden der Halbleiterchips und der Signalanschlüsse 40 ausgeführt ist, können danach die erste Metallplatte 31 bis vierte Metallplatte 34 am Gehäuse 870 angebracht werden. Somit kann ein Abstand zwischen der ersten Metallplatte 31 bis vierten Metallplatte 34 und den Signalanschluss-Verbindungsteilen der Halbleiterchips verkürzt werden. Der Abstand zwischen dem Signalanschluss-Verbindungsteil 21c und der ersten Metallplatte 31 ist zum Beispiel 1 mm oder kürzer.
  • In der Halbleitervorrichtung 800 kann durch Reduzieren des Abstands zwischen den Signalanschluss-Verbindungsteilen und den Metallplatten eine Fläche eines Hauptteils zur Stromleitung des Halbleiterchips erweitert werden. Somit kann eine Stromdichte verbessert werden. Außerdem kann das Herstellungsverfahren der vierten Modifikation für die Halbleitervorrichtung 900 verwendet werden.
  • Man beachte, dass die in den obigen Ausführungsformen beschriebenen technischen Merkmale wie jeweils geeignet kombiniert werden können.
  • Bezugszeichenliste
    • 100, 100a, 200, 300, 400, 500, 600, 700, 700a, 800, 900
    Halbleitervorrichtung,
    10b
    Isolierschicht,
    11-15
    erste leitfähige Schicht - fünfte leitfähige Schicht,
    21-26, 21a-26a
    erster Halbleiterchip - sechster Halbleiterchip,
    21c
    Signalanschluss-Verbindungsteil,
    30, 630
    Rahmen,
    31-34
    erste Metallplatte - vierte Metallplatte,
    31b, 631b
    erster freigelegter Teil,
    32b, 632b
    zweiter freigelegter Teil,
    33b
    dritter freigelegter Teil,
    34b
    vierter freigelegter Teil,
    35-39
    erster Elektrodenanschluss - fünfter Elektrodenanschluss,
    40
    Signalanschluss,
    41
    Verbindungsteil,
    42
    Draht,
    50
    Versiegelungsharz,
    51
    Vertiefung,
    552
    Isolierband,
    470, 770, 870, 970
    Gehäuse,
    771, 871
    Unterbringungsteil,
    772, 872, 972
    peripherer Teil,
    874a
    Öffnung,
    931a-934a
    Vorsprung,
    972a
    Aussparung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2012157583 [0003]

Claims (20)

  1. Halbleitervorrichtung, aufweisend: einen ersten Halbleiterchip, einen zweiten Halbleiterchip, eine erste Metallplatte, die auf einer oberen Oberfläche des ersten Halbleiterchips angeordnet ist, eine zweite Metallplatte, die auf einer oberen Oberfläche des zweiten Halbleiterchips angeordnet ist, und ein Versiegelungsharz, das den ersten Halbleiterchip, den zweiten Halbleiterchip, die erste Metallplatte und die zweite Metallplatte bedeckt, wobei eine Vertiefung im Versiegelungsharz ausgebildet ist, wobei sich die Vertiefung von einer oberen Oberfläche des Versiegelungsharzes zwischen der ersten Metallplatte und der zweiten Metallplatte nach unten erstreckt, die erste Metallplatte an einem der zweiten Metallplatte gegenüberliegenden Ende einen ersten freigelegten Teil aufweist, der von einer die Vertiefung bildenden Seitenfläche des Versiegelungsharzes freigelegt ist, und die zweite Metallplatte an einem der ersten Metallplatte gegenüberliegenden Ende einen zweiten freigelegten Teil aufweist, der von einer die Vertiefung bildenden Seitenfläche des Versiegelungsharzes freigelegt ist.
  2. Halbleitervorrichtung nach Anspruch 1, aufweisend einen ersten Elektrodenanschluss, der sich zu einer Außenseite des Versiegelungsharzes erstreckt, von der ersten Metallplatte getrennt angeordnet und mit einer rückseitigen Oberfläche des zweiten Halbleiterchips elektrisch verbunden ist, wobei die erste Metallplatte die obere Oberfläche des ersten Halbleiterchips und die rückseitige Oberfläche des zweiten Halbleiterchips elektrisch verbindet.
  3. Halbleitervorrichtung nach Anspruch 1, aufweisend: eine Isolierschicht, eine erste leitfähige Schicht, die auf der Isolierschicht angeordnet ist und eine obere Oberfläche aufweist, auf der der erste Halbleiterchip angeordnet ist, eine zweite leitfähige Schicht, die auf der Isolierschicht angeordnet ist und eine obere Oberfläche aufweist, auf der der zweite Halbleiterchip angeordnet ist, eine dritte leitfähige Schicht, die auf der Isolierschicht angeordnet ist, einen ersten Elektrodenanschluss, der auf der oberen Oberfläche der zweiten leitfähigen Schicht angeordnet ist und sich zur Außenseite des Versiegelungsharzes erstreckt, einen zweiten Elektrodenanschluss, der auf der oberen Oberfläche der ersten leitfähigen Schicht angeordnet ist und sich zur Außenseite des Versiegelungsharzes erstreckt, und einen dritten Elektrodenanschluss, der auf einer oberen Oberfläche der dritten leitfähigen Schicht angeordnet ist und sich zur Außenseite des Versiegelungsharzes erstreckt, wobei die erste Metallplatte die obere Oberfläche des ersten Halbleiterchips und die obere Oberfläche der zweiten leitfähigen Schicht verbindet, die zweite Metallplatte die obere Oberfläche des zweiten Halbleiterchips und die obere Oberfläche der dritten leitfähigen Schicht verbindet, der erste Elektrodenanschluss auf der oberen Oberfläche der zweiten leitfähigen Schicht getrennt von der ersten Metallplatte und dem zweiten Halbleiterchip angeordnet ist, der zweite Elektrodenanschluss getrennt vom ersten Halbleiterchip angeordnet ist und der dritte Elektrodenanschluss getrennt von der zweiten Metallplatte angeordnet ist.
  4. Halbleitervorrichtung nach Anspruch 3, aufweisend: eine vierte leitfähige Schicht und eine fünfte leitfähige Schicht, die auf der Isolierschicht angeordnet sind, einen dritten Halbleiterchip und einen vierten Halbleiterchip, die auf der oberen Oberfläche der ersten leitfähigen Schicht angeordnet sind, einen fünften Halbleiterchip, der auf einer oberen Oberfläche der vierten leitfähigen Schicht angeordnet ist, einen sechsten Halbleiterchip, der auf einer oberen Oberfläche der fünften leitfähigen Schicht angeordnet ist, eine dritte Metallplatte, die eine obere Oberfläche des dritten Halbleiterchips und die obere Oberfläche der vierten leitfähigen Schicht verbindet, und eine vierte Metallplatte, die eine obere Oberfläche des vierten Halbleiterchips und die obere Oberfläche der fünften leitfähigen Schicht verbindet, wobei die zweite Metallplatte eine obere Oberfläche des fünften Halbleiterchips und eine obere Oberfläche des sechsten Halbleiterchips und die obere Oberfläche der dritten leitfähigen Schicht verbindet, die dritte Metallplatte einen dritten freigelegten Teil aufweist, der von einer die Vertiefung bildenden Seitenfläche des Versiegelungsharzes freigelegt ist, die vierte Metallplatte einen vierten freigelegten Teil aufweist, der von einer die Vertiefung bildenden Seitenfläche des Versiegelungsharzes freigelegt ist, und der dritte freigelegte Teil und der vierte freigelegte Teil über die Vertiefung hinweg dem zweiten freigelegten Teil gegenüberliegen.
  5. Halbleitervorrichtung nach Anspruch 4, wobei der erste Halbleiterchip, der dritte Halbleiterchip und der vierte Halbleiterchip auf der oberen Oberfläche der ersten leitfähigen Schicht aufgereiht sind und sich die Vertiefung entlang einer Richtung erstreckt, in der der erste Halbleiterchip, der dritte Halbleiterchip und der vierte Halbleiterchip aufgereiht sind.
  6. Halbleitervorrichtung nach einem der Ansprüche 3 bis 5, wobei der erste freigelegte Teil an einer Position angeordnet ist, die höher als ein auf der oberen Oberfläche der zweiten leitfähigen Schicht angeordneter Teil der ersten Metallplatte liegt.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die die Vertiefung bildende Seitenfläche des Versiegelungsharzes mit einem Isolierband oder einem Versiegelungsmaterial bedeckt ist.
  8. Halbleitervorrichtung, aufweisend: einen ersten Halbleiterchip, einen zweiten Halbleiterchip, eine erste Metallplatte, die auf einer oberen Oberfläche des ersten Halbleiterchips angeordnet ist, eine zweite Metallplatte, die auf einer oberen Oberfläche des zweiten Halbleiterchips angeordnet ist, und ein Versiegelungsharz, das den ersten Halbleiterchip, den zweiten Halbleiterchip, die erste Metallplatte und die zweite Metallplatte bedeckt, wobei sich ein der zweiten Metallplatte gegenüberliegendes Ende der ersten Metallplatte in Richtung einer oberen Oberfläche des Versiegelungsharzes erstreckt und von der oberen Oberfläche des Versiegelungsharzes freigelegt ist und sich ein der ersten Metallplatte gegenüberliegendes Ende der zweiten Metallplatte in Richtung der oberen Oberfläche des Versiegelungsharzes erstreckt und von der oberen Oberfläche des Versiegelungsharzes freigelegt ist.
  9. Halbleitervorrichtung, aufweisend: einen ersten Halbleiterchip, einen zweiten Halbleiterchip, eine erste Metallplatte, die eine obere Oberfläche des ersten Halbleiterchips und eine rückseitige Oberfläche des zweiten Halbleiterchips elektrisch verbindet, einen ersten Elektrodenanschluss, der von der ersten Metallplatte getrennt angeordnet und mit der rückseitigen Oberfläche des zweiten Halbleiterchips elektrisch verbunden ist, ein Gehäuse, das einen Unterbringungsteil, der dafür konfiguriert ist, den ersten Halbleiterchip, den zweiten Halbleiterchip und die erste Metallplatte unterzubringen, und einen peripheren Teil aufweist, der den Unterbringungsteil umgibt, und ein Versiegelungsharz, das den Unterbringungsteil versiegelt, wobei sich der erste Elektrodenanschluss zu einer Außenseite des Unterbringungsteils erstreckt und die erste Metallplatte am Gehäuse fixiert ist.
  10. Halbleitervorrichtung nach Anspruch 9, wobei das Gehäuse eine Öffnung aufweist, die dafür konfiguriert ist, die erste Metallplatte unterzubringen und zu fixieren.
  11. Halbleitervorrichtung nach Anspruch 10, wobei eine Form der Öffnung einer Form der ersten Metallplatte entspricht.
  12. Halbleitervorrichtung nach Anspruch 9, wobei die erste Metallplatte einen Vorsprung aufweist, der sich in Richtung des peripheren Teils erstreckt, und eine Aussparung am peripheren Teil ausgebildet ist, wobei die Aussparung mit dem Vorsprung zusammengesteckt ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 9 bis 12, wobei der erste Elektrodenanschluss am peripheren Teil fixiert ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 9 bis 13, wobei eine Dicke der ersten Metallplatte und eine Dicke des ersten Elektrodenanschlusses unterschiedlich sind.
  15. Halbleitervorrichtung nach einem der Ansprüche 9 bis 14, aufweisend einen Signalanschluss, in den ein Signal, das den ersten Halbleiterchip schaltet, eingespeist werden soll, wobei der erste Halbleiterchip auf der oberen Oberfläche des ersten Halbleiterchips einen Signalanschluss-Verbindungsteil aufweist, der durch einen Draht mit dem Signalanschluss verbunden ist, und ein Abstand zwischen dem Signalanschluss-Verbindungsteil und der ersten Metallplatte 1 mm oder kürzer ist.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, wobei zumindest einer des ersten Halbleiterchips und des zweiten Halbleiterchips mit einem Halbleiter mit breiter Bandlücke hergestellt ist.
  17. Halbleitervorrichtung nach Anspruch 16, wobei der Halbleiter mit breiter Bandlücke Siliziumcarbid, ein Material auf Galliumnitridbasis oder Diamant ist.
  18. Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend ein Legen eines Rahmens, in dem eine erste Metallplatte und eine zweite Metallplatte durch einen Verbindungsteil integriert sind, so dass die erste Metallplatte auf einer oberen Oberfläche eines ersten Halbleiterchips angeordnet wird und die zweite Metallplatte auf einer oberen Oberfläche eines zweiten Halbleiterchips angeordnet wird, ein Bedecken des Rahmens, des ersten Halbleiterchips und des zweiten Halbleiterchips mit einem Versiegelungsharz und ein Ausbilden einer Vertiefung im Versiegelungsharz, indem der Verbindungsteil zusammen mit dem Versiegelungsharz eingekerbt wird, um so die erste Metallplatte und die zweite Metallplatte zu trennen.
  19. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 18, wobei der Verbindungsteil an einer Position angeordnet ist, die höher als ein dem Verbindungsteil des Rahmens benachbarter Teil liegt.
  20. Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend: einen Schritt, um einen ersten Elektrodenanschluss und eine Vielzahl von Signalanschlüssen an einem peripheren Teil eines Gehäuses zu fixieren, das einen Unterbringungsteil und den den Unterbringungsteil umgebenden peripheren Teil aufweist, einen Unterbringungsschritt, um einen ersten Halbleiterchip und einen zweiten Halbleiterchip im Unterbringungsteil unterzubringen und den ersten Elektrodenanschluss und eine rückseitige Oberfläche des zweiten Halbleiterchips elektrisch zu verbinden, einen Verbindungsschritt, um einen Signalanschluss-Verbindungsteil, der auf einer oberen Oberfläche des ersten Halbleiterchips angeordnet ist, und einen Signalanschluss-Verbindungsteil, der auf einer oberen Oberfläche des zweiten Halbleiterchips angeordnet ist, und die Vielzahl von Signalanschlüssen nach dem Unterbringungsschritt jeweils durch Drähte zu verbinden, und einen Schritt, um eine erste Metallplatte am Gehäuse zu fixieren und die obere Oberfläche des ersten Halbleiterchips und die rückseitige Oberfläche des zweiten Halbleiterchips nach dem Verbindungsschritt durch die erste Metallplatte elektrisch zu verbinden.
DE112018008231.8T 2018-12-27 2018-12-27 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Pending DE112018008231T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/048152 WO2020136805A1 (ja) 2018-12-27 2018-12-27 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112018008231T5 true DE112018008231T5 (de) 2021-09-09

Family

ID=71129367

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018008231.8T Pending DE112018008231T5 (de) 2018-12-27 2018-12-27 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US11450592B2 (de)
JP (1) JP7103437B2 (de)
CN (1) CN113316845A (de)
DE (1) DE112018008231T5 (de)
WO (1) WO2020136805A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012157583A1 (ja) 2011-05-13 2012-11-22 富士電機株式会社 半導体装置とその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP5418668B2 (ja) * 2010-03-16 2014-02-19 富士電機株式会社 半導体装置
EP2677539B1 (de) * 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Herstellungsverfahren für eine halbleitervorrichtung
DE102013211405B4 (de) * 2013-06-18 2020-06-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls
WO2015104914A1 (ja) * 2014-01-09 2015-07-16 日立オートモティブシステムズ株式会社 半導体装置並びにそれを用いた電力変換装置
CN109196641B (zh) * 2016-06-03 2021-10-29 三菱电机株式会社 半导体装置模块

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012157583A1 (ja) 2011-05-13 2012-11-22 富士電機株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
WO2020136805A1 (ja) 2020-07-02
US11450592B2 (en) 2022-09-20
JPWO2020136805A1 (ja) 2021-10-07
CN113316845A (zh) 2021-08-27
US20210225740A1 (en) 2021-07-22
JP7103437B2 (ja) 2022-07-20

Similar Documents

Publication Publication Date Title
DE102016207543B4 (de) Halbleitervorrichtungen
DE112015002815B4 (de) Leistungsmodul und Herstellungsverfahren dafür
DE19939933B4 (de) Elektronische Leistungs-Moduleinheit
DE112017002796T5 (de) Halbleiter-Leistungsmodul
DE102009020469A1 (de) Halbleitervorrichtung mit mehreren Chips und Verfahren zur Fertigung der Halbleitervorrichtung
DE10313917B4 (de) Halbleitervorrichtung
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE112015004424B4 (de) Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102013219959B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112020003885T5 (de) Halbleiterbauteil
DE212018000072U1 (de) Elektronische Komponente und Halbleitervorrichtung
DE102019115513B4 (de) Halbleitervorrichtung
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE112017000977T5 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102020000169A1 (de) Leistungshalbleitervorrichtungsgehäuse
DE102019112935A1 (de) Halbleitermodul
DE102016108562A1 (de) Halbleiter-bauelement mit gestapelten anschlüssen
DE112017001646T5 (de) Leistungsmodul und verfahren zum herstellen desselben, sowie leistungselektronik-vorrichtung und verfahren zum herstellen derselben
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE102013201056A1 (de) Halbleitervorrichtung
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE112017002605B4 (de) Leistungshalbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence