JPWO2020136805A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2020136805A1
JPWO2020136805A1 JP2020562047A JP2020562047A JPWO2020136805A1 JP WO2020136805 A1 JPWO2020136805 A1 JP WO2020136805A1 JP 2020562047 A JP2020562047 A JP 2020562047A JP 2020562047 A JP2020562047 A JP 2020562047A JP WO2020136805 A1 JPWO2020136805 A1 JP WO2020136805A1
Authority
JP
Japan
Prior art keywords
semiconductor chip
metal plate
sealing resin
conductive layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020562047A
Other languages
English (en)
Other versions
JP7103437B2 (ja
Inventor
宏哉 山内
宏哉 山内
啓 林
啓 林
洋輔 中田
洋輔 中田
達也 川瀬
達也 川瀬
井本　裕児
裕児 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020136805A1 publication Critical patent/JPWO2020136805A1/ja
Application granted granted Critical
Publication of JP7103437B2 publication Critical patent/JP7103437B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84909—Post-treatment of the connector or bonding area
    • H01L2224/8493—Reshaping, e.g. for severing the strap, modifying the loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本願の発明に係る半導体装置は、第１半導体チップと、第２半導体チップと、第１半導体チップの上面に設けられた第１金属板と、第２半導体チップの上面に設けられた第２金属板と、第１半導体チップ、第２半導体チップ、第１金属板および第２金属板を覆う封止樹脂と、を備え、封止樹脂には、第１金属板と第２金属板との間に、封止樹脂の上面から下方に向かって延びる溝が形成され、第１金属板は、第２金属板と対向する端部に、溝を形成する封止樹脂の側面から露出する第１露出部を有し、第２金属板は、第１金属板と対向する端部に、溝を形成する封止樹脂の側面から露出する第２露出部を有する。

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
特許文献１には、半導体チップの金属電極が内部接続端子、アルミワイヤにより導体パターンに内部配線された半導体装置が開示されている。また、複数の外部引出端子が導体パターンから樹脂ケースの上面に引き出されている。内部接続端子および外部引出端子は、銅板を加工してなるリードフレームとして構成される。
国際公開第２０１２／１５７５８３号
特許文献１では、外部引出端子と、内部接続端子が別体となっている。このため、内部接続端子の位置決めの精度が低下する可能性がある。
本発明は上述の問題を解決するためになされたものであり、その目的は、パッケージ内部の金属板の位置決めの精度を向上できる半導体装置および半導体装置の製造方法を得ることである。
本願の第１の発明に係る半導体装置は、第１半導体チップと、第２半導体チップと、該第１半導体チップの上面に設けられた第１金属板と、該第２半導体チップの上面に設けられた第２金属板と、該第１半導体チップ、該第２半導体チップ、該第１金属板および該第２金属板を覆う封止樹脂と、を備え、該封止樹脂には、該第１金属板と該第２金属板との間に、該封止樹脂の上面から下方に向かって延びる溝が形成され、該第１金属板は、該第２金属板と対向する端部に、該溝を形成する該封止樹脂の側面から露出する第１露出部を有し、該第２金属板は、該第１金属板と対向する端部に、該溝を形成する該封止樹脂の側面から露出する第２露出部を有する。
本願の第２の発明に係る半導体装置は、第１半導体チップと、第２半導体チップと、該第１半導体チップの上面に設けられた第１金属板と、該第２半導体チップの上面に設けられた第２金属板と、該第１半導体チップ、該第２半導体チップ、該第１金属板および該第２金属板を覆う封止樹脂と、を備え、該第１金属板の該第２金属板と対向する端部は、該封止樹脂の上面に向かって延び、該封止樹脂の上面から露出し、該第２金属板の該第１金属板と対向する端部は、該封止樹脂の上面に向かって延び、該封止樹脂の上面から露出する。
本願の第３の発明に係る半導体装置は、第１半導体チップと、第２半導体チップと、該第１半導体チップの上面と該第２半導体チップの裏面とを電気的に接続する第１金属板と、該第１金属板と離れて設けられ、該第２半導体チップの裏面と電気的に接続された第１電極端子と、該第１半導体チップ、該第２半導体チップおよび該第１金属板を収納する収納部と、該収納部を囲む外周部と、を有するケースと、該収納部を封止する封止樹脂と、を備え、該第１電極端子は、該収納部の外側に延び、該第１金属板は該ケースに固定される。
本願の第４の発明に係る半導体装置の製造方法は、第１金属板と、第２金属板とが接続部を介して一体化されたフレームを、該第１半導体チップの上面に該第１金属板が設けられ、該第２半導体チップの上面に該第２金属板が設けられるように搭載し、該フレーム、該第１半導体チップおよび該第２半導体チップを封止樹脂で覆い、該第１金属板と該第２金属板とが分離するように、該封止樹脂と共に該接続部を切り欠き該封止樹脂に溝を形成する。
本願の第５の発明に係る半導体装置の製造方法は、収納部と、該収納部を囲む外周部と、を有するケースの該外周部に第１電極端子と複数の信号端子とを固定する工程と、第１半導体チップと、第２半導体チップとを該収納部に収納し、該第１電極端子と該第２半導体チップの裏面とを電気的に接続する収納工程と、該収納工程の後に、該第１半導体チップの上面に設けられた信号端子接続部および該第２半導体チップの上面に設けられた信号端子接続部と、該複数の信号端子とをそれぞれワイヤで接続する接続工程と、該接続工程の後に、第１金属板を該ケースに固定し、該第１金属板で該第１半導体チップの上面と該第２半導体チップの裏面とを電気的に接続する工程と、を備える。
本願の第１の発明に係る半導体装置では、第１金属板と第２金属板とが接続部を介して一体化された状態で、第１金属板と第２金属板を封止樹脂で覆い、その後に封止樹脂に溝を設けて接続部を除去できる。従って、パッケージ内部の金属板の位置決めの精度を向上できる。
本願の第２の発明に係る半導体装置では、第１金属板と第２金属板とが接続部を介して一体化された状態で、第１金属板と第２金属板を封止樹脂で覆い、その後に封止樹脂の上面から露出した接続部を除去できる。従って、パッケージ内部の金属板の位置決めの精度を向上できる。
本願の第３の発明に係る半導体装置では、第１金属板はケースに固定される。従って、パッケージ内部の金属板の位置決めの精度を向上できる。
本願の第４の発明に係る半導体装置の製造方法では、第１金属板と第２金属板とが接続部を介して一体化された状態で、第１金属板と第２金属板を封止樹脂で覆う。その後に封止樹脂と共に接続部を切り欠き、接続部を除去する。従って、パッケージ内部の金属板の位置決めの精度を向上できる。
本願の第５の発明に係る半導体装置の製造方法では、信号端子接続部と信号端子とをワイヤボンディングした後に、第１金属板をケースに固定する。従って、第１金属板の位置決めの精度を向上できる。
実施の形態１に係る半導体装置の平面図である。 実施の形態１に係る半導体装置の断面図である。 半導体チップの上にフレームを搭載した状態を示す図である。 封止工程を説明する図である。 除去工程を説明する図である。 実施の形態１の第１の変形例に係る半導体装置の断面図である。 実施の形態１の第２の変形例に係る半導体装置の断面図である。 実施の形態１の第３の変形例に係る半導体装置の断面図である。 実施の形態１の第４の変形例に係る半導体装置の断面図である。 実施の形態１の第５の変形例に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の製造方法を説明する図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の平面図である。 実施の形態３の第１の変形例に係る半導体装置の平面図である。 実施の形態３の第２の変形例に係る半導体装置の平面図である。 実施の形態３の第３の変形例に係る半導体装置の平面図である。 実施の形態３の第４の変形例に係る半導体装置の製造方法を説明する図である。
本発明の実施の形態に係る半導体装置および半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置１００の平面図である。図２は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は例えば電力変換装置である。本実施の形態では半導体装置１００は３相インバータを構成している。半導体装置１００は、ＤＬＢ（Ｄｉｒｅｃｔ Ｌｅａｄ Ｂｏｎｄｉｎｇ）構造を有する。
半導体装置１００では、絶縁基板１０の上に複数の半導体チップが搭載されている。絶縁基板は、絶縁層１０ｂと、絶縁層１０ｂの裏面に設けられた導電層１０ａと、絶縁層１０ｂの上面に設けられた第１導電層１１〜第５導電層１５を有する。第１導電層１１〜第５導電層１５は導電パターンである。
第１導電層１１の上面には、第１半導体チップ２１ａ、第３半導体チップ２３ａ、第４半導体チップ２４ａが設けられる。また、第１導電層１１の上面には、第１ダイオード２１ｂ、第３ダイオード２３ｂ、第４ダイオード２４ｂが設けられる。第２導電層１２の上面には、第２半導体チップ２２ａおよび第２ダイオード２２ｂが設けられる。また、第４導電層１４の上面には、第５半導体チップ２５ａおよび第５ダイオード２５ｂが設けられる。第５導電層１５の上面には、第６半導体チップ２６ａおよび第６ダイオード２６ｂが設けられる。
第１半導体チップ２１ａ〜第６半導体チップ２６ａは、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。第１半導体チップ２１ａ〜第６半導体チップ２６ａは、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であっても良い。第１ダイオード２１ｂ〜第６ダイオード２６ｂは還流ダイオードである。
第１導電層１１は、第１半導体チップ２１ａ、第３半導体チップ２３ａ、第４半導体チップ２４ａのコレクタと電気的に接続される。また、第１導電層１１は、第１ダイオード２１ｂ、第３ダイオード２３ｂ、第４ダイオード２４ｂのカソードと電気的に接続される。第２導電層１２は、第２半導体チップ２２ａのコレクタおよび第２ダイオード２２ｂのカソードと電気的に接続される。第４導電層１４は、第５半導体チップ２５ａのコレクタおよび第５ダイオード２５ｂのカソードと電気的に接続される。第５導電層１５の上面は、第６半導体チップ２６ａのコレクタおよび第６ダイオード２６ｂのカソードと電気的に接続される。
第１半導体チップ２１ａの上面および第１ダイオード２１ｂの上面には、第１金属板３１が設けられる。第１金属板３１は、第１半導体チップ２１ａの上面および第１ダイオード２１ｂの上面と第２導電層１２の上面とを接続する。つまり、第１金属板３１は、第１半導体チップ２１ａの上面と第２半導体チップ２２ａの裏面とを電気的に接続する。
第２半導体チップ２２ａ、第２ダイオード２２ｂ、第５半導体チップ２５ａ、第５ダイオード２５ｂ、第６半導体チップ２６ａおよび第６ダイオード２６ｂの上面には、第２金属板３２が設けられる。第２金属板３２は、第２半導体チップ２２ａ、第２ダイオード２２ｂ、第５半導体チップ２５ａ、第５ダイオード２５ｂ、第６半導体チップ２６ａおよび第６ダイオード２６ｂの上面と、第３導電層１３の上面とを接続する。
第３半導体チップ２３ａの上面および第３ダイオード２３ｂの上面には、第３金属板３３が設けられる。第３金属板３３は、第３半導体チップ２３ａの上面および第３ダイオード２３ｂの上面と第４導電層１４の上面とを接続する。つまり、第３金属板３３は、第３半導体チップ２３ａの上面と第５半導体チップ２５ａの裏面とを電気的に接続する。
第４半導体チップ２４ａの上面および第４ダイオード２４ｂの上面には、第４金属板３４が設けられる。第４金属板３４は、第４半導体チップ２４ａの上面および第４ダイオード２４ｂの上面と第５導電層１５の上面とを接続する。つまり、第４金属板３４は、第４半導体チップ２４ａの上面と第６半導体チップ２６ａの裏面とを電気的に接続する。
第１金属板３１〜第４金属板３４は、第１半導体チップ２１ａ〜第６半導体チップ２６ａのエミッタとそれぞれ電気的に接続される。また、第１金属板３１〜第４金属板３４は、第１ダイオード２１ｂ〜第６ダイオード２６ｂのアノードとそれぞれ電気的に接続される。第１金属板３１〜第４金属板３４は、パッケージ内部に設けられるインナーフレームである。
半導体装置１００は、第１電極端子３５〜第５電極端子３９を備える。第１電極端子３５は、第２導電層１２の上面に設けられ、第２半導体チップ２２ａの裏面と電気的に接続される。第１電極端子３５は、第１金属板３１と同電位であり、第２半導体チップ２２ａおよび第１金属板３１と離れて設けられる。
第２電極端子３６は、第１導電層１１の上面に設けられる。第２電極端子３６は、第１半導体チップ２１ａ、第３半導体チップ２３ａおよび第４半導体チップ２４ａの裏面と電気的に接続される。第２電極端子３６は、第１半導体チップ２１ａ、第３半導体チップ２３ａおよび第４半導体チップ２４ａと離れて設けられる。
第３電極端子３７は、第３導電層１３の上面に設けられる。第３電極端子３７は、第２金属板３２と同電位であり、第２金属板３２と離れて設けられる。
第４電極端子３８は、第４導電層１４の上面に設けられ、第５半導体チップ２５ａの裏面と電気的に接続される。第４電極端子３８は、第３金属板３３と同電位であり、第５半導体チップ２５ａおよび第３金属板３３と離れて設けられる。
第５電極端子３９は、第５導電層１５の上面に設けられ、第６半導体チップ２６ａの裏面と電気的に接続される。第５電極端子３９は、第４金属板３４と同電位であり、第６半導体チップ２６ａおよび第４金属板３４と離れて設けられる。
半導体装置１００は複数の信号端子４０を備える。第１半導体チップ２１ａ〜第６半導体チップ２６ａは、複数の信号端子４０とワイヤ４２で接続される信号端子接続部を上面に有する。信号端子接続部は、第１半導体チップ２１ａ〜第６半導体チップ２６ａのゲート電極である。複数の信号端子４０には、第１半導体チップ２１ａ〜第６半導体チップ２６ａをスイッチングさせる信号がそれぞれ入力される。
第１電極端子３５〜第５電極端子３９は、外部との電力の入出力を行う主電極フレームである。本実施の形態では、第２電極端子３６はインバータのＰ端子である。また、第３電極端子３７は、インバータのＮ端子である。また、第１電極端子３５、第４電極端子３８および第５電極端子３９は、インバータの交流出力端子である。
第１半導体チップ２１ａ、第３半導体チップ２３ａおよび第４半導体チップ２４ａは上部アームを形成する。第２半導体チップ２２ａ、第５半導体チップ２５ａおよび第６半導体チップ２６ａは、下部アームを形成する。上部アームの半導体チップに接続された金属板と交流出力端子との間に、下部アームの半導体チップが配置される。第１電極端子３５〜第５電極端子３９は半導体チップを介さず導電層に接続されている。
絶縁基板１０、第１半導体チップ２１ａ〜第６半導体チップ２６ａ、第１ダイオード２１ｂ〜第６ダイオード２６ｂ、第１金属板３１〜第４金属板３４、第１電極端子３５〜第５電極端子３９および複数の信号端子４０は、封止樹脂５０に覆われる。封止樹脂５０は半導体装置１００のパッケージを形成する。
第１電極端子３５〜第５電極端子３９および複数の信号端子４０は、封止樹脂５０の外側に延びる。このため、第１電極端子３５〜第５電極端子３９および複数の信号端子４０は、半導体装置１００の外部から接続可能である。
封止樹脂５０には、第１金属板３１、第３金属板３３および第４金属板３４と、第２金属板３２との間に、封止樹脂５０の上面から下方に向かって延びる溝５１が形成される。本実施の形態では、第１半導体チップ２１ａと第３半導体チップ２３ａと第４半導体チップ２４ａはパッケージの長手方向に沿って第１導電層１１の上面に並ぶ。同様に、第２半導体チップ２２ａと第５半導体チップ２５ａと第６半導体チップ２６ａは、パッケージの長手方向に沿って並ぶ。溝５１は、第１半導体チップ２１ａと第３半導体チップ２３ａと第４半導体チップ２４ａとが並ぶ方向に沿って延びる。
第１金属板３１は、第２金属板３２と対向する端部に、溝５１を形成する封止樹脂５０の側面から露出する第１露出部３１ｂを有する。第２金属板３２は、第１金属板３１と対向する端部に、溝５１を形成する封止樹脂５０の側面から露出する第２露出部３２ｂを有する。同様に、第３金属板３３は、第２金属板３２と対向する端部に、溝５１を形成する封止樹脂５０の側面から露出する第３露出部３３ｂを有する。また、第４金属板３４は、第２金属板３２と対向する端部に、溝５１を形成する封止樹脂５０の側面から露出する第４露出部３４ｂを有する。第１露出部３１ｂ、第３露出部３３ｂおよび第４露出部３４ｂは、第２露出部３２ｂと溝を挟んで対向する。
次に、半導体装置１００の製造方法を説明する。まず、フレーム３０を、第１半導体チップ２１ａ〜第６半導体チップ２６ａの上に搭載する。図３は、半導体チップの上にフレーム３０を搭載した状態を示す図である。フレーム３０では、第１金属板３１〜第４金属板３４、第１電極端子３５〜第５電極端子３９および複数の信号端子４０が接続部４１を介して一体化されている。
接続部４１は、外部接続部４１ａと内部接続部４１ｂを有する。外部接続部４１ａは、パッケージの外部で第１電極端子３５〜第５電極端子３９および複数の信号端子４０を互いに接続する。内部接続部４１ｂは、パッケージの内部で第１金属板３１〜第４金属板３４を互いに接続する。接続部４１はランナー部材とも呼ばれる。
第１金属板３１〜第４金属板３４、第１電極端子３５〜第５電極端子３９、複数の信号端子４０および接続部４１は導電性の金属から形成される。導電性の金属は例えば銅である。
ここで、フレーム３０は、第１半導体チップ２１ａの上面に第１金属板３１が設けられ、第２半導体チップ２２ａ、第５半導体チップ２５ａおよび第６半導体チップ２６ａの上面に第２金属板３２が設けられるように搭載される。同様に、第３半導体チップ２３ａおよび第４半導体チップ２４ａの上面に第３金属板３３および第４金属板３４がそれぞれ設けられる。
次に、封止工程を実施する。図４は封止工程を説明する図である。封止工程では、絶縁基板１０、第１半導体チップ２１ａ〜第６半導体チップ２６ａおよびフレーム３０を封止樹脂５０で覆う。封止樹脂５０は例えばエポキシ樹脂から形成される。
次に、除去工程を実施する。図５は除去工程を説明する図である。除去工程では、封止樹脂５０と内部接続部４１ｂを同時に切断する。これにより、封止樹脂５０と共に内部接続部４１ｂを切り欠き、封止樹脂５０に溝５１を形成する。除去工程では、第１金属板３１、第３金属板３３および第４金属板３４と、第２金属板３２とが分離および絶縁され、回路が形成される。また、除去工程では外部接続部４１ａも除去され、第１電極端子３５〜第５電極端子３９および複数の信号端子４０が互いに分離される。切断には例えばカッターを用いる。ここで、十分な絶縁距離を確保するように、溝５１の幅を大きくしても良い。
また、図４に示されるように、内部接続部４１ｂは、フレーム３０の内部接続部４１ｂと隣接する部分よりも高い位置に設けられても良い。第１金属板３１は、第２金属板３２と対向する端部に、上方に向かって延びる先端部３１ａを有する。内部接続部４１ｂは、第１金属板３１のうち第２導電層１２の上面に設けられた部分よりも高い位置で、先端部３１ａと第２金属板３２とを繋ぐ。この場合、第１露出部３１ｂは、第１金属板３１のうち第２導電層１２の上面に設けられた部分よりも高い位置に設けられる。
この構成によれば、内部接続部４１ｂを切断する際に、絶縁基板１０の深さまで切断を行う必要がなく、絶縁基板１０が損傷することを防止できる。このため、内部接続部４１ｂを切断し易くすることができ、半導体装置１００の寸法を制御し易くできる。従って、組立性、実装歩留まりおよび信頼性を向上できる。また、溝５１を浅くできるため、加工時間を低減できる。また、先端部３１ａに外部装置を接続し、電圧検出を行っても良い。
本実施の形態では、フレーム３０の接続部４１に治具との位置決め機能を持たせることができる。これにより、精度よく第１金属板３１〜第４金属板３４を配置できる。また、第１金属板３１〜第４金属板３４が接続部４１を介して一体化された状態で、樹脂封止を行い、その後に封止樹脂５０に溝５１を設けて接続部４１を除去する。封止樹脂５０で固定された状態で接続部４１を切断するため、精度よく切断ができる。また、第１金属板３１〜第４金属板３４の位置ずれを防止できる。従って、パッケージ内部の金属板の位置決めの精度を向上できる。
また、主電極端子が半導体素子と直接接続されている構造では、過負荷での半導体素子の動作時に、主電極端子が半導体素子からの熱干渉を受ける可能性がある。このとき、製品の使用温度限界に主電極端子の温度が近づくおそれがある。これに対し、本実施の形態では、第１電極端子３５〜第５電極端子３９が放熱面に近い第１導電層１１〜第５導電層１５に直接接合される。ここで、放熱面は例えば絶縁基板１０の裏面である。従って、主電極端子の温度を抑制できる。
また、本実施の形態では、第１電極端子３５〜第５電極端子３９が第１導電層１１〜第５導電層１５に直接接合されるため、ケースを設けなくても良い。従って、主電極端子をケースにインサート成型した構造よりも、半導体装置１００を小型化できる。
図６は、実施の形態１の第１の変形例に係る半導体装置２００の断面図である。半導体装置２００では、絶縁基板１０の裏面にベース板２６０が設けられる。ベース板２６０によりさらに高い放熱性を確保できる。また、半導体装置２００の反りを抑制できる。
図７は、実施の形態１の第２の変形例に係る半導体装置３００の断面図である。半導体装置３００において、第１導電層３１１、第２導電層３１２は導電板である。同様に、第３導電層〜第５導電層も導電板から形成される。第１導電層３１１、第２導電層３１２の裏面には、絶縁シート３１０ｂが設けられる。絶縁シート３１０ｂは絶縁板であっても良い。導電パターンに代えて導電板を用いることで放熱性を向上できる。また、半導体装置３００の反りを抑制できる。
図８は、実施の形態１の第３の変形例に係る半導体装置４００の断面図である。半導体装置４００はベース板４６０と、ベース板４６０の上に設けられ、絶縁基板１０を収納するケース４７０を備える。ケース４７０により封止樹脂５０の位置を決めることができる。従って、封止樹脂５０の位置を決めるための金型を用意しなくて良い。
図９は、実施の形態１の第４の変形例に係る半導体装置５００の断面図である。半導体装置５００では、溝５１を形成する封止樹脂５０の側面は、絶縁性テープ５５２で覆われる。つまり、第１露出部３１ｂ〜第４露出部３４ｂは絶縁性テープ５５２で覆われる。絶縁性テープ５５２の貼付けを行うことで、絶縁性を確保できる。
また、絶縁性テープ５５２に限らず絶縁性の封止材の塗布を行っても良い。溝５１に設けられる封止材は、例えばエポキシ樹脂またはシリコーンゲルである。封止材は、ポッティングにより設けられる。
図１０は、実施の形態１の第５の変形例に係る半導体装置１００ａの断面図である。半導体装置１００ａでは、第１半導体チップ２１ａ〜第６半導体チップ２６ａおよび第１ダイオード２１ｂ〜第６ダイオード２６ｂの代わりに、第１半導体チップ２１〜第６半導体チップ２６が設けられている。第１半導体チップ２１〜第６半導体チップ２６はＲＣ（Ｒｅｖｅｒｓｅ−ｃｏｎｄｕｃｔｉｎｇ）−ＩＧＢＴである。また、第１半導体チップ２１〜第６半導体チップ２６は、ＭＯＳＦＥＴであっても良く、還流をボディダイオードで行っても良い。
半導体装置１００ａでは、第１半導体チップ２１〜第６半導体チップ２６として一つのチップでスイッチングと還流を行うものを用いる。これにより、半導体装置１００ａを小型化できる。また、一般に一つのチップでスイッチングと還流を行う場合、主電極端子への熱干渉が大きくなる。本実施の形態の構造は、上述したように放熱性を向上し主電極端子の温度を抑制できる。このため、半導体装置１００ａのように一つのチップでスイッチングと還流を行う場合に特に有効である。
また、第１半導体チップ２１ａ〜第６半導体チップ２６ａおよび第１ダイオード２１ｂ〜第６ダイオード２６ｂの少なくとも１つはワイドバンドギャップ半導体によって形成されていても良い。ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドである。ワイドバンドギャップ半導体は、有効面積を広げることが一般に困難である。このため、金属層を直接接合できるＤＬＢ構造を採用することで、組み立て性を向上できる。
また、一般にワイドバンドギャップ半導体によって形成されたスイッチング素子およびダイオード素子は、耐電圧性が高く、許容電流密度が高い。このため、半導体装置１００をさらに小型化できる。
また、本実施の形態では、溝５１は、第１半導体チップ２１ａ、第３半導体チップ２３ａおよび第４半導体チップ２４ａが並ぶ方向に沿って延びる。これに限らず、複数の溝５１が、パッケージのうち、第１金属板３１と第２金属板３２に挟まれる部分と、第３金属板３３と第２金属板３２に挟まれる部分と、第４金属板３４と第２金属板３２に挟まれる部分とにそれぞれ設けられても良い。
また、本実施の形態では半導体装置１００が３相インバータである例を示した。これに限らず、半導体装置１００はＤＬＢ構造を有するあらゆる半導体装置であっても良い。また、本実施の形態の半導体装置１００は半導体チップを６つ備える。半導体装置１００は、これに限らず半導体チップを２つ以上備えればよい。半導体装置１００は単相のインバータ等であっても良い。
これらの変形は以下の実施の形態に係る半導体装置および半導体装置の製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置および半導体装置の製造方法については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図１１は、実施の形態２に係る半導体装置６００の製造方法を説明する図である。本実施の形態では、フレーム６３０の構造が実施の形態１と異なる。フレーム６３０において、第１金属板３１の第２金属板３２と対向する端部は、封止樹脂５０の上面に向かって延び、封止樹脂５０の上面から露出する。また、第２金属板３２の第１金属板３１と対向する端部は、封止樹脂５０の上面に向かって延び、封止樹脂５０の上面から露出する。第１金属板３１の端部と第２金属板３２の端部は、上方に向かって並行して延びる。
同様に、第３金属板３３の第２金属板３２と対向する端部は、封止樹脂５０の上面に向かって延び、封止樹脂５０の上面から露出する。第４金属板３４の第２金属板３２と対向する端部は、封止樹脂５０の上面に向かって延び、封止樹脂５０の上面から露出する。
内部接続部６４１ｂは、第１金属板３１の封止樹脂５０から露出した部分と第２金属板３２の封止樹脂５０から露出した部分とを繋ぐ。同様に、内部接続部６４１ｂは、第３金属板３３および第４金属板３４の封止樹脂５０から露出した部分と、第２金属板３２の封止樹脂５０から露出した部分とを繋ぐ。実施の形態では、内部接続部６４１ｂが封止樹脂５０の上面より高い位置に設けられる。除去工程では、封止樹脂５０を切断せずに、内部接続部６４１ｂを切断する。
図１２は、実施の形態２に係る半導体装置６００の断面図である。半導体装置６００では、第１金属板３１の端部が封止樹脂５０の上面から露出することで、第１露出部６３１ｂが形成される。また、第２金属板３２の端部が封止樹脂５０の上面から露出することで、第２露出部６３２ｂが形成される。同様に、第３金属板３３および第４金属板３４の端部が封止樹脂５０の上面から露出することで、第３露出部および第４露出部が形成される。
本実施の形態では、封止樹脂５０を切断しないため、異物となる樹脂くずが発生しない。従って、信頼性を向上できる。
本実施の形態では、金属板は封止樹脂５０の上面から露出するものとした。これに限らず、金属板は封止樹脂５０の側面から露出しても良い。
実施の形態３．
図１３は、実施の形態３に係る半導体装置７００の平面図である。半導体装置７００はケース７７０を備える。ケース７７０は、収納部７７１と、収納部７７１を囲む外周部７７２とを有する。収納部７７１は、絶縁基板１０、第１半導体チップ２１ａ〜第６半導体チップ２６ａ、第１ダイオード２１ｂ〜第６ダイオード２６ｂおよび第１金属板３１〜第４金属板３４を収納する。収納部７７１は封止樹脂５０に封止される。図１３では便宜上、封止樹脂５０は省略されている。封止樹脂５０は例えばエポキシ樹脂またはシリコーンゲルから形成される。
第１電極端子３５〜第５電極端子３９は収納部７７１の外側に延びる。第１電極端子３５〜第５電極端子３９および信号端子４０は外周部７７２に固定される。
ケース７７０は固定部７７３を備える。固定部７７３は、第１半導体チップ２１ａ、第３半導体チップ２３ａおよび第４半導体チップ２４ａが並ぶ方向に帯状に設けられる。固定部７７３は、第１金属板３１、第３金属板３３および第４金属板３４の上に設けられる。固定部７７３は、第１金属板３１、第３金属板３３および第４金属板３４をケース７７０に固定する。
また、第２金属板３２からは、外周部７７２に向かって固定部７３２ａが延びる。固定部７３２ａによって第２金属板３２はケース７７０に固定される。以上から、第１金属板３１〜第４金属板３４はケース７７０に固定される。
本実施の形態では、第１金属板３１〜第４金属板３４および第１電極端子３５〜第５電極端子３９はケース７７０と一体化されている。これにより、半導体装置７００の寸法を制御し易くできる。また、半導体装置７００の実装歩留および信頼性を向上できる。また、接続部４１の除去工程が必要ないため、半導体装置７００を容易に組み立てできる。
また、第１金属板３１〜第４金属板３４がケース７７０から独立している場合、一般に、治具によって位置決めをして組立を実施する必要がある。本実施の形態では、位置決めのための治具が不要となり、組立コストを低減できる。
また、帯状の固定部７７３は、第２金属板３２の上に設けられ、第２金属板３２をケース７７０に固定しても良い。
図１４は、実施の形態３の第１の変形例に係る半導体装置７００ａの平面図である。半導体装置７００ａでは、第１金属板３１〜第４金属板３４の厚さと、第１電極端子３５〜第５電極端子３９の厚さが異なる。本実施の形態では、第１金属板３１〜第４金属板３４と、第１電極端子３５〜第５電極端子３９とが、接続部４１で接続されず、別個に設けられる。従って、第１金属板３１〜第４金属板３４の厚さと、第１電極端子３５〜第５電極端子３９の厚さを、それぞれ設定できる。
例えば、第１電極端子３５〜第５電極端子３９を厚く、第１金属板３１〜第４金属板３４を薄く形成しても良い。これにより、厚い第１電極端子３５〜第５電極端子３９により、大電流通電が可能となる。また、薄い第１金属板３１〜第４金属板３４により半導体チップへの応力を低減させることができる。
このような構造は、半導体チップがＳｉＣから形成される場合に特に有効である。ＳｉＣは一般に縦弾性係数が高いため、半導体チップが第１金属板３１〜第４金属板３４から受ける応力が大きくなり易い。半導体装置７００ａでは、第１金属板３１〜第４金属板３４を薄くすることにより、応力を低減でき、信頼性を向上できる。
また、第１金属板３１〜第４金属板３４を厚くしても良い。これにより、半導体チップの放熱性を向上できる。
図１５は、実施の形態３の第２の変形例に係る半導体装置８００の平面図である。ケース８７０は、位置決め部８７４を有する。位置決め部８７４は、第１金属板３１〜第４金属板３４を収納し固定する複数の開口８７４ａを有する。複数の開口８７４ａの形状は、第１金属板３１〜第４金属板３４の形状にそれぞれ対応する。半導体装置８００においても、位置決めのための治具が不要となり、組立コストを低減できる。
なお、信号端子４０とのワイヤボンディングが可能なように、第１半導体チップ２１ａ〜第６半導体チップ２６ａの信号端子接続部は位置決め部８７４から露出している。
図１６は、実施の形態３の第３の変形例に係る半導体装置９００の平面図である。半導体装置９００はケース９７０を備える。第１金属板３１〜第４金属板３４は、ケース９７０の外周部９７２に向かって延びる凸部９３１ａ〜９３４ａをそれぞれ有する。外周部９７２には、凸部９３１ａ〜９３４ａとそれぞれ嵌合する複数の凹部９７２ａが形成される。
凸部９３１ａ〜９３４ａと複数の凹部９７２ａが勘合することで、第１金属板３１〜第４金属板３４は、ケース９７０に対して位置決めされる。半導体装置９００においても、位置決めのための治具が不要となり、組立コストを低減できる。
図１７は、実施の形態３の第４の変形例に係る半導体装置８００の製造方法を説明する図である。図１７では、便宜上、位置決め８７４は省略されている。半導体装置８００は、以下のように製造しても良い。まず、ケース８７０の外周部８７２に第１電極端子３５〜第５電極端子３９と複数の信号端子４０とを固定する。
次に、収納工程を実施する。収納工程では、第１半導体チップ２１ａ〜第６半導体チップ２６ａを収納部８７１に収納する。これにより、第１電極端子３５と第２半導体チップ２２ａの裏面とが電気的に接続される。また、第２電極端子３６と、第１半導体チップ２１ａ、第３半導体チップ２３ａおよび第４半導体チップ２４ａの裏面とが電気的に接続される。また、第４電極端子３８および第５電極端子３９と、第５半導体チップ２５ａおよび第６半導体チップ２６ａの裏面とが、それぞれ電気的に接続される。
収納工程の後に接続工程を実施する。接続工程では、第１半導体チップ２１ａ〜第６半導体チップ２６ａの上面に設けられた複数の信号端子接続部と、複数の信号端子とをそれぞれワイヤで接続する。図１７には、例として第１半導体チップ２１ａの信号端子接続部２１ｃが図示されている。
接続工程の後に、第１金属板３１〜第４金属板３４をケース８７０に固定する。つまり、複数の開口８７４ａに第１金属板３１〜第４金属板３４をそれぞれ収納する。これにより、第１金属板３１で第１半導体チップ２１ａの上面と第２半導体チップ２２ａの裏面とが電気的に接続される。同様に、第２金属板３２で、第２半導体チップ２２ａ、第５半導体チップ２５ａおよび第６半導体チップ２６ａの上面と、第３導電層１３の上面とを接続する。また、第３金属板３３で第３半導体チップ２３ａの上面と第５半導体チップ２５ａの裏面とを電気的に接続し、第４金属板３４で第４半導体チップ２４ａの上面と第６半導体チップ２６ａの裏面とを電気的に接続する。
半導体装置８００では、絶縁基板１０をケース８７０に収納した後に、第１金属板３１〜第４金属板３４をケース８７０に取り付けることができる。このため、半導体チップと信号端子４０とのワイヤボンディングを実施した後に、第１金属板３１〜第４金属板３４をケース８７０に取り付けることができる。これにより、第１金属板３１〜第４金属板３４と半導体チップの信号端子接続部との距離を狭くすることができる。信号端子接続部２１ｃと第１金属板３１との距離は、例えば１ｍｍ以下である。
半導体装置８００では、信号端子接続部と金属板との距離を小さくすることで、半導体チップの主電流通電部の面積を広くできる。従って、電流密度を向上できる。また、第４の変形例の製造方法を半導体装置９００に適用しても良い。
なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
１００、１００ａ、２００、３００、４００、５００、６００、７００、７００ａ、８００、９００ 半導体装置、１０ｂ 絶縁層、１１〜１５ 第１導電層〜第５導電層、２１〜２６、２１ａ〜２６ａ 第１半導体チップ〜第６半導体チップ、２１ｃ 信号端子接続部、３０、６３０ フレーム、３１〜３４ 第１金属板〜第４金属板、３１ｂ、６３１ｂ 第１露出部、３２ｂ、６３２ｂ 第２露出部、３３ｂ 第３露出部、３４ｂ 第４露出部、３５〜３９ 第１電極端子〜第５電極端子、４０ 信号端子、４１ 接続部、４２ ワイヤ、５０ 封止樹脂、５１ 溝、５５２ 絶縁性テープ、４７０、７７０、８７０、９７０ ケース、７７１、８７１ 収納部、７７２、８７２、９７２ 外周部、８７４ａ 開口、９３１ａ〜９３４ａ 凸部、９７２ａ 凹部

Claims (20)

  1. 第１半導体チップと、
    第２半導体チップと、
    前記第１半導体チップの上面に設けられた第１金属板と、
    前記第２半導体チップの上面に設けられた第２金属板と、
    前記第１半導体チップ、前記第２半導体チップ、前記第１金属板および前記第２金属板を覆う封止樹脂と、
    を備え、
    前記封止樹脂には、前記第１金属板と前記第２金属板との間に、前記封止樹脂の上面から下方に向かって延びる溝が形成され、
    前記第１金属板は、前記第２金属板と対向する端部に、前記溝を形成する前記封止樹脂の側面から露出する第１露出部を有し、
    前記第２金属板は、前記第１金属板と対向する端部に、前記溝を形成する前記封止樹脂の側面から露出する第２露出部を有することを特徴とする半導体装置。
  2. 前記封止樹脂の外側に延び、前記第１金属板と離れて設けられ、前記第２半導体チップの裏面と電気的に接続された第１電極端子を備え、
    前記第１金属板は、前記第１半導体チップの上面と前記第２半導体チップの裏面とを電気的に接続することを特徴とする請求項１に記載の半導体装置。
  3. 絶縁層と、
    前記絶縁層の上に設けられ、上面に前記第１半導体チップが設けられた第１導電層と、
    前記絶縁層の上に設けられ、上面に前記第２半導体チップが設けられた第２導電層と、
    前記絶縁層の上に設けられた第３導電層と、
    前記第２導電層の上面に設けられ、前記封止樹脂の外側に延びる第１電極端子と、
    前記第１導電層の上面に設けられ、前記封止樹脂の外側に延びる第２電極端子と、
    前記第３導電層の上面に設けられ、前記封止樹脂の外側に延びる第３電極端子と、
    を備え、
    前記第１金属板は、前記第１半導体チップの上面と前記第２導電層の上面とを接続し、
    前記第２金属板は、前記第２半導体チップの上面と前記第３導電層の上面とを接続し、
    前記第１電極端子は、前記第２導電層の上面に前記第１金属板および前記第２半導体チップと離れて設けられ、
    前記第２電極端子は、前記第１半導体チップと離れて設けられ、
    前記第３電極端子は、前記第２金属板と離れて設けられることを特徴とする請求項１に記載の半導体装置。
  4. 前記絶縁層の上に設けられた第４導電層および第５導電層と、
    前記第１導電層の上面に設けられた第３半導体チップおよび第４半導体チップと、
    前記第４導電層の上面に設けられた第５半導体チップと、
    前記第５導電層の上面に設けられた第６半導体チップと、
    前記第３半導体チップの上面と前記第４導電層の上面とを接続する第３金属板と、
    前記第４半導体チップの上面と前記第５導電層の上面とを接続する第４金属板と、
    を備え、
    前記第２金属板は、前記第５半導体チップの上面および前記第６半導体チップの上面と、前記第３導電層の上面とを接続し、
    前記第３金属板は、前記溝を形成する前記封止樹脂の側面から露出する第３露出部を有し、
    前記第４金属板は、前記溝を形成する前記封止樹脂の側面から露出する第４露出部を有し、
    前記第３露出部および前記第４露出部は、前記第２露出部と前記溝を挟んで対向することを特徴とする請求項３に記載の半導体装置。
  5. 前記第１半導体チップと前記第３半導体チップと前記第４半導体チップは、前記第１導電層の上面に並び、
    前記溝は、前記第１半導体チップと前記第３半導体チップと前記第４半導体チップとが並ぶ方向に沿って延びることを特徴とする請求項４に記載の半導体装置。
  6. 前記第１露出部は、前記第１金属板のうち前記第２導電層の上面に設けられた部分よりも高い位置に設けられることを特徴とする請求項３から５の何れか１項に記載の半導体装置。
  7. 前記溝を形成する前記封止樹脂の側面は、絶縁性テープまたは封止材で覆われることを特徴とする請求項１から６の何れか１項に記載の半導体装置。
  8. 第１半導体チップと、
    第２半導体チップと、
    前記第１半導体チップの上面に設けられた第１金属板と、
    前記第２半導体チップの上面に設けられた第２金属板と、
    前記第１半導体チップ、前記第２半導体チップ、前記第１金属板および前記第２金属板を覆う封止樹脂と、
    を備え、
    前記第１金属板の前記第２金属板と対向する端部は、前記封止樹脂の上面に向かって延び、前記封止樹脂の上面から露出し、
    前記第２金属板の前記第１金属板と対向する端部は、前記封止樹脂の上面に向かって延び、前記封止樹脂の上面から露出することを特徴とする半導体装置。
  9. 第１半導体チップと、
    第２半導体チップと、
    前記第１半導体チップの上面と前記第２半導体チップの裏面とを電気的に接続する第１金属板と、
    前記第１金属板と離れて設けられ、前記第２半導体チップの裏面と電気的に接続された第１電極端子と、
    前記第１半導体チップ、前記第２半導体チップおよび前記第１金属板を収納する収納部と、前記収納部を囲む外周部と、を有するケースと、
    前記収納部を封止する封止樹脂と、
    を備え、
    前記第１電極端子は、前記収納部の外側に延び、
    前記第１金属板は前記ケースに固定されることを特徴とする半導体装置。
  10. 前記ケースは、前記第１金属板を収納し固定する開口を有することを特徴とする請求項９に記載の半導体装置。
  11. 前記開口の形状は、前記第１金属板の形状に対応することを特徴とする請求項１０に記載の半導体装置。
  12. 前記第１金属板は、前記外周部に向かって延びる凸部を有し、
    前記外周部には、前記凸部と嵌合する凹部が形成されることを特徴とする請求項９に記載の半導体装置。
  13. 前記第１電極端子は、前記外周部に固定されることを特徴とする請求項９から１２の何れか１項に記載の半導体装置。
  14. 前記第１金属板の厚さと、前記第１電極端子の厚さは異なることを特徴とする請求項９から１３の何れか１項に記載の半導体装置。
  15. 前記第１半導体チップをスイッチングさせる信号が入力される信号端子を備え、
    前記第１半導体チップは、前記信号端子とワイヤで接続される信号端子接続部を上面に有し、
    前記信号端子接続部と前記第１金属板との距離は１ｍｍ以下であることを特徴とする請求項９から１４の何れか１項に記載の半導体装置。
  16. 前記第１半導体チップまたは前記第２半導体チップの少なくとも１つはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１から１５の何れか１項に記載の半導体装置。
  17. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項１６に記載の半導体装置。
  18. 第１金属板と、第２金属板とが接続部を介して一体化されたフレームを、第１半導体チップの上面に前記第１金属板が設けられ、第２半導体チップの上面に前記第２金属板が設けられるように搭載し、
    前記フレーム、前記第１半導体チップおよび前記第２半導体チップを封止樹脂で覆い、
    前記第１金属板と前記第２金属板とが分離するように、前記封止樹脂と共に前記接続部を切り欠き前記封止樹脂に溝を形成すること特徴とする半導体装置の製造方法。
  19. 前記接続部は、前記フレームの前記接続部と隣接する部分よりも高い位置に設けられることを特徴とする請求項１８に記載の半導体装置の製造方法。
  20. 収納部と、前記収納部を囲む外周部と、を有するケースの前記外周部に第１電極端子と複数の信号端子とを固定する工程と、
    第１半導体チップと、第２半導体チップとを前記収納部に収納し、前記第１電極端子と前記第２半導体チップの裏面とを電気的に接続する収納工程と、
    前記収納工程の後に、前記第１半導体チップの上面に設けられた信号端子接続部および前記第２半導体チップの上面に設けられた信号端子接続部と、前記複数の信号端子とをそれぞれワイヤで接続する接続工程と、
    前記接続工程の後に、第１金属板を前記ケースに固定し、前記第１金属板で前記第１半導体チップの上面と前記第２半導体チップの裏面とを電気的に接続する工程と、
    を備えることを特徴とする半導体装置の製造方法。
JP2020562047A 2018-12-27 2018-12-27 半導体装置および半導体装置の製造方法 Active JP7103437B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/048152 WO2020136805A1 (ja) 2018-12-27 2018-12-27 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020136805A1 true JPWO2020136805A1 (ja) 2021-10-07
JP7103437B2 JP7103437B2 (ja) 2022-07-20

Family

ID=71129367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020562047A Active JP7103437B2 (ja) 2018-12-27 2018-12-27 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11450592B2 (ja)
JP (1) JP7103437B2 (ja)
CN (1) CN113316845A (ja)
DE (1) DE112018008231T5 (ja)
WO (1) WO2020136805A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011115081A1 (ja) * 2010-03-16 2011-09-22 富士電機システムズ株式会社 半導体装置
WO2015104914A1 (ja) * 2014-01-09 2015-07-16 日立オートモティブシステムズ株式会社 半導体装置並びにそれを用いた電力変換装置
WO2017208430A1 (ja) * 2016-06-03 2017-12-07 三菱電機株式会社 半導体装置モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP5873998B2 (ja) * 2011-02-15 2016-03-01 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
CN103477429B (zh) 2011-05-13 2017-04-12 富士电机株式会社 半导体器件及其制造方法
DE102013211405B4 (de) * 2013-06-18 2020-06-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011115081A1 (ja) * 2010-03-16 2011-09-22 富士電機システムズ株式会社 半導体装置
WO2015104914A1 (ja) * 2014-01-09 2015-07-16 日立オートモティブシステムズ株式会社 半導体装置並びにそれを用いた電力変換装置
WO2017208430A1 (ja) * 2016-06-03 2017-12-07 三菱電機株式会社 半導体装置モジュール

Also Published As

Publication number Publication date
US11450592B2 (en) 2022-09-20
US20210225740A1 (en) 2021-07-22
DE112018008231T5 (de) 2021-09-09
CN113316845A (zh) 2021-08-27
WO2020136805A1 (ja) 2020-07-02
JP7103437B2 (ja) 2022-07-20

Similar Documents

Publication Publication Date Title
US10483216B2 (en) Power module and fabrication method for the same
US6770964B2 (en) Semiconductor device including intermediate wiring element
JP4499577B2 (ja) 半導体装置
CN107924913B (zh) 半导体装置及半导体装置的制造方法
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
WO2015174158A1 (ja) パワー半導体モジュールおよび複合モジュール
JP5789264B2 (ja) 回路装置
US8450837B2 (en) Circuit device having an improved heat dissipitation, and the method of manufacturing the same
US9362205B2 (en) Circuit device
JP2013069782A (ja) 半導体装置
JP2006253516A (ja) パワー半導体装置
JP2020136369A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP6813259B2 (ja) 半導体装置
US9271397B2 (en) Circuit device
JP7103437B2 (ja) 半導体装置および半導体装置の製造方法
JP2012089563A (ja) 半導体モジュール
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP2006294973A (ja) 半導体装置
JP7131436B2 (ja) 半導体装置及びその製造方法
CN108735614B (zh) 半导体装置及半导体装置的制造方法
JP2009111319A (ja) 半導体装置および半導体装置の検査方法
JP7118204B1 (ja) 半導体装置
JP7334655B2 (ja) 半導体装置
JP2006310377A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220620

R150 Certificate of patent or registration of utility model

Ref document number: 7103437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150