DE112018007827T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112018007827T5
DE112018007827T5 DE112018007827.2T DE112018007827T DE112018007827T5 DE 112018007827 T5 DE112018007827 T5 DE 112018007827T5 DE 112018007827 T DE112018007827 T DE 112018007827T DE 112018007827 T5 DE112018007827 T5 DE 112018007827T5
Authority
DE
Germany
Prior art keywords
sealing material
active region
transistor chip
permittivity
thermal conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112018007827.2T
Other languages
English (en)
Inventor
Hiroyuki Okazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018007827T5 publication Critical patent/DE112018007827T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/13386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Ein Transistor-Chip (2) weist eine aktive Region (7) auf. Ein erstes Versiegelungsmaterial (5) überdeckt einen mittleren Abschnitt der aktiven Region (7) und überdeckt einen peripheren Abschnitt der aktiven Region (7) nicht. Ein zweites Versiegelungsmaterial (6) überdeckt den peripheren Abschnitt der aktiven Region (7). Eine Wärmeleitfähigkeit des ersten Versiegelungsmaterials (5) ist höher, als eine Wärmeleitfähigkeit des zweiten Versiegelungsmaterials (6). Eine Permittivität des zweiten Versiegelungsmaterials (6) ist niedriger, als eine Permittivität des ersten Versiegelungsmaterials (5).

Description

  • Gebiet
  • Die vorliegende Offenbarung betrifft eine Halbleitervorrichtung, in welcher ein Transistor-Chip mit einem Versiegelungsmaterial überdeckt ist.
  • Hintergrund
  • Um in einer Halbleitervorrichtung eine Zuverlässigkeit sicherzustellen, ohne Charakteristiken eines Transistors und einer MMIC zu verschlechtern, wird eine Keramikpackung oder eine Mehrschichtverdrahtungsstruktur verwendet. Jedoch sind die Prozesskosten und Materialkosten einer Keramikpackung hoch. Darüber hinaus existiert ein Fall, in dem eine gegossene Packung verwendet wird, um ein Element mit geringen Kosten herzustellen (siehe zum Beispiel PTL1). In einer herkömmlich gegossenen Packung wird ein gesamter Bereich eines Transistor-Chips mit einem Versiegelungsmaterial überdeckt, welches eine hohe Wärmebeständigkeit und eine hohe Feuchtebeständigkeit aufweist.
  • Zitierliste
  • Patentliteratur
  • [PTL 1] JP 2017-168486 A
  • Zusammenfassung
  • Technisches Problem
  • Falls ein Versiegelungsmaterial verwendet wird, welches eine hohe Wärmeleitfähigkeit aufweist, um eine Wärmeableitung zu verbessern, besteht ein Problem dahingehend, dass eine Source-Drain-Kapazität Cds zunimmt, und Hochfrequenzcharakteristiken wie ein Wirkungsgrad und ein Gewinn verschlechtern sich. Falls unterdessen ein Versiegelungsmaterial mit einer geringen Permittivität verwendet wird, um eine Verschlechterung der Hochfrequenzcharakteristiken zu unterdrücken, besteht ein Problem dahingehend, dass eine Wärmeableitung verringert wird, und eine Zuverlässigkeit nicht sichergestellt werden kann.
  • Die vorliegende Erfindung wurde umgesetzt, um die oben beschriebenen Problem zu lösen und es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, welche in der Lage ist, eine Verschlechterung von Hochfrequenzcharakteristiken zu unterbinden, während eine Zuverlässigkeit sichergestellt wird.
  • Lösung des Problems
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung weist auf: einen Transistor-Chip mit einer aktiven Region; ein erstes Versiegelungsmaterial, welches einen mittleren Abschnitt der aktiven Region überdeckt und einen peripheren Abschnitt der aktiven Region nicht überdeckt; ein zweites Versiegelungsmaterial, welches den peripheren Abschnitt der aktiven Region überdeckt, wobei eine Wärmeleitfähigkeit des ersten Versiegelungsmaterials höher ist, als eine Wärmeleitfähigkeit des zweiten Versiegelungsmaterials, und ein Permittivität des zweiten Versiegelungsmaterials niedriger ist, als eine Permittivität des ersten Versiegelungsmaterials.
  • Vorteilhafte Effekte der Erfindung
  • In der vorliegenden Offenbarung ist der mittlere Abschnitt der aktiven Region des Transistor-Chips, der ein Abschnitt ist, in dem sich eine Wärmeerzeugung konzentriert, mit dem ersten Versiegelungsmaterial überdeckt, welches eine hohe Wärmeleitfähigkeit aufweist. Da die Wärmeableitung auf diese Weise verbessert wird, ist es möglich, eine Zuverlässigkeit sicherzustellen. Darüber hinaus ist der periphere Abschnitt der aktiven Region, in dem eine Temperatur relativ niedrig ist, nicht mit dem ersten Versiegelungsmaterial überdeckt, welches eine hohe Permittivität aufweist, sondern ist mit dem zweiten Versiegelungsmaterial überdeckt, welches eine geringe Permittivität aufweist. Da es auf diese Weise möglich ist, eine Source-Drain Kapazität zu unterdrücken, ist es möglich, eine Verschlechterung von Hochfrequenzcharakteristiken zu unterdrücken.
  • Figurenliste
    • 1 ist ein Querschnittsdiagramm, welches eine Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulicht.
    • 2 ist eine Draufsicht, welche den Transistor-Chip veranschaulicht.
    • 3 ist eine Draufsicht, welche die aktive Region des Transistor-Chips veranschaulicht.
    • 4 ist eine Draufsicht, welche einen Zustand veranschaulicht, in dem der Transistor-Chip gemäß Ausführungsform 1 versiegelt ist.
    • 5 ist eine Draufsicht, welche einen Zustand veranschaulicht, in dem die aktive Region des Transistor-Chips gemäß Ausführungsform 1 versiegelt ist.
    • 6 ist ein Querschnittsdiagramm, welches einen Zustand veranschaulicht, in dem eine aktive Region eines Transistor-Chips gemäß Ausführungsform 2 versiegelt ist.
    • 7 ist eine Draufsicht, welche einen Zustand veranschaulicht, in dem die aktive Region des Transistor-Chips gemäß Ausführungsform 2 versiegelt ist.
    • 8 ist ein Querschnittsdiagramm, welches einen Zustand veranschaulicht, in dem eine aktive Region eines Transistor-Chips gemäß Ausführungsform 3 versiegelt ist.
    • 9 ist eine Draufsicht, welche einen Zustand veranschaulicht, in dem die aktive Region des Transistor-Chips gemäß Ausführungsform 3 versiegelt ist.
  • Beschreibung von Ausführungsformen
  • Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Offenbarung wird mit Bezug zu den Figuren beschrieben. Die gleichen Komponenten werden mittels der gleichen Bezugszeichen gekennzeichnet, und deren wiederholte Beschreibung kann ausgelassen sein.
  • Ausführungsform 1
  • 1 ist ein Querschnittsdiagramm, welches eine Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulicht. Ein Transistor-Chip 2 ist auf einem Substrat 1 „flip-chip“-verbunden. Der Transistor-Chip 2 ist ein Feldeffekttransistor wie ein Galliumnitrid-basierter HEMT, welcher ausgezeichnete Hochfrequenzcharakteristiken und eine hohe Wärmeableitung aufweist. Ein Wärmeableitungssubstrat 3 mit einer hohen Wärmeableitung umfassend Cu, Au, oder dergleichen, ist oberhalb des Transistor-Chips 2 angeordnet. Der Transistor-Chip 2 ist elektrisch mit dem Wärmeableitungssubstrat 3 mittels eines Au-Kontaktierhügels 4 (engl. „bump“) verbunden. Es sei darauf hingewiesen, dass in einem Fall, in dem eine „flip-chip“-Verbindung nicht verwendet wird, eine Drahtverbindung anstelle des Au-Kontaktierhügels 4 verwendet werden kann.
  • Zwischen dem Substrat 1 und dem Wärmeableitungssubstrat 3 ist ein mittlerer Abschnitt des Transistor-Chips 2 mittels eines ersten Versiegelungsmaterials 5 versiegelt, und weitere Regionen sind mittels eines zweiten Versiegelungsmaterials 6 versiegelt. Eine Wärmeleitfähigkeit des ersten Versiegelungsmaterials 5 ist höher, als eine Wärmeleitfähigkeit des zweiten Versiegelungsmaterials 6. Eine Permittivität des zweiten Versiegelungsmaterials 6 ist niedriger, als eine Permittivität des ersten Versiegelungsmaterials 5.
  • Das erste Versiegelungsmaterial 5 und das zweite Versiegelungsmaterial 6 sind nicht auf ein Harz beschränkt, und können eine isolierende Schicht oder dergleichen sein. Das erste Versiegelungsmaterial 5 ist zum Beispiel ein Gießharz (Wärmeleitfähigkeit: ungefähr 4 F/m, Permittivität: ungefähr 0,8 W/mK) oder dergleichen. Das zweite Versiegelungsmaterial 6 ist ein Polyimid (Wärmeleitfähigkeit: ungefähr 2 F/m, Permittivität: ungefähr 0,18 W/mK) oder dergleichen. Es sei darauf hingewiesen, dass das Gießharz typischerweise ein Versiegelungsmaterial ist, welches durch Kombinieren eines Silica-Füllmaterials, eines Epoxidharzes, und eines Härters hergestellt ist. Während der Silica-Füllstoff ungefähr 75% ausmacht, ändern sich Eigenschaften des Gießharzes in Abhängigkeit einer Art des Epoxidharzes, welches ungefähr 20% ausmacht. Es existieren unterschiedliche Arten des Epoxidharzes umfassend zum Beispiel ein OCN-Epoxidharz, ein Biphenyl-Epoxidharz, ein multifunktionales Epoxidharz oder dergleichen.
  • Während des Betriebs des Transistor-Chips 2 erzeugte Wärme wird durch das Wärmeableitungssubstrat 3 von einer Seite einer oberen Fläche des Transistor-Chips 2 abgeleitet. Das Substrat 1 ist ein PKG-Substrat, welches mit einer unteren Fläche des Transistor-Chips 2 unter Anwendung einer Chip-Verbindung (engl. „die-bond“) oder dergleichen verbunden ist. Das Substrat 1 kann ein Substrat sein, welches ähnlich dem Wärmeableitungssubstrat 3 ist, und weist bevorzugt eine hohe Wärmeableitung auf.
  • 2 ist eine Draufsicht, welche den Transistor-Chip veranschaulicht. Der Transistor-Chip 2 beinhaltet eine aktive Region 7, ein Gate-Pad 8, ein Source-Pad 9 und ein Drain-Pad 10. Wenigstens eines aus dem Gate-Pad 8, dem Source-Pad 9 und dem Drain-Pad 10 ist mit dem Wärmeableitungssubstrat 3 mittels des Au-Kontaktierhügels 4 verbunden. Welches Pad verbunden ist ändert sich in Abhängigkeit einer Kundenanforderung oder dergleichen.
  • 3 ist eine Draufsicht, welche die aktive Region des Transistor-Chips veranschaulicht. Eine Mehrzahl von Source-Elektroden 11 und eine Mehrzahl von Drain-Elektroden 12 sind abwechselnd angeordnet, und zwischen diesen ist eine Mehrzahl von Gate-Elektroden 13 angeordnet. Die Gate-Elektroden 13 sind mit dem Gate-Pad 8 verbunden. Die Source-Elektroden 11 sind mit dem Source-Pad 9 verbunden. Die Drain-Elektroden 12 sind mit dem Drain-Pad 10 verbunden.
  • 4 ist eine Draufsicht, welche einen Zustand veranschaulicht, in dem der Transistor-Chip gemäß Ausführungsform 1 versiegelt ist. 5 ist eine Draufsicht, welche einen Zustand veranschaulicht, in dem die aktive Region des Transistor-Chips gemäß Ausführungsform 1 versiegelt ist. Eine Wärmeverteilung des Transistor-Chips 2 breitet sich kreisförmig vom Mittelpunkt der aktiven Region aus. Daher ist ein mittlerer Abschnitt der aktiven Region 7 mit dem ersten Versiegelungsmaterial 5 überdeckt, welches eine hohe Wärmeleitfähigkeit aufweist. Ein peripherer Abschnitt der aktiven Region 7 ist mit dem zweiten Versiegelungsmaterials 6 überdeckt, welches eine geringe Permittivität aufweist.
  • Zum Beispiel können das erste Versiegelungsmaterial 5 und das zweite Versiegelungsmaterial 6 bei einer PKG-Montage angewendet werden. Zunächst wird das erste Versiegelungsmaterial 5 kreisförmig bezüglich des mittleren Abschnitts der aktiven Region 7 angewendet. Solch eine Anwendung kann einfach ausgeführt werden, und kann darüber hinaus manuell ausgeführt werden. Anschließend wird der Transistor-Chip 2 mittels des Au-Kontaktierhügels 4 mit dem Wärmeableitungssubstrat 3 verbunden. Anschließend wird der gesamte Bereich des Transistor-Chips 2 mit dem zweiten Versiegelungsmaterial 6 gefüllt.
  • Alternativ ist es auch möglich, das erste Versiegelungsmaterial 5 und das zweite Versiegelungsmaterial 6 durch einen Transferprozess während eines Wafer-Prozesses anzuwenden. Der Transferprozess ist ein Photogravurprozess unter Verwendung einer Maske. Konkret wird nach dem Anwenden eines Harzes auf der gesamten Fläche eines Wafers zunächst ein Resist angewendet. Anschließend wird eine Öffnung unter Verwendung einer Maske in einem Abschnitt des Resists ausgebildet, in welchem das Harz nicht erforderlich ist. Anschließend wird eine Strukturierung auf dem Harz durch Nassätzen oder Trockenätzen unter Verwendung des Resists als Maske ausgeführt. Schließlich wird das Resist entfernt. Da das erste Versiegelungsmaterial 5 in der vorliegenden Ausführungsform nur kreisförmig bezüglich des mittleren Abschnitts der aktiven Region 7 angewendet wird, ist es lediglich notwendig, eine einfache Maske zu verwenden, deren Auflösung nicht hoch ist, und die vorliegende Ausführungsform kann durch einen einfachen Transferprozess umgesetzt werden, welcher eine geringe Überlagerungsgenauigkeit aufweist.
  • Wie oben beschrieben, wird in der vorliegenden Ausführungsform der mittlere Abschnitt der aktiven Region des Transistor-Chips 2, der ein Abschnitt ist, in dem sich eine Wärmeerzeugung konzentriert, mit dem ersten Versiegelungsmaterial 5 überdeckt, welches eine hohe Wärmeleitfähigkeit aufweist. Da die Wärmeableitung auf diese Weise verbessert wird, ist es möglich, eine Zuverlässigkeit sicherzustellen. Darüber hinaus ist der periphere Abschnitt der aktiven Region, in welchem eine Temperatur relativ niedrig ist, nicht mit dem ersten Versiegelungsmaterial 5 überdeckt, welches eine hohe Permittivität aufweist, sondern ist mit dem zweiten Versiegelungsmaterial 6 überdeckt, welches eine geringe Permittivität aufweist. Da es auf diese Weise möglich ist, eine Source-Drain-Kapazität Cds zu unterdrücken, ist es möglich, eine Verschlechterung von Hochfrequenzcharakteristiken zu unterbinden.
  • Das erste Versiegelungsmaterial 5 und das zweite Versiegelungsmaterial 6 können darüber hinaus entweder bei einer PKG-Montage oder während eines Wafer-Prozesses angewendet werden. In beiden Fällen ist es möglich, das erste Versiegelungsmaterial 5 und das zweite Versiegelungsmaterial 6 auf einfache Weise durch einen bestehenden Prozess ohne eine Verwendung eines komplizierten Musters anzuwenden.
  • Da das Wärmeableitungssubstrat 3 auf dem ersten Versiegelungsmaterial 5 und dem zweiten Versiegelungsmaterial 6 bereitgestellt ist, wird Wärme sowohl von einer Seite einer oberen Fläche, als auch von einer Seite einer unteren Fläche der Vorrichtung abgeleitet. Da das erste Versiegelungsmaterial 5 ferner in Kontakt mit dem Wärmeableitungssubstrat 3 steht, wird eine Wärmeableitung vom Transistor-Chip 2 zum Wärmeableitungssubstrat 3 hoch. Da der Transistor-Chip 2 darüber hinaus mittels des Au-Kontaktierhügels 4 mit dem Wärmeableitungssubstrat 3 verbunden ist, wird Wärme auch durch den Au-Kontaktierhügel 4 abgeleitet.
  • Ausführungsform 2
  • 6 ist ein Querschnittsdiagramm, welches einen Zustand veranschaulicht, in dem eine aktive Region eines Transistor-Chips gemäß Ausführungsform 2 versiegelt ist. 7 ist eine Draufsicht, welche einen Zustand veranschaulicht, in dem die aktive Region des Transistor-Chips gemäß Ausführungsform 2 versiegelt ist. Es ist möglich, eine Verschlechterung von Hochfrequenzcharakteristiken durch Überdecken eines Abschnittes um die Gate-Elektrode 13 herum zu unterdrücken, von welcher angenommen wird, dass sie am stärksten zur Zunahme einer Source-Drain-Kapazität Cds beiträgt, während das zweite Versiegelungsmaterial 6 eine geringe Permittivität aufweist. Da die Wärmeableitung darüber hinaus durch das Überdecken von Abschnitten um die Source-Elektrode 11 und die Drain-Elektrode 12 herum, welche ohmsche Elektroden mit einer großen Fläche sind, mit dem ersten Versiegelungsmaterial 5, welches eine hohe Wärmeleitfähigkeit aufweist, verbessert wird, ist es möglich, eine Zuverlässigkeit sicherzustellen. Weitere Komponenten sind ähnlich jenen in Ausführungsform 1.
  • Ausführungsform 3
  • 8 ist ein Querschnittsdiagramm, welches einen Zustand veranschaulicht, in dem eine aktive Region eines Transistor-Chips gemäß Ausführungsform 3 versiegelt ist. 9 ist eine Draufsicht, welche einen Zustand veranschaulicht, in dem die aktive Region des Transistor-Chips gemäß Ausführungsform 3 versiegelt ist. Da die Wärmeableitung durch das Überdecken eines Abschnittes um die Gate-Elektrode 13 herum, welche eine Wärmeerzeugungsquelle ist, mit dem ersten Versiegelungsmaterial 5 verbessert wird, welches eine hohe Wärmeleitfähigkeit aufweist, ist es möglich, eine Zuverlässigkeit sicherzustellen. Da es ferner möglich ist, eine Source-Drain-Kapazität Cds durch Überdecken von Abschnitten um die Source-Elektrode 11 und die Drain-Elektrode 12 herum mit dem zweiten Versiegelungsmaterial 6 zu unterdrücken, welches eine geringe Permittivität aufweist, ist es möglich, eine Verschlechterung von Hochfrequenzcharakteristiken zu unterdrücken. Weitere Komponenten sind ähnlich jenen in Ausführungsform 1.
  • Es sei darauf hingewiesen, dass es schwierig ist, das erste Versiegelungsmaterial 5 und das zweite Versiegelungsmaterial 6 in den Ausführungsformen 2 und 3 bei der PKG-Montage selektiv anzuwenden. Daher werden das erste Versiegelungsmaterial 5 und das zweite Versiegelungsmaterial 6 angewendet, indem ein oder zwei Transferprozesse während eines Wafer-Prozesses hinzugefügt werden.
  • Bezugszeichenliste
    • 2
    Transistor-Chip;
    3
    Wärmeableitungssubstrat;
    4
    Au-Kontaktierhügel;
    5
    erstes Versiegelungsmaterial;
    6
    zweites Versiegelungsmaterial;
    7
    aktive Region;
    11
    Source-Elektrode;
    12
    Drain-Elektrode;
    13
    Gate-Elektrode
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2017168486 A [0003]

Claims (6)

  1. Halbleitervorrichtung aufweisend: • einen Transistor-Chip, welcher eine aktive Region aufweist; • ein erstes Versiegelungsmaterial, welches einen mittleren Abschnitt der aktiven Region überdeckt und einen peripheren Abschnitt der aktiven Region nicht überdeckt; und • ein zweites Versiegelungsmaterial, welches den peripheren Abschnitt der aktiven Region überdeckt, • wobei eine Wärmeleitfähigkeit des ersten Versiegelungsmaterials höher ist, als eine Wärmeleitfähigkeit des zweiten Versiegelungsmaterials, und • eine Permittivität des zweiten Versiegelungsmaterials geringer ist, als eine Permittivität des ersten Versiegelungsmaterials.
  2. Halbleitervorrichtung aufweisend: • einen Transistor-Chip, welcher eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode aufweist; • ein erstes Versiegelungsmaterial, welches Abschnitte um die Source-Elektrode und die Drain-Elektrode herum überdeckt; und • ein zweites Versiegelungsmaterial, welches einen Abschnitt um die Gate-Elektrode herum überdeckt, • wobei eine Wärmeleitfähigkeit des ersten Versiegelungsmaterials höher ist, als eine Wärmeleitfähigkeit des zweiten Versiegelungsmaterials, und • eine Permittivität des zweiten Versiegelungsmaterials geringer ist, als eine Permittivität des ersten Versiegelungsmaterials.
  3. Halbleitervorrichtung aufweisend: • einen Transistor-Chip, welcher eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode aufweist; • ein erstes Versiegelungsmaterial, welches einen Abschnitt um die Gate-Elektrode herum versiegelt; und • ein zweites Versiegelungsmaterial, welches Abschnitte um die Source-Elektrode und die Drain-Elektrode herum versiegelt, • wobei eine Wärmeleitfähigkeit des ersten Versiegelungsmaterials höher ist, als eine Wärmeleitfähigkeit des zweiten Versiegelungsmaterials, und • eine Permittivität des zweiten Versiegelungsmaterials geringer ist, als eine Permittivität des ersten Versiegelungsmaterials.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3 weiter aufweisend ein Wärmeableitungssubstrat, welches auf dem ersten Versiegelungsmaterial und dem zweiten Versiegelungsmaterial bereitgestellt ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei das erste Versiegelungsmaterial in Kontakt mit dem Wärmeableitungssubstrat steht.
  6. Halbleitervorrichtung nach Anspruch 4 oder 5, wobei der Transistor-Chip mittels eines Kontaktierhügels mit dem Wärmeableitungssubstrat verbunden ist.
DE112018007827.2T 2018-07-12 2018-07-12 Halbleitervorrichtung Withdrawn DE112018007827T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/026336 WO2020012604A1 (ja) 2018-07-12 2018-07-12 半導体装置

Publications (1)

Publication Number Publication Date
DE112018007827T5 true DE112018007827T5 (de) 2021-03-25

Family

ID=68316534

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018007827.2T Withdrawn DE112018007827T5 (de) 2018-07-12 2018-07-12 Halbleitervorrichtung

Country Status (7)

Country Link
US (1) US11342240B2 (de)
JP (1) JP6984753B2 (de)
KR (1) KR102390531B1 (de)
CN (1) CN112385033A (de)
DE (1) DE112018007827T5 (de)
TW (1) TWI668819B (de)
WO (1) WO2020012604A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021141268A (ja) * 2020-03-09 2021-09-16 キオクシア株式会社 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335343A (ja) * 1992-05-27 1993-12-17 Sony Corp 電界効果トランジスタ
EP1205973A1 (de) * 2000-11-10 2002-05-15 United Test Center Inc. Flachprofil-Halbleiteranordnung und Herstellungsverfahren dafür
TW558814B (en) * 2001-12-18 2003-10-21 Via Tech Inc Multi-chip package structure having heat sink member
US6849932B2 (en) * 2002-09-03 2005-02-01 Ultratera Corporation Double-sided thermally enhanced IC chip package
JP2008078555A (ja) * 2006-09-25 2008-04-03 Nec Electronics Corp 半導体装置およびその製造方法
JP5723082B2 (ja) * 2008-06-27 2015-05-27 富士通株式会社 半導体装置及びその製造方法
JP2010098117A (ja) * 2008-10-16 2010-04-30 Nec Electronics Corp 電子装置および電子装置の製造方法
JP2010109011A (ja) 2008-10-28 2010-05-13 Nec Electronics Corp 半導体装置およびその製造方法
JP2010109246A (ja) * 2008-10-31 2010-05-13 Yaskawa Electric Corp 半導体装置および半導体装置の製造方法
JP2011054806A (ja) 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
TWI447872B (zh) * 2011-12-16 2014-08-01 矽品精密工業股份有限公司 封裝結構、基板結構及其製法
CA2916311A1 (en) * 2013-07-04 2015-01-08 Novo Nordisk A/S Derivatives of glp-1 like peptides, and uses thereof
JP6386746B2 (ja) * 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
CN205984955U (zh) * 2015-06-26 2017-02-22 Pep创新私人有限公司 半导体封装
JP2017168486A (ja) * 2016-03-14 2017-09-21 日本電気株式会社 電子装置およびその製造方法
CN106910724B (zh) * 2016-04-05 2020-06-05 苏州捷芯威半导体有限公司 一种半导体器件
JP6829809B2 (ja) * 2016-12-16 2021-02-17 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP6984753B2 (ja) 2021-12-22
KR20210018458A (ko) 2021-02-17
US20210005525A1 (en) 2021-01-07
KR102390531B1 (ko) 2022-04-25
WO2020012604A1 (ja) 2020-01-16
CN112385033A (zh) 2021-02-19
JPWO2020012604A1 (ja) 2021-02-15
TW202006903A (zh) 2020-02-01
US11342240B2 (en) 2022-05-24
TWI668819B (zh) 2019-08-11

Similar Documents

Publication Publication Date Title
DE102018207345B4 (de) Flexible Wärmeverteilungskappe
DE112012006656T5 (de) Halbleitervorrichtung
DE102014212376A1 (de) Halbleitervorrichtung
DE112014006759B4 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumsetzungsvorrichtung
DE102019115513B4 (de) Halbleitervorrichtung
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102015115999A1 (de) Elektronische Komponente
DE112017000977T5 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102014114004B4 (de) Metallumverdrahtungsschicht für geformte Substrate
DE102014100509A1 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102014115815B4 (de) Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
DE102022000194A1 (de) Spritzguss-packaging für vorrichtungen aus halbleitern mit breiter bandlücke
DE112014006397B4 (de) Leistungshalbleitermodul und Leistungseinheit
DE102019002210A1 (de) Halbleiterleistungsmodul zu m schutz vor einem kurzschlussereignis
DE112018007827T5 (de) Halbleitervorrichtung
DE102015108253A1 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE112020002625T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102018214904A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112021001878T5 (de) Halbleiterbauteil
DE102021115845A1 (de) Leiterplattenanordnung
DE112020007641T5 (de) Halbleitervorrichtung
DE1904118A1 (de) Halbleitervorrichtung mit verbessertem Elektrodenanschlussaufbau
DE102018200161B4 (de) Halbleiteranordnung und verfahren zum herstellen der halbleiteranordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned