DE112018001828T5 - Memristive struktur - Google Patents

Memristive struktur Download PDF

Info

Publication number
DE112018001828T5
DE112018001828T5 DE112018001828.8T DE112018001828T DE112018001828T5 DE 112018001828 T5 DE112018001828 T5 DE 112018001828T5 DE 112018001828 T DE112018001828 T DE 112018001828T DE 112018001828 T5 DE112018001828 T5 DE 112018001828T5
Authority
DE
Germany
Prior art keywords
anode
cathode
metastable
electrode
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018001828.8T
Other languages
English (en)
Inventor
Kevin Brew
Dennis Newns
Seyoung Kim
Simcha Gershon Talia
Teodor Krassimirov Todorov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112018001828T5 publication Critical patent/DE112018001828T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer memristiven Struktur für eine symmetrische Modulation zwischen Widerstandszuständen vorgelegt. Das Verfahren beinhaltet ein Bilden einer ersten Elektrode und einer zweiten Elektrode über einem isolierenden Substrat, ein Bilden einer Anode, die sich in Kontakt mit der ersten und der zweiten Elektrode befindet, ein Bilden eines lonenleiters über der Anode, ein Bilden einer Kathode aus dem gleichen Material wie jenem der Anode über dem lonenleiter, ein Bilden einer dritten Elektrode über der Kathode sowie ein Ermöglichen eines bidirektionalen Transports von Ionen zwischen der Anode und der Kathode, so dass eine Widerstandseinstellung der memristiven Struktur resultiert, wobei die Anode und die Kathode aus metastabilen gemischt-leitenden Materialien mit einer von der lonenkonzentration abhängigen Leitfähigkeit gebildet werden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich allgemein auf Halbleitereinheiten und spezifischer auf eine memristive Struktur einer memristiven Einheit.
  • HINTERGRUND
  • Bei einer memristiven Einheit handelt es sich um eine elektronische Einheit, welche die Leitfähigkeit ändern kann. Die memristive Einheit kann zum Beispiel einen Zustand mit einer hohen Leitfähigkeit bereitstellen, wenn eine erste Spannung an die memristive Einheit angelegt wird, und die memristive Einheit kann einen Zustand mit einer geringen Leitfähigkeit bereitstellen, wenn eine zweite Spannung an die memristive Einheit angelegt wird. Eine memristive Einheit kann aus einem memristiven Material gebildet sein, das nach einer Elektroformung oder Konditionierung zwei oder mehr Leitfähigkeitszustände bereitstellt. Eine memristive Einheit kann in einer Vielzahl von elektronischen Anwendungen genutzt werden, wie beispielsweise in einem nicht-flüchtigen Speicher, in Speicher-Anordnungen, in einem 3-D-Speicher, bei Schaltvorgängen, in rekonfigurierbaren und schnell abstimmbaren Bandpassfiltern und Sperrfiltern, in reversibel feldprogrammierbaren Sicherungs-Anordnungen, in Abtasthaltegliedern, in programmierbaren Widerstandselementen innerhalb eines Verstärkers mit variabler Verstärkung sowie in Analog/Digital-Wandlern und dergleichen. Darüber hinaus kann eine memristive Einheit mit anderen elektronischen Komponenten integriert werden.
  • KU RZDARSTELLU NG
  • Gemäß einer Ausführungsform wird ein Verfahren zur Herstellung einer memristiven Struktur für eine symmetrische Modulation zwischen Widerstandszuständen bereitgestellt. Das Verfahren beinhaltet ein Bilden einer ersten Elektrode (z.B. einer Source) und einer zweiten Elektrode (z.B. einem Drain) über einem isolierenden Substrat, ein Bilden einer Anode, die sich in Kontakt mit der ersten und der zweiten Elektrode befindet, ein Bilden eines lonenleiters über der Anode, ein Bilden einer Kathode aus dem gleichen Material wie jenem der Anode über dem lonenleiter, ein Bilden einer dritten Elektrode (z.B. einer Gate-Elektrode) über der Kathode sowie ein Ermöglichen eines bidirektionalen Transports von Ionen zwischen der Anode und der Kathode, die aus dem gleichen gemischt-leitenden Material gebildet sind, so dass eine Widerstandseinstellung der ursprünglichen Mischleiterschicht resultiert, wobei die Anode und die Kathode aus metastabilen gemischt-leitenden Materialien mit einer von der lonenkonzentration abhängigen Leitfähigkeit gebildet sind.
  • Gemäß einer Ausführungsform wird eine memristive Struktur für eine symmetrische Modulation zwischen Widerstandszuständen bereitgestellt. Die memristive Struktur beinhaltet eine erste Elektrode und eine zweite Elektrode, die über einem isolierenden Substrat ausgebildet sind, eine Anode, die sich in Kontakt mit der ersten und der zweiten Elektrode befindet, einen lonenleiter, der über der Anode ausgebildet ist, eine Kathode aus dem gleichen Material wie jenem der Anode, die über dem lonenleiter ausgebildet ist, sowie eine dritte Elektrode, die über der Kathode ausgebildet ist. Die Anode und die Kathode sind aus metastabilen Materialien mit eingelagerten Ionen gebildet, so dass ein bidirektionaler Transport von Ionen zwischen der Anode und der Kathode ermöglicht wird, was in einer Widerstandseinstellung der ursprünglichen Mischleiterschicht resultiert.
  • Gemäß einer Ausführungsform wird eine memristive Struktur für eine symmetrische Modulation zwischen Widerstandszuständen bereitgestellt. Die memristive Struktur beinhaltet einen lonenleiter, der zwischen einer metastabilen Anode und einer metastabilen Kathode ausgebildet ist, sowie Elektroden, die benachbart zu der metastabilen Anode und der metastabilen Kathode ausgebildet sind. Eine symmetrische Modulation zwischen Widerstandszuständen resultiert aus einem bidirektionalen Transfer von Ionen zwischen der metastabilen Anode und der metastabilen Kathode, die das gleiche gemischt-leitende Material beinhalten.
  • Es ist anzumerken, dass die exemplarischen Ausführungsformen unter Bezugnahme auf verschiedene Thematiken beschrieben sind. Insbesondere sind einige Ausführungsformen unter Bezugnahme auf Verfahrensansprüche beschrieben, während andere Ausführungsformen unter Bezugnahme auf Vorrichtungsansprüche beschrieben wurden. Ein Fachmann wird jedoch aus dem Vorstehenden und der folgenden Beschreibung entnehmen, dass, wenn nichts anderes angezeigt wird, zusätzlich zu jeder beliebigen Kombination von Merkmalen, die zu einem Typ der Thematik gehören, auch jede beliebige Kombination von Merkmalen, die sich auf andere Thematiken beziehen, insbesondere von Merkmalen der Verfahrensansprüche und Merkmalen der Vorrichtungsansprüche, so betrachtet wird, als ob sie in diesem Dokument beschrieben wäre.
  • Diese und weitere Merkmale und Vorteile werden aus der folgenden detaillierten Beschreibung von illustrativen Ausführungsformen ersichtlich, die in Verbindung mit den beigefügten Zeichnungen zu lesen ist.
  • Figurenliste
  • In der folgenden Beschreibung bevorzugter Ausführungsformen stellt die Erfindung Details unter Bezugnahme auf die folgenden Figuren bereit, in denen:
    • 1 eine Querschnittsansicht einer memristiven Einheit mit drei Anschlüssen gemäß der vorliegenden Erfindung ist;
    • 2 eine Querschnittsansicht der memristiven Einheit von 1 gemäß der vorliegenden Ausführungsform ist, bei der zwischen einer oberen Elektrode und einer unteren Elektrode der memristiven Einheit mit drei Anschlüssen elektrische Impulse angelegt werden, um einen Schreibvorgang zu ermöglichen;
    • 3 eine Querschnittsansicht der memristiven Einheit von 1 gemäß der vorliegenden Erfindung ist, bei der zwischen den unteren Elektroden der memristiven Einheit mit drei Anschlüssen elektrische Impulse angelegt werden, um einen Lesevorgang zu ermöglichen;
    • 4 eine physische Anordnung der memristiven Einheit mit drei Anschlüssen von 1 gemäß der vorliegenden Erfindung für eine Anwendung in Bezug auf eine resistive Bearbeitungseinheit (RPU) ist;
    • 5 eine graphische Darstellung ist, die ein Wechseln der Widerstände für die RPU-Anwendung gemäß der vorliegenden Erfindung zeigt;
    • 6 eine graphische Darstellung ist, die eine asymmetrische und eine symmetrische Modulation zwischen Widerstandszuständen gemäß der vorliegenden Erfindung zeigt;
    • 7 ein Blockschaubild/ein Flussdiagramm eines Verfahrens zur Herstellung einer memristiven Struktur für eine symmetrische Modulation zwischen Widerstandszuständen gemäß der vorliegenden Erfindung zeigt.
  • In den Zeichnungen stellen gleiche oder gleichartige Bezugszeichen durchwegs die gleichen oder gleichartige Elemente dar.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen gemäß der vorliegenden Erfindung stellen Verfahren und Einheiten für eine memristive Einheit mit drei Anschlüssen bereit. Im Allgemeinen handelt es sich bei einer memristiven Einheit um eine hypothetische, nicht-lineare, passive elektrische Komponente, die sich auf eine Verknüpfung von elektrischer Ladung und magnetischem Fluss bezieht. Der elektrische Widerstand des Memristors ist nicht konstant, sondern ist von der Vorgeschichte des Stroms abhängig, der zuvor durch die Einheit geflossen ist, z.B. ist sein momentaner Widerstand davon abhängig, wieviel elektrische Ladung in der Vergangenheit in welche Richtung durch ihn hindurch geflossen ist. Üblicherweise ist ein externer Schalter notwendig, um eine inverse Entladung in der memristiven Einheit zu verhindern. Die Haupteigenschaften einer memristiven Einheit sind eine analoge Modulation, entkoppelte Lese-/Schreibvorgänge, eine bidirektionale Modulation und eine symmetrische Modulation. Die memristive Einheit mit drei Anschlüssen der exemplarischen Ausführungsformen ist mit metastabilen Materialien oder Schichten aus dem gleichen leitenden Material derart gebildet, dass eine symmetrische Modulation zwischen Widerstandszuständen ohne die Verwendung eines externen Schalters erreicht wird, da aufgrund des Transfers oder des Transports von Ionen zwischen den metastabilen Schichten ohne Einbauen einer EMF/Spannung eine Widerstandseinstellung oder ein Widerstandswechsel stattfindet.
  • Ausführungsformen gemäß der vorliegenden Erfindung stellen Verfahren und Einheiten für eine memristive Einheit mit drei Anschlüssen bereit, die eine symmetrische Modulation zwischen Widerstandszuständen erzielt. Der Widerstand muss symmetrisch moduliert werden, damit in einem auf Backpropagation trainierten neuronalen Netz, das aus diesen Einheiten besteht, ein maschineller Lernprozess stattfindet. Damit eine symmetrische Modulation stattfindet, muss die memristive Einheit eine Metastabilität aufweisen, das heißt, eine Phasentrennung, die notwendig ist, um ein konstantes chemisches Potential von beweglichen Ionen zwischen Speichern zu erzielen (z.B. metastabilen Anoden- und Kathoden-Schichten). Die exemplarischen Ausführungsformen führen eine memristive Einheit mit drei Anschlüssen ein, bei der zwischen einer metastabilen Anode und einer metastabilen Kathode eine elektrisch isolierende elektrolytische Schicht ausgebildet ist. Ionen werden reversibel von der Kathode in die Anode hinein/aus dieser heraus bewegt, und durch die Source- und/oder Drain(S/D)-Spannung ergibt sich in Abhängigkeit von der lonenkonzentration in dem Kanal ein Strom. Die Bewegung der Ionen zwischen der metastabilen Anode und der metastabilen Kathode sorgt für eine Widerstandseinstellung oder einen Widerstandswechsel innerhalb der memristiven Einheit, so dass eine symmetrische Modulation erzielt wird. Darüber hinaus wird ein chemisches Potential der Ionen zwischen der metastabilen Anode und der metastabilen Kathode nahezu bei Null gehalten.
  • Ausführungsformen gemäß der vorliegenden Erfindung stellen Verfahren und Einheiten für eine memristive Einheit mit drei Anschlüssen bereit, wobei der Lese- und der Schreibvorgang bei der memristiven Einheit getrennt sind, so dass ein gleichzeitiges Stattfinden des Schreib- und des Lesevorgangs ermöglicht wird, während verhindert wird, dass der Schreibvorgang die Einheit liest.
  • Speicherzellen sind übliche Bestandteile eines integrierten Schaltungsaufbaus. Eine einzelne Speicherzelle beinhaltet eine Einheit, die in zwei oder mehr stabilen Speicherzuständen existiert. Der Akt eines „Schreibens“ in die Einheit beinhaltet ein Versetzen der Einheit in einen gewünschten Speicherzustand, und der Akt eines „Lesens“ der Einheit beinhaltet eine Bestimmung, in welchem der Speicherzustände sich die Einheit befindet.
  • Das Schreiben in die Einheit kann ein Übermitteln einer Programmierspannung an die Einheit beinhalten, wobei es sich bei der Programmierspannung um eine Spannung handelt, die ausreicht, um einen Wechsel von dem einen Speicherzustand in den anderen zu bewirken. Das Lesen der Einheit kann eine Messung eines elektrischen Parameters beinhalten, der durch den Speicherzustand der Einheit beeinflusst wird, wie zum Beispiel eine Messung eines Stroms, der durch die Einheit hindurch fließt. Es kann wünschenswert sein, dass das Lesen unter Bedingungen durchgeführt wird, die den Speicherzustand der Einheit nicht verändern, so dass durch den Lesevorgang nicht in die Einheit „geschrieben“ wird. Die memristive Einheit mit drei Anschlüssen der exemplarischen Ausführungsformen verhindert derartige unerwünschte Vorgänge und verhindert somit eine inverse Entladung.
  • Der Ausdruck „exemplarisch“ wird hierin so verwendet, dass damit „als ein Beispiel, ein Fall oder eine Darstellung dienend“ gemeint ist. Jegliche Ausführungsform, die hierin als „exemplarisch“ beschrieben ist, ist nicht zwangsläufig als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen auszulegen. In einer ähnlichen Weise setzt der Begriff „Ausführungsformen“ nicht voraus, dass sämtliche Ausführungsformen das erörterte Merkmal, den erörterten Vorteil oder den erörterten Betriebsmodus beinhalten.
  • Wie hierin verwendet, bezieht sich der Begriff „etwa“, der die Menge eines Inhaltsstoffs, einer Komponente oder eines Reaktanten der eingesetzten Erfindung modifiziert, auf eine Schwankung in der numerischen Menge, die zum Beispiel durch typische Messprozeduren und Prozeduren zur Handhabung von Flüssigkeiten auftreten kann, die zur Herstellung von Konzentraten oder Lösungen verwendet werden. Des Weiteren kann eine Schwankung durch einen unbeabsichtigten Fehler bei Messprozeduren, durch Unterschiede bei der Herstellung, bei der Quelle oder der Reinheit der Inhaltsstoffe auftreten, die zur Herstellung der Zusammensetzungen oder zur Ausführung der Verfahren und dergleichen eingesetzt werden. Bei einem Aspekt bedeutet der Begriff „etwa“, dass ein Wert innerhalb von 10 % des angegebenen numerischen Werts liegt. Bei einem weiteren Aspekt bedeutet der Begriff „etwa“, dass ein Wert innerhalb von 5 % des angegebenen numerischen Werts liegt. Bei noch einem weiteren Aspekt bedeutet der Begriff „etwa“, dass ein Wert innerhalb von 10 %, 9 %, 8 %, 7 %, 6 %, 5 %, 4%, 3 %, 2 % oder 1 % des angegebenen numerischen Werts liegt.
  • Es versteht sich, dass die vorliegende Erfindung in Bezug auf einen gegebenen illustrativen Aufbau beschrieben wird; andere Aufbauten, Strukturen, Substratmaterialien und Prozessmerkmale sowie Prozessschritte und/oder Blöcke können jedoch innerhalb des Umfangs der vorliegenden Erfindung variiert werden. Es ist anzumerken, dass es möglich ist, dass bestimmte Merkmale der Übersichtlichkeit halber nicht in sämtlichen Figuren gezeigt sind. Dies soll nicht als eine Beschränkung irgendeiner speziellen Ausführungsform oder einer Darstellung oder des Umfangs der Ansprüche interpretiert werden.
  • Nachstehend sind verschiedene illustrative Ausführungsformen der Erfindung beschrieben.
  • Im Interesse der Übersichtlichkeit sind in dieser Beschreibung nicht sämtliche Merkmale einer realen Anwendung beschrieben. Selbstverständlich ist ersichtlich, dass bei der Entwicklung irgendeiner derartigen realen Ausführungsform zahlreiche anwendungsspezifischen Entscheidungen getroffen werden müssen, um die spezifischen Ziele der Entwickler zu erreichen, wie beispielsweise Kompatibilität mit systembezogenen und betriebswirtschaftlichen Einschränkungen, die von einer Anwendung zu einer anderen variieren. Darüber hinaus ist ersichtlich, dass ein derartiger Entwicklungsaufwand komplex und zeitaufwendig sein kann, der für einen Fachmann, der den Nutzen aus dieser Erfindung zieht, nichtsdestoweniger eine Routine darstellt, die durchgeführt wird.
  • 1 ist eine Querschnittsansicht einer memristiven Einheit mit drei Anschlüssen gemäß der vorliegenden Erfindung.
  • Eine Struktur 5 beinhaltet ein Substrat 10. Innerhalb des Substrats 10 sind eine erste Elektrode 12 (oder eine Source) und eine zweite Elektrode 14 (oder ein Drain) ausgebildet. Eine Anode 16 ist über einem Bereich der ersten und der zweiten Elektrode 12, 14 ausgebildet. Ein lonenleiter 18 (oder eine ionische leitende Schicht 18) ist über der Anode 16 ausgebildet. Bei dem lonenleiter 18 kann es sich z.B. um einen Elektrolyten handeln. Über dem lonenleiter 18 ist dann eine Kathode 20 ausgebildet. Die Anode 16 und die Kathode 20 können aus metastabilen Materialien gebildet sein. Die Anode 16 und die Kathode 20 können aus den gleichen metastabilen Materialien gebildet sein. Über der Kathode 20 ist eine dritte Elektrode 22 (oder eine Gate-Elektrode) ausgebildet. Somit ist die Struktur 5 eine memristive Einheit mit drei Anschlüssen. Ein Fachmann kann eine Umkehrung der Reihenfolge der Elektroden in Erwägung ziehen. Die erste und die zweite Elektrode können zum Beispiel benachbart zu der Kathode 20 positioniert oder angeordnet werden, und die dritte Elektrode kann benachbart zu der Anode 16 positioniert oder angeordnet werden. Auf die Anode 16 und die Kathode 20 kann als metastabile gemischt-leitende Schichten Bezug genommen werden. Die Anoden- und die Kathodenschicht 16, 20 sind von einer Konzentration eines beweglichen eingelagerten Ions abhängig. Die Anoden- und die Kathodenschicht 16, 20 bestehen aus dem gleichen metastabilen Material.
  • Bei einer Ausführungsform oder mehreren Ausführungsformen kann es sich bei dem Substrat 10 zum Beispiel um einen Isolator oder ein isolierendes Material handeln.
  • Die erste, die zweite und die dritte Elektrode 12, 14, und 22 können aus inerten Metallen gebildet sein. Bei den inerten Metallen kann es sich z.B. um Platin (Pt), Gold (Au), Iridium (Ir) etc. handeln. Die inerten Metalle oxidieren während eines Tempervorgangs bei etwa 500 °C an Luft nicht. Bei einer exemplarischen Ausführungsform ist Pt bevorzugt, wenn Lithiumcobaltoxid (LiCoO2) als das metastabile Material in der Anode 16 und der Kathode 20 verwendet wird, da durch dieses die notwendige Temperatur für eine Bildung von metastabilen phasengetrennten Schichten aus ionisch-elektronischen Mischleitern (MIECs, Mixed lonic-Electronic Conductors) und HT-LiCoO2 reduziert wird.
  • Die Anode 16 und die Kathode 20 können aus metastabilen Materialien gebildet sein, wie beispielsweise MIECs. Bei einer metastabilen Phase handelt es sich um eine Phase, die in Bezug auf geringe Fluktuationen lokal stabil ist. Metastabile Materialien weisen eine spinodale Stabilitätsgrenze zwischen einer bimodalen Gleichgewichtskurve auf, die den metastabilen Bereich definiert. Innerhalb der Stabilitätsgrenze besteht eine Mischungslücke, die thermodynamisch instabile Zusammensetzungen für das Material definiert, somit bildet das Material zwei Phasen mit variierenden Konzentrationen, die durch die Stabilität und die Temperatur definiert sind. Die metastabilen MIECs können z.B. beinhalten: Lithiumcobaltoxid (LixCoO2), Lithiumniobat (LixNbO3), dotiertes Li4+xTi5O12 (LTO), Lithiumtitanat (LixTiO2), Lithiumsamariumnickelat (LixSmNiO3), etc. Die Dicke der Anode 16 und der Kathode 20 kann z.B. gleich etwa 50 nm bis etwa 1000 nm sein. Die Anode 16 und die Kathode 20 werden derart gewählt, dass sie den Widerstand basierend auf der lonenkonzentration ändern, wie nachstehend weiter beschreiben. Die ursprünglichen lonenkonzentrationen der Anode 16 und der Kathode 20 werden so gewählt oder abgestimmt, dass die Metastabilität der Anode 16 und der Kathode 20 sichergestellt ist. So kann eine chemische oder elektrische Delithiierung dazu verwendet werden, die ursprünglichen Konzentrationen der metastabilen Anode 16 und der metastabilen Kathode 20 abzustimmen oder einzustellen. Die Metastabilität ermöglicht ein symmetrisches Umschalten zwischen Zuständen und ist wichtig für die Nicht-Flüchtigkeit. Anders gesagt resultiert die symmetrische Modulation zwischen Widerstandszuständen aus dem bidirektionalen Transfer von Ionen zwischen der metastabilen Anode und der metastabilen Kathode, die das gleiche gemischt-leitende Material beinhalten.
  • Die Schicht 18 aus einem Festkörperelektrolyten kann so ausgebildet sein, dass sie sich in Kontakt mit der Anodenschicht 16 und der Kathodenschicht 20 befindet, und sie kann so konfiguriert sein, dass sie die Anodenschicht 16 von der Kathodenschicht 20 elektrisch isoliert. Bei einem Beispiel kann es sich bei der Schicht 18 aus einem Elektrolyten zum Beispiel um ein Lithiumphosphoroxynitrid (LiPON) handeln.
  • Geeignete Materialien für die Schicht 18 aus einem Elektrolyten können des Weiteren Ethylencarbonat und Diethylcarbonat enthaltende Lithiumionen-Komplexe und andere (z.B. saure oder alkalische) Elektrolyte beinhalten, die geeignete lonentransporteigenschaften aufweisen. Bei Lithiumionen-Anwendungen in Mikrobatterien ist der Elektrolyt 18 üblicherweise nicht-wässrig, um ein Reagieren mit Lithium-Metallkomponenten in der Anode 16 und der Kathode 20 zu vermeiden und des Weiteren eine Verdampfung während eines Temperns der Kathode zu vermeiden.
  • Geeignete Materialien für die Anode 16 und die Kathode 20 beinhalten Lithium, Lithiumcobaltoxid, Lithiumeisenphosphat und andere Lithium-Metallphosphate, Lithiummanganoxid, Kohlenstoff und Graphit oder mit Lithium-Ionen infundiertes Graphit.
  • Jede der Schichten (z.B. die Anode 16, die Kathode 20, der Elektrolyt 18) kann unter Verwendung von herkömmlichen Vakuumabscheidungstechniken gebildet werden, so dass eine direkte Verkapselung von reaktiven Schichten ermöglicht wird, bevor diese irgendeiner Umgebung ausgesetzt werden. Exemplarische Verfahren beinhalten chemische oder physikalische Gasphasenabscheidung, Flash-Verdampfung, Laserablation sowie Co-Verdampfung. Physikalische Gasphasenabscheidungsverfahren (PVD-Verfahren) können zum Beispiel reaktive oder nicht-reaktive Sputterprozesse beinhalten. Beim Sputtern kann irgendeine herkömmliche Stromversorgung verwendet werden, um den lonenstrom (z.B. aus Ar+-Ionen) zu dem Target zu erzeugen, zum Beispiel Magnetron-, Gleichstrom- oder gepulste Gleichstromversorgungen. Geeignete Sputter-Targets für die verschiedenen Barrierenschicht-Zusammensetzungen können als Targets aus geschmolzenem Pulver oder gepresstem Pulver ausgebildet sein.
  • 2 ist eine Querschnittsansicht der memristiven Einheit von 1 gemäß der vorliegenden Erfindung, bei der elektrische Impulse zwischen einer oberen Elektrode und einer unteren Elektrode der memristiven Einheit mit drei Anschlüssen angelegt werden, um einen Schreibvorgang zu ermöglichen.
  • Bei verschiedenen Ausführungsformen ist eine Spannungsquelle 24 zwischen die zweite Elektrode 14 und die dritte Elektrode 22 geschaltet, um elektrische Impulse zwischen diesen bereitzustellen, um einen Schreibvorgang zu ermöglichen. Die Spannungsquelle 24 kann auch zwischen die erste Elektrode 12 und die dritte Elektrode 22 geschaltet sein, um elektrische Impulse zwischen diesen bereitzustellen, um einen Schreibvorgang zu ermöglichen. Die elektrischen Impulse bewirken einen Transfer von Ionen (oder interstitiellen Ionen) zwischen der Anode 16 und der Kathode 20. Aufgrund des Aufbaus der memristiven Einheit mit drei Anschlüssen sind der Lese und der Schreibvorgang bei der Einheit getrennt, so dass ein gleichzeitiges Stattfinden des Lese- und des Schreibvorgangs ermöglicht wird, während ein unerwünschtes Lesen der Einheit verhindert wird.
  • 3 ist eine Querschnittsansicht der memristiven Einheit von 1 gemäß der vorliegenden Erfindung, bei der elektrische Impulse zwischen den unteren Elektroden der memristiven Einheit mit drei Anschlüssen angelegt werden, um einen Lesevorgang zu ermöglichen.
  • Bei verschiedenen Ausführungsformen ist eine Spannungsquelle 26 zwischen die erste Elektrode 12 und die zweite Elektrode 14 geschaltet, um elektrische Impulse zwischen diesen bereitzustellen, um einen Lesevorgang zu ermöglichen. Die elektrischen Impulse bewirken einen Transfer von Ionen (oder interstitiellen Ionen) zwischen der Anode 16 und der Kathode 20. Die relative Konzentration von Ionen in der Anode 16 steuert den Lesewiderstand der memristiven Einheit. Abermals sind der Lese- und der Schreibvorgang bei der Einheit aufgrund des Aufbaus der memristiven Einheit mit drei Anschlüssen getrennt, so dass ein gleichzeitiges Stattfinden des Lese- und des Schreibvorgangs ermöglicht wird, während ein unerwünschtes Lesen der Einheit verhindert wird.
  • Daher ist in den 1 bis 3 kein externer Feldeffekttransistor(FET)-Schalter notwendig, um eine inverse Entladung zu verhindern. Stattdessen resultiert eine bidirektionale Bewegung der Ionen zwischen der Anode 16 und der Kathode 20 in einer Widerstandseinstellung der memristiven Struktur 5. Die Widerstandseinstellung geht mit einem resistiven Umschalten einher, um die symmetrische Modulation zwischen den Widerstandszuständen aufrechtzuerhalten. Darüber hinaus wird ein chemisches Potential der Ionen zwischen der Anode 16 und der Kathode 20 nahezu bei Null gehalten.
  • 4 ist eine physische Anordnung der memristiven Einheit mit drei Anschlüssen von 1 gemäß der vorliegenden Erfindung für eine Anwendung in Bezug auf eine resistive Bearbeitungseinheit (RPU, Resistive Processing Unit).
  • Bei der physischen Anordnung 30 handelt es sich um eine rechtwinklige Anordnung von memristiven Einheiten 5, bei der ein Satz von x-Linien und ein Satz von y-Linien an jedem x-y-Schnittpunkt durch eine memristive Einheit 5 verbunden sind. Die Anordnung kann eine m × n-Anordnung sein, die so konfiguriert ist, dass sie gemäß den Anforderungen des Entwicklers modifiziert wird. Dadurch wird eine resistive Bearbeitungseinheit (RPU) zur Verwendung in einer Hardware-Ausführungsform gebildet, wie beispielsweise einem neuronalen Netz.
  • Die erste Elektrode 12 ist mit einer Stromleitung 34 verbunden, die zweite Elektrode 14 ist mit einer Spannungsleitung 32 verbunden, und die dritte Elektrode 22 ist mit einer Spannungsleitung 36 verbunden. Das Anlegen einer niedrigen Lese-Vorspannung an die Spannungsleitung 32 induziert einen Strom in der Leitung 34.
  • 5 ist eine graphische Darstellung, die einen Widerstandswechsel für die RPU-Anwendung gemäß der vorliegenden Erfindung darstellt.
  • Die Graphik 40 stellt elektrische Impulse dar, die zwischen Elektroden der Memristor-Einheit 5 angelegt werden. Pfeile 41 stellen die memristive Einheit 5 in einem ersten Widerstandszustand dar, und Pfeile 43 stellen die memristive Einheit 5 dar, die in einen zweiten Widerstandszustand wechselt. So resultiert eine konstante lonenbewegung zwischen der Anode 16 und der Kathode 20 in einem Wechsel des Widerstands, so dass ein Unterschied des chemischen Potentials der Ionen bei oder nahezu bei Null gehalten wird. Die reversible Einstellung bei null EMF der lonenkonzentrationen zwischen den Schichten 16, 20 ermöglicht, dass während eines Betriebs der memristiven Einheiten 5 symmetrische Widerstandszustände aufrechterhalten werden.
  • 6 ist eine graphische Darstellung, die eine asymmetrische und eine symmetrische Modulation zwischen Widerstandszuständen gemäß der vorliegenden Erfindung zeigt.
  • Die graphische Darstellung auf der linken Seite zeigt eine asymmetrische Modulation 52, und die graphische Darstellung auf der rechten Seite zeigt eine symmetrische Modulation 54. Für die asymmetrische Modulation 52 ist eine asymmetrische Kurve 51 gezeigt. Für die symmetrische Modulation 54 sind symmetrische Kurven 55, 57 gezeigt. Die exemplarischen Ausführungsformen der vorliegenden Erfindung erzielen eine symmetrische Modulation. Damit bei der memristiven Einheit ein maschineller Lernprozess stattfindet, muss der Widerstand symmetrisch moduliert werden. Mit anderen Worten, wenn der Einheit n positive Impulse zugeführt werden, führen n negative Impulse die Einheit zum gleichen Widerstand zurück. Um eine symmetrische Modulation zwischen Widerstandszuständen zu erzielen, muss jeder Zustand der memristiven Einheit das gleiche Potential aufweisen. Somit muss die memristive Einheit eine Metastabilität beinhalten, das heißt, es ist eine Phasentrennung notwendig, um ein konstantes chemisches Potential von beweglichen Ionen zwischen Speichern zu erzielen (z.B. der Anode 16 und der Kathode 20).
  • 7 ist ein Blockschaubild/ein Flussdiagramm für ein Verfahren zur Herstellung einer memristiven Struktur für eine symmetrische Modulation zwischen Widerstandszuständen gemäß der vorliegenden Erfindung.
  • Bei Block 102 werden eine erste Elektrode und eine zweite Elektrode über einem isolierenden Substrat gebildet. Die erste Elektrode und die zweite Elektrode können aus inerten Metallen gebildet werden.
  • Bei Block 104 wird eine Anode gebildet, die sich in Kontakt mit der ersten und der zweiten Elektrode befindet, wobei es sich bei der Anode um einen einen metastabilen MIEC bildenden Kanal handelt.
  • Bei Block 106 wird ein lonenleiter über dem einen MIEC bildenden Kanal gebildet. Bei dem lonenleiter kann es sich z.B. um einen Elektrolyten handeln.
  • Bei Block 108 wird eine Kathode aus dem gleichen Material wie jenem der Anode über dem lonenleiter gebildet, wobei es sich bei der Kathode um eine metastabile Kathode handelt.
  • Bei Block 110 wird eine dritte Elektrode über der Kathode gebildet. Die dritte Elektrode kann z.B. aus einem inerten Metall gebildet werden.
  • Bei Block 112 wird eine bidirektionale Bewegung von Ionen zwischen der metastabilen Anode und der metastabilen Kathode ermöglicht, so dass eine Widerstandseinstellung der memristiven Struktur resultiert. Die Widerstandseinstellung geht mit einem Widerstandswechsel einher, um die symmetrische Modulation zwischen den Widerstandszuständen aufrechtzuerhalten. Ein Unterschied des chemischen Potentials der Ionen zwischen der metastabilen Anode und der metastabilen Kathode wird bei oder nahezu bei Null gehalten, um die symmetrische Modulation bereitzustellen. Auf die Anode und die Kathode kann auch als Speicher für bewegliche Ionen Bezug genommen werden, in denen die Ionen in beide Richtungen (z.B. zu der Anode/Kathode hin und von der Anode/Kathode weg) driften/diffundieren können. Das gleiche Potential und der Elektrolyt verhindern eine Rückdiffusion. Die Ionen werden durch Driften der Ionen in einem angelegten elektrischen Feld von der Anode zur Kathode bewegt. Es ist anzumerken, dass nur Ionen zwischen der metastabilen Anodenschicht und der metastabilen Kathodenschicht transferiert oder transportiert werden. Die memristive Struktur mit drei Anschlüssen erfordert keinen externen FET-Schaltmechanismus, um eine Nicht-Flüchtigkeit der Widerstandszustände bereitzustellen. Die memristive Einheit mit drei Anschlüssen kann z.B. als ein Neuron in einem neuronalen Netz verwendet werden.
  • Es versteht sich, dass die vorliegende Erfindung in Bezug auf einen gegebenen illustrativen Aufbau beschrieben wird; andere Aufbauten, Strukturen, Substratmaterialien und Prozessmerkmale sowie Prozessschritte und/oder Blöcke können jedoch innerhalb des Umfangs der vorliegenden Erfindung variiert werden.
  • Es versteht sich außerdem, dass, wenn ein Element, wie beispielweise eine Schicht, ein Bereich oder ein Substrat, als „auf“ oder „über“ einem anderen Element liegend bezeichnet wird, sich dieses direkt auf dem anderen Element befinden kann oder auch dazwischenliegende Elemente vorhanden sein können. Wenn im Gegensatz dazu ein Element als „direkt auf“ oder „direkt über“ einem anderen Element liegend bezeichnet wird, sind keine dazwischenliegenden Elemente vorhanden. Es versteht sich außerdem, dass, wenn ein Element als „verbunden“ oder „gekoppelt“ mit einem anderen Element bezeichnet wird, dieses direkt verbunden oder gekoppelt mit dem anderen Element sein kann oder dazwischenliegende Elemente vorhanden sein können. Wenn im Gegensatz dazu ein Element als „direkt verbunden“ oder „direkt gekoppelt“ mit einem anderen Element bezeichnet wird, sind keine dazwischenliegenden Elemente vorhanden.
  • Die vorliegenden Ausführungsformen können einen Entwurf für einen integrierten Schaltkreischip beinhalten, der in einer graphischen Computerprogrammiersprache erzeugt und in einem Computerspeichermedium gespeichert werden kann (wie beispielsweise einer Diskette, einem Band, einer physischen Festplatte oder einer virtuellen Festplatte, wie beispielsweise in einem Speicherzugriffsnetzwerk). Wenn der Konstrukteur keine Chips oder die photolithographischen Masken herstellt, die zur Herstellung von Chips verwendet werden, kann der Konstrukteur den resultierenden Entwurf durch physische Mittel (z.B. durch Bereitstellen einer Kopie des Speichermediums, in dem der Entwurf gespeichert ist) oder auf elektronischem Weg (z.B. durch das Internet) direkt oder indirekt zu derartigen Einrichtungen senden. Der gespeicherte Entwurf wird dann in das geeignete Format (z.B. GDSII) für die Herstellung von photolithographischen Masken umgewandelt, die mehrere Kopien des betreffenden Chip-Entwurfs beinhalten, die auf einem Wafer zu bilden sind. Die photolithographischen Masken werden dazu verwendet, Bereiche des Wafers (und/oder der Schichten auf diesem) zu definieren, die zu ätzen oder anderweitig zu bearbeiten sind.
  • Verfahren, wie hierin beschrieben, können bei der Herstellung von integrierten Schaltkreis-Chips verwendet werden. Die resultierenden integrierten Schaltkreis-Chips können von dem Hersteller in Rohwafer-Form (das heißt, als ein einzelner Wafer, der mehrere nicht gepackte Chips aufweist), als ein blanker Chip oder in einer gepackten Form vertrieben werden. Im letzteren Fall ist der Chip in einer Einzel-Chip-Packung montiert (wie beispielsweise einem Kunststoffträger mit Leitungen, die an einer Hauptplatine oder einem anderen übergeordneten Träger befestigt sind) oder ist in einer Mehrfach-Chip-Packung montiert (wie beispielsweise einem keramischen Träger, der entweder Oberflächenverbindungen oder vergrabene Verbindungen oder beides aufweist). In jedem Fall wird der Chip dann mit anderen Chips, diskreten Schaltkreiselementen und/oder anderen signalverarbeitenden Einheiten als Teil entweder (a) eines Zwischenprodukts, wie beispielsweise einer Hauptplatine, oder (b) eines Endprodukts integriert. Bei dem Endprodukt kann es sich um irgendein Produkt handeln, das integrierte Schaltkreis-Chips beinhaltet, von Spielzeug und anderen Low-End-Anwendungen bis zu hochentwickelten Computerprodukten, die eine Anzeige, eine Tastatur oder eine andere Eingabeeinheit sowie einen Zentralprozessor aufweisen.
  • Es versteht sich außerdem, dass Materialverbindungen in Bezug auf aufgelistete Elemente beschrieben werden, z.B. SiGe. Diese Verbindungen beinhalten unterschiedliche Anteile der Elemente innerhalb der Verbindung, z.B. beinhaltet SiGe SixGe1-x, wobei x kleiner als oder gleich 1 ist, etc. Darüber hinaus können weitere Elemente in der Verbindung enthalten sein, und diese kann weiterhin gemäß den vorliegenden Ausführungsformen ihre Funktion erfüllen. Auf die Verbindungen mit zusätzlichen Elementen wird hierin als Legierungen Bezug genommen.
  • Eine Bezugnahme in der Beschreibung auf „die eine Ausführungsform“ oder „eine Ausführungsform“ ebenso wie auf weitere Variationen bedeutet, dass ein spezielles Merkmal, eine spezielle Struktur, eine spezielle Eigenschaft und so weiter, das oder die in Verbindung mit der Ausführungsform beschrieben ist, in zumindest einer Ausführungsform der vorliegenden Erfindung enthalten ist. Somit beziehen sich die Erscheinungsformen der Formulierung „in der einen Ausführungsform“ oder „in einer Ausführungsform“ ebenso wie irgendwelche anderen Variationen, die überall in der Beschreibung an unterschiedlichen Stellen auftauchen, nicht zwangsläufig alle auf die gleiche Ausführungsform.
  • Es ist ersichtlich, dass die Verwendung von irgendeinem der folgenden „/“, „und/oder“ sowie „zumindest einer/eine/eines von“ zum Beispiel in den Fällen „A/B“, „A und/oder B“ sowie „zumindest eines von A und B“ die Auswahl nur der ersten aufgelisteten Option (A) oder die Auswahl nur der zweiten aufgelisteten Option (B) oder die Auswahl von beiden Optionen (A und B) umfassen soll. Als ein weiteres Beispiel soll eine derartige Formulierung in den Fällen „A, B und/oder C“ sowie „zumindest eines von A, B und C“ die Auswahl nur der ersten aufgelisteten Option (A) oder die Auswahl nur der zweiten aufgelisteten Option (B) oder die Auswahl nur der dritten aufgelisteten Option (C) oder die Auswahl nur der ersten und der zweiten aufgelisteten Option (A und B) oder die Auswahl nur der ersten und der dritten aufgelisteten Option (A und C) oder die Auswahl nur der zweiten und der dritten aufgelisteten Option (B und C) oder die Auswahl sämtlicher drei Optionen (A und B und C) umfassen. Dies kann für so viele Punkte erweitert werden, wie aufgelistet, wie für einen Fachmann auf diesem und verwandten Fachgebieten ohne Weiteres ersichtlich.
  • Die hierin verwendete Terminologie dient nur dem Zweck der Beschreibung spezieller Ausführungsformen und soll nicht auf beispielhafte Ausführungsformen beschränkt sein. Wie hierin verwendet, sollen die Singularformen „ein, eine, eines“, „ein, eine, eines“ sowie „der, die, das“ ebenso die Pluralformen beinhalten, wenn der Kontext nicht klar etwas anderes anzeigt. Es versteht sich des Weiteren, dass die Begriffe „weist auf“, „aufweisend“, „beinhaltet“ und/oder „beinhaltend“, wenn sie hierin verwendet werden, das Vorhandensein von angegebenen Merkmalen, ganzen Zahlen, Schritten, Vorgängen, Elementen und/oder Komponenten spezifizieren, das Vorhandensein oder die Hinzufügung von einem oder mehreren weiteren Merkmalen, ganzen Zahlen, Schritten, Vorgängen, Elementen, Komponenten und/oder Gruppen derselben jedoch nicht ausschließen.
  • Räumlich relative Begriffe, wie beispielsweise „unterhalb“, „unter“, „unterer, untere, unteres“, „oberhalb“, „oberer, obere, oberes“ und dergleichen können hierin der Einfachheit der Beschreibung halber dazu verwendet werden, die Beziehung von einem Element oder einem Merkmal zu einem anderen Element (anderen Elementen) oder einem anderen Merkmal (anderen Merkmalen) zu beschreiben, wie in den FIG. dargestellt. Es versteht sich, dass die räumlich relativen Begriffe verschiedene Orientierungen der Einheit in der Verwendung oder im Betrieb zusätzlich zu der in den FIG. dargestellten Orientierung umfassen sollen. Wenn die Einheit in den FIG. zum Beispiel umgedreht wird, sind die Elemente, die als „unter“ anderen Elementen oder Merkmalen oder „unterhalb“ derselben beschrieben sind, dann „über“ den anderen Elementen oder Merkmalen orientiert. Somit kann der Begriff „unter“ sowohl eine Orientierung darüber als auch darunter umfassen. Die Einheit kann anderweitig orientiert sein (um 90 Grad oder in anderen Orientierungen gedreht), und die hierin verwendeten räumlich relativen Deskriptoren können dementsprechend interpretiert werden. Darüber hinaus versteht es sich außerdem, dass, wenn eine Schicht als „zwischen“ zwei Schichten liegend bezeichnet wird, diese die einzige Schicht zwischen den zwei Schichten sein kann oder auch eine oder mehrere dazwischenliegende Schichten vorhanden sein können.
  • Es versteht sich, dass, wenngleich die Begriffe erster/erste/erstes, zweiter/zweite/zweites etc. hierin verwendet werden können, um verschiedene Elemente zu beschreiben, diese Elemente nicht auf diese Begriffe beschränkt sind. Diese Begriffe werden lediglich dazu verwendet, ein Element von einem anderen Element zu unterscheiden. Somit kann ein erstes Element, das nachstehend erörtert wird, als ein zweites Element bezeichnet werden, ohne von dem Umfang des vorliegenden Konzepts abzuweichen.
  • Nachdem bevorzugte Ausführungsformen eines Verfahrens zur Herstellung einer memristiven Struktur für eine symmetrische Modulation zwischen Widerstandszuständen beschrieben wurden (die illustrativ und nicht beschränkend sein sollen), ist anzumerken, dass von einem Fachmann angesichts der vorstehenden Lehren Modifikationen und Variationen durchgeführt werden können. Es versteht sich daher, dass in den speziellen beschriebenen Ausführungsformen Änderungen durchgeführt werden können, die innerhalb des Umfangs der Erfindung liegen, wie sie durch die beigefügten Ansprüche beschrieben ist. Nachdem somit Aspekte der Erfindung mit den Details und der Genauigkeit beschrieben wurden, die von den Patentgesetzen gefordert werden, ist in den beigefügten Ansprüchen dargelegt, was beansprucht wird und durch die Patenturkunde geschützt werden soll.

Claims (20)

  1. Verfahren zur Herstellung einer memristiven Struktur für eine symmetrische Modulation zwischen Widerstandszuständen, wobei das Verfahren aufweist: Bilden einer ersten Elektrode und einer zweiten Elektrode über einem isolierenden Substrat; Bilden einer Anode, die sich in Kontakt mit der ersten und der zweiten Elektrode befindet; Bilden eines lonenleiters über der Anode; Bilden einer Kathode über dem lonenleiter; Bilden einer dritten Elektrode über der Kathode; und Ermöglichen eines bidirektionalen Transports von Ionen zwischen der Anode und der Kathode, so dass eine Widerstandseinstellung der memristiven Struktur resultiert, wobei die Anode und die Kathode aus metastabilen Materialien gebildet werden.
  2. Verfahren nach Anspruch 1, wobei die Widerstandseinstellung mit einem Widerstandswechsel einhergeht, um die symmetrische Modulation zwischen den Widerstandszuständen aufrechtzuerhalten.
  3. Verfahren nach Anspruch 1, wobei die erste, die zweite und die dritte Elektrode aus inerten Metallen gebildet werden.
  4. Verfahren nach Anspruch 1, wobei die metastabilen Materialien metastabile phasengetrennte ionisch-elektronische Mischleiter (MIECs) sind, deren Leitfähigkeit von einer Konzentration eines eingelagerten beweglichen Ions abhängig ist.
  5. Verfahren nach Anspruch 1, wobei zwischen der ersten Elektrode und der dritten Elektrode oder zwischen der zweiten Elektrode und der dritten Elektrode elektrische Impulse angelegt werden, um einen Schreibvorgang zu ermöglichen.
  6. Verfahren nach Anspruch 1, wobei zwischen der ersten und der zweiten Elektrode elektrische Impulse angelegt werden, um einen Lesevorgang zu ermöglichen.
  7. Verfahren nach Anspruch 1, wobei die Bewegung der Ionen durch Anlegen einer Spannung ermöglicht wird, um ein gleichzeitiges Stattfinden eines Lese- und eines Schreibvorgangs zu ermöglichen.
  8. Verfahren nach Anspruch 1, wobei ein Unterschied des chemischen Potentials von Ionen zwischen der Anode und der Kathode nahezu bei Null gehalten wird.
  9. Memristive Struktur für eine symmetrische Modulation zwischen Widerstandszuständen, wobei die Struktur aufweist: eine erste Elektrode und eine zweite Elektrode, die über einem isolierenden Substrat ausgebildet sind; eine Anode, die sich in Kontakt mit der ersten und der zweiten Elektrode befindet; einen lonenleiter, der über der Anode ausgebildet ist; eine Kathode, die über dem lonenleiter ausgebildet ist; und eine dritte Elektrode, die über der Kathode ausgebildet ist; wobei die Anode und die Kathode aus metastabilen Materialien gebildet sind, die einen bidirektionalen Transport von Ionen zwischen der Anode und der Kathode ermöglichen, so dass eine Widerstandseinstellung der memristiven Struktur resultiert.
  10. Struktur nach Anspruch 9, wobei die Widerstandseinstellung mit einem Widerstandswechsel einhergeht, um die symmetrische Modulation zwischen den Widerstandszuständen aufrechtzuerhalten.
  11. Struktur nach Anspruch 9, wobei die erste, die zweite und die dritte Elektrode aus inerten Metallen gebildet sind.
  12. Struktur nach Anspruch 9, wobei die metastabilen Materialien aus metastabilen phasengetrennten ionisch-elektronischen Mischleitern (MIECs) bestehen, deren Leitfähigkeit von einer Konzentration eingelagerter beweglicher Ionen abhängig ist.
  13. Struktur nach Anspruch 9, wobei zwischen der ersten Elektrode und der dritten Elektrode oder zwischen der zweiten Elektrode und der dritten Elektrode elektrische Impulse angelegt werden, um einen Schreibvorgang zu ermöglichen.
  14. Struktur nach Anspruch 9, wobei zwischen der ersten und der zweiten Elektrode elektrische Impulse angelegt werden, um einen Lesevorgang zu ermöglichen.
  15. Struktur nach Anspruch 9, wobei die Bewegung der Ionen durch Anlegen einer Spannung ermöglicht wird, so dass ein gleichzeitiges Stattfinden eines Lese- und eines Schreibvorgangs ermöglicht wird.
  16. Struktur nach Anspruch 9, wobei ein Unterschied des chemischen Potentials von Ionen zwischen der Anode und der Kathode nahezu bei Null gehalten wird.
  17. Memristive Struktur für eine symmetrische Modulation zwischen Widerstandszuständen, wobei die Struktur aufweist: eine ionisch leitende Schicht, die zwischen einer metastabilen Anode und einer metastabilen Kathode ausgebildet ist; und Elektroden, die benachbart zu der metastabilen Anode und der metastabilen Kathode ausgebildet sind; wobei ein bidirektionaler Transport von Ionen zwischen der metastabilen Anode und der metastabilen Kathode in einem Widerstandswechsel resultiert, um die symmetrische Modulation zwischen den Widerstandszuständen aufrechtzuerhalten.
  18. Struktur nach Anspruch 17, wobei die Elektroden aus inerten Metallen gebildet sind und die metastabile Anode und die metastabile Kathode aus metastabilen phasengetrennten ionisch-elektronischen Mischleitern (MIECs) bestehen, deren Leitfähigkeit von einer Konzentration eines eingelagerten beweglichen Ions abhängig ist.
  19. Struktur nach Anspruch 17, wobei zwischen den Elektroden elektrische Impulse angelegt werden, um einen Schreibvorgang und einen Lesevorgang zu ermöglichen.
  20. Struktur nach Anspruch 17, wobei ein Unterschied des chemischen Potentials von Ionen zwischen der metastabilen Anode und der metastabilen Kathode nahezu bei Null gehalten wird.
DE112018001828.8T 2017-06-07 2018-06-01 Memristive struktur Pending DE112018001828T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/616,320 US10340447B2 (en) 2017-06-07 2017-06-07 Three-terminal metastable symmetric zero-volt battery memristive device
US15/616,320 2017-06-07
PCT/IB2018/053936 WO2018224927A1 (en) 2017-06-07 2018-06-01 Memristive structue

Publications (1)

Publication Number Publication Date
DE112018001828T5 true DE112018001828T5 (de) 2019-12-12

Family

ID=64562266

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018001828.8T Pending DE112018001828T5 (de) 2017-06-07 2018-06-01 Memristive struktur

Country Status (6)

Country Link
US (3) US10340447B2 (de)
JP (1) JP7268944B2 (de)
CN (1) CN110622313B (de)
DE (1) DE112018001828T5 (de)
GB (1) GB2577831B (de)
WO (1) WO2018224927A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10248907B2 (en) * 2015-10-20 2019-04-02 International Business Machines Corporation Resistive processing unit
US9646243B1 (en) 2016-09-12 2017-05-09 International Business Machines Corporation Convolutional neural networks using resistive processing unit array
US9715656B1 (en) 2016-09-12 2017-07-25 International Business Machines Corporation Killing asymmetric resistive processing units for neural network training
US10734576B2 (en) * 2018-03-16 2020-08-04 4D-S, Ltd. Resistive memory device having ohmic contacts
US11121259B2 (en) 2019-07-17 2021-09-14 International Business Machines Corporation Metal-oxide-based neuromorphic device
US11250315B2 (en) * 2019-10-29 2022-02-15 International Business Machines Corporation Electrochemical device of variable electrical conductance
US11615842B2 (en) 2020-12-14 2023-03-28 International Business Machines Corporation Mixed conducting volatile memory element for accelerated writing of nonvolatile memristive device
US11569444B2 (en) 2021-03-30 2023-01-31 International Business Machines Corporation Three-dimensional confined memory cell with decoupled read-write
US11568927B2 (en) 2021-03-30 2023-01-31 International Business Machines Corporation Two-terminal non-volatile memory cell for decoupled read and write operations
EP4356441A1 (de) 2021-06-18 2024-04-24 Fundació Institut De Recerca En Energia De Catalunya Elektronische transistoren

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
FR2851073A1 (fr) * 2003-02-06 2004-08-13 Thomson Plasma Dispositif d'affichage a plasma dote de moyens de pilotage adaptes pour realiser des operations rapides d'egalisation de charge
JP5007566B2 (ja) * 2004-11-08 2012-08-22 学校法人早稲田大学 メモリー素子及びその製造方法
CN100553744C (zh) 2005-08-11 2009-10-28 中国科学院过程工程研究所 固体氧化物电解质氧泵的结构
US20070195580A1 (en) * 2006-02-23 2007-08-23 Heinz Hoenigschmid Memory circuit having a resistive memory cell and method for operating such a memory circuit
JP2009076670A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 情報記憶素子
US8471234B2 (en) * 2009-01-20 2013-06-25 Hewlett-Packard Development Company, L.P. Multilayer memristive devices
US20120280224A1 (en) 2009-06-25 2012-11-08 Georgia Tech Research Corporation Metal oxide structures, devices, and fabrication methods
US8270200B2 (en) 2009-07-30 2012-09-18 Hewlett-Packard Development Company, L.P. Nanoscale three-terminal switching device
WO2011043794A2 (en) * 2009-09-29 2011-04-14 Yale University Ferroelectric devices including a layer having two or more stable configurations
US8415652B2 (en) * 2010-06-21 2013-04-09 Hewlett-Packard Development Company, L.P. Memristors with a switching layer comprising a composite of multiple phases
JP2012064808A (ja) * 2010-09-16 2012-03-29 Sony Corp 記憶素子および記憶装置
JP5544621B2 (ja) * 2010-09-22 2014-07-09 独立行政法人物質・材料研究機構 電気化学トランジスタ
KR101251742B1 (ko) * 2011-04-14 2013-04-05 경북대학교 산학협력단 유기라디칼 폴리이미드 전극 활물질 및 이를 포함하는 전기화학소자
US20150079481A1 (en) 2011-06-17 2015-03-19 Applied Materials, Inc. Solid state electrolyte and barrier on lithium metal and its methods
JP2013161486A (ja) * 2012-02-01 2013-08-19 Toshiba Corp 半導体記憶装置
WO2015199706A1 (en) 2014-06-26 2015-12-30 Intel Corporation Oxide-based three-terminal resistive switching logic devices
US9118006B1 (en) 2014-08-12 2015-08-25 Boise State University Carbon-chalcogenide variable resistance memory device
MX2017012066A (es) 2015-04-23 2018-02-09 Halliburton Energy Services Inc Dispositivo informatico optico con base en un memristor espectralmente programable.
CN104808409B (zh) 2015-05-18 2018-03-27 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
DE102015215415A1 (de) * 2015-08-12 2017-02-16 Wacker Chemie Ag Siliciumpartikel enthaltende Anodenmaterialien für Lithium-Ionen-Batterien
CN206282860U (zh) 2016-11-11 2017-06-27 合肥鑫晟光电科技有限公司 一种阵列基板及显示面板
CN107068708B (zh) * 2017-03-23 2019-08-06 北京航空航天大学 一种浮栅忆阻器

Also Published As

Publication number Publication date
JP7268944B2 (ja) 2023-05-08
JP2020523777A (ja) 2020-08-06
CN110622313B (zh) 2023-03-31
GB2577831A (en) 2020-04-08
WO2018224927A1 (en) 2018-12-13
CN110622313A (zh) 2019-12-27
US10340447B2 (en) 2019-07-02
US20190157552A1 (en) 2019-05-23
US10186657B2 (en) 2019-01-22
US20180358552A1 (en) 2018-12-13
GB2577831B (en) 2021-10-13
US10651379B2 (en) 2020-05-12
GB201918712D0 (en) 2020-01-29
US20180358553A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
DE112018001828T5 (de) Memristive struktur
DE112013005631B4 (de) Eingebettete Speicherarchitektur mit vertikalem Kreuzungspunkt für Metall-leitfähiges Oxid-Metall-Speicherelemente (MCOM-Speicherelemente)
DE112007002328B4 (de) Elektrisch betätigter Schalter und Verfahren zum Konfigurieren einer EIN/AUS-Polarität eines Schalters
DE602004011585T2 (de) System mit kontrolliertem Sauerstoffgehalt und Verfahren zum Regeln der Widerstandseigenschaften eines Speicherbauelements
DE60126310T2 (de) Punktkontaktarray, Not-Schaltung und elektronische Schaltung damit
DE102008033129B4 (de) Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, sowie Speichermodul
DE102005032280A1 (de) Silberinsel-Antifuse
DE112018003217B4 (de) Memristives Bauelement auf Grundlage eines reversiblen Transfers interkalierter Ionen zwischen zwei metastabilen Phasen und Verfahren zum Betreiben desselben
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
DE112021006731T5 (de) Mehrschichtige phasenwechsel-speichereinheit
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102007049786A1 (de) Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung
DE2235465C3 (de) Feldeffekttransistor-Speicherelement
DE102007034164A1 (de) Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung, aktives Element, Speichermodul sowie Computersystem
DE102021208846A1 (de) Differentielle ionische elektronische transistoren
DE102006053434A1 (de) Einstellbarer Widerstand und Verfahren zum Betreiben eines einstellbaren Widerstands
DE102004060712A1 (de) Datenspeichervorrichtung
DE102006023609A1 (de) Programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht
DE112021005740T5 (de) Gemischt leitendes flüchtiges speicherelement zum beschleunigten beschreiben eines nichtflüchtigen memristiven bauelements
EP4062464B1 (de) Kapazitives synaptisches bauelement und verfahren zu dessen ansteuerung
DE112021005509T5 (de) Resistive schaltende Speicherzelle
DE102007045812B4 (de) Verfahren zum Herstellen einer Speicherzelle, Speicherzelle sowie integrierte Schaltung
DE112014002236T5 (de) Leitende Oxid-Direktzugriffspeicher-(Coram) Zelle und Verfahren zu deren Herstellung
DE102007057753A1 (de) Resistives Speicherelement
DE102016013178A1 (de) Widerstandsbehaftete RAM-Zelle mit konzentriertem elektrischen Feld

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication