CN110622313A - 记忆性结构 - Google Patents

记忆性结构 Download PDF

Info

Publication number
CN110622313A
CN110622313A CN201880031930.XA CN201880031930A CN110622313A CN 110622313 A CN110622313 A CN 110622313A CN 201880031930 A CN201880031930 A CN 201880031930A CN 110622313 A CN110622313 A CN 110622313A
Authority
CN
China
Prior art keywords
anode
electrode
cathode
metastable
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880031930.XA
Other languages
English (en)
Other versions
CN110622313B (zh
Inventor
K.布鲁
D.纽恩斯
金世荣
T.S.格肖恩
T.K.托德罗夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN110622313A publication Critical patent/CN110622313A/zh
Application granted granted Critical
Publication of CN110622313B publication Critical patent/CN110622313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

提出了一种用于在电阻状态之间进行对称调制的记忆性结构的制造方法。该方法包括在绝缘基板上形成第一电极和第二电极，形成与第一电极和第二电极接触的阳极，在阳极上方形成离子导体，在离子导体上方形成与阳极相同材料的阴极，在阴极上形成第三电极，使离子能够在阳极和阴极之间双向传输，从而调节记忆性结构的电阻，阳极和阴极由具有离子浓度依赖性的导电性的亚稳混合导电材料形成。

Description

记忆性结构
技术领域
本发明总体上涉及半导体器件，并且更具体地，涉及记忆性器件的记忆性结构。
背景技术
记忆性器件是一种可以改变导电率的电子器件。例如，当第一电压被施加到记忆性器件时，记忆性器件可提供高导电率状态，且当第二电压被施加到记忆性器件时，记忆性器件可提供低导电率状态。可以从记忆性材料中构造记忆性器件，经过电铸(electroformation)或调节(conditioning)记忆性材料提供两个或更多个导电状态。记忆性器件可用于各种电子应用，例如但不限于非易失性存储，存储器阵列，3-D存储器，开关，可重新配置和快速可调的带通和陷波滤波器，可逆现场可编程熔丝阵列，采样和保持元件，可变增益放大器中的可编程电阻元件以及模数转换器等，并且记忆性器件可以与其他电子组件集成在一起。
发明内容
根据实施例，提供了制造用于在电阻状态之间进行对称调制的记忆性结构的方法。该方法包括在绝缘基板上形成第一电极(例如，源极)和第二电极(例如，漏极)，形成与第一和第二电极接触的阳极，在阳极上形成离子导体，在离子导体上方形成与的阳极相同材料的阴极，在阴极上方形成第三电极(例如栅电极)，并能够在由相同的混合导电材料形成的阳极和阴极之间双向传输离子，从而对初始混合导体层进行电阻调整，阳极和阴极由具有离子浓度依赖导电性的亚稳混合导电材料形成。
根据实施例，提供了用于电阻状态之间的对称调制的记忆性结构。该记忆性结构包括形成在绝缘衬底上的第一电极和第二电极，接触第一和第二电极的阳极，形成在所述阳极上的离子导体，与形成在离子导体上的阳极相同材料的阴极，和在阴极上形成的第三电极。阳极和阴极由离子嵌入的亚稳态材料形成，使得离子在阳极和阴极之间的双向传输导致初始混合导体层的电阻调整。
根据实施例，提供了用于电阻状态之间的对称调制的记忆性结构。该记忆性结构包括在亚稳阳极和亚稳阴极之间形成的离子导体，与亚稳阳极和阴极相邻的形成的电极。电阻状态之间的对称调制是由亚稳阳极和包含相同混合导电材料的阴极之间离子双向转移引起的。
应注意，参考不同主题描述了示例性实施例。具体地，有些实施例是参考方法类型权利要求描述的，而其它实施例是参考器件类型权利要求描述的。然而，本领域技术人员将从以上和以下描述中得出，除非另行通知，否则除属于一种类型的主题的特征的任何组合之外，与不同主题的特征之间的任何组合，特别是在方法类型权利要求的特征与器件类型权利要求的特征之间，被视为是在本文中进行了描述。
这些和其它特征和优点将从其说明性实施例的以下详细描述中变得显而易见，该详细描述将结合附图来阅读。
附图的简要说明
本发明将参考以下附图对优选实施例的以下描述提供细节，其中：
图1是本发明的三端记忆性器件的截面图。
图2是根据本发明的图1的记忆性器件的截面图，其中在三端记忆性器件的顶部电极和底部电极之间施加电脉冲以实现写操作；
图3是根据本发明的图1的记忆性器件的截面图，其中在三端记忆性器件的底部电极之间施加电脉冲以实现读操作；
图4是根据本发明的图1的三端记忆性器件的物理阵列，用于电阻处理单元(RPU)的实施；
图5是根据本发明的用于RPU实现的电阻切换的图形表示；
图6是根据本发明示例电阻状态之间的非对称和对称调制的图；和
图7是根据本发明的用于制造用于电阻状态之间的对称调制的记忆性结构的方法的框图/流程图。
在所有附图中，相同或相似的附图标记表示相同或相似的元件。
具体实施方式
根据本发明的实施例提供了用于三端记忆性器件的方法和器件。通常，记忆性器件是与电荷和磁通链相关的假设的非线性无源电子元件。记忆性器的电阻不是恒定的，而是取决于先前流过该器件的电流的历史记录，例如，它的当前电阻取决于过去沿该方向流过的电荷量。通常，需要外部开关来防止记忆性器件中的反向放电。记忆性器件的主要特性是模拟调制，解耦的读/写操作，双向调制和对称调制。示例性实施例的三端记忆性器件由亚稳材料或相同导电材料的层构成，从而在不用外部开关的情况下，在电阻状态之间实现了对称的调制，因为由于无需建立EMF/电压在亚稳层之间转移或传输离子而导致发生了电阻调整或电阻切换。
根据本发明的实施例提供了用于三端记忆性器件的方法和器件，其实现了电阻状态之间的对称调制。电阻需要对称地调制，以使机器学习发生在由这些器件组成的反向传播训练神经网络中。为了发生对称调制，记忆性器件需要包括亚稳性，也就是说，必须实现存储库(例如亚稳阳极层和阴极层)之间移动离子的恒定化学势。示例性实施例引入了三端记忆性器件，其中在亚稳阳极和亚稳阴极之间形成电绝缘电解层。离子可逆地从阴极移入/移出阳极，并且源极和/或漏极(S/D)电压会根据通道中的离子浓度提供电流。离子在亚稳阳极与亚稳阴极之间的移动提供了记忆性器件内的电阻调节或切换，从而实现了对称调制。另外，亚稳阳极与亚稳阴极之间的离子的化学势保持接近零。
在根据本发明实施例提供用于三端记忆性器件的方法和器件，其中读取和写入操作对记忆性器件而言是分离的，从而允许读取和写入操作同时发生，从而防止在读取器件同时执行写操作。
存储单元是集成电路的常见组成部分。单个存储单元包括器件，存在于两个或更多稳定存储状态。“写入”器件的动作包括将器件置于所需的存储状态，而“读取”器件的动作则包括确定器件处于哪个存储状态。
对器件的写可以包括向器件施加编程电压，其中编程电压是足以使器件从一种存储状态改变为另一存储状态的电压。器件的读取可以包括对受器件的存储状态影响的电参数的测量，例如对通过器件的电流的测量。可能希望在不改变器件的存储状态的情况下进行读取，以使读取操作不会“写入”器件。示例性实施例的三端记忆性器件防止了这种不希望的操作，因此防止了反向放电。
本文中使用的词语”示例性”是指“用作示例，实例或说明”。本文中描述为“示例性”的任何实施例不必被解释为比其他实施例优选或有利。同样，术语“实施例”并不要求所有实施例都包括所讨论的特征，优点或操作模式。
如本文所用，术语“约”改变所使用的本发明的成分，组分或反应物的量，是指例如通过典型的测量和用于制作浓缩液或溶液的液体处理程序可能发生的数值变化。此外，由于测量程序的无意错误，制造该组合物或实施该方法所使用的成分的制造，来源或纯度上的差异等而可能引起变化。一方面，术语“约”是指在所报告的数值的10％以内。在另一方面，术语“约”是指在所报告的数值的5％以内。然而，在另一方面，术语“约”是指在所报告的数值的10％，9％，8％，7％，6％，5％，4％，3％，2％或1％之内。
应该理解，将根据给定的说明性架构来描述本发明；然而，在本发明的范围内，可以改变其他架构，结构，衬底材料和工艺特征以及步骤和/或框图。应当注意，为了清楚起见，某些特征不能在所有附图中示出。这无意被解释为对权利要求的任何特定实施例，图示或范围的限制。
下面描述本发明的各种说明性实施例。为了清楚起见，在本说明书中没有描述实际实施方式的所有特征。当然，应当理解，在任何这样的实际实施例的开发中，必须做出许多特定于实现的决定，以实现开发者的特定目标，例如遵守与系统有关的约束和与业务有关的约束，而这些约束根据此实现和比实现将有所不同。此外，将认识到，这种开发工作可能是复杂且耗时的，但是对于受益于本发明的本领域普通技术人员而言仍将是常规工作。
图1是根据本发明的三端记忆性器件的截面图。
结构5包括衬底10。在衬底10内形成第一电极12(或源极)和第二电极14(或漏极)。阳极16形成在第一和第二电极12、14的一部分上。离子导体18(或离子导电层18)形成在阳极16上。离子导体18可以是例如电解质。然后在离子导体18上形成阴极20。阳极16和阴极20可以由亚稳材料形成。阳极16和阴极20可以由相同的亚稳材料形成。在阴极20上方形成第三电极22(或栅电极)。因此，结构5是三端记忆性器件。本领域技术人员可以考虑颠倒电极的顺序。例如，第一和第二电极可以邻近阴极20放置或布置，而第三电极可以邻近阳极16放置或布置。阳极16和阴极20可以称为亚稳态混合导电层。阳极层16和阴极层20取决于移动的嵌入离子的浓度。阳极层16和阴极层20具有相同的亚稳态材料。
在一个或多个实施例中，基板10可以是例如绝缘体或绝缘材料。
第一，第二和第三电极12、14和22可以由惰性金属形成。惰性金属可以是例如铂(Pt)，金(Au)，铱(Ir)等。惰性金属在约500℃的空气中退火期间不会氧化。在一个示例性实施例中，当在阳极16和阴极20中使用钴酸锂(LiCoO2)作为亚稳态材料时，Pt是优选的，因为它降低了形成亚稳态相分离的混合离子电子导体(MIEC)HT-LiCoO2薄膜所需的温度。
阳极16和阴极20可以由亚稳态材料形成，例如MIEC。亚稳相是相对于小波动局部稳定的相。亚稳态材料在限定亚稳区的双峰平衡曲线之间具有旋节线稳定性极限。在稳定性极限内，存在混溶间隙，该间隙限定了该材料的热力学不稳定组成，因此，该材料形成了由稳定性和温度限定的浓度变化的两相。亚稳态MIEC可包括例如钴酸锂(LixCoO2)，铌酸锂(LixNbO3)，掺杂的Li4+xTi5O12(LTO)，钛酸锂(LixTiO2)，镍酸锂(LixSmNiO3)等。阳极16和阴极20的厚度可以为例如约50nm至约1000nm。选择阳极16和阴极20，使得它们如下文进一步所述基于离子浓度改变电阻。选择或调整阳极16和阴极20的初始离子浓度，以确保阳极16和阴极20是亚稳的。因此，化学或电脱锂可用于调节或调整亚稳阳极16和亚稳阴极20的初始浓度。亚稳定性允许状态之间的对称切换，并且对于非挥发性很重要。换句话说，电阻状态之间的对称调制是由亚稳态的阳极和包含相同混合导电材料的阴极之间的离子双向转移导致的。
所述的固态电解质层18可以被形成为与阳极层16和阴极层20接触，并且可以被配置从阴极层20电隔离阳极层16。在一个实例中，电解质层18可以是例如氮氧化锂磷(LiPON)。
用于电解质层18的合适的材料可以进一步包括但不限于，含有锂离子配合物的碳酸亚乙酯和碳酸二乙酯，以及具有合适的离子传输性能的其它(例如，酸或碱)电解质。在微电池的锂离子应用中，电解质18通常是非水的，以避免与阳极16和阴极20中的锂金属组分反应并且进一步避免在阴极退火期间蒸发。
合适的阳极16和阴极20材料包括但不限于锂，锂钴氧化物，磷酸铁锂和其他锂金属磷酸盐，锂锰氧化物，碳和石墨或注入锂离子的石墨。
每个层(例如，阳极16，阴极20，电解质18)可以使用常规的真空沉积技术形成，其能够在任何环境暴露之前直接包封反应性层。示例性方法包括化学或物理气相沉积，闪蒸，激光烧蚀和共蒸发。物理气相沉积(PVD)方法可包括例如反应性或非反应性溅射工艺。利用溅射，可以使用任何常规电源来产生到达靶的离子(例如，Ar+)电流，例如磁控管，DC或脉冲DC电源。用于各种阻挡层组合物的合适的溅射靶可以形成为熔融粉末或压制粉末靶。
图2是图1的记忆性器件的截面图。其中，根据本发明，在三端记忆性器件的顶部电极和底部电极之间施加电脉冲以实现写操作。
在各种实施例中，电压源24连接在第二电极14和第三电极22之间，以在它们之间提供电脉冲以实现写操作。电压源24也可以连接在第一电极12和第三电极22之间，以在它们之间提供电脉冲以实现写操作。电脉冲引起阳极16和阴极20之间的转移或离子(或间隙离子)。由于记忆性器件的三端结构，器件的读和写操作是分开的，因此允许读和写同时进行操作，同时防止器件的意外读取。
图3是图1的记忆性器件的截面图。其中，根据本发明，在三端记忆性器件的底部电极之间施加电脉冲以实现读取操作。
在各种实施例中，电压源26连接在第一电极12和第二电极14之间，以在它们之间提供电脉冲以实现读取操作。电脉冲引起阳极16和阴极20之间的离子(或间隙离子)转移。阳极16中离子的相对浓度控制记忆性器件的读取电阻。再次，由于记忆性器件的三端结构，该器件的读和写操作是分开的，因此允许读和写操作同时发生，同时避免了器件的意外读取。
因此，如图1-3所示，不需要外部场效应晶体管(FET)开关来防止反向放电。相反，离子在阳极16和阴极20之间的双向移动导致记忆性结构5的电阻调整。电阻调整包括电阻切换，用于维持电阻状态之间的对称调制。而且，阳极16和阴极20之间的离子的化学势保持在零附近。
图4是图1的三端记忆性器件的物理阵列。其是根据本发明的电阻处理单元(RPU)实现的图。
物理阵列30是记忆性器件5的矩形阵列，其中在每个xy交点处，通过记忆性器件5连接一组x线和一组y线。该阵列可以是配置为根据设计人员的需要进行相应修改的mxn阵列。这构成了用于例如神经网络之类的硬件实施例中的电阻处理单元(RPU)。
第一电极12连接至电流线34，第二电极14连接至电压线32，第三电极22连接至电压线36。向电压线32施加低的读取偏压。在线路34上感应出电流。
图5是示出根据本发明的用于RPU实现的电阻切换的图。
所述的图形40描述记忆性器件5的电极间施加的电脉冲。箭头41示出了第一电阻状态的记忆性器件5且箭头43示出了切换到第二电阻状态的记忆性器件5。因此，阳极16和阴极20之间恒定的离子运动导致电阻切换，以将离子的化学势差维持在零或接近零。在层16、20之间的离子浓度为零EMF时可逆调节使得能够在记忆性器件5的操作期间维持对称的电阻状态。
图6示出根据本发明的电阻状态之间的非对称和对称调制的图。
左侧的图描绘了非对称调制52，而右侧的图描绘了对称调制54。非对称曲线51展示了非对称调制52。对称曲线55、57展示了对称调制54。本发明的示例性实施例实现了对称调制。为了在记忆性器件上发生机器学习，需要对称地调节电阻。换句话说，当提供n个正脉冲时，n个负脉冲使器件返回相同的电阻。为了实现电阻状态之间的对称调制，记忆性器件的每个状态都必须具有相等的电位。因此，记忆性器件需要包括亚稳性，也就是说，需要相分离以实现存储库(例如，阳极16和阴极20)之间的移动离子的恒定化学势。
图7是根据本发明的用于制造用于电阻状态之间的对称调制的记忆性结构的方法的框图/流程图。
在框102处，在绝缘基板上形成第一电极和第二电极。第一电极和第二电极可以由惰性金属形成。
在框104处，形成与第一电极和第二电极接触的阳极，该阳极是形成通道的亚稳态MIEC。
在框106处，在MIEC形成通道上方形成离子导体。离子导体可以是例如电解质。
在框108处，在离子导体上形成与阳极相同材料的阴极，该阴极为亚稳阴极。
在框110，在阴极上方形成第三电极。第三电极可以由例如惰性金属形成。
在框112处，使离子在亚稳阳极和亚稳阴极之间能够双向移动，从而导致记忆性结构的电阻调节。电阻调节涉及电阻切换，以维持电阻状态之间的对称调制。亚稳阳极与亚稳阴极之间的离子化学势差保持为零或接近零，以提供对称调制。阳极和阴极也可以称为移动离子的储库，其中离子可以在两个方向(例如，往返于阳极/阴极)上漂移/扩散。相等的电位和电解质可防止反向扩散。通过在施加的电场中离子的漂移，离子从阳极移动到阴极。注意，仅离子在亚稳阳极和阴极层之间转移或传输。三端记忆性结构不需要任何外部FET开关机制即可提供电阻状态的非易失性。三端记忆性器件可以用作例如神经网络中的神经元。
应该理解，将根据给定的说明性架构来描述本发明；然而，在本发明的范围内，可以改变其他结构，结构，衬底材料和工艺特征以及步骤和/或框。
还将理解，当诸如层，区域或衬底的元件被称为在另一元件“上”或“之上”时，其可以直接在另一元件上或也可以存在中间元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上”时，则不存在中间元件。还应当理解，当一个元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦合”至另一个元件时，则不存在中间元件。
本实施例可以包括用于集成电路芯片的设计，该集成电路芯片可以以图形计算机编程语言来创建，并存储在计算机存储介质(例如磁盘，磁带，物理硬盘驱动器或虚拟硬盘驱动器)中。例如在存储访问网络中)。如果设计人员未制造芯片或用于制造芯片的光刻掩模，则设计人员可以通过物理机制(例如，通过提供存储该设计的存储介质的副本)或以电子方式(例如，通过Internet)传输结果设计直接或间接地转移给此类实体。然后，将存储的设计转换为用于制造光刻掩模的适当格式(例如，GDSII)，该光刻掩模包括要在晶片上形成的所述芯片设计的多个副本。光刻掩模用于限定要蚀刻或以其他方式处理的晶片(和/或晶片上的层)的区域。
如本文所述的方法可用于集成电路芯片的制造中。制造商可以以原始晶片形式(即，具有多个未封装芯片的单个晶片)，裸芯片或封装形式来分布所得的集成电路芯片。在后一种情况下，芯片安装在单芯片封装(例如塑料载体，引线固定在母板或更高级别的载体)上，或者安装在多芯片封装(例如具有或表面互连或掩埋互连)。在任何情况下，该芯片然后都与其他芯片，分立电路元件和/或其他信号处理器件集成在一起，作为(a)中间产品(例如母板)或(b)最终产品的一部分。的最终产品可以是包括集成电路芯片，范围从具有显示器，键盘或其他输入器件以及中央处理器的玩具和其他低端应用到高级计算机产品。
还应理解，将根据所列元素例如SiGe描述材料化合物。这些化合物包括化合物中不同比例的元素，例如SiGe包括SixGe1-x，其中x小于或等于1，等等。此外，化合物中还可以包含其他元素，并且根据本实施例。具有附加元素的化合物在本文中将被称为合金。
在说明书中对本发明的“一个实施例”或“一个实施例”及其其他变型的引用意味着包括结合该实施例描述的特定特征，结构，特性等。在本发明的至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”或“在一实施例中”以及任何其他变型的出现不一定都指的是同一实施例。
应当理解，例如在“A/B”，“A和...”的情况下，使用以下“/”，“和/或”和“至少一个”中的任何一个。/或B”和“A和B中的至少一个”旨在涵盖仅选择第一个列出的选项(A)或仅选择第二个列出的选项(B)或两个选项的选择(A和B)。作为另一示例，在“A，B和/或C”和“A，B和C中的至少一个”的情况下，这种措词旨在仅包括对第一列出的选项(A)的选择。，或仅选择第二个列出的选项(B)，或仅选择第三个列出的选项(C)，或仅选择第一个和第二个列出的选项(A和B)，或选择仅列出第一个和第三个选项(A和C)，或者仅选择列出的第二个和第三个选项(B和C)，或者选择所有三个选项(A和B和C)。如本领域和相关领域的普通技术人员显而易见的那样，对于列出的许多项目，这可以扩展。
在此使用的术语仅出于描述特定实施例的目的，并且不旨在限制示例实施例。如本文所使用的，单数形式“一”，“一个”和“该”也旨在包括复数形式，除非上下文另外明确指出。将进一步理解的是，当在本文中使用时，术语“包括”，“包含”，“包括”和/或“包括”指定存在所述特征，整数，步骤，操作，元件和/或组件，但是不排除存在或增加一个或多个其他特征，整数，步骤，操作，元素，组件和/或其组。
为了便于描述，在本文中可以使用空间相对术语，例如“在...下方”，“在...下方”，“在...下方”，“在...上方”，“在...上方”等，以描述一个元件或特征与另一元件或特征的关系。如图所示的一个或多个元件或特征。将理解的是，除了在附图中所描绘的取向之外，空间相对术语还意图涵盖装置在使用或操作中的不同取向。例如，如果图中的器件是如果将其翻转，则被描述为在其他元件或特征“之下”或“之下”的元件将被定向为在其他元件或特征“之上”。因此，术语“在……下方”可以包括在……上方和在……下方两个方位。可以以其他方式定向器件(旋转90度或其他方向)，并且可以相应地解释本文中使用的空间相对描述语。另外，还将理解的是，当层被称为在两层“之间”时，它可以是两层之间的唯一层，或者也可以存在一个或多个中间层。
将理解，尽管术语第一，第二等在本文中可用于描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于区分一个元素和另一个元素。因此，以下讨论的第一元件可以被称为第二元件，而不背离本发明的范围。
已经描述了制造用于在电阻状态之间进行对称调制的记忆性结构的方法的优选实施例(其意图是示例性的而非限制性的)，应注意，本领域技术人员可以在以下方面进行修改和变型。根据上述教导。因此，应当理解，可以在所描述的特定实施例中进行改变，这些改变在由所附权利要求概述的本发明的范围内。至此已经描述了本发明的各方面，并具有专利法所要求的细节和特殊性，在所附权利要求中提出了由专利证书所要求保护的内容。

Claims (20)

1.一种制造用于在电阻状态之间进行对称调制的记忆性结构的方法，该方法包括：
在绝缘基板上形成第一电极和第二电极；
形成接触第一和第二电极的阳极；
在阳极上方形成离子导体；
在离子导体上形成阴极；
在阴极上形成第三电极；和
能够在阳极和阴极之间双向传输离子，从而调节记忆性结构的电阻，阳极和阴极由亚稳材料形成。
2.根据权利要求1所述的方法，其中，所述电阻调节包括用于保持所述电阻状态之间的对称调制的电阻切换。
3.根据权利要求1所述的方法，其中，所述第一，第二和第三电极由惰性金属形成。
4.根据权利要求1所述的方法，其中，所述亚稳材料是亚稳相分离的混合离子电子导体(MIEC)，其电导率取决于插入的移动离子的浓度。
5.根据权利要求1所述的方法，其中，在第一电极与第三电极之间或在第二电极与第三电极之间施加电脉冲以实现写入操作。
6.根据权利要求1所述的方法，其中在第一和第二电极之间施加电脉冲以实现读取操作。
7.根据权利要求1所述的方法，其中，离子的移动是通过施加电压来实现的，以使得读取和写入操作能够同时发生。
8.根据权利要求1所述的方法，其中，所述阳极和所述阴极之间的离子的化学势差保持在零附近。
9.一种用于在电阻状态之间进行对称调制的记忆性结构，该结构包括：
在绝缘基板上形成的第一电极和第二电极；
阳极与第一和第二电极接触；
在阳极上形成的离子导体；
在离子导体上形成的阴极；和
在阴极上形成的第三电极；
其中阳极和阴极由亚稳态材料形成，使得离子能够在阳极和阴极之间双向传输，从而导致记忆性结构的电阻调节。
10.根据权利要求9所述的结构，其中，所述电阻调节包括用于保持所述电阻状态之间的对称调制的电阻切换。
11.根据权利要求9所述的结构，其中，所述第一，第二和第三电极由惰性金属形成。
12.根据权利要求9所述的结构，其中，所述亚稳态材料是亚稳相分离的混合离子电子导体(MIEC)，其电导率取决于插入的移动离子的浓度。
13.根据权利要求9所述的结构，其中电脉冲被施加在第一电极与第三电极之间或在第二电极与第三电极之间，以使得能够进行写入操作。
14.根据权利要求9所述的结构，其中，在第一电极与第二电极之间施加电脉冲以使得能够进行读取操作。
15.根据权利要求9所述的结构，其特征在于，离子的移动是通过施加电压来实现的，以使得读取和写入操作能够同时发生。
16.根据权利要求9所述的结构，其中，所述阳极和所述阴极之间的离子的化学势差保持接近零。
17.一种用于在电阻状态之间进行对称调制的记忆性结构，该结构包括：
在亚稳阳极和亚稳阴极之间形成的离子导电层。和
与亚稳阳极和阴极相邻形成的电极；
其中在亚稳阳极和阴极之间离子的双向传输导致电阻切换，以维持电阻状态之间的对称调制。
18.根据权利要求17所述的结构，其中，所述电极由惰性金属形成，并且所述亚稳阳极和阴极是亚稳相分离的混合离子电子导体(MIEC)，其电导率取决于插入的移动离子的浓度。
19.根据权利要求17所述的结构，其中在电极之间施加电脉冲以实现写操作和读操作。
20.根据权利要求17所述的结构，其中，亚稳阳极和阴极之间的离子的化学势差保持接近零。
CN201880031930.XA 2017-06-07 2018-06-01 记忆性结构 Active CN110622313B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/616,320 2017-06-07
US15/616,320 US10340447B2 (en) 2017-06-07 2017-06-07 Three-terminal metastable symmetric zero-volt battery memristive device
PCT/IB2018/053936 WO2018224927A1 (en) 2017-06-07 2018-06-01 Memristive structue

Publications (2)

Publication Number Publication Date
CN110622313A true CN110622313A (zh) 2019-12-27
CN110622313B CN110622313B (zh) 2023-03-31

Family

ID=64562266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880031930.XA Active CN110622313B (zh) 2017-06-07 2018-06-01 记忆性结构

Country Status (6)

Country Link
US (3) US10340447B2 (zh)
JP (1) JP7268944B2 (zh)
CN (1) CN110622313B (zh)
DE (1) DE112018001828T5 (zh)
GB (1) GB2577831B (zh)
WO (1) WO2018224927A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10248907B2 (en) * 2015-10-20 2019-04-02 International Business Machines Corporation Resistive processing unit
US9715656B1 (en) 2016-09-12 2017-07-25 International Business Machines Corporation Killing asymmetric resistive processing units for neural network training
US9646243B1 (en) 2016-09-12 2017-05-09 International Business Machines Corporation Convolutional neural networks using resistive processing unit array
US11003981B2 (en) * 2017-05-25 2021-05-11 International Business Machines Corporation Two-terminal metastable mixed-conductor memristive devices
US10734576B2 (en) * 2018-03-16 2020-08-04 4D-S, Ltd. Resistive memory device having ohmic contacts
US11121259B2 (en) 2019-07-17 2021-09-14 International Business Machines Corporation Metal-oxide-based neuromorphic device
US11250315B2 (en) * 2019-10-29 2022-02-15 International Business Machines Corporation Electrochemical device of variable electrical conductance
US11615842B2 (en) 2020-12-14 2023-03-28 International Business Machines Corporation Mixed conducting volatile memory element for accelerated writing of nonvolatile memristive device
US11568927B2 (en) 2021-03-30 2023-01-31 International Business Machines Corporation Two-terminal non-volatile memory cell for decoupled read and write operations
US11569444B2 (en) 2021-03-30 2023-01-31 International Business Machines Corporation Three-dimensional confined memory cell with decoupled read-write
KR20240026175A (ko) 2021-06-18 2024-02-27 푼다시오 인스티튜트 데 레세르카 엔 에네르기아 데 카탈루냐 전자 트랜지스터
US12112200B2 (en) 2021-09-13 2024-10-08 International Business Machines Corporation Pipeline parallel computing using extended memory

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1521716A (zh) * 2003-02-06 2004-08-18 汤姆森等离子体公司 配备了适合执行快速电荷均衡操作的驱动装置的等离子显示装置
CN1911490A (zh) * 2005-08-11 2007-02-14 中国科学院过程工程研究所 固体氧化物电解质氧泵的结构
JP2009076670A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 情報記憶素子
US20110309321A1 (en) * 2010-06-21 2011-12-22 Jianhua Yang Memristors with a switching layer comprising a composite of multiple phases
US20130001809A1 (en) * 2009-09-29 2013-01-03 Kolpak Alexie M Ferroelectric Devices including a Layer having Two or More Stable Configurations
US20130140648A1 (en) * 2010-09-22 2013-06-06 Tsuyoshi Hasegawa Electrochemical transistor
JP2013161486A (ja) * 2012-02-01 2013-08-19 Toshiba Corp 半導体記憶装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US7876596B2 (en) * 2004-11-08 2011-01-25 Waseda University Memory element and method for manufacturing same
US20070195580A1 (en) * 2006-02-23 2007-08-23 Heinz Hoenigschmid Memory circuit having a resistive memory cell and method for operating such a memory circuit
US8471234B2 (en) 2009-01-20 2013-06-25 Hewlett-Packard Development Company, L.P. Multilayer memristive devices
WO2010151844A2 (en) 2009-06-25 2010-12-29 Georgia Tech Research Corporation Metal oxide structures, devices, & fabrication methods
US8270200B2 (en) 2009-07-30 2012-09-18 Hewlett-Packard Development Company, L.P. Nanoscale three-terminal switching device
JP2012064808A (ja) 2010-09-16 2012-03-29 Sony Corp 記憶素子および記憶装置
KR101251742B1 (ko) * 2011-04-14 2013-04-05 경북대학교 산학협력단 유기라디칼 폴리이미드 전극 활물질 및 이를 포함하는 전기화학소자
US20150079481A1 (en) 2011-06-17 2015-03-19 Applied Materials, Inc. Solid state electrolyte and barrier on lithium metal and its methods
WO2015199706A1 (en) 2014-06-26 2015-12-30 Intel Corporation Oxide-based three-terminal resistive switching logic devices
US9118006B1 (en) 2014-08-12 2015-08-25 Boise State University Carbon-chalcogenide variable resistance memory device
WO2016171700A1 (en) 2015-04-23 2016-10-27 Halliburton Energy Services, Inc. Spectrally programmable memristor-based optical computing
CN104808409B (zh) 2015-05-18 2018-03-27 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
DE102015215415A1 (de) 2015-08-12 2017-02-16 Wacker Chemie Ag Siliciumpartikel enthaltende Anodenmaterialien für Lithium-Ionen-Batterien
CN206282860U (zh) 2016-11-11 2017-06-27 合肥鑫晟光电科技有限公司 一种阵列基板及显示面板
CN107068708B (zh) * 2017-03-23 2019-08-06 北京航空航天大学 一种浮栅忆阻器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1521716A (zh) * 2003-02-06 2004-08-18 汤姆森等离子体公司 配备了适合执行快速电荷均衡操作的驱动装置的等离子显示装置
CN1911490A (zh) * 2005-08-11 2007-02-14 中国科学院过程工程研究所 固体氧化物电解质氧泵的结构
JP2009076670A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 情報記憶素子
US20130001809A1 (en) * 2009-09-29 2013-01-03 Kolpak Alexie M Ferroelectric Devices including a Layer having Two or More Stable Configurations
US20110309321A1 (en) * 2010-06-21 2011-12-22 Jianhua Yang Memristors with a switching layer comprising a composite of multiple phases
US20130140648A1 (en) * 2010-09-22 2013-06-06 Tsuyoshi Hasegawa Electrochemical transistor
JP2013161486A (ja) * 2012-02-01 2013-08-19 Toshiba Corp 半導体記憶装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ELLIOT J. FULLER等: "Li-Ion Synaptic Transistor for Low Power Analog Computing", 《ADVANCED MATERIALS》 *

Also Published As

Publication number Publication date
GB2577831B (en) 2021-10-13
US20180358553A1 (en) 2018-12-13
US10186657B2 (en) 2019-01-22
US10340447B2 (en) 2019-07-02
US20190157552A1 (en) 2019-05-23
GB201918712D0 (en) 2020-01-29
US10651379B2 (en) 2020-05-12
JP7268944B2 (ja) 2023-05-08
GB2577831A (en) 2020-04-08
JP2020523777A (ja) 2020-08-06
US20180358552A1 (en) 2018-12-13
CN110622313B (zh) 2023-03-31
DE112018001828T5 (de) 2019-12-12
WO2018224927A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
CN110622313B (zh) 记忆性结构
US10936944B2 (en) Three-terminal neuromorphic vertical sensing
US8203133B2 (en) Switching element, reconfigurable logic integrated circuit and memory element
US8710484B2 (en) Method for manufacturing non-volatile memory device, non-volatile memory element, and non-volatile memory device
US10079341B1 (en) Three-terminal non-volatile multi-state memory for cognitive computing applications
EP3161867B1 (en) Oxide-based three-terminal resistive switching logic devices
US11145737B2 (en) Selector devices
Choi et al. Structural engineering of Li-based electronic synapse for high reliability
KR20040101069A (ko) 산소 함유 시스템 및 메모리 저항 속성을 제어하는 방법
US9406878B2 (en) Resistive memory cells with two discrete layers of programmable material, methods of programming memory cells, and methods of forming memory cells
Terabe et al. A variety of functional devices realized by ionic nanoarchitectonics, complementing electronics components
US20080112207A1 (en) Solid electrolyte memory device
CN110753991B (zh) 基于可逆嵌入离子在两个亚稳态相之间的转移的记忆性器件
Maas et al. Using a mixed ionic electronic conductor to build an analog memristive device with neuromorphic programming capabilities
Jameson et al. Conductive bridging RAM (CBRAM): then, now, and tomorrow
US9705078B2 (en) Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell
WO2018057014A1 (en) Asymmetric selectors for memory cells
US20100003600A1 (en) Solid-state structure comprising a battery and a variable resistor of which the resistance is controlled by variation of the concentration of active species in electrodes of the battery
US9000412B2 (en) Switching device and operating method for the same and memory array
Kozicki et al. Programmable metallization cells in memory and switching applications
US8705265B2 (en) Ionic devices containing a membrane between layers
Li et al. Redox transistors based on TiO2 for analogue neuromorphic computing
US20230086109A1 (en) Cbram bottom electrode structures
Duan Turning electrical switching behaviors in WO x thin films by thickness
CN117918065A (zh) 电子晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant