JP2013161486A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2013161486A JP2013161486A JP2012019741A JP2012019741A JP2013161486A JP 2013161486 A JP2013161486 A JP 2013161486A JP 2012019741 A JP2012019741 A JP 2012019741A JP 2012019741 A JP2012019741 A JP 2012019741A JP 2013161486 A JP2013161486 A JP 2013161486A
- Authority
- JP
- Japan
- Prior art keywords
- state
- cell
- voltage
- memory
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】リテンション特性が良好で、不揮発性を十分に備えるようにする。
【解決手段】半導体記憶装置は、複数の第1配線、第1配線に交差する複数の第2配線、並びに複数の第1配線及び第2配線の交差部に設けられた複数のメモリセルからなるメモリセル層を有するメモリセルアレイを備え、メモリセルは、縦続接続された2つのセルユニットを含む縦列セルを有し、各セルユニットは、物理状態が第1の状態と第2の状態とに変化可能で、経時的に第2の状態が第1の状態に遷移するよりも第1の状態が第2の状態に遷移し易い特性を有し、メモリセルは、縦列セルの両方のセルユニットが第2の状態でないときに第1の値を記憶した状態、縦列セルの一方のセルユニットのみが第2の状態であるときに第2の値を記憶した状態、縦列セルの両方のセルユニットが第2の状態であるときに第3の値を記憶した状態である。
【選択図】図9
【解決手段】半導体記憶装置は、複数の第1配線、第1配線に交差する複数の第2配線、並びに複数の第1配線及び第2配線の交差部に設けられた複数のメモリセルからなるメモリセル層を有するメモリセルアレイを備え、メモリセルは、縦続接続された2つのセルユニットを含む縦列セルを有し、各セルユニットは、物理状態が第1の状態と第2の状態とに変化可能で、経時的に第2の状態が第1の状態に遷移するよりも第1の状態が第2の状態に遷移し易い特性を有し、メモリセルは、縦列セルの両方のセルユニットが第2の状態でないときに第1の値を記憶した状態、縦列セルの一方のセルユニットのみが第2の状態であるときに第2の値を記憶した状態、縦列セルの両方のセルユニットが第2の状態であるときに第3の値を記憶した状態である。
【選択図】図9
Description
実施形態は、半導体記憶装置に関する。
大容量データを記憶して利用するメモリとして、三次元化が容易な抵抗変化型メモリ(ReRAM:Resistive RAM)などが注目されている。これら抵抗変化型メモリの特徴は、メモリセルに印加する電圧の方向によって電圧−電流特性が大きく変わる非対称性にある。
一方、不揮発性のメモリを作るためにはセルのリテンション特性が良くなければならないが、リテンション特性は抵抗を形作る物質の物理的な状態に依存して十分な状態維持を実現できない場合が多い。
リテンション特性が良好で、不揮発性を十分に備えた半導体記憶装置を提供することを目的とする。
実施形態に係る半導体記憶装置は、複数の第1配線、前記第1配線に交差する複数の第2配線、並びに前記複数の第1配線及び第2配線の交差部に設けられた複数のメモリセルからなるメモリセル層を有するメモリセルアレイを備え、前記メモリセルは、縦続接続された2つのセルユニットを含む縦列セルを有し、前記各セルユニットは、物理状態が第1の状態と第2の状態とに変化可能で、経時的に前記第2の状態が前記第1の状態に遷移するよりも前記第1の状態が前記第2の状態に遷移し易い特性を有し、前記メモリセルは、前記縦列セルの両方のセルユニットが前記第2の状態でないときに第1の値を記憶した状態、前記縦列セルの一方のセルユニットのみが前記第2の状態であるときに第2の値を記憶した状態、前記縦列セルの両方のセルユニットが前記第2の状態であるときに第3の値を記憶した状態であることを特徴とする。
以下、図面を参照しながら実施形態に係る半導体記憶装置について説明する。
[半導体記憶装置の概要]
図1は、実施形態に係る半導体記憶装置の構成図である。この半導体記憶装置は、メモリセルアレイ1と、このメモリセルアレイ1に対するデータ消去、データ書き込み及びデータ読み出しを制御するカラム制御回路2及びロウ制御回路3とを備える。メモリセルアレイ1は、複数積層されたメモリマットMM(メモリセル層)を有する。各メモリマットMMは、互いに交差する複数のビット線BL(第1配線)及び複数のワード線WL(第2配線)と、これらビット線BL及びワード線WLの各交差位置に接続されたメモリセルMCを有する。
[半導体記憶装置の概要]
図1は、実施形態に係る半導体記憶装置の構成図である。この半導体記憶装置は、メモリセルアレイ1と、このメモリセルアレイ1に対するデータ消去、データ書き込み及びデータ読み出しを制御するカラム制御回路2及びロウ制御回路3とを備える。メモリセルアレイ1は、複数積層されたメモリマットMM(メモリセル層)を有する。各メモリマットMMは、互いに交差する複数のビット線BL(第1配線)及び複数のワード線WL(第2配線)と、これらビット線BL及びワード線WLの各交差位置に接続されたメモリセルMCを有する。
カラム制御回路2は、メモリマットMMのビット線BLに接続されている。カラム制御回路2は、メモリセルMCのデータ消去、メモリセルMCへのデータ書き込み及びメモリセルMCからのデータ読み出しを行うためにビット線BLを制御する。なお、以下において、メモリセルMCのデータ消去を「リセット」と呼び、メモリセルMCへのデータ書き込みを「セット」と呼ぶことがある。また、消去動作、書き込み動作及び読み出し動作をまとめて「アクセス動作」と呼ぶことがある。カラム制御回路2には、ビット線を選択し、アクセス動作に必要な電圧をビット線BLに供給するデコーダ及びマルチプレクサを含むビット線ドライバ2aと、読み出し動作時にメモリセルMCに流れる電流を検知・増幅してメモリセルMCが記憶するデータを判定するセンスアンプ2bを有する。
一方、ロウ制御回路3は、メモリマットMMのワード線WLに接続されている。ロウ制御回路3は、アクセス動作時にワード線WLを選択する。ロウ制御回路3は、アクセス動作に必要な電圧をワード線WLに供給するワード線ドライバ3aを有する。なお、このロウ制御回路3は、カラム制御回路2と共にアクセス回路に含まれる。
図2は、メモリセルアレイ1の一部を示す模式的な斜視図である。
メモリセルアレイ1は、クロスポイント型のメモリセルアレイである。メモリセルアレイ1のメモリマットMMは、平行に配設された複数のビット線BLと、これらビット線BLと交差する方向に平行に配設された複数のワード線WLを有する。ビット線BL及びワード線WLの各交差部には、両配線に挟まれるようにメモリセルMCが設けられている。メモリセルアレイ1は、前述の通り、このような複数のメモリマットMMを多層に積層することにより形成されている。上下に隣接するメモリマットMM同士は、ワード線WL或いはビット線BLを共有している。図2の場合、メモリセルアレイ1の最下層のメモリマットMM0と、このメモリマットMM0の上に隣接するメモリマットMM1は、ビット線BL00〜BL02を共有している。
メモリセルアレイ1は、クロスポイント型のメモリセルアレイである。メモリセルアレイ1のメモリマットMMは、平行に配設された複数のビット線BLと、これらビット線BLと交差する方向に平行に配設された複数のワード線WLを有する。ビット線BL及びワード線WLの各交差部には、両配線に挟まれるようにメモリセルMCが設けられている。メモリセルアレイ1は、前述の通り、このような複数のメモリマットMMを多層に積層することにより形成されている。上下に隣接するメモリマットMM同士は、ワード線WL或いはビット線BLを共有している。図2の場合、メモリセルアレイ1の最下層のメモリマットMM0と、このメモリマットMM0の上に隣接するメモリマットMM1は、ビット線BL00〜BL02を共有している。
図3は、図2に示したメモリセルアレイ1の等価回路図である。メモリセルMCは、後に詳細に述べるように、可変抵抗特性と非オーミック特性を有しており、電流が多く流れる向きを長い三角形で示している。したがって、三角形の基端側をアノード、先端側をカソードとする。いま、図3におけるメモリセルMC0011をアクセスする場合、メモリセルMC0011のアノード側に接続されたビット線BL00に選択ビット線電圧Ubを供給し、メモリセルMC0011のカソード側に接続されたワード線WL11に選択ワード線電圧Vwを供給する。これにより、例えばUb>Vwの場合、図中矢印の様に電流が流れてアクセスが行なわれる。選択されるメモリセルMC0011以外のメモリセルMCに接続されるビット線BLやワード線WLにどの様な電位を与えるかは重要な点で、選択されたメモリセルMC0011が確実にアクセス出来るようにする必要がある。
以上のクロスポイント型のメモリセルアレイ1を用いて三次元メモリを構成するためには、三次元メモリをアクセスするための周辺回路として図1で示したようなセンスアンプ、ドライバ、デコーダ、マルチプレクサなどを各メモリセルアレイ1に設ける必要がある。この構成例を図4に示す。
この図の例では、メモリセルアレイ1のビット線BL及びワード線WLから基板回路への配線を行うため、メモリセルアレイ1の4辺を垂直配線領域としている。メモリセルアレイ1をアクセスするためのカラム制御回路2及びロウ制御回路3は、図示のようにメモリセルアレイ1下の基板上に設けられる。メモリセルアレイ1のビット線BL方向の両端部に対応する位置にはビット線ドライバ2aが配置されている。メモリセルアレイ1の下側中央にはセンスアンプ2bが配置され、メモリセルアレイ1のワード線WL方向の両端部に対応する位置にワード線ドライバ3aが配置されている。センスアンプ2b及びワード線ドライバ3aと、ビット線ドライバ2aとの間には、バス4が配置されている。これによって、この半導体記憶装置のチップ面積は、メモリセルアレイ1の下を有効に利用できる。
ビット線ドライバ2a及びワード線ドライバ3aは、外部からのアドレス信号とコマンドに従ってビット線BL及びワード線WLを選択し、選択したビット線BL及びワード線WLに所定レベルの電圧を設定する。ビット線ドライバ2aとセンスアンプ2bとの間は、グローバルバス領域の一部であるバス4を介してデータが転送される。
[メモリセル]
次に、本実施形態に係るメモリセルMCについて説明する。メモリセルMCは、直列に接続された可変抵抗素子及び非オーミック素子から構成される。この実施形態では、可変抵抗素子が高抵抗である状態を「リセット状態」と呼び、低抵抗である状態を「セット状態」と呼ぶ。なお、ここでは、可変抵抗素子の代表としてイオンメモリを用いたメモリセルについて説明するが、低抵抗状態と高抵抗状態を印加する電圧とその極性によって切り替えて、低抵抗状態又は高抵抗状態をある程度保持できる素子であれば、その構成は問わない。また、ここでは、可変抵抗素子のみでは必ずしも印加電圧の極性に対する電流特性の非対称性を十分に示さないので、ダイオード特性を有する構成を積極的に導入した構成として検討するが、特にダイオード特性素子を構成に含まずとも、可変抵抗素子自体がダイオード特性を持っているのであれば、この特性部分を分離してダイオードとして考えればよい。
次に、本実施形態に係るメモリセルMCについて説明する。メモリセルMCは、直列に接続された可変抵抗素子及び非オーミック素子から構成される。この実施形態では、可変抵抗素子が高抵抗である状態を「リセット状態」と呼び、低抵抗である状態を「セット状態」と呼ぶ。なお、ここでは、可変抵抗素子の代表としてイオンメモリを用いたメモリセルについて説明するが、低抵抗状態と高抵抗状態を印加する電圧とその極性によって切り替えて、低抵抗状態又は高抵抗状態をある程度保持できる素子であれば、その構成は問わない。また、ここでは、可変抵抗素子のみでは必ずしも印加電圧の極性に対する電流特性の非対称性を十分に示さないので、ダイオード特性を有する構成を積極的に導入した構成として検討するが、特にダイオード特性素子を構成に含まずとも、可変抵抗素子自体がダイオード特性を持っているのであれば、この特性部分を分離してダイオードとして考えればよい。
図5は、実施形態におけるメモリセルMCの構成及びその特性を示す図である。この実施形態では、イオンメモリとして、単体素子(以下、「セルユニットCU」と呼ぶ。)を二つ重ねたものを使用する。このように、セルユニットCUを二つ重ねることにより、セルユニットCUに生じるデータ保持変化の確率が自乗されて、メモリセルMC全体としてのデータ保持変化が実質的に少なくなるからである。
メモリセルMCは、図5の最も左の模式的構造図に示すように、ビット線BL及びワード線WLの間に積層された2つのセルユニットCU1,CU2から構成される。セルユニットCU1は、ビット線BL側から順に配置された金属層11、アモルファスシリコン層12及びドープトポリシリコン層13を有する。また、セルユニットCU2は、ドープトポリシリコン層13側から順に配置された金属層21、アモルファスシリコン層22及びドープトポリシリコン層23,24を有する。金属層11,21は、金属イオンの発生源として機能する。アモルファスシリコン層12は、金属のフィラメントが成長する媒体となる。ドープトポリシリコン層13,23は、金属層11,21の対向電極となる。ドープトポリシリコン層13,23は、ドーピングのタイプをpタイプとしている。下側のセルユニットCU2の下に設けたドープトポリシリコン層24は、ドーピングタイプがnタイプであり、その上のp型のドープトポリシリコン層23と共にダイオードを形成している。アモルファスシリコン層12,22は、その下のp型のドープトポリシリコン層13,23に対してnタイプに見えることから、この界面には寄生的なダイオードがあるとみなせる。
図5の構成図の右側には、このメモリセルMCの状態と構成を模式的に表す図として、いくつかのセル状態における模式図を示している。金属フィラメントは下向きの縦長の三角形で示している。ドープトポリシリコン層23,24により形成されるダイオードは、ビット線BL側をアノード、ワード線WL側をカソードとするが、アモルファスシリコン層12,22とドープトポリシリコン層13,23との界面に形成される寄生ダイオードは、これとは逆向きで、ワード線WL側をアノード、ビット線BL側をカソードとする。
図中(1)は、2つのセルユニットCU1,CU2のフィラメントが、共にアモルファスシリコン層12,22を貫通していない場合である。この場合、2つの寄生ダイオードが現れている。
図中(2)は、2つのセルユニットCU1,CU2のフィラメントが、共にアモルファスシリコン層12,22を貫通している場合である。この場合には、アモルファスシリコン層12,22とドープトポリシリコン層13,23の界面がなくなるので寄生ダイオードは消滅する。
図中(3)は、上側のセルユニットCU1ではフィラメントがアモルファスシリコン層12を非貫通で、下側のセルユニットCU2ではフィラメントがアモルファスシリコン層22を貫通している場合である。この場合には、寄生ダイオードは上側のアモルファスシリコン層12とドープトシリコン層13の界面にのみ現れている。
図6Aは、ビット線BLも含めた上側のセルユニットCU1の電気的特性を示している。また、図6Bは、ワード線WLも含めた下側のセルユニットCU2の電気的特性を示している。各図とも、横軸はワード線WL側に対するビット線BL側の電位を示している。第1象限はワード線WL側に対してビット線BL側の電位が高い場合、第3象限はワード線WL側に対してビット線側の電位が低い場合を示している。縦軸は、ビート線BL側からワード線WL側への流れを正方向とした電流(原点付近を除き対数表示)を示している。
可変抵抗素子の単独の特性に着目すると、可変抵抗素子の特性は、オーミック特性を示す。低抵抗状態であるセット状態は、原点を通る実線のような大きな傾きで表され、高抵抗状態であるリセット状態は、原点を通る破線のような、セット状態よりも小さな傾きで表される。フィラメントが対向電極であるドープトポリシリコン層13,23層に接触しかけの状態は、弱リセット状態と呼ぶ。弱リセット状態の特性はリセット状態と同様であるが、ビット線BLの電位が上がるとセット状態に容易に遷移する第1象限の一点鎖線のような変化をする。また、フィラメントがかろうじて対向電極に接している場合は、特性はセット状態と同様であるが、ワード線WLの電位が上がるとすぐに接触がなくなり、高抵抗のリセット状態に遷移する第3象限の一点鎖線のような変化をする。
一方、図6A及びBの二点鎖線及び図6Bの点線はダイオード特性を示している。ダイオード特性は、可変抵抗素子の特性に重ねて表示されている。ビット線BL又はワード線WLに印加された電圧は、可変抵抗素子とダイオードに分配されるので、可変抵抗素子に印加される電圧が増加するほど、ダイオードに印加される電圧は減少する。したがって、ダイオードに印加される電圧は、ビット線BL又はワード線WLに印加される電圧を基準として、可変抵抗素子に印加される電圧とは横軸方向に逆向きに増加するように表現している。可変抵抗素子の特性とダイオードの特性の交点が動作点を表すことになる。
いま、ビット線BL側のセルユニットCU1では、図6Aに示すように、ダイオード特性は、全て寄生ダイオードであり、破線で示すリセット状態でのみ現われて二点鎖線のような特性を示す。すなわち第1象限では、寄生ダイオードが現われるとき(リセット状態のとき)は、ダイオード特性は逆バイアス特性である。よって、ワード線WL側に対するビット線BL側の電位を電圧V1とすると、ダイオード特性は、電圧V1から寄生ダイオードのブレークダウン電圧Vbd=δだけ逆バイアスがかかると急激にダイオード電流が増加するような特性となる。このダイオード特性(二点鎖線)とリセット状態の可変抵抗素子の特性(破線)との交点aがリセット状態の動作点である。一方、可変抵抗素子がセット状態の場合には、寄生ダイオードは消失するので、電圧V1におけるセット状態の可変抵抗素子の特性(実線)上の点bがセット状態の動作点となる。このため、電圧V1がセット電圧Vsetの場合、リセット状態からセット状態への遷移は、動作点aから動作点bへの遷移となる。
第3象限では、寄生ダイオードが現れるリセット状態では、ダイオード特性が順バイアス特性である。このため、ダイオード特性は、ワード線WL側に対するビット線側の電圧V2(負電圧)を基準として、横軸正方向に向かってダイオード電流が増加する特性となる。このダイオード特性を示す二点鎖線とリセット状態の可変抵抗素子の特性を示す破線との交点cがリセット状態の動作点である。また、可変抵抗素子がセット状態のときは、寄生ダイオードは消失しているので、電圧V2におけるセット状態の可変抵抗素子の特性(実線)上の点dがセット状態の動作点となる。このため、電圧V2がリセット電圧Vresetの場合、セット状態からリセット状態への遷移は、動作点dから動作点cへの遷移となる。
一方、ワード線WL側のセルユニットCU2では、図6Bに示すように、ダイオード特性は、二点鎖線で示す寄生ダイオードと、点線で示す常に存在する固定ダイオードの特性を含む。すなわち、第1象限では、固定ダイオードには常に順方向バイアスが印加されるので、点線で示すように、セット状態では、ビット線BL側に印加された電圧V3から固定ダイオードの順方向降下電圧Vfを超えた電圧からダイオード電流が増加し、リセット状態では、寄生ダイオードのブレークダウンが生じた電位δ(=Vbd)から固定ダイオードの順方向降下電圧Vfを超えた電圧からダイオード電流が増加する。そして、リセット状態では、ビット線BL側の電圧V3を基準として負側に電圧δ+Vfを超えてから増加する点線で示すダイオード電流特性と、破線で示すリセット状態の可変抵抗特性との交点eが動作点となる。また、セット状態では、ビット線BL側の電圧V3を基準として負側に電圧Vfを超えてから増加する点線で示すダイオード電流特性と、実線で示すセット状態の可変抵抗特性との交点fが動作点となる。このため、電圧V3がセット電圧Vsetの場合、リセット状態からセット状態への遷移は、動作点eから動作点fへの遷移となる。
第3象限では、固定ダイオードは逆バイアスであり、固定ダイオードのブレークダウン電圧Vbd=Δだけワード線WL側電圧V4から上昇した電位でダイオード電流が増加する。セット状態では点線で示す固定ダイオードのブレークダウン特性と、実線で示すセット状態の可変抵抗特性の交点hが動作点となる。リセット状態では、寄生ダイオードが現れるので、電圧V4からブレークダウン電圧Δだけ上昇した電位から始まる二点鎖線で示す寄生ダイオードの順方向特性と破線で示すリセット状態の可変抵抗特性の交点gが動作点となる。このため、電圧V4がリセット電圧Vresetの場合、セット状態からリセット状態への遷移は、動作点hから動作点gへの遷移となる。
図5で示したメモリセルMCの構成を、「縦列セル」と呼ぶことにして、以下、このメモリセルMCの多値状態の定義と状態遷移などについて説明する。
まず、メモリセルMCの状態の定義は、縦列セルを構成するセルユニットCU1,CU2の両方がリセット状態である場合を‘2’状態、セルユニットCU1,CU2の一方のみがリセット状態である場合を‘1’状態、リセット状態のセルユニットCU1,CU2を全く含まない場合を‘0’状態とする。これで縦列セルに3つの状態を設定することが出来るので、このメモリセルMCは3値のセルとなる。
メモリセルMCの状態は、何らかの方法で設定可能で、その状態であることの判別が可能なときに利用できる。図7は、縦列セルの状態間の遷移のイメージを示している。図7では、セルユニットCU1,CU2の役割が上下で入れ替わった全ての状態を網羅しているわけではないが、代表的な主なものについて、状態間の関係を示した。
まず、リセット(reset)、弱リセット( w-reset)、セット( set)、バタフライ( butterfly)、アクシデント・ブロー( accidental blow)で示す各列は、セルユニットCU1,CU2の状態による分類である。すなわち、リセットの列にはセルユニットCU1,CU2の少なくともひとつがリセット状態にあるものが配置され、弱リセットの列には少なくとも一つが弱リセット状態にあるものが配置され、セットの列にはセット状態しかないものが配置され、バタフライの列にはバタフライ状態しかないものが配置され、アクシデント・ブローの列には一方が過電流で溶断し破壊したものが配置されている。なお、ここで「バタフライ状態」とは、セット電圧Vsetの過印加等があったことにより、逆方向の電圧−電流特性が、順方向の電圧−電流特性とほぼ同じ状態になることをいう。バタフライ状態のセルユニットは、リセット状態に遷移させることができない。
リセットの列には、二つのセルユニットCU1,CU2が共にリセット状態である‘2’状態のメモリセルと、一つのセルユニットCU1又はCU2がリセット状態である‘1’状態のメモリセルが含まれる。‘1’状態のメモリセルの中には、一方がバタフライ状態であるものも含まれるが、バタフライ状態のセルユニットは、リセット状態に遷移させることが出来ないので、この形態の‘1’状態になると、もはや‘2’状態には遷移することが出来ない。これはひとつの不良形態で、ECC(Error Correction Code)で対応する対象のひとつとなる。
弱リセットの列には、セルユニットCU1,CU2がともに弱リセット状態である‘0’状態のメモリセルと、一方のセルユニットCU1又はCU2のみが弱リセット状態で、他方のセルユニットCU2又はCU1はセット状態かバタフライ状態である‘0’状態のメモリセルが含まれる。二つのセルユニットCU1,CU2が共に弱リセットである‘0’状態を、直接‘1’状態(セルユニットCU1,CU2の一方がリセット状態である状態)に遷移させるのは困難であると考えられる。この場合には、他の非選択セルにディスターブを与えるような電位を用いなければならないからである。この点については後述する。したがって、二つのセルユニットCU1,CU2が共に弱リセットである‘0’状態を、‘1’状態に遷移させる必要がある場合は、セットの列に分類されている他の‘0’状態を経由して遷移させることになる。
セットの列には、二つのセルユニットCU1,CU2の少なくとも一方が‘1’状態に遷移できるセット状態のものが含まれる。
バタフライの列にはふたつのセルユニットがバタフライ状態で不良セルと見なせるものが含まれる。不良セルは‘0’状態として読み出されるが、セルを他の状態に設定しようとすると電流を流し続けてやがてはセルユニットが溶断破壊してオープンとなり、セルの状態を変えることが出来ない高抵抗状態として‘2’と見なされる状態に固定される。
セルユニットCU1,CU2は、セット状態から弱リセット状態を経てリセット状態に緩和して安定状態になる傾向を持つ。そこでメモリセルをふたつのセルユニットCU1,CU2からなる上記の構成としてその状態を設定すると、メモリセルMCとして、同じ‘0’状態や‘1’状態内での遷移が多くなり、メモリセルMCとしての状態緩和の時間が延びることになる。これによってメモリセルMCのリテンション特性を大幅に改善でき、データの不揮発性についての信頼性を向上させることができることになる。
この実施形態では、クロスポイントセルアレイに対するアクセス方式として、フローティングアクセス方式(以下「FLA」と呼ぶ)を使用する。上記のように、クロスポイントセルに縦列セルを用いると電位設定に新たな制約が加わるので、状態遷移図を検討する。
図8は、本実施形態に係る縦列セルの状態遷移図である。状態設定で縦列セルに高い電圧を印加する場合として、ワード線WL側にVreset以上の電圧を印加する場合と、ビット線BL側にVset以上の電圧を印加する場合がある。ワード線WL側にVreset以上の高い電位を印加する場合、FLAでは非選択のビット線BLがメモリセルMCを介して選択ワード線WLにより昇圧されて、非選択のワード線WLより高い電位となることになるので、非選択のメモリセルMCに順バイアスが生じて電位設定に矛盾が生じる。二つのセルユニットCU1,CU2を共にリセット状態にしなければならない‘2’状態設定では、この状況が生じるので、‘2’状態設定を個別のメモリセルMCに対して行うことは難しい。一方、ビット線BL側にVset以上の電圧を印加した場合には、非選択のワード線WLが非選択のビット線BLよりも高電圧になっても、非選択のメモリセルMCに印加される電圧は逆バイアス状態になるので、電位設定に矛盾が生じることは無い。
以上の点を考慮し、‘2’状態が設定されたメモリセルMCから、セルの状態設定を始めることになる。そこで、メモリセルアレイ1の所定範囲に‘2’状態を一括して設定する過程を消去(erase)と呼ぶことにして、‘2’状態を消去状態とも言うことにする。ただし、メモリセルMCのセルユニットCU1,CU2の少なくとも一方がバタフライ状態であると、このメモリセルMCはリセット状態に出来ないので、消去状態に設定することができない。このときは後に説明するようにLMC−ECC(Lee Metric Code-Error Correction Code)を使ってシステム的に対応することになる。
セルユニットCU1,CU2のそれぞれは、リセット状態(R)、弱リセット状態(WR)、セット状態(S)、バタフライ状態(B)の4つの状態を取り得るので、メモリセルMC全体としては、16(=4×4)個の状態を取り得る。また溶断破壊されたセルユニットCU1又はCU2を(O)で表すと、破壊は一方のセルユニットCU1又はCU2で生じるので、これは2つの状態が存在する。そこで、これらの状態をメモリセルMCの‘2’,‘1’,‘0’の各状態としてまとめ、各状態間の遷移の関係をまとめると図8のようになる。図8の各長円で示されたのが縦列セルで、上下に記述されたR,WR,S,B,Oの各文字がセルユニットCU1,CU2の状態を示している。以下、セルユニットCU1の状態/セルユニットCU2の状態をR/R,S/Sのように表す。
縦列セルの状態としては、実線の四角で囲った状態は全て消去状態‘2’(R/R)に遷移させられるが、点線の四角で囲まれたバタフライ状態(B)を含むメモリセルMCは、消去状態に遷移することができない。また、消去状態から容易に遷移できる状態を図中実線の長丸で示した。ターゲットのメモリセルMC(以下、「ターゲットセルTC」と呼ぶ。)のみをR/R状態からS/S状態に容易に遷移させる過程があり、S/S状態とWR/RやR/WR状態には容易に状態を移すことが出来る過程が存在する。「容易に状態を遷移」とは、ターゲットセルTC以外の非選択セルの状態にディスターブを与えることなく設定が出来るということである。なお、WR/WR状態の‘0’は‘1’に容易に遷移させることが出来ないので、一旦S/S状態にしてから遷移させる。このWR/WR状態からS/S状態に遷移させる過程は、弱リセット状態をセット状態として読み出す過程でもある。
セルユニットCU1,CU2の一方がバタフライ状態であるメモリセルMCは、S/S状態のセルユニットCU1,CU2の一方が過電流などでバタフライ状態に遷移したものである。この場合、バタフライ化してないセルユニットCU1又はCU2についてはセット状態及びリセット状態に遷移可能である。
B/B状態は、S/S状態やB/S、S/B状態から、さらにバタフライ化が進んだ状態であり、‘0’固定のメモリセルMCとなる。このメモリセルMCに電流制限が無い逆バイアスがかかると、高抵抗状態に遷移出来ずに溶断破壊が起きる場合もある。この場合には、高抵抗のままのオープン状態となり、‘2’固定の不良セルとなる。‘0’固定の不良はFLAの使用上、他の非選択セルに影響を与えるので、‘0’固定の不良になったメモリセルMCに対しては、セルユニットCU1又はCU2を溶断破壊させて‘2’固定の不良に積極的に設定することが望ましい。
以上の過程は後ほど詳述するが、これらの状態遷移から、縦列セルの書込みと読出し進行過程は次のようになる。
(1)書込み;
(1−1)所定領域の一括消去(‘2’設定過程)、
(1−2)‘1’設定セルと ‘0’設定セルに‘0’設定過程
(1−3)‘1’設定セルに‘1’設定過程
(2)読出し;
(2−1)‘0’状態読出し
(2−2)‘1’状態を‘0’状態への書込みによる破壊読み出しで‘1’状態と‘2’状態の分離
(2−3)‘1’状態の再書込み
(1)書込み;
(1−1)所定領域の一括消去(‘2’設定過程)、
(1−2)‘1’設定セルと ‘0’設定セルに‘0’設定過程
(1−3)‘1’設定セルに‘1’設定過程
(2)読出し;
(2−1)‘0’状態読出し
(2−2)‘1’状態を‘0’状態への書込みによる破壊読み出しで‘1’状態と‘2’状態の分離
(2−3)‘1’状態の再書込み
次に、縦列セルでリテンション特性が大幅に改善されることの説明を行う。
セルユニットCU1,CU2では、電極間で導電体が繋がり低抵抗になったセット状態は準安定な状態であり、電気的、熱的などの擾乱により導電体は拡散して弱リセット状態を経てやがてリセット状態になる。リセット状態はアモルファスシリコン層12,22内に金属イオンが僅かに拡散した状態として安定した状態を形成し、少々の擾乱では低抵抗状態には遷移することは無い。
セルユニットCU1,CU2では、電極間で導電体が繋がり低抵抗になったセット状態は準安定な状態であり、電気的、熱的などの擾乱により導電体は拡散して弱リセット状態を経てやがてリセット状態になる。リセット状態はアモルファスシリコン層12,22内に金属イオンが僅かに拡散した状態として安定した状態を形成し、少々の擾乱では低抵抗状態には遷移することは無い。
そこで、ターゲットセルTCをある状態に遷移させる過程と、メモリセルMCの自発的及び自然的な緩和過程を示すと、図9に示すようになる。すなわち、実線で囲んだメモリセルMCの‘2’状態は消去状態であると共に安定状態であり、ある程度の擾乱に対してはほとんど不揮発的にこの状態を維持できる。一方、自然的な緩和により状態が変化する可能性がある準安定状態のうち、比較的変化しやすいのが図中破線の枠で囲ったメモリセルMCである。この状態のメモリセルMCは、セルユニットCU1,CU2の少なくとも一方がセット状態である。セット状態は弱リセット状態に変化しやすい。また、準安定状態のうち、擾乱が無ければその状態を維持できる比較的安定した準安定状態は、図中一点鎖線の枠で囲って示す。S/Sのうち強くフィラメントが形成された状態、WR/WR、R/WR及びWR/Rの各状態がこの準安定状態に相当する。これらの状態はセルユニットCU1,CU2が強いセット状態か、弱リセット状態のみ、またはリセット状態と弱リセット状態の組み合わせである場合である。この準安定状態は擾乱が無ければその状態に留まることができる。
これらの準安定状態のうち強いセット状態は、擾乱があるとセット状態に遷移し、更にセット状態は弱リセット状態に遷移する。遷移後の弱リセット状態は、セット状態と容易に往き来できる高抵抗状態である。さらに弱リセット状態は、やがてリセット状態に遷移してセット状態には戻ることができない状態として安定化する。緩和過程としてはセット状態が弱リセット状態に緩和するのはごく容易であり、弱リセット状態がリセット状態に緩和するのは、かなり擾乱が大きいときと考えられる。
以上の点について、ターゲットセルTCのみに電位設定により状態遷移を生じさせる過程を実線の矢印で示し、経時的な自然の緩和の過程のうち緩和が生じ易い状態遷移を破線の矢印で示し、緩和が生じ難い状態遷移を一点鎖線矢印で示した。R/R状態は、電位設定によりS/S状態に遷移させることができる。S/S状態とS/RまたはR/S状態との間は、電位設定により容易に遷移させることができる。S/S状態から緩和過程によって生じたWR/S及びS/WRからは、電位設定により、S/S状態、S/R状態またはR/S状態に容易に遷移させることができる。WR/SまたはS/WR状態からさらに緩和が進んだ準安定状態のWR/WR状態からは電位設定によりS/S状態に容易に遷移させることができる。S/RまたはR/S状態から緩和が進んだWR/RまたはR/WR状態からは電位設定によりS/RまたはR/S状態に容易に遷移させることができる。
準安定状態のS/S状態からは、S/WR又はWR/S状態を経てWR/WR状態に緩和するので、セルユニット単体に比べてこの準安定状態から安定状態に緩和するのに時間がかかる。さらにWR/WR状態から一方のセルユニットCUがR状態になる緩和は比較的生じ難いので、セルが‘0’状態に留まる時間は長い。準安定状態であるWR/RやR/WR状態は、既に一方のセルユニットCUがリセット状態、すなわち高抵抗状態であるため、WR状態のセルユニットに大きな電気的擾乱を伝える確率が減る。このため、WR/R状態やR/WR状態からR/R状態への緩和は生じ難くなる。
縦列セルのリテンション特性は、以上のように、単体のセルユニットCUの特性に比べ格段に向上するが、さらに‘0’状態や‘1’状態でのリテンション不良に対して、より訂正がし易いECCを設けると、リテンションに対して良好なメモリシステムを構築できる。
次に、縦列セルの状態を設定する個別の過程を具体的に説明する。
FLAでは、ビット線BLとワード線WLに予め電位の設定を行うが、この設定の際に既に状態が設定された縦列セルに対して擾乱を与えてはいけない。そこで初期の設定に際して擾乱を与えない電位設定を検討する。
FLAでは、ビット線BLとワード線WLに予め電位の設定を行うが、この設定の際に既に状態が設定された縦列セルに対して擾乱を与えてはいけない。そこで初期の設定に際して擾乱を与えない電位設定を検討する。
縦列セルは、保持状態ではビット線BLもワード線WLも接地電位Vssに近い状態に設定されている。この状態でビット線BL及びワード線WLを設定電位に立ち上げると、ビット線BLの電位及びワード線WLの電位は、セルユニットCU1,CU2の中間ノードに対して瞬間的に高い電位になる。これにより、セルユニットCU1,CU2の状態が遷移してしまう可能性がある。そこで、このようなセルユニットCU1,CU2の状態遷移が発生しないような条件を検討する。
図10は、縦列セルの中間ノードを共通にしてビット線BL側とワード線WL側のセルユニットCU1,CU2の過渡的な電気的特性を示したものである。ビット線BLにビット線電圧Ub、ワード線WLにワード線電圧Vwをそれぞれ同時に印加すると、瞬間的に図示の電圧Ub,Vwが各セルユニットCU1,CU2に印加されることになるが、中間ノードはすぐに充電されるので、ビット線電圧Ub及びワード線電圧Vwと中間ノードとの電位差は急速にゼロに近づき、セルユニットCU1,CU2にかかる電圧は解消される。この過渡的な過程でセルユニットCU1,CU2に状態遷移が生じない条件を見出す必要がある。
まず、ビット線BL側のセルユニットCU1に対しては、状態をセット状態に遷移させるような電圧がかかるので、リセット状態のセルユニットCU1がセット状態に遷移しないようにする。そのためには、セルユニットCU1に加わる電圧がセット電圧Vsetを超えないように設定すればよい。リセット状態のセルユニットCU1では寄生ダイオードが現れているので、セルユニットCU1にかかる電圧は、実効的に最大Vset−δであり、リセット状態をセット状態にさせることは無い。セルユニットCU1が弱リセット状態の場合にはセット状態に遷移する可能性がある。しかし、これはもともとセット状態が緩和したもので、本来の設定状態に戻るだけである。したがって、この場合も問題はない。セット状態になると寄生ダイオードは消失するので、δ分電圧が急に増加するが、抵抗も急に下がり中間ノードとの電圧も急激に解消される。
次にワード線WL側のセルユニットCU2に対して、セット状態をリセット状態に遷移させる電圧がかかる。セット状態をリセット状態に遷移させないようにするためには、セルユニットCU2にかかる電圧を最大Vresetまでに抑えればよい。セット状態のセルユニットCU2は一旦弱リセット状態を経てリセット状態に遷移する。弱リセット状態のワード線WL側のセルユニットCU2には、逆バイアスの固定ダイオードと順方向の寄生ダイオードがある。そこで実効的にセルユニットCU2にかかる最大電圧はVreset−Δ以下となり、弱リセット状態がリセット状態に遷移することは無い。セット状態が弱リセット状態に遷移する可能性はあるが、弱リセット状態は低抵抗状態として読み出せるので問題ない。また、セット状態にあれば中間ノードの充電が急激に進行するので中間ノードとワード線電圧Vwとの電位差も急激に解消される。若干弱リセット状態からリセット状態への緩和を加速させる可能性があるので、R/WR状態の縦列セルとしてのリテンション特性を悪化させることが予想される。このために、縦列セルとしてのリテンションが、‘1’状態で悪くなる可能性もある。
以上から、ビット線BLとワード線WL同時の突然の電圧増加は、ビット線BL側はセット電圧Vsetまで、ワード線WL側はリセット電圧Vresetまでならディスターブの問題は発生しない。このような初期条件を満たす電圧を、以後の記述では初期電圧Vminとし、 Vmin≦min(Vreset,Vset)とする。
次に、縦列セルに対する各状態設定の際の各セルユニットCU1,CU2の電気的状態について説明する。
[消去過程]
まず、消去動作時に‘0’状態が‘1’状態に遷移する過程を図11に示す。S/S状態の縦列セルは寄生ダイオードが生成されていないので、ワード線WLに固定ダイオードのブレークダウン電圧Δを越すような電圧を印加すると、左の特性図のようにセルユニットCU1,CU2のセット状態の電流が等しくなるようになるがセルユニットCU1,CU2はどちらかが先に弱リセット状態に遷移するので、WR/S状態かS/WR状態になる。弱リセット状態になったセルユニットCU1又はCU2には、順方向の寄生ダイオードが発生する。これにより、縦列セルに流れる電流は弱リセット状態で決まる電流となり、図の右側に示されるように、二点鎖線で示す中間ノードMNの位置は、左右のどちらかの端に寄り、寄生ダイオードが発生したセルユニットの方に大きな電圧がかかる。この電圧がリセット電圧Vresetを超えていれば、このセルユニットCU1又はCU2は、リセット状態に遷移して、ながれる電流がさらに減り、印加される電圧が更に増加する。これにより、縦列セルは、R/S状態かS/R状態の‘1’状態に遷移する。セルユニットの一方が弱リセット状態である‘0’状態の場合からもこの図の右側の状態の遷移を生じる。すなわち、S/S、WR/S、S/WRの‘0’状態は、上図の過程で‘1’状態に遷移する。
まず、消去動作時に‘0’状態が‘1’状態に遷移する過程を図11に示す。S/S状態の縦列セルは寄生ダイオードが生成されていないので、ワード線WLに固定ダイオードのブレークダウン電圧Δを越すような電圧を印加すると、左の特性図のようにセルユニットCU1,CU2のセット状態の電流が等しくなるようになるがセルユニットCU1,CU2はどちらかが先に弱リセット状態に遷移するので、WR/S状態かS/WR状態になる。弱リセット状態になったセルユニットCU1又はCU2には、順方向の寄生ダイオードが発生する。これにより、縦列セルに流れる電流は弱リセット状態で決まる電流となり、図の右側に示されるように、二点鎖線で示す中間ノードMNの位置は、左右のどちらかの端に寄り、寄生ダイオードが発生したセルユニットの方に大きな電圧がかかる。この電圧がリセット電圧Vresetを超えていれば、このセルユニットCU1又はCU2は、リセット状態に遷移して、ながれる電流がさらに減り、印加される電圧が更に増加する。これにより、縦列セルは、R/S状態かS/R状態の‘1’状態に遷移する。セルユニットの一方が弱リセット状態である‘0’状態の場合からもこの図の右側の状態の遷移を生じる。すなわち、S/S、WR/S、S/WRの‘0’状態は、上図の過程で‘1’状態に遷移する。
次に、消去動作時に‘1’状態が‘2’状態に遷移する過程を図12に示す。R/SかS/Rの‘1’状態は、セット状態のセルユニットCU1又はCU2にかかる電圧が弱リセット状態に遷移できる電圧になると、二つのセルユニットに寄生ダイオードが発生し、リセット状態の共通の電流で決まる状態に落ち着く。すなわち、図中二点鎖線で示す中間ノードMNの電位は、真ん中に移動してそれぞれのセルユニットCU1,CU2に、ほぼ均等に電圧がかかるようになる。この電圧がリセット電圧Vresetを越すようになれば、二つのセルユニットCU1,CU2はともにリセット状態に遷移して、縦列セルは‘2’状態に遷移する。このためにはワード線WLに印加する電圧Vwは、2Vreset+Δとなる。なお、セルユニットCU1,CU2のいずれかが、強いセット状態のバタフライ状態である場合には、弱リセット状態への遷移が生じないので‘1’状態から‘2’状態に遷移することができず、消去することはできない。
図13に示すように、準安定状態であるWR/WRの‘0’状態では、ワード線電圧VwにΔを超える電圧をかけると、高抵抗の電流が共通となり、セルユニットCU1,CU2で電圧が分割され、安定して状態遷移を生じない。ここから状態遷移を生じさせるにはワード線電圧Vwを上げてセルユニットCU1,CU2に、おのおのが遷移を起こすことができる大きな電圧を印加する必要がある。なお、このWR/WR状態を‘1’状態に遷移させるには、後に説明する読出し過程と同じ過程で二つのセルユニットCU1,CU2をセット状態のS/Sに遷移させたあとで、先に示した消去時の‘0’状態が‘1’状態に遷移する過程を行う。
図14に示すように、WR/WRの‘0’状態の縦列セルに、さらに電圧をかけて行くと、セルユニットCU1,CU2にかかる電圧はともに上昇し、その電圧がリセット電圧Vresetを超えるとリセット状態に遷移する。この結果、R/Rの‘2’状態への遷移が生じることになる。このような遷移を生じさせるためには、ワード線WLに印加する電圧Vwは、2Vreset+Δとなる。以上によって、ワード線WLに印加する電圧Vwとして、2Vreset+Δの電位を設定すれば縦列セルを消去状態に設定できることが分かった。
[‘0’設定過程]
以上、消去過程について説明したが、次に、消去されたターゲットセルTCに対して‘0’状態を設定する過程を検討する。
以上、消去過程について説明したが、次に、消去されたターゲットセルTCに対して‘0’状態を設定する過程を検討する。
‘2’状態から‘0’状態を設定する過程には、中間状態として‘1’状態が生じるので、この‘1’状態発生までを前半の過程として図15に示した。‘2’状態の縦列セルには寄生ダイオードがある。選択ビット線BLにビット線電圧Ubとして2δ+Vfを越す電圧が与えられた場合の特性を、左側の図に示した。リセット状態は、セルユニットCU1,CU2の電流が釣り合った状態である。すなわち、セルユニットCU1,CU2かかる電圧はほぼ均等であり、この電圧がセット電圧Vsetを越すと、どちらか一方のセルユニットCU1又はCU2がセット状態に遷移してその寄生ダイオードが消失する。この状態を示したのが右側の図で、上の図はワード線WL側のセルユニットCU2がセット状態になった場合であり、セルユニットCU2側の固定ダイオードの順方向特性とセット状態の特性の交点の電流と、セルユニットCU1側のリセット状態の特性と寄生ダイオードのブレークダウン電流の交点の電流とが釣り合った状態である。ビット線BL側のセルユニットCU1には大きな電圧がかかり、セルユニットCU1がセット状態に変化するに従い、セルユニットCU1の抵抗は下がるように変化する。このため、縦列セルに流れる電流が増加して二点鎖線で示す中間ノードMNは上昇し始める。下の図はビット線BL側のセルユニットCU1がセット状態になった場合である。この場合、ビット線BLの電位におけるセルユニットCU1のセット状態の電流と、セルユニットCU2におけるリセット状態の電流と固定ダイオードの順方向特性と寄生ダイオードのブレークダウンで決まる電流とが釣り合った状態である。この状態では、ワード線WL側のセルユニットCU2に大きな電圧がかかりセット状態に変化するに従い、セルユニットCU2の抵抗は下がるように変化するので、縦列セルに流れる電流は増加して二点鎖線で示す中間ノードMNは下降し始める。
図16は、‘0’状態を設定する過程の‘1’状態発生以降の後半の過程を示す図である。R/SまたはS/Rの‘1’状態のRはセット状態に遷移が進むと抵抗が下がり、電流が増加するので二点鎖線で示す中間ノードMNの電位はビット線BLとワード線WLの電位の中間の電位に向かって変化する。このため最終的に右側の図のようにS/Sになり、セット状態の電流で釣り合って安定する。ワード線WL側にある固定ダイオードの順方向特性分だけ中間ノードMNの電位は選択ビット線電位Ub側に近い。‘0’状態になると、縦列セルに過大な電流が流れるので、電流制限を働かせるようにシステムを設計して、選択ビット線BLの放電によって選択ビット線電圧Ubの電位、すなわち中間ノードMNの電位も下がるようにする。
[‘1’設定過程]
次に‘1’状態設定について説明する。‘1’状態を設定するには、‘0’状態の設定過程に引き続き‘1’設定過程を行う。‘1’設定過程はS/S、WR/S、S/WRの‘0’状態に対して有効であるが、S/Sの‘0’状態への設定に引き続き行われ、その際に必ずWR/S、S/WRを経るのでS/Sへの過程として説明する。なお、‘0’設定後時間が経過して‘1’を上書きする場合は、WR/WRの準安定状態になっている可能性が高いので、一旦読出し過程を行うことによってS/Sに戻してから‘1’を設定する。
次に‘1’状態設定について説明する。‘1’状態を設定するには、‘0’状態の設定過程に引き続き‘1’設定過程を行う。‘1’設定過程はS/S、WR/S、S/WRの‘0’状態に対して有効であるが、S/Sの‘0’状態への設定に引き続き行われ、その際に必ずWR/S、S/WRを経るのでS/Sへの過程として説明する。なお、‘0’設定後時間が経過して‘1’を上書きする場合は、WR/WRの準安定状態になっている可能性が高いので、一旦読出し過程を行うことによってS/Sに戻してから‘1’を設定する。
図17は、S/S状態からR/S又はS/R状態に遷移させる‘1’設定過程を示す図である。選択ワード線WLの電位Vwとしては、リセット電圧VresetよりΔだけ高い電圧を設定する。S/Sでの特性を示したのが左側の図である。セルユニットCU1側の中間ノードMNにおけるセット電流と、セルユニットCU2側の固定ダイオードのブレークダウン特性とセット電流特性の交点の電流とが釣り合う状態でS/S特性が決まる。この状態ではセルユニットCU1,CU2にかかる電圧はリセット電圧Vreset以下であるが、一方のセルユニットCU1又はCU2が、先に弱リセット状態に遷移して高抵抗になる。
いずれかのセルユニットCU1又はCU2が弱リセット状態になると、電流特性がリセット曲線上に移動する。これを示したのが右側の図で、上の図はビット線BL側のセルユニットCU1が高抵抗なった場合である。ビット線BL側のセルユニットCU1には寄生ダイオードが現れ、縦列セルは、その順方向特性とリセット電流特性の交点の電流と、固定ダイオードのブレークダウン特性とワード線WL側のセルユニットCU2のセット電流特性の交点の電流とが釣り合う特性となり、中間ノードMNの電位はワード線WL側に近づく。下の図はワード線WL側のセルユニットCU2が高抵抗になった場合である。ワード線WL側のセルユニットCU2に固定ダイオードに加えて寄生ダイオードが現れ、縦列セルは、これらの特性とリセット電流特性の交点とで決まる電流と、セルユニットCU1側の中間ノードMNで決まるセット電流特性の交点の電流が釣り合った特性となり、二点鎖線の中間ノードの電位はビット線BLの電位に近くなる。いずれにおいてもリセット側のセルユニットに大きな電圧がかかり抵抗は高抵抗に遷移していくので、中間ノードMNはますます片側に偏りリセットへの遷移を加速する。これによって一方のセルユニットがリセットになり、セルはR/SかS/Rの‘1’状態に遷移する。しかしこの‘1’状態は安定した‘1’状態ではない。
図18は、R/S又はS/Rの‘0’状態からWR/R又はR/WR状態への遷移過程を示す図である。R/SまたはS/Rの‘1’状態は不安定であり、ワード線WLの電圧が少し高くなるだけでR/WRやWR/Rの‘1’状態になる。この過程を説明する。左側の図はR/SまたはS/Rの‘1’状態になった直後の縦列セルの特性を示している。ワード線WLの電圧がわずかに上昇するとセット状態のセルユニットCU1又はCU2にかかる逆方向の電圧によってこのセルユニットCU1又はCU2は弱リセットに遷移する。これによって、縦列セルはリセットの電流で安定した特性に落ち着く。寄生ダイオードは二つのセルユニットCU1,CU2に現れる。右側の図がこの状態を示す。上の図はワード線WL側のセルユニットCU2が弱リセットの場合で、下の図はビット線BL側のセルユニットCU1が弱リセットの場合である。いずれも固定ダイオードのブレークダウン特性と寄生ダイオードの順方向特性とリセットの特性の交点で決まる電流で釣り合って、セルユニットCU1,CU2にかかる電圧がほぼ均等に分配され、縦列セルは準安定状態のR/WRまたはWR/Rの‘1’状態となる。
[‘0’読み出し過程]
以上、消去過程、‘0’設定過程、及び‘1’設定過程について説明したが、次に、これらの状態を読み出す過程について説明する。
まず、図19に基づき、‘0’状態と高抵抗の‘1’状態及び‘2’状態を判別するための読出しについて示す。選択ビット線電位Ubとしては、読み出し電圧Vreadとして2δ+Vf に加え、弱リセットを遷移させる程度の電圧を与える。‘0’状態としてWR/SとS/WRに、この電圧をかけた特性を左側の図に示した。上の図はビット線BL側のセルユニットCU1がWRであり、セルユニットCU1側の寄生ダイオードのブレークダウン特性とリセット特性の交点で決まる電流と、セルユニットCU2側の固定ダイオードの順方向特性とセット特性の交点で決まる電流とが釣り合っている。WRのセルユニットにより大きな電圧がかかりこのセルユニットCU1はセットに遷移する。すると寄生ダイオードが消失するとともに電流が大きくなり二点鎖線で示す中間ノードMNの電位も上昇する。
以上、消去過程、‘0’設定過程、及び‘1’設定過程について説明したが、次に、これらの状態を読み出す過程について説明する。
まず、図19に基づき、‘0’状態と高抵抗の‘1’状態及び‘2’状態を判別するための読出しについて示す。選択ビット線電位Ubとしては、読み出し電圧Vreadとして2δ+Vf に加え、弱リセットを遷移させる程度の電圧を与える。‘0’状態としてWR/SとS/WRに、この電圧をかけた特性を左側の図に示した。上の図はビット線BL側のセルユニットCU1がWRであり、セルユニットCU1側の寄生ダイオードのブレークダウン特性とリセット特性の交点で決まる電流と、セルユニットCU2側の固定ダイオードの順方向特性とセット特性の交点で決まる電流とが釣り合っている。WRのセルユニットにより大きな電圧がかかりこのセルユニットCU1はセットに遷移する。すると寄生ダイオードが消失するとともに電流が大きくなり二点鎖線で示す中間ノードMNの電位も上昇する。
下の図はビット線BL側のセルユニットCU1がSであり、ワード線WL側のセルユニットCU2の寄生ダイオードのブレークダウンと固定ダイオードの順方向特性とリセット特性の交点で決まる電流と、選択ビット線電位Ubにおけるセット特性の電流とが釣り合っている。WRのセルユニットCU2により大きな電圧がかかり、このセルユニットCU2はセットに遷移する。すると寄生ダイオードが消失するとともに電流が大きくなり二点鎖線で示す中間ノードMNの電位は下降する。
いずれにしても、この読み出し時に、縦列セルは右側の図のS/S状態になってセット電流を流す状態で安定する。電圧はセルユニットCU1,CU2でほぼ均等になり、中間ノードMNは固定ダイオードのVf程度ビット線BL側の電位に偏る。このときセット電流が過大とならないように電流制限が働き、ビット線BLをフローティングにし、選択ビット線電圧Ubは、放電によって中間ノードMNの電位とともに下降する。
また、図20に示すように、WR/WRの‘0’状態の縦列セルに、選択ビット線電位Ubである読み出し電圧Vreadとして2δ+Vf を加え、更に弱リセットを遷移させる程度の電圧をかけると、左側の図のようになる。この状態は、二つのセルユニットCU1,CU2でリセット電流が釣り合った状態を示している。寄生ダイオードはいずれのセルユニットCU1,CU2にも現れていて、セルユニットCU2側の固定ダイオードの順方向と寄生ダイオードのブレークダウン特性とリセット特性の交点の電流と、セルユニットCU1側の寄生ダイオードのブレークダウン特性とリセット特性の交点で決まる電流が釣り合う。このとき、弱リセット状態の一方が先にセットに遷移する。右側の上の図がワード線WL側のセルユニットCU2が遷移した場合、下の図がビット線BL側のセルユニットCU1が遷移した場合で、遷移したセルユニットCU1又はCU2では寄生ダイオードが消失する。右側の状態は前の図の左側の特性と同じであり、そこからの過程は既に説明した過程と同様である。
以上の過程で縦列セルの‘0’状態は電流制限が働くことで読み出すことできる。
以上の過程で縦列セルの‘0’状態は電流制限が働くことで読み出すことできる。
[‘1’読み出し過程]
次に、‘1’読出し過程を、いろいろな‘1’状態に対してセルユニットCU1,CU2の特性から個別に検討する。
まず、図21に、R/SまたはS/Rの’‘1’状態に対して選択ビット線電圧UbとしてVset+δ+Vf を設定した場合を示す。リセットのセルユニットCU1又はCU2には寄生ダイオードが出来ているので、逆方向特性をとしてブレークダウン特性を示す。固定ダイオードは順方向特性である。左側の上の図はビット線BL側のセルユニットCU1がリセットで、セルユニットCU1の寄生ダイオードのブレークダウン特性とリセット特性の交点の電流と、ワード線WL側のセルユニットCU2の固定ダイオードの順方向特性とセット特性の交点の電流とが釣り合った特性を示す。R状態のセルユニットCU1に大きなセット電圧Vsetに近い電圧がかかるのでセット状態への遷移が始まり、抵抗が低下して電流が増えて行き、二点鎖線で示す中間ノードMNの電位が上昇する。
次に、‘1’読出し過程を、いろいろな‘1’状態に対してセルユニットCU1,CU2の特性から個別に検討する。
まず、図21に、R/SまたはS/Rの’‘1’状態に対して選択ビット線電圧UbとしてVset+δ+Vf を設定した場合を示す。リセットのセルユニットCU1又はCU2には寄生ダイオードが出来ているので、逆方向特性をとしてブレークダウン特性を示す。固定ダイオードは順方向特性である。左側の上の図はビット線BL側のセルユニットCU1がリセットで、セルユニットCU1の寄生ダイオードのブレークダウン特性とリセット特性の交点の電流と、ワード線WL側のセルユニットCU2の固定ダイオードの順方向特性とセット特性の交点の電流とが釣り合った特性を示す。R状態のセルユニットCU1に大きなセット電圧Vsetに近い電圧がかかるのでセット状態への遷移が始まり、抵抗が低下して電流が増えて行き、二点鎖線で示す中間ノードMNの電位が上昇する。
下の図はビット線BL側のセルユニットCU1がセット状態で選択ビット線電圧Ubにおけるセット電流と、ワード線WL側のセルユニットCU2の寄生ダイオードのブレークダウンと固定ダイオードの順方向の特性とリセット特性の交点で決まる電流とが釣り合った特性を示す。R状態のセルユニットに大きな電圧がかかるのでセット状態への遷移が始まり、抵抗が低下して電流が増えだすと、二点鎖線で示す中間ノードMNの電位が下がる。
R状態のセルユニットCU1又はCU2がセット状態に遷移すると、中間ノードMNの電位が選択ビット線電圧Ubのほぼ中間になり、セルユニットCU1,CU2のセット電流で釣り合って安定する。このとき寄生ダイオードは消失し中間ノードのレベルは固定ダイオードのVfくらいずれて選択ビット線電圧Ubに近い方になる。この低抵抗状態のセルは電流が大きく流れるので電流制限回路が働き選択ビット線をフローティングにして放電によって中間ノードともども電位を下げる。これによって‘1’状態であることが判別できる。
なお、選択ビット線電圧Ubが‘0’読み出し過程の様に低い場合は、リセット状態のセルユニットのセット状態への遷移が生じないので、状態は変わらず高抵抗のままである。したがって、この読出し過程の選択ビット線電圧Ubでは、低抵抗状態の‘0’状態と高抵抗状態の‘1’状態は区別できる。
図22は、R/WRまたはWR/Rの‘1’状態に対して‘1’読出し過程の選択ビット線電圧UbとしてVset+δ+Vf を設定した場合を示す。左側の上の図はR/WRであり、寄生ダイオードがいずれのセルユニットCU1,CU2にも生じている。リセットの電流で釣り合った特性となるが、ビット線BL側のセルユニットCU1は寄生ダイオードのブレークダウン特性とリセット特性の交点の電流、ワード線WL側のセルユニットCU2は寄生ダイオードのブレークダウンと固定ダイオードの順方向の特性とリセット特性の交点で決まる電流となる。このときワード線WL側のセルユニットCU2にはWRをセット状態に遷移させるのに十分な電圧がかかり遷移が始まる。ワード線WL側のセルユニットCU2がセット状態になると右側の上の図のようにR/Sになり、図21の左側の上の図の状態になりその過程に入る。
左側の下の図はWR/R状態である。やはりリセットの電流で釣り合った特性となる。ビット線BL側のセルユニットCU1は寄生ダイオードのブレークダウン特性とリセット特性の交点の電流、ワード線WL側のセルユニットCU2は寄生ダイオードのブレークダウンと固定ダイオードの順方向の特性とリセット特性の交点で決まる電流となるのはR/WRの場合と同じである。このときビット線BL側のセルユニットCU1にはWRをセット状態に遷移させるのに十分な電圧がかかり遷移が始まる。ビット線BL側のセルユニットCU1がセット状態になると右側の下の図のようにS/Rになり、図21の左側の下の図の状態になりその過程に入る。なお、選択ビット線電圧Ubの電位が‘0’読み出し過程の様に低い場合は、リセットのセルユニットのセットへの遷移が生じないので、状態は変わらず高抵抗のままである。したがって、この読出し過程の選択ビット線電圧Ubでは、低抵抗状態の‘0’状態と高抵抗状態の‘1’状態は区別できる。
[‘2’読み出し過程]
図23は、選択ビット線BLに読み出し電圧Vreadとして2δ+Vf に加え、弱リセットを遷移させる程度の電圧をかけた場合の、‘2’状態についての特性を示す図である。‘2’状態はR/Rであるので、セルユニットCU1,CU2のリセット電流が釣り合った特性であり、セット電圧Vset以下の電圧ではセルユニットCU1,CU2は遷移を起こさない。したがってこの状態はこの読出し過程に対して安定していて高抵抗に留まりセル電流が増えることは無い。
したがって、この読出し過程の選択ビット線電圧Ubでは、低抵抗状態の‘0’状態と高抵抗状態の‘2’状態は区別できる。
図23は、選択ビット線BLに読み出し電圧Vreadとして2δ+Vf に加え、弱リセットを遷移させる程度の電圧をかけた場合の、‘2’状態についての特性を示す図である。‘2’状態はR/Rであるので、セルユニットCU1,CU2のリセット電流が釣り合った特性であり、セット電圧Vset以下の電圧ではセルユニットCU1,CU2は遷移を起こさない。したがってこの状態はこの読出し過程に対して安定していて高抵抗に留まりセル電流が増えることは無い。
したがって、この読出し過程の選択ビット線電圧Ubでは、低抵抗状態の‘0’状態と高抵抗状態の‘2’状態は区別できる。
[縦列セルの他の構成例1]
以上見てきたように、セルユニットCU1,CU2がセット状態で無い限り寄生ダイオードが現れ、そのブレークダウン電圧δが電位設定の際の量として現れた。また、条件としてδ+Vf≦Vmin のような関係も必要であった。したがってδは小さな値であると良い。そこでδをほとんどゼロにする、寄生ダイオードが現れないセルの構成のひとつを説明する。
以上見てきたように、セルユニットCU1,CU2がセット状態で無い限り寄生ダイオードが現れ、そのブレークダウン電圧δが電位設定の際の量として現れた。また、条件としてδ+Vf≦Vmin のような関係も必要であった。したがってδは小さな値であると良い。そこでδをほとんどゼロにする、寄生ダイオードが現れないセルの構成のひとつを説明する。
図24の左側に示した構成がそのようなメモリセルMCの構造で、メモリセルMCのセルユニットCU1には、前述したアモルファスシリコン層12に代えてアモルファスシリコン層32が設けられ、メモリセルMCのセルユニットCU2には、前述したアモルファスシリコン層22に代えてアモルファスシリコン層42が設けられている。これらのアモルファスシリコン層32,42は、アモルファスシリコン層12,22を少しpタイプ化して、電極となるpタイプのドープトポリシリコン層13,23とのキャリアのタイプとノードをできるだけ近づけたものである。こうすることによって縦列セルの状態によらず寄生ダイオードは現れないので、図の右側に示した固定ダイオードの特性のみが見える特性となる。これにより、寄生ダイオードのバイアス分の電圧を下げることができる。
[縦列セルの他の構成例2]
さらに、図25に示すように、固定ダイオードをなくして、さらにセル構造をより単純にして、前述したものとは逆方向の特性の寄生ダイオードで非対称特性を十分に引き出す構成について述べておく。このメモリセルMCは、図23に示したメモリセルMCのセルユニットCU1のpタイプのドープトポリシリコン層13に代えて、nタイプのドープトポリシリコン層33を使用し、セルユニットCU2のpタイプのドープトポリシリコン層23に代えて、nタイプのドープトポリシリコン層43を使用している。このような構成によれば、ドープトポリシリコン層33,43の上部のpタイプに近くなるようにドープされたアモルファスシリコン層32,42との間で寄生ダイオードが生じ、その極性が先の例における固定ダイオードと同じになる。この寄生ダイオードはフィラメントが完全につながっている場合は消失していて弱リセットも含めて、フィラメントが離れているリセット状態で現れる点と、縦列セルを構成する二つのセルユニットに同等に入る点が今までの固定ダイオードの導入と異なる。
さらに、図25に示すように、固定ダイオードをなくして、さらにセル構造をより単純にして、前述したものとは逆方向の特性の寄生ダイオードで非対称特性を十分に引き出す構成について述べておく。このメモリセルMCは、図23に示したメモリセルMCのセルユニットCU1のpタイプのドープトポリシリコン層13に代えて、nタイプのドープトポリシリコン層33を使用し、セルユニットCU2のpタイプのドープトポリシリコン層23に代えて、nタイプのドープトポリシリコン層43を使用している。このような構成によれば、ドープトポリシリコン層33,43の上部のpタイプに近くなるようにドープされたアモルファスシリコン層32,42との間で寄生ダイオードが生じ、その極性が先の例における固定ダイオードと同じになる。この寄生ダイオードはフィラメントが完全につながっている場合は消失していて弱リセットも含めて、フィラメントが離れているリセット状態で現れる点と、縦列セルを構成する二つのセルユニットに同等に入る点が今までの固定ダイオードの導入と異なる。
このメモリセルMCによれば、順方向の特性は、セット状態のセルユニットCU1又はCU2にはダイオードのVfがないので、その分電圧が低くて良く、弱リセットおよびリセット状態のセルユニットCU1又はCU2には固定ダイオードと同様にVfを考慮する必要があるが、大きな違いはない。
このメモリセルMCによれば、逆方向の特性は、セット状態のセルユニットCU1又はCU2にはダイオードが見えないので電圧が直接かかり、この電圧により弱リセット状態に遷移すると寄生ダイオードのためにフローティングに近い状態になって電圧はかからなくなる。このため弱リセットがさらに進行して完全なリセット状態に緩和してしまう確率はほとんどゼロとなる。このためセルとしてディスターブに強く、セット状態や弱リセット状態のリテンション特性が非常に向上する。セルをリセット状態に遷移させるには、図の下の側の特性グラフに示すように、寄生ダイオードのブレークダウン分のΔだけ大きな電圧をかけてやるのは固定ダイオード導入の場合と同様である。
なお、色々な設定過程で示した電圧δは寄生ダイオードのVfとしたり、ΔやVfの大きさはひとつの固定ダイオードが二つの寄生ダイオードになったことを考慮して適宜値を2倍近くにするなど、場合によって変える必要はあるが、過程の考え方は全く変わらない。
[動作]
次に、フローティングアクセス方式(FLA)を縦列セルに応用する場合について、その具体的な設定と手順について詳述する。
次に、フローティングアクセス方式(FLA)を縦列セルに応用する場合について、その具体的な設定と手順について詳述する。
図26に示すように、例えば3×3のメモリセルMCからなるメモリマットMMを有し、上下のメモリマットMMでビット線BLとワード線WLとを共有しているメモリセルアレイ1において、アクセスに入る前の状態、すなわちメモリセルMCの状態を保持しているときをホールドと呼び、すべてのビット線BL及びワード線WLは接地レベルであるVssに設定する。この状態ではセルはその抵抗状態を維持してデータがメモリセルアレイ1に固定された状態となる。どのメモリセルにも電位バイアスはかからない。
次に、FLA方式を使うため、フローティングにするビット線BL及びワード線WLの電位を予め設定する過程を、イニシャルスタンドバイとアクティブスタンドバイの二つに分けて設定する。図27は、このようなスタンドバイ状態の電圧印加状態を示す図である。アクティブスタンドバイにおいては、選択線の電位変化が大きいために、隣接選択線のカップリングが大きいとフローティングの選択線が許容された電位範囲から外れてしまうような過程で、いずれの選択線もフローティングにしないで電位の変化と設定の維持を短い時間同時に行うスタンドバイ過程である。スタンドバイの後にアクティブ過程があるが、これは後述するように非選択となったビット線BL及びワード線WLなどをフローティング状態にする。
アクセスモードは、消去、‘0’状態設定、‘1’状態設定、‘0’読み出し、‘1’読み出しの5つである。以下、それぞれのアクセスモードについて順に説明する。なお、図27に示すように、選択線のうち、非選択ビット線BLに設定される電位をU、選択ビット線BLの電位をUb、非選択ワード線WLに設定される電位をV、選択ワード線WLの電位をVwで表す。
[消去]
消去は、セルユニットCU1,CU2をリセット状態にして‘2’の状態のセルにする過程で、個別のセルをこの状態にし、かつ他のセルにディスターブを与えずに設定をすることが困難であるので、所定の消去領域を構成する複数本のビット線BLに接続されたメモリセルMCに対して同時に消去を行う。全てのワード線WLの設定は同じである。
消去は、セルユニットCU1,CU2をリセット状態にして‘2’の状態のセルにする過程で、個別のセルをこの状態にし、かつ他のセルにディスターブを与えずに設定をすることが困難であるので、所定の消去領域を構成する複数本のビット線BLに接続されたメモリセルMCに対して同時に消去を行う。全てのワード線WLの設定は同じである。
図28にビット線BLとワード線WLの電位設定のアクティブスタンドバイ時のパターンを示し、図29にタイムチャートを示す。設定のための電位は大きな値を使うので、2段階で行われる。時刻t0〜t1まではホールド(hold)である。第1段階では、時刻t1で、まず全てのビット線BLと全てのワード線WLに初期電圧Vminを設定する。時刻t1〜t2がイニシャルスタンドバイ(initial stand-by)である。イニシャルスタンドバイは、前述したように、セルユニットCU1,CU2に状態変化を生じさせずに両者の間のノードを上昇させる過程である。次に、時刻t2で、消去を行わないビット線BLは、一点鎖線で示すようにメモリマットMMに関係なく初期電圧Vminのままとし、消去を行うビット線BLには、実線のように接地電圧Vssを印加する。また、時刻t2で、全てのワード線WLはVreset+Δに設定する。時刻t2から時間τ1の間はアクティブスタンドバイである。アクティブスタンドバイで、この設定を維持したあとでアクティブ状態となる。このアクティブ状態では、全てのビット線BLとワード線WLを点線で示すようにフローティング状態にする。フローティング状態を時刻t3まで維持する。ここまでが第1段階である。
第2段階では、時刻t3でイニシャルスタンドバイが開始され、消去を行うビット線BLには、再び接地電圧Vssを、消去を行わないビット線BLにはVreset+Δを与え、全てのワード線WLは2Vreset+Δの設定とする。アクティブスタンドバイでは、イニシャルスタンドバイの設定を維持する。t3から時間τ2の間この設定を維持したあとで、アクティブ に移行し、再び全てのワード線WLとビット線BLをフローティングにする。
しばらくフローティングを維持したあとは自然放電で電位がVss近傍に落ち着くのを待つか、電圧の変化量が初期電圧Vminを超えないようにして少しずつ電位を強制的に下げて接地電位Vss近傍に持っていっても良い。時刻t3までの設定は縦列セルの中間ノードが電位設定に追随してセルユニットに状態遷移を生じるような擾乱が発生しないようにしつつ、消去するメモリセルMCについて準備的なセルユニットの遷移をするためである。時刻t3以降が本来の消去が行われて‘2’状態が設定される過程である。
図30に示すように、消去領域EAは、所定のビット線BLのまとまりごとに設定され、この設定された消去領域EAのみが‘2’状態に設定される。ビット線BLは、メモリセルMCを三次元化したマトリクスにおいて各層を形成するメモリマットMMごとに異なる選択回路群を持つ。これはメモリマットMMごとに個別の選択セルからデータを読み出すためであるが、これを利用して、メモリマットMMごとと、メモリマットMM内でのビット線BLのグループごとの消去を行うことができる。
あるメモリマットMMの一定の消去領域EAを消去する場合の電位設定の概要を図30に示す。選択されたメモリマットMMも含めて、マトリクス内の全てのワード線WLは初期電圧Vminから電圧Vreset+Δを経て電圧2Vreset+Δへと各過程で設定される。消去領域EAは、図30のようにメモリマットMM内でまとまっていても、分散していても良いし、異なるメモリマットMMにまたがって設定されても良いが、消去領域EAに含まれるビット線BLの電位はVminからVssへと設定され、消去領域EAに含まれるビット線BL上の全てのメモリセルMCが消去される。消去領域EA以外のビット線BLは初期電圧Vminから電圧Vreset+Δへと設定される。電圧設定とフローティングの関係は図29に示した通りである。
このような消去動作は、例えば、連続アクセスの単位、すなわちワード線WLをスキャンして複数のビット線BLに対して同時に行う連続アクセスに対応した上記複数ビット線BLの単位で行うことが可能である。また、ある領域ごとに一定のスキャンサイクルおきに消去を行って、新たなデータの設定を行うことも可能である。このように、消去の範囲、タイミングなど、いろいろなデータ転送のモードを仕様として設けることができる。
[データ設定]
次に、データ設定過程について説明する。メモリセルMCへのデータ設定は、消去されたメモリセルMCのうち‘0’と‘1’を設定するメモリセルMCに‘0’を設定し、更に‘1’を設定する‘0’状態のメモリセルMCに‘1’を上書きすることによって行われる。選択されたワード線WLごとに、同時に書込みが行われる複数のビット線BLに接続されたメモリセルMCのうち、データ‘0’とデータ‘1’を設定するメモリセルMCに対して‘0’設定を行い、さらにデータ‘1’を設定するメモリセルMCに対して‘1’を上書きする。
次に、データ設定過程について説明する。メモリセルMCへのデータ設定は、消去されたメモリセルMCのうち‘0’と‘1’を設定するメモリセルMCに‘0’を設定し、更に‘1’を設定する‘0’状態のメモリセルMCに‘1’を上書きすることによって行われる。選択されたワード線WLごとに、同時に書込みが行われる複数のビット線BLに接続されたメモリセルMCのうち、データ‘0’とデータ‘1’を設定するメモリセルMCに対して‘0’設定を行い、さらにデータ‘1’を設定するメモリセルMCに対して‘1’を上書きする。
[‘0’設定]
図31は、消去過程により、‘2’に設定された状態のクロスポインとのターゲットセルTCに‘0’を設定するための電位の設定パターンを示す図、図32は同じく電位の設定手順を示す図である。時刻t0から電位の設定が始まるとして、まずアクセスするメモリマットMMの全てのビット線BLとワード線WLを接地電圧Vssに設定する(hold)。時刻t1において、メモリマットMM内の全てのビット線BLとワード線WLを初期電圧Vminに設定する。この設定を時刻t2まで維持する(initial stand-by)。
図31は、消去過程により、‘2’に設定された状態のクロスポインとのターゲットセルTCに‘0’を設定するための電位の設定パターンを示す図、図32は同じく電位の設定手順を示す図である。時刻t0から電位の設定が始まるとして、まずアクセスするメモリマットMMの全てのビット線BLとワード線WLを接地電圧Vssに設定する(hold)。時刻t1において、メモリマットMM内の全てのビット線BLとワード線WLを初期電圧Vminに設定する。この設定を時刻t2まで維持する(initial stand-by)。
時刻t2において、選択ビット線BLを、実線のように電圧2Vset+2δ+Vfに、非選択ビット線BLを一点鎖線で示すように初期電圧Vminに維持し、選択ワード線WLを実線で示すように接地電圧Vssに、非選択ワード線WLを一点鎖線で示すように電圧2Vminに設定して短い時間τの間維持する(active stand-by)。その後、非選択ビット線BLと非選択ワード線WLをフローティングにする(active)。このτの期間は隣接カップリングによって非選択ビット線BL及び非選択ワード線WLが、選択ビット線BL及び選択ワード線WLの影響を受けないようにする期間であり、設定電位間に僅かながら電流が流れる可能性があるので、できるだけ短くする。時刻t2+τのあとはFLAとなり、メモリセルMCに‘0’が設定されると電流制限がビット線BLに働くのでビット線BLはフローティングになり電位が少しずつ低下する。
フローティングの電位が初期電圧Vmin位になった時刻t3において、全てのビット線BLとワード線WLを接地電位Vssにしてこの過程を終了する。非選択セルには順逆バイアスの大きさで、最大でセット電圧Vsetか初期電圧Vminしかかからないので、非選択セルが状態遷移を起こすことは無い。
図33は、‘0’設定過程のビット線BL及びワード線WLの電位の変化のみを示した図である。設定時の電位を太い実線のバーで、ここからの変化後の電位を白抜きのバーで示した。時間τの間はフローティングにせずに隣接カップリングでの変動を抑えているので、非選択ビット線電圧Uや非選択ワードライン電圧Vは、設定したいレベルに留まり、白抜きバーで示したレベルを比べると、ビット線BLとワード線WL間にかかる電圧は、選択ビット線電圧Ubと選択ワード線電圧Vwの間の電位差2Vset+2δ+Vf となる。これによりターゲットセルTCには、ターゲットセルTCが‘0’状態に遷移するのに十分な順方向の高電圧がかかる。これに対し、選択ビット線電圧Ubと非選択ワード線電圧Vの間の電位差は2(Vset-Vmin)+2δ+Vf であり、この電圧がセット電圧Vset以下の場合、すなわち2δ+Vf≦2Vmin-Vsetの場合には、状態遷移は起こらない。また、非選択ビット線電圧Uと選択ワード線電圧Vwの間の電位差はVminであり、非選択ビット線BLと選択ワード線WLに接続されたメモリセルMCにも状態を遷移させる電圧はかからない。非選択ビット線BLと非選択ワード線WLの間には、フローティングとなるまでの順方向の余分な電流が増えるが、FLAには移行できる。期間τをいかに短くできるかがパワーを減らすためのキーとなる。なお、寄生ダイオードのブレークダウン電圧δは小さくでき、初期電圧Vmin、セット電圧Vset及びリセット電圧Vresetは、ほぼ同じ大きさに設定すれば、2δ+Vf≦2Vmin-Vsetは容易に満たすことができる。
[‘1’設定]
図34は、‘0’設定の過程のあとに続いて行われる‘1’状態をセルに書き込む‘1’設定過程の電位のパターンを示す図であり、図35は、同じく設定手順を示す図である。‘1’設定過程は、セルユニットCU1,CU2のうちの一つをリセット状態にする過程である。時刻t0に電位の設定が始まり、選択したメモリマットMMのすべてのワード線WLとビット線BLを接地電圧Vssに設定する(hold)。続いてt1において、選択ビット線BLは接地電圧Vssに維持したままで、非選択のビット線BLにVmin-Δを印加し、選択ワード線WLには初期電圧Vmin、非選択ワード線WLにはそれよりも低い電圧Vmin-Δに設定する(initial stand-by, active stand-by)。時刻t2からはFLA動作になり、選択ビット線BLを接地電圧Vss、選択ワード線WLを電圧Vreset+Δにして他のビット線BLとワード線WLをフローティング状態にする(active)。時刻t3でFLAが終了し、ビット線BL及びワード線WLの全てをVssに設定する。
図34は、‘0’設定の過程のあとに続いて行われる‘1’状態をセルに書き込む‘1’設定過程の電位のパターンを示す図であり、図35は、同じく設定手順を示す図である。‘1’設定過程は、セルユニットCU1,CU2のうちの一つをリセット状態にする過程である。時刻t0に電位の設定が始まり、選択したメモリマットMMのすべてのワード線WLとビット線BLを接地電圧Vssに設定する(hold)。続いてt1において、選択ビット線BLは接地電圧Vssに維持したままで、非選択のビット線BLにVmin-Δを印加し、選択ワード線WLには初期電圧Vmin、非選択ワード線WLにはそれよりも低い電圧Vmin-Δに設定する(initial stand-by, active stand-by)。時刻t2からはFLA動作になり、選択ビット線BLを接地電圧Vss、選択ワード線WLを電圧Vreset+Δにして他のビット線BLとワード線WLをフローティング状態にする(active)。時刻t3でFLAが終了し、ビット線BL及びワード線WLの全てをVssに設定する。
図36は、‘1’設定過程のビット線BL及びワード線WLの電位の変化のみを示した図である。設定時の電位を太い実線のバーで、ここからの変化後の電位を白抜きのバーで示した。ビット線BLはFLAに入っても選択ビット線BLの電位を変えないのでフローティングの非選択ビット線の変動もない。一方、選択ワード線WLは初期電圧Vminから電圧Vreset+Δに持ち上げるので、フローティングの非選択ワード線WLはカップリング変動のないVmin-Δからカップリング100%のVresetまでのの分布を持つ。非選択セルにリセット電圧Vresetより大きな擾乱が発生しない条件(Vreset+Δ)-(Vmin-Δ)≦Vreset から2Δ≦Vminとなるので、セット電圧Vsetやリセット電圧Vresetの半分以下の大きさのブレークダウン電圧になるようにしてあればターゲットセルTCのみ状態の遷移が生じ、他の非選択セルには状態の遷移は生じない。
[‘0’読み出し]
図37は、‘0’読み出し過程のビット線BL及びワード線WLの電位のパターンを示す図、図38は同じくタイミングチャートである。‘0’読み出し過程は、メモリセルMCが高抵抗であるか低抵抗であるかを判別する過程である。読み出し電圧Vreadは 2δ+Vf に弱リセットをセットに遷移させることができる電圧の2倍程度の電圧を加えた電位とすると良い。このとき時刻t1〜t2のイニシャルスタンドバイとアクティブスタンドバイでは、すべてのビット線BL及びワード線WLを読み出し電圧Vreadにする。すなわち、U=Ub=V=Vw=Vreadと設定する。時刻t2〜t3のアクティブでは選択ビット線電圧Ub=Vread、選択ワード線電圧Vw=Vssとして他は全てフローティングにする。セルが‘0’状態であればセル電流が増えて電流制限回路が働き、選択ビット線電圧Ubの電位がフローティングとなり下がるので‘0’状態の判定ができる。
図37は、‘0’読み出し過程のビット線BL及びワード線WLの電位のパターンを示す図、図38は同じくタイミングチャートである。‘0’読み出し過程は、メモリセルMCが高抵抗であるか低抵抗であるかを判別する過程である。読み出し電圧Vreadは 2δ+Vf に弱リセットをセットに遷移させることができる電圧の2倍程度の電圧を加えた電位とすると良い。このとき時刻t1〜t2のイニシャルスタンドバイとアクティブスタンドバイでは、すべてのビット線BL及びワード線WLを読み出し電圧Vreadにする。すなわち、U=Ub=V=Vw=Vreadと設定する。時刻t2〜t3のアクティブでは選択ビット線電圧Ub=Vread、選択ワード線電圧Vw=Vssとして他は全てフローティングにする。セルが‘0’状態であればセル電流が増えて電流制限回路が働き、選択ビット線電圧Ubの電位がフローティングとなり下がるので‘0’状態の判定ができる。
[‘1’読み出し]
‘0’状態はセルが低抵抗であり、従来の抵抗の高低の判別で読み出せるが、セルの抵抗としてともに高抵抗である消去状態の‘2’状態と‘1’状態は判別が難しい。そこで高抵抗と判別されたセルに対して、‘1’状態のみ‘0’状態に遷移させることができることを用いて破壊的な‘1’読出しを行う。破壊的な読出しがされ、‘1’と判断されたセルは再び‘1’設定過程を行い‘1’状態に戻す。
‘0’状態はセルが低抵抗であり、従来の抵抗の高低の判別で読み出せるが、セルの抵抗としてともに高抵抗である消去状態の‘2’状態と‘1’状態は判別が難しい。そこで高抵抗と判別されたセルに対して、‘1’状態のみ‘0’状態に遷移させることができることを用いて破壊的な‘1’読出しを行う。破壊的な読出しがされ、‘1’と判断されたセルは再び‘1’設定過程を行い‘1’状態に戻す。
図39は、‘1’読出し過程を示すタイミングチャートである。図39に示すように、まず、全てのビット線BLとワード線WLの電位を時刻t0でVssを設定する(hold)。時刻t1では、選択ビット線電圧UbはVset/2に、非選択ビット線UはVmin/2-δ-Vf に設定し、選択ワード線電圧VwはVset/2に、非選択ワード線VはVminに設定し、これをτだけ維持する(initial stand-by, active stand-by)。時刻t1+τからは選択ビット線電圧UbをVset+δ+Vf に、選択ワード線電圧VwをVss にして、その他はフローティングにしてFLAの動作に入る(active)。ターゲットセルTCが‘1’状態であり、この‘1’読出し過程で‘0’状態に遷移すれば低抵抗のセルになり、電流が増加して電流制限回路が働き選択ビット線BLはフローティングになってその電位は下がり始める。これによってターゲットセルTCが‘1’状態であることがわかり、‘2’状態と区別される。‘2’状態のセルは‘0’状態に遷移することがない。時刻t2では全てのビット線BL及びワード線WLをVssに設定してこの過程を終了する。
図40は、‘1’読出し過程の電位の関係を示している。設定時の電位を太い黒いバーで、ここからの変化後の電位を白抜きのバーで示した。選択ビット線電位UbはVset/2からVset+δ+Vf へと変化するので非選択のビット線の電位UはカップリングでVmin/2-δ-Vf から(Vmin+Vset)/2の間に分布する。選択ワード線電位VwはVset/2からVss へと変化するので、非選択のワード線の電位VはVmin-Vset/2の間に分布する。したがって、非選択セルには、順方向ではUとVw間で最大(Vmin+Vset)/2の電圧がかかる。しかし、これはVsetより小さいので、FLAにおいてセルの状態遷移は生じない。UbとV間では、最大(Vset+δ+Vf)-(Vmin-Vset/2)=Vset/2-Vmin+δ+Vf がかかるが、これがVset以下なら問題はない。したがって、δ+Vf≦Vmin+Vset/2を満たせば問題ない。逆方向では、VとUbの間で最大Vmin-(Vmin/2-δ-Vf)=Vmin/2+δ+Vfの電圧がかかるが、これがVreset以下なら状態遷移を起こさない。したがって、Vmin/2+δ+Vf≦Vrese/2+δ+Vf≦Vreset から、δ+Vf≦Vreset なら問題ない。δ+Vf≦Vmin+Vset/2やδ+Vf≦Vresetの条件はδが小さいので容易に満たすことができる。ちなみに、1.5Vmin=Vmin+Vmin/2≦Vmin+Vset/2とVmin≦Vresetからδ+Vf≦Vminなら条件を満たす。
図41〜図46は、上述した‘1’読み出し過程の各時点でのビット線BL及びワード線WLに印加する電圧を示す図である。図41は、低抵抗と高抵抗の状態を判別する‘0’読み出し過程を終了した後を示し、図42〜図46は、これに引き続く‘1’読み出し過程を示している。図42はスタンドバイ、図43はアクティブ、図44はアクティブ後、図45は‘1’再書き込みスタンドバイ、図46は‘1’再書き込みアクティブをそれぞれ示している。読み出しは、複数のビット線BLにまとめて行う並列読み出しが基本となるので、この場合について図を示している。
図41に示すように、‘0’読み出し後の状態では、‘0’と判別されたターゲットセルTCの選択ビット線電圧Ubは、電流制限回路が働いてVssに近いVsなる電位に放電されている。ここでVsはVss+固定ダイオードのVf程度の電位である。高抵抗のセルのUbはVreadの電位の設定のままである。このVreadのままのUbに対して、‘1’状態か‘2’状態かの判定を行う。ここで選択されたビット線の‘0’状態と判定されたものは、どのビット線BLであるかの情報がレジスタに記憶されるとする。
図42に示すスタンドバイ過程では、選択するビット線BLに電位の設定を新たに行う。選択ビット線BLと選択ワード線WLにはVset/2、非選択ビット線BLにはVmin/2-δ-Vf、非選択ワード線WLにはVminを設定する。設定が終わり、図43に示すactiveに入ると、Ub=Vset+δ+Vf、Vw=Vssとして他の全ての非選択線をフローティングにする。このactive過程は‘1’状態のセルを‘0’状態に遷移させる過程であり、電流制限が働くのは既に‘0’状態であるセルのビット線か新たに‘0’状態に遷移した‘1’状態のセルのビット線である。電流制限が働きフローティングになったビット線BLは非選択のビット線BLの一部と同様に放電されUbはVsになる。電流制限回路が働いたビット線から先に記憶した‘0’状態のセルのビット線BLに新たに加わったビット線BLを選んで、これを‘1’状態のセルのあるビット線と判別できる。このビット線BLの位置情報もレジスタに記憶される。選択ビット線のうち電流制限回路が最終的に働かなかったビット線BLが‘2’状態のセルのビット線と判別される。
メモリ状態が破壊読出しされた‘1’状態のセルを再び‘1’状態に戻すのが次の再書込み過程である。‘1’状態の再書込みは、‘1’状態と判別されたビット線への‘1’状態設定過程である。図44に示すように、‘1’読み出しのactive後の状態は‘0’状態となったセルのあるビット線BLが電位Vsあたりになっている。レジスタのビット線BLの情報を元に、破壊読出しされた‘1’状態のビット線BLを選択できるので、選択ビット線BLを新たに設定して‘1’状態設定過程である再書き込み過程を行う。
図45に示すように、スタンドバイでは新たに設定された選択ビット線以外を全て非選択ビット線として、非選択ワード線とともにVmin-Δに設定し、新たな選択ビット線をVss、選択ワード線をVminに設定する。すなわち、U=V=Vmin-Δ、Ub=Vss、Vw=Vmin と設定する。図46に示すように、アクティブではUb=Vss、Vw=Vreset+Δとして他を全てフローティングにする。これによって‘1’状態を再びセルに設定したことになる。
メモリセルMCの抵抗状態判定を行う方法として、ビット線BLへの電流制限を利用しているが、その具体的な回路の例を図47に示す。この電流制限回路は、ビット線BLへの電流の流入を遮断する部分である電流遮断部(current cutter)CCと、この電流遮断部CCを制御し、かつセルの抵抗状態をビット線の電位レベルから検知する状態検出部(state sensor)SSよりなる。全体の回路をSSCCと略記する。電流遮断部CCが電流を制御するノードはBLB_iである。BLB_iは、複数のビット線BLをまとめてデコード回路BLBDによって接続が制御されたノードである。ノードBLB_iへの電流を供給するのが選択ビット線電圧Ubである。
電流遮断部CCにおいて信号RSが入力されるの入ったNチャネルトランジスタN1は、リセット状態への遷移の際に用いる経路である。この場合、ビット線側を低電位にして、選択ワード線から選択ビット線へと電流を流すことになる。このときPチャネルトランジスタP1はオフとなるように状態検出部SSから制御される。状態検出部SSは、ノードBLB_iのレベルがある程度低くなったら信号gpを立ち上げるインバータIV1と、インバータIV1の出力を反転させるインバータIV2と、インバータIV2の出力をラッチするラッチ回路L1から構成される。インバータIV1はノードBLB_iの電位レベルを反転するCMOSインバータで、その電源はUbである。インバータIV1の出力信号gpが電流遮断部CCのPチャネルトランジスタP1のゲートに入力し、そのオン/オフを制御する。ラッチL1は、信号gpを受けて信号の状態を保持する回路である。初期状態として信号/startが‘H’であり信号setは立ち上がっていない。ラッチL1が働くのは信号/startが‘L’になってからで出力信号gpの状態を信号setとして出力する。ラッチL1の電源は入力側はUb、出力側はセルの状態設定とは独立の電源Vddによって信号setの出力を安定して確保する。なおリセット設定の際には状態検出部SSは必要が無く、/startは‘L’固定として信号setもUbがVssに設定されるので‘H’固定となる。
メモリセルアレイ1のビット線アクセスは、複数を並列にアクセスする方法が基本となるのでこれについて説明しておく。図48は、メモリセルアレイ1内のひとつのメモリマットMMについてビット線BLの同時選択の様子を示した図である。複数のビット線BLをそのまとまりであるBLBごとにデコード選択するデコード回路BLBDと、複数のワード線WLをそのまとまりであるWLBごとにデコード選択するデコード回路WLBDとが設けられる。多ビットの同時アクセスは、ひとつのデコード回路WLBDを選択して、このデコード回路BLBDでひとつのワード線WLを選択することにより行う。一方、デコード回路BLBDは、複数が同時に選択される。そして、各デコード回路BLBDにおいて、ビット線BLを一本ずつ選択して複数のビット線BLの同時並列選択とする。各デコード回路BLBDには、SSCC回路が個別に設けられる。これらのSSCC回路によって同時並列選択されたビット線BLの各々が個別に電流制限や状態の判別を受けることになる。
以上説明してきた縦列セルとしてのイオンメモリセルの消去や状態設定や読出しを踏まえて、次にメモリシステムとしての構成を検討する。しかし、本実施形態におけるメモリシステムは、イオンメモリを用いたものに限定されず、電圧のバイアス方向によって非対称な電流特性を示すメモリで多値化したものは全て適用可能である。メモリシステムは、どこまでメモリの構成要素として考えるかで、非対称抵抗変化多値メモリまたは非対称抵抗変化多値メモリシステムとなる。
図49は、本実施形態によるメモリシステムの構成を示す図である。このメモリシステムは、メモリデバイス100と、このメモリデバイス100のデータ転送を制御するメモリコントローラ200とにより構成されている。メモリデバイス100は、非対称抵抗変化多値メモリアレイとしてのメモリセルアレイ1と、メモリセルアレイ1のデータを一時保存するバッファ・レジスタ6とを備えている。メモリセルアレイ1内では、随時消去領域が設定され、アクセスユニットまたはグループごとにデータの設定や読出しが行われる。アクセスユニットのデータを一括して保持し扱うのがバッファ・レジスタ6である。バッファ・レジスタ6内に、イオンメモリで言えば‘0’状態と‘1’状態の上書きの状態の情報などが保持される。
以上のように非対称抵抗変化多値メモリとして構成できるイオンメモリではあるが、縦列セルとして考えたイオンメモリに話を戻すと、メモリの多値レベルは3であった。この3値のメモリをその特性に合ったシステムとしてシステムを構築する方法について以下説明する。
図50は、3値セルに直接データを保持するための変換方法を示した図である。3値セルに最も効率よく2値情報データを記憶できる方法は、3値セルを二つ組合せた9値セルに2値データの3ビットを記憶する方法である。すなわち3m/2nを1以上で一番小さくできるのはm=2,n=3の場合であるので、効率良くデータを3値セルに記憶するには、この方法が最適であり、このためには2進数の3桁を3進数の2桁に変換してやればよい。3進数はZ3で表現できるのでこの変換をZ3変換と表す。
メモリに記憶するデータの変換の流れは図50の上部に示したようになる。バイナリデータDがZ3変換で3進数の2桁のAとなり、これを3値のイオンメモリアレイに記憶保持し、Aとして読み出されたデータをバイナリ変換で2進数の3桁に戻し出力する。データ変換でのデコードの構成を図50の下側に示している。すなわち、3ビットのバイナリで表される10進数は0から7であり、これを3進数の2桁で表している。3進の2桁は10進数の0から8を表せるので、2セルの状態としてはひとつが無駄になるだけで、無駄を最小にできる。セルへの書込みと読み出しではこの変換のデコーダを介してデータをやり取りすればよい。バイナリのセルなら3つ必要であるところを2つの3値セルで記憶でき、情報密度を1.5倍にすることができる。
しかしながら縦列セルは、データのリテンションを向上する目的であったが、3値の状態間の遷移は擾乱によってやがては必ず生じるので、これを訂正して修正できることがリテンション特性の悪いセルを用いて見かけ上リテンション特性の良い不揮発性のメモリを構築する上では必須となる。そこで、ただ単位バイナリデータを3進数に変えるのでなく、LMC(Lee Metric Code)へのコード変換をしてECC(Error Correction Code)の機能込みのデータコードとして3値メモリセルを利用する方法を次に検討する。
p−adicデータ処理のシステムの概要については、本発明者により特願2010−213215号として既に提案され、NANDフラッシュメモリへの応用については、特願2010−214357号として既に提案されている。ここでは3値セルで構成されたメモリに応用できる最も単純なコントローラとして、ECCの計算などもより簡便になるように、最も単純な手順の方法を提案しているので、まず再びリー・メトリック・コードについて簡単に説明しておく。なお、詳細説明は特開2011−198253号及び特願2010−213215、特願2010−214357号に詳しい。また原典は文献IEEE TRANSACTIONS ON INFORMATION THEORY VOL.40, NO.4, JULY1994, pp.1083-1096 にある。
具体例は、リー・メトリック・コードでのECCを構成できる最小の素数はp=5であるので、これと次の素数p=7に特化して説明する。
コードを表すシンボルはZpの代表元である0からp−1の整数cjである。これらのコードとしての整数の計量をLM(Lee metric)として|cj|で表し、定義は全てp/2以下の整数で表せるようにcj<p/2ならcjのまま、p/2<cjならp−cjとしている。コードCはシンボルn個(n=p−1)の並びで、コードの計量は各シンボルのLMの和として定義される。コード間の距離はコードの対応する各シンボルの差のLMの和となる。さらにコードの最小距離はコードを構成するコード語の最小の計量と定義する。LMを持ったリー・メトリック・コードとして用いるのは、下記に示す生成行列Gとシンドローム行列Hを持ったコードで、最小距離が2γでγ−1=ε以下のLMのエラーが訂正可能なコードである。
ここで、コードの語長をn、データの語長をkとするとγ=n−kであり、γはコードの冗長語長を表す。p=5、ε=1では、n=4、γ=2、k=2となり、下記数1の生成行列Gとシンドローム行列Hが用いられる。
また、p=7、ε=1では、n=6、γ=2、k=4となり、下記数2の生成行列Gとシンドローム行列Hが用いられる。
この様に構成されるリー・メトリック・コードを作るために、データをk桁のp進数で表し、各桁の数はZpの数であるから、これをリー・メトリック・コードのデータ語Xとして、G行列から演算C=XGを計算すれば、コード表現が得られる。得られたコード語をメモリに記憶する。記憶したZpの数に生じたエラーの情報は、メモリから読み出したリー・メトリック・コードのデータ語Yとして、演算S=YHt(HtはHの転置行列)からシンドロームを得て、エラーの位置と量が計算できエラーが訂正できる。
今回の実施例で具体的にコントローラにする、p=5 γ=ε+1=2 ε=1とp=7 γ=ε+1=2 ε=1の場合の回路システムを説明するために、計算式などをまとめておく。メモリに保持されたコードシンボルからなるコードCのバイナリデータは、p=5や7では3ビットで表せる各シンボルのn個の集まりで、コード内でシンボルは場所位置である通し番号を持つ。各位置のシンボルはンボルごとに様々な擾乱を受けて変化を起こし、異なるシンボルからなるコードYへと変化する。YからCを復元するのがデコードである。デコードに先立ちまずシンドロームを下記数3のように求める。
シンドロームはH行列を利用してS=YHtの各要素としてε=1ではS0,S1として求まる。ここでHtはHの転置行列で、G行列とH行列の構成がGHt=0 (mod p)となるように構成されていることにより、E=Y−Cとおくと、S=EHtとなる。またE=(e1,e2, ・・,en)とすると、S0=ΣejとなっていてS0は各シンボルのエラーの総和になっている。これらのシンドロームが唯一のエラーの情報でありこれをもとに正しいコードの復元を行う。
デコードの原理を説明する。n=p−1個のシンボルのエラーを二つの組J+とJ−に分類する。すなわち、エラーシンボルがp/2より小さいコードシンボルのコード内の場所位置の集まりであるJ+と、p/2より大きいコードシンボルのコード内の場所位置の集まりであるJ−である。
GF(p)上の多項式Λ(x)とV(x)を、これらの組J+とJ−をもとに数5の様に構成する。
Λ(x)はJ+のエラーシンボル場所位置の逆数を根としてもち、そのシンボルのLMejを根の多重度として持つ多項式であり、 V(x)はJ−のエラーシンボル場所位置の逆数を根としてもち、そのシンボルのLM p−ejを根の多重度として持つ多項式である。デコードは、最終的にこれらの多項式をシンドロームの情報からのみ構成して、解くことによってエラーの情報を得る過程である。したがってこれらの多項式とシンドロームの関係を求める必要がある。
各シンドロームをその次数の係数に持つ級数多項式を数5のように構成すると、エラーシンボルの場所位置とその値を持つような有理多項式で表され、Λ(x)、V(x)、S(x)の間に数6の関係式がなりたつ。
各シンドロームをその次数の係数に持つ級数多項式を数5のように構成すると、エラーシンボルの場所位置とその値を持つような有理多項式で表され、Λ(x)、V(x)、S(x)の間に数6の関係式がなりたつ。
この関係式を使ってS(x)からΛ(x)とV(x)を求めるのがデコードの次の過程となる。S(x)からΛ(x)とV(x)を構成する。まず数6の合同式を満足する多項式Ψ(x)を下記のように求める。
Ψ(x)の展開式において、合同式の両辺の同次次数の係数の比較から、係数ψjはシンドローム Siと既にもとまった係数を用いて求めることが出来る。このΨ(x)はΛ(x)/V(x)に等価な多項式であるが、
(1)Λ(x)とV(x)のKey条件
(2)V(x)Ψ(x)≡Λ(x) mod xε+1
(3)deg Λ(x)+deg V(x)<ε+1
(4)Λ(x)とV(x)は互いに素
(5)deg Λ(x)−deg V(x)≡S0 mod p
(2)V(x)Ψ(x)≡Λ(x) mod xε+1
(3)deg Λ(x)+deg V(x)<ε+1
(4)Λ(x)とV(x)は互いに素
(5)deg Λ(x)−deg V(x)≡S0 mod p
という条件があり、これを満たす多項式がΛ(x)とV(x)に定数因数を除いて等しくなる。さらに、一般的な関係Ψ(x)S(x)≡−xΨ’(x) mod xε+1 があるので、ε=1ではすぐに、シンドロームS=(S0,S1)からψ0=1、ψ1=−S1として多項式Ψ(x)=1+ψ1xとΨ*(x)=1−ψ1xをつくり、S0=1なら多項式λ(x)=Ψ(x)とv(x)=1、 S0=−1なら多項式λ(x)=1とv(x)=Ψ*(x)とするとKey条件を満たすのでこれらが求める多項式として確定する。
なお、ε=1であるのでΛ(x)が1次かV(x)が1次の場合か両方とも0次の場合しかなく、S0は0か1か−1(≡p−1)の場合しかない。 S0が0ならΛ(x)やV(x)は0次であるのでS1=0でなければならない。結局、S0=0でS1≠0かS0≠1,−1、すなわちS=(S0,S1)≠0でS0≠1,−1なら多項式が求められないエラー発生の場合である。さらに、S0≠0でS1=0ではV(x)≡Λ(x)から0次とならなければならずS0=0でなければ矛盾するのでこの場合も多項式が求まらないエラー発生の場合である。
以上、リー・メトリック・コードでのECCの処理の説明をしたが、この処理に適合するようにバイナリデータからコードシンボルを生成する必要がある。この具体的な方法について説明する。すなわちバイナリの世界とリー・メトリック・コードのp−adic Zp の世界との適切な変換手順について説明する。
リー・メトリック・コードではkシンボルをデータと見なす。したがってリー・メトリック・コードにおけるkシンボルにバイナリのsビットのデータが対応する。素数を表すために必要な最小のビット数をh+1とするとき、2h進数のk桁となるビット数をsとする。sビットとk桁で表せる状態の数は等しいのでs=hkとなる。pがhビットで過不足なく表現できる条件は、2h<p<2h+1から2h+1≦p≦2h+1−1であり、これとkコードシンボルでデータが表せる条件、pk−1<2s<pk から、(2h+1)(k−1)+1≦2S≦(2(h+1)−1)k−1 が得られる。この条件を満たす最小の数として、h=2として最小規模のリー・メトリック・コードが構成できる。これに対応するpは5と7である。このときk=2,4でありs=4,8となり、4ビットまたは8ビットのデータを一括して処理してコードを発生することになる。
h=2の場合、s=2kビットのバイナリデータからZpのkコードシンボルを作るのがリー・メトリック・コードへの変換の入口の処理である。sビットのバイナリデータとk個のデータシンボルはビットパターンとコードシンボルとの対応関係を定義するデコーダを用いる。このデコーダはセルの物理的特徴を十分に反映したものでなければならないが、イオンメモリの3値セルについては、後ほどp=5と7の場合について詳細に説明する。
以上、説明してきたイオンメモリを用いた場合、各々のメモリセルMCは3値であるのでpを表現するために、後に説明するように2セルをペアセルとして用いて、2k個のセルでリー・メトリック・コードのデータとしてのk個のコードシンボルを表すことになる。このk個のデータコードシンボルA=(a0,・・・,ak−1)からリー・メトリック・コードを作るのがエンコード処理である。エンコード処理では、生成行列GによってAから、数8のようにコードC=(c1,c2,・・,cn)を生成する。各々のシンボルはp状態の多値レベルとして2セルの3値セルに記憶される。
セルに記憶したコードをエラー訂正するデコードの処理は後にセルとの対応を説明してから詳細に検討するが、ここではECCを用いたデコードが済んで正しいコードC=(c1,c2,・・,cn)が得られた後の変換の処理について説明する。コード生成行列をGとすると、コードとデータシンボルXとの関係はXG=Cであるので、これを解いてX=Aとする解を求めるとこれがデータコードA=(a0, ・・,ak−1)となる。A=CG−1の解法については次に詳細に説明する。AからバイナリのsビットデータDを得るには対応のデコーダの逆変換を利用したデコーダを構成してシンボルごとに行う。各シンボルからhビットのバイナリが得られ、データコードAからsビットストリングのバイナリデータD=(d0,d1,・・,ds−1)が得られる。
次に、エラー訂正が終了したコードから情報データであるkシンボルのAを得る過程で使われるリー・メトリック・コード CからデータシンボルAを求める方法について具体的に示す。
数9〜数11に示すように、Cを求める式にZpの要素とその累乗をかけて和を取ると、有限体の要素の各指数ごとの累乗和はゼロ要素となる性質から、各データシンボルamをコードシンボルcjの線形和として得る式が導かれる。線形和の係数の行列が生成行列Gの右逆行列G−1となっている。
数9〜数11に示すように、Cを求める式にZpの要素とその累乗をかけて和を取ると、有限体の要素の各指数ごとの累乗和はゼロ要素となる性質から、各データシンボルamをコードシンボルcjの線形和として得る式が導かれる。線形和の係数の行列が生成行列Gの右逆行列G−1となっている。
次の数12〜14でε=1でのp=5とp=7の具体的な行列を示す。G5がp=5、G7がp=7の場合である。
次に、3値のイオンセルのペアを用いてZ5のデータを表現する方法を検討する。縦列セルのイオンメモリは消去状態の‘2’状態から‘0’状態を経て‘1’状態を設定することを説明した。‘2’状態が最も安定した状態と考えられ、この状態に向かってセル状態の緩和が生じると考える。したがって、セル状態の緩和過程はほとんど状態の番号が増加する方向の一方向が多いと考える。セルユニットの一方のみの状態変化が擾乱によって主に生じ、隣接番号への状態変化としての緩和がメインであるとする。この特徴を想定して、これらの変化がコードシンボルでLMが1だけ変化する場合に対応するのが図51のペアセルの状態とZ5のコードシンボルとの対応付けである。
ペアをなす縦列セルの状態を図51の左欄と下欄に示したとき、両者の状態が同じ場合を全てZ5の0、左欄の状態が下欄の状態に対して1だけ大きな状態をZ5の1、同じく2だけ大きな状態をZ5の2とし、下欄の状態が左欄の状態に対して1だけ大きな状態をZ5の−1、同じく2だけ大きな状態をZ5の−2としている。このように、Z5の要素は、2,1,0,−1,−2の5つであり、これを並べたのが、図51の下の表のa欄である。LMでは、距離の関係が保たれた対応であれば良いので、巡回的に要素をずらしても良い。したがって、Z5の要素を、下表のb,c,d,eのように配置しても良い。
なお、ペアの縦列セルが同時に次のレベルに緩和するとLMの変化はなく、一方のみが隣接のレベルに緩和すると1の変化が生じる。また、ペアセルはZ5に割り付けられたが、この割付は9状態を5つに分けるため、冗長となっている。そこで実際に書き込んで設定する状態を決めてやる必要がある。セル状態の物理的性質に差がなければ割付は任意であるが、差がある場合は、より安定した状態にまず割り付ける。縦列セルの状態は‘2’状態が安定であり、ペアセルの一方が‘2’状態であれば、メモリセルMCの消去後の書き込みの手順も少なく簡単になる。そこで図51に示すように、ペアセルの一方が必ず‘2’状態であるものをコードシンボルの書き込みに用いることにする。利用しないものには斜線を付した。
データは23進数として各桁が2ビットで表される4状態であり,これをシンボルとしてのZ5に割り付ける。よって、データを、どのZ5のシンボルに割り付けるかが問題となる。この割付はまったく任意であり、セルに記憶するのはこの割付から発生されるコードのシンボルである。全てのシンボルが現れるので、セル状態の物理的な特徴を考慮する意味はない。
図52では、セル状態として‘2’状態が必ず含まれるものを利用するようにZ5を割り付けると共に、2ビットデータ(d0,d1)を10進数(0,1,2,3)として表現した数をZ5の要素に対応させた例を示した。L0,L1はペアセルの状態で、10進数のシンボル0,1,2,3は、Z5の要素としてそれぞれ0,1,2,−2に対応する。残りの−1は、10進数のシンボルの4に対応させ、コード化の際のシンボルとしてのみ利用される。
次に、3値のイオンセルのペアを用いてZ7のデータを表現する方法を検討する。縦列セルのイオンメモリは消去状態の‘2’状態から‘0’状態を経て‘1’状態を設定することを説明した。‘2’状態が最も安定した状態と考えられ、この状態に向かってセル状態の緩和が生じると考える。したがって、セル状態の緩和過程はほとんど状態の番号が増加する方向の一方向が多いと考える。セルユニットの一方のみの状態変化が擾乱によって主に生じ、隣接番号への状態変化とての緩和がメインであるとする。この特徴を想定して、これらの変化がコードシンボルでLMが1だけ変化する場合に対応するのが図53のペアセルの状態とZ7のコードシンボルとの対応付けである。
ペアをなす縦列セルの状態を図53の左欄と下欄に示したとき、両者の状態が同じ場合を全てZ7の0、左欄の状態が下欄の状態に対して1だけ大きな状態をZ7の1と3、同じく2だけ大きな状態を2とし、下欄の状態が左欄の状態に対して1だけ大きな状態をZ7の−1と−3、同じく2だけ大きな状態を−2としている。このように、Z7の要素は、3,2,1,0,−1,−2,−3の7つであり、これを並べたのが、図53の下の表のa欄である。Lee metric では、距離の関係が保たれた対応であれば良いので、巡回的に要素をずらしても良い。したがって、Z7の要素をb,c,d,e,f,gのように配置しても良い。
なお、ペアの縦列セルが同時に次のレベルに緩和するとLMの変化は2となり、一方のみが隣接のレベルに緩和すると1の変化が生じる。同時の変化のエラーは生じにくいと考えられるので、エラー訂正に対応させない。また、ペアセルはZ7に割り付けられたが、この割付は9状態を7つに分けるため冗長となっている。そこで実際に書き込んで設定する状態を決めてやる必要がある。セル状態に物理的性質に差がなければ割付は任意であるが、差がある場合は、より安定した状態にまず割り付ける。縦列セルの状態は‘2’状態が安定であり、次に‘0’状態が安定であると考える。ペアセルの一方が‘2’状態であればセルの消去後の書き込みの手順も少なく簡単になる。そこで図53に示したペアセルの一方が必ず‘2’状態であるものをコードシンボルの書き込みに用い、次にペアセルの一方が‘0’状態である場合をとることにする。利用しないものには斜線を付した。
データは2ビットのシンボルで表される4状態であり,これをZ7に割り付けるので、データをどのZ7のシンボルに割り付けるかが問題となる。この割付はまったく任意であり、セルに記憶するのはこの割付から発生されるコードのシンボルである。全てのシンボルが現れるので、セル状態の物理的な特徴を考慮する意味はない。
図54では、セル状態として‘2’状態と‘0’状態が含まれるものを利用するようにZ7を割り付けると共に、2ビットのデータ(d0,d1)を10進数(0,1,2,3)として表現した数を、先のZ5の対応を拡張させてZ7の要素に対応させた例を示した。この場合シンボルの3,4(≡−3)、6(≡−1)は、コード化の際のシンボルとしてのみ利用される。
リー・メトリック・コード を用いたメモリシステムについては、既に関連した提案を行っているので、技術の詳細の説明は行なわない。次に、多値イオンメモリ に特徴的な点について詳述する。具体的に適用されるシステムは、ペアセルの9レベルのうちpレベルを利用するので、p=5または7のZpであり、またエラー訂正はLMで1で良いので、ε=1の場合である。リー・メトリック・コード を用いたECCシステムの最も単純な構成となる。ε=1である最も簡単なシステムについては今まで詳しく説明されたことがなかったので、まずp−adicコントローラ部の構成と処理の流れを図55に示す。
メモリコントローラ200に入力されるデータは、M=sビットずつのまとまりとしてのバイナリデータDである。このデータDをZp進数変換部201でsビットのバイナリ表現の数に変換して、ZpのkシンボルとしてZpのデータAを得る。データAはエンコード部202でnシンボルよりなるリー・メトリック・コードCへと変換されて、実効p値のメモリデバイス100に転送される。これにより、メモリコントローラ200からメモリデバイス100にプログラムされる。次のデータ読出しでは、メモリデバイス100から読み出されたデータは多値レベル誤認識のエラーを含んだリー・メトリック・コードのデータYとなる。このデータYからエラーのないリー・メトリック・コードを復元するのが、以降の処理部204〜208である。
まず、シンドロームをシンドローム生成部203の演算処理(S=YHt)によって求める。S≠0でかつ得られたS0が1か−1(=p−1)以外かS1=0ならば、エラー訂正が出来ない場合であるのでNG信号を出力し、処理を打ち切る。この場合、読み出したデータをエラー無しのコードとして処理して出力する。一方、S=0の場合はエラーがない場合であるので、やはり読み出したデータYをエラー無しのコードとして処理して出力する。その他のシンドロームの場合、解探索多項式生成分204で、シンドロームS=(S0,S1)からψ1=−S1として多項式Ψ(x)=1+ψ1xとΨ*(x)=1−ψ1xを生成する。エラー探索部205,206では、S0=1の場合には、多項式λ(x)=Ψ(x)とv(x)=1、 S0=−1の場合には、多項式λ(x)=1とv(x)=Ψ*(x)とするとKey条件を満たし、t=r −1=S0S1、et=S0としてエラーの位置とエラーが求まる。コード復元部207では、この求められたエラーetからct=yt−etとしてコードCを復元する。復元されたリー・メトリック・コード Cは、デコード部208でZpのkシンボルに変換される。さらにリー・メトリック・コード Cは、バイナリ変換部209によってバイナリのsビットストリングのデータDに変換されてメモリコントローラ200からデータとして出力される。
次に、メモリデバイス100に記憶保持されてエラーを含むようになったデータに対して、ECCを施し出力用のZpシンボルを復元する手順を、ε=1の場合について以下に示す。
[デコード]
メモリデバイス100から読み出されたエラーを含むコードYからコードCを復元する。
メモリデバイス100から読み出されたエラーを含むコードYからコードCを復元する。
手順1:まずデータYからシンドロームを計算する。すなわち、データY=(y1,・・, yn),S=YHt からシンドロームS=(S0,S1)を求める。Key条件が成立しない場合は、エラーのLM総量が2以上なので訂正不可能である。この場合には、結果無しとするが、この場合を含めて以下の条件で判断を行う。Sの成分が値を持ちS=0でなく、この演算で得られたS0のLMが0でも1でもないかS1=0であれば、訂正可能以上のシンボルでエラーが生じているエラー訂正が出来ない場合であるので結果無しとして処理を打ち切り、読み出したデータをエラー無しのコードとして処理して出力する。S=0の場合はエラーがない場合であるので、やはり読み出したデータYをエラー無しのコードとして処理して出力する。その他の場合は次の手順2に進む。
手順2:訂正可能なコード語成分の数の上限であるε=1に対して、手順1でもとめたシンドロームS0,S1から、多項式Ψ(x)の係数ψ1=−S1が得られる。Ψ(x)=1−S1x 、Ψ*(x)=1+S1x とおくと、S0=1ならλ(x)=Ψ(x)、v(x)=1または S0=−1ならλ(x)=1、v(x)=Ψ*(x)がKey条件を満たすので、これらがエラー探索多項式となる。
手順3:手順2でエラー探索多項式を得られたら、その根などを求めるための手順が3以降である。得られた式は1次であるので、解はS0=1ならr=S1 −1,t=S1,et=1であり、 S0=−1(≡p−1)ならr=−S1 −1,t=−S1,et=−1である。
手順4:エラー位置t=r−1=S0S1 エラー量 et=S0と メモリアレイから読み出したコードのシンボルytから ct=yt−etとしてエラーを訂正し、その他のシンボルとあわせて正しいコードC=(c1,・・,cn)を得る。
ここからは上記手順の具体的な回路を説明していく。演算の原理などの詳しい説明は、前述した特開2011−198253号、特願2010−213215及び特願2010−214357に詳しいので、p=5またはp=7での実施例としての回路のみの説明とする。p=5およびp=7でε=1では解探索多項式を求める過程など反復した方法を用いなくても回路規模が小さくできるので、スタティック動作の簡単な論理回路の集まりとなる。
まず、図56に、Zpの積を求める×Zp計算回路210を示す。p(=5,7)は3ビットで表現できるので、この×Zp計算回路210は、2つのZp数であるa,bのバイナリ表示の係数A0,A1,A2及びB0,B1,B2を3×3行列の要素として論理積するANDゲート211を有する。また、計算回路210は、ANDゲート211の出力Mab(a,b=0,1,2)を入力し、演算結果Qを出力する相互に配線された3ビット加算modp回路212,213と、4ビットmodp回路214,215から構成されている。3ビット加算modp回路212,213で最初の計算ステップである桁上げが実行され、その計算結果に対して4ビットmodp回路214,215で次の計算ステップである桁下げの計算が実行される。計算進行の模式図は左側に示したが、全ての回路211〜215はクロック非同期であり、入力データMabを与えることによって出力Qが確定する。
次に、図57〜図62を参照して、p=5の場合の具体的回路構成について説明する。
図57は、×Zp計算回路211を構成する回路の一つである3ビット加算modp回路212(213)として、p=5の場合の3ビット加算mod5回路212a(213a)を示す図である。この3ビット加算mod5回路212aは、積の演算などで利用するZpの二つの数a(A0,A1,A2)及びb(B0,B1,B2)の5を法としての和を求める回路で、1段目の半加算器2121及び全加算器2122,2123と、判定回路2127と、2段目の半加算器2124,2126及び全加算器2125とを接続して構成される。加算器2121〜2123で数aとbの和を求め、得られた和が5よりも大きければ、判定回路2127の出力信号PF0が立ち上がる。これにより、2段目の加算器2124〜2126に5の補数3が入力され、最終的な演算結果Qが出力される。
次に、図58を参照して、×Zp計算回路211を構成する回路のもう一つである4ビットmodp回路214(215)として、p=5の場合の4ビットmod5回路214a(215a)について説明する。
この4ビットmod5回路214aは、積の演算などで利用する4ビットの数Aの素数5による剰余Qを求める回路で、判定回路2141と、半加算器2142,2144及び全加算器2123とを接続して構成される。4ビットバイナリ入力Aが5よりも大きい場合に、判定回路2141がキャリーPF0を立ち上げる。加算器2142〜2144では、入力Aが5よりも大きい場合に入力Aの下位3ビットとキャリーPF0による5の補数3とを加算し、3ビットバイナリ出力Qを求める剰余として出力する。
処理の過程では、Zpの要素に対して、その累乗や逆元を求める演算を行うことがある。Zpの要素の数はp=5であるため、要素の数は少ない。したがって、特殊な演算の結果は、計算回路で求めるより、予め作成した要素の対応表を用いてデコーダにより求めた方が簡単である。図59に、このような計算で用いる要素の累乗と逆元の例を示す。(a)は要素の累乗を求める表を示す。要素2〜4に対して2乗と3乗の数を求め、求めた数を5で割った剰余の表を作れば良いので、図示のように、要素2〜4に対して2乗の欄が‘4’,‘4’,‘1’、3乗の欄が‘3’,‘2’,‘4’となる対応表を作成する。これに基づきデコーダを作成すれば良い。
(b)は要素の逆元を求める表を示す。要素jから逆元j−1を求めるには、j・j−1≡1 mod 5の関係表から、数値2と3のみを入れ替えた対応表を作成する。これに基づき、3ビットのバイナリ表示で変換デコーダを作成すればよい。結局、負の累乗も含め、全ての累乗は4ペアの数に対応したデコーダと、その選択のための論理回路で構成できる。これらの演算は、シンドロームからの手順の分岐判断やエラー訂正位置を計算したりする場合に利用される。
図60は、メモリセルMCに書き込まれるデータを生成する過程で、データシンボルAからリー・メトリック・コードCを生成するコート生成回路の具体的な例を示す図である。生成行列GとAの積で示されるリー・メトリック・コードCは、p=5、ε=1では、図示のように2シンボルa0とa1の4つの線形和で表せる。これらの和や積を求める回路、図示のように、4つの×Z5計算回路221と、これらの和を求める4つの3ビット加算mod5回路222とにより構成することができる。入力を設定すれば、出力が得られるスタティック回路であり、特殊なタイミング設定は不要である。
図61は、メモリセルMCから読み出されたデータをもとに、シンドロームを発生する過程で利用されるシンドローム生成回路の具体的な回路を示す図である。シンドロームSの2成分S0,S1は、p=5、ε=1では、図示のような、メモリセルMCから読み出された4つのシンボルyの線形和として表される。このシンドローム生成回路は、これを求める3つの×Z5計算回路231と、6つの3ビット加算mod5回路232により構成することができる。この場合にも、スタティックな回路であり、特殊なタイミング設定は不要である。
図62は、リー・メトリック・コードCからデータAを求めるためのデコード回路を示す図である。p=5、ε=1では、データAは、メモリセルMCから読み出されエラーから復元されたリー・メトリック・コードCの4つのシンボルの線形和として表される。AをCから求める回路は4つの×Z5回路241と、6つの3ビット加算mod5回路242とにより構成され、スタティックな論理回路となる。
次に、図63〜図68を参照して、p=7の場合の具体的回路構成について説明する。
図63は、×Zp計算回路211を構成する回路の一つである3ビット加算modp回路212(213)として、p=7の場合の3ビット加算mod7回路212b(213b)を示す図である。この3ビット加算mod7回路212bは、基本的には、図57で示した3ビット加算mod5回路212aと同様の構成であり、同一回路には同一符号を付し、重複する説明は割愛する。この回路212bは、積の演算などで利用するZpの二つの数a(A0,A1,A2)及びb(B0,B1,B2)の7を法としての和を求める回路で、判定回路2128の構成、及び2段目の加算器として、全加算器2125に代えて半加算器2129を使用している点が、3ビット加算mod5回路212aと異なる。これは、1段目の加算器2121〜2123の和が7以上のときに、その和に7の補数である1を加えるためである。
次に、図64を参照して、×Zp計算回路211を構成する回路のもう一つである4ビットmodp回路214(215)として、p=7の場合の4ビットmod7回路214b(215b)について説明する。
この4ビットmod7回路214bは、基本的には、図58で示した4ビットmod5回路212aと同様の構成であり、同一回路には同一符号を付し、重複する説明は割愛する。この4ビットmod7回路214bは、積の演算などで利用する4ビットの数Aの素数7による剰余Qを求める回路で、判定回路2145の構成、及び加算器として全加算器2143に代えて半加算器2146を使用している点で、4ビットmod5回路214aと異なっている。これは、4ビットバイナリ入力Aが7よりも大きい場合に、入力Aの下位3ビットとキャリーPF0による7の補数1とを加算するためである。
処理の過程では、Zpの要素に対して、その累乗や逆元を求める演算を行うことがある。Zpの要素の数はp=7であるため、要素の数は少ない。したがって、特殊な演算の結果は、計算回路で求めるより、予め作成した要素の対応表を用いてデコーダにより求めた方が簡単である。図65に、このような計算で用いる要素の累乗と逆元の例を示す。(a)は要素の累乗を求める表を示す。要素2〜6に対して2乗〜5乗までの数を求め、求めた数を7で割った剰余の表を作れば良いので、要素2〜6に対して2乗〜5乗までの欄が図示のようになる対応表を作成する。これに基づきデコーダを作成すれば良い。
(b)は要素の逆元を求める表を示す。要素jから逆元j−1を求めるには、j・j−1≡1 mod 7の関係表から、数値2と4を入れ替え、数値3と5を入れ替えた対応表を作成する。これに基づき、3ビットのバイナリ表示で変換デコーダを作成すればよい。
図66は、メモリセルMCに書き込まれるデータを生成する過程で、データシンボルAからリー・メトリック・コードCを生成するコート生成回路の具体的な例を示す図である。生成行列GとAの積で示されるリー・メトリック・コードCは、p=7、ε=1では、図示のように4シンボルa0〜a3の6つの線形和で表せる。これらの和や積を求める回路、図示のように、8つの×Z7計算回路223と、これらの和を求める18個の3ビット加算mod7回路224とにより構成することができる。入力を設定すれば、出力が得られるスタティック回路であり、特殊なタイミング設定は不要である。
図67は、メモリセルMCから読み出されたデータをもとに、シンドロームを発生する過程で利用されるシンドローム生成回路の具体的な回路を示す図である。シンドロームSの2成分S0,S1は、p=7、ε=1では、図示のような、メモリセルMCから読み出された6つのシンボルyの線形和として表される。このシンドローム生成回路は、これを求める5つの×Z7計算回路233と、10個の3ビット加算mod7回路234により構成することができる。この場合にも、スタティックな回路であり、特殊なタイミング設定は不要である。
図68は、リー・メトリック・コードCからデータAを求めるためのデコード回路を示す図である。p=7、ε=1では、データAは、メモリセルMCから読み出されエラーから復元されたリー・メトリック・コードCの6つのシンボルの線形和として表される。AをCから求める回路は14個の×Z7回路243と、19個の3ビット加算mod7回路244とにより構成され、スタティックな論理回路となる。
[まとめ]
以上、上記実施形態では、メモリセルを縦列セル構成として3値レベル化してデータリテンション特性を改善し、さらにペアセルとしてデータをコードとして記憶して、エラー訂正が可能な構成とすることによって、さらにリテンション特性を改善した不揮発性大容量メモリを構築できることを示した。ECCを入れることにより、4ビットバイナリデータをZ5の4シンボルの8セルで記憶させ、1シンボルのエラーを訂正可能にすることにより、25%のエラー対応が可能になる。これにより、セルアレイの情報密度は低いが、データのリテンション信頼性は格段に向上する。ECCシステムを緩和して、Z7を用いて8ビットバイナリを6シンボルの12セルで記憶させ、1シンボルのエラーを訂正できるようにすれば、12.5%のエラー対応ができ、セルアレイの情報密度は倍に向上する。
以上、上記実施形態では、メモリセルを縦列セル構成として3値レベル化してデータリテンション特性を改善し、さらにペアセルとしてデータをコードとして記憶して、エラー訂正が可能な構成とすることによって、さらにリテンション特性を改善した不揮発性大容量メモリを構築できることを示した。ECCを入れることにより、4ビットバイナリデータをZ5の4シンボルの8セルで記憶させ、1シンボルのエラーを訂正可能にすることにより、25%のエラー対応が可能になる。これにより、セルアレイの情報密度は低いが、データのリテンション信頼性は格段に向上する。ECCシステムを緩和して、Z7を用いて8ビットバイナリを6シンボルの12セルで記憶させ、1シンボルのエラーを訂正できるようにすれば、12.5%のエラー対応ができ、セルアレイの情報密度は倍に向上する。
一方、メモリセルのリテンション特性が改善され、ECCが必要なくなれば、3ビットバイナリをZ3の2シンボルの2セルで記憶させることができるので、メモリの情報密度を1ビット2セルから1ビット0.7セルへと、3倍ほど大きくすることができる。
以上のことから、この実施形態によれば、消費電力が小さく、データリテンション特性の良い大容量ファイルメモリに向いた、三次元抵抗変化メモリを供給することができる。
以上をまとめると、次のようになる。
(1)複数の第1配線、前記第1配線に交差する複数の第2配線、並びに前記複数の第1配線及び第2配線の交差部に設けられた複数のメモリセルからなるメモリセル層を有するメモリセルアレイを備え、
前記メモリセルは、縦続接続された2つのセルユニットを含む縦列セルを有し、
前記各セルユニットは、物理状態が第1の状態と第2の状態とに変化可能で、経時的に前記第2の状態が前記第1の状態に遷移するよりも前記第1の状態が前記第2の状態に遷移し易い特性を有し、
前記メモリセルは、前記縦列セルの両方のセルユニットが前記第2の状態でないときに第1の値を記憶した状態、前記縦列セルの一方のセルユニットのみが前記第2の状態であるときに第2の値を記憶した状態、前記縦列セルの両方のセルユニットが前記第2の状態であるときに第3の値を記憶した状態である
ことを特徴とする半導体記憶装置。
前記メモリセルは、縦続接続された2つのセルユニットを含む縦列セルを有し、
前記各セルユニットは、物理状態が第1の状態と第2の状態とに変化可能で、経時的に前記第2の状態が前記第1の状態に遷移するよりも前記第1の状態が前記第2の状態に遷移し易い特性を有し、
前記メモリセルは、前記縦列セルの両方のセルユニットが前記第2の状態でないときに第1の値を記憶した状態、前記縦列セルの一方のセルユニットのみが前記第2の状態であるときに第2の値を記憶した状態、前記縦列セルの両方のセルユニットが前記第2の状態であるときに第3の値を記憶した状態である
ことを特徴とする半導体記憶装置。
(2)前記各セルユニットは、前記第1の状態から前記2の状態に近づく過程で物理状態が第3の状態に変化可能で、経時的に前記第3の状態が前記第2の状態に遷移するよりも前記第1の状態が前記第3の状態に遷移し易い特性を有し、
前記メモリセルは、前記縦列セルの一方のセルユニットが前記第2の状態で他方のセルユニットが前記第1又は第3の状態であるときに前記第2の値を記憶した状態、前記縦列セルの両方のセルユニットが前記第1の状態又は前記第3の状態であるとき、又は前記縦列セルの一方のセルユニットが前記第1の状態で他方のセルユニットが前記第3の状態であるときに前記第1の値を記憶した状態である
ことを特徴とする(1)記載の半導体記憶装置。
前記メモリセルは、前記縦列セルの一方のセルユニットが前記第2の状態で他方のセルユニットが前記第1又は第3の状態であるときに前記第2の値を記憶した状態、前記縦列セルの両方のセルユニットが前記第1の状態又は前記第3の状態であるとき、又は前記縦列セルの一方のセルユニットが前記第1の状態で他方のセルユニットが前記第3の状態であるときに前記第1の値を記憶した状態である
ことを特徴とする(1)記載の半導体記憶装置。
(3)前記メモリセルは、前記縦列セルに印加する電圧の極性によって電圧−電流特性が変わる非対称性を有する
ことを特徴とする(1)又は(2)記載の半導体記憶装置。
ことを特徴とする(1)又は(2)記載の半導体記憶装置。
(4)前記第2の状態は、前記第1の状態よりも前記セルユニットの抵抗値が高い状態であり、前記第3の状態は、前記セルユニットの抵抗値が前記第1の状態よりも前記第2の状態に近い状態である
ことを特徴とする(1)〜(3)のいずれか記載の半導体記憶装置。
ことを特徴とする(1)〜(3)のいずれか記載の半導体記憶装置。
(5)前記メモリセルをアクセスするアクセス回路を更に備え、
前記アクセス回路は、前記メモリセルアレイの所定の領域の複数のメモリセルに前記縦列セルの2つのセルユニットが前記第2の状態に遷移する第1の電圧を印加することにより、前記複数のメモリセルの記憶値を一括して第2の値とする消去動作を実行する
ことを特徴とする(1)〜(4)のいずれか記載の半導体記憶装置。
前記アクセス回路は、前記メモリセルアレイの所定の領域の複数のメモリセルに前記縦列セルの2つのセルユニットが前記第2の状態に遷移する第1の電圧を印加することにより、前記複数のメモリセルの記憶値を一括して第2の値とする消去動作を実行する
ことを特徴とする(1)〜(4)のいずれか記載の半導体記憶装置。
(6)前記メモリセルをアクセスするアクセス回路を更に備え、
前記アクセス回路は、前記第2の値を記憶しているメモリセルに当該メモリセルの2つのセルユニットが前記第1の状態に遷移する第2の電圧を印加することにより、前記メモリセルの記憶値を第1の値とする第1の書き込み動作を実行する
ことを特徴とする(1)〜(4)のいずれか1項記載の半導体記憶装置。
前記アクセス回路は、前記第2の値を記憶しているメモリセルに当該メモリセルの2つのセルユニットが前記第1の状態に遷移する第2の電圧を印加することにより、前記メモリセルの記憶値を第1の値とする第1の書き込み動作を実行する
ことを特徴とする(1)〜(4)のいずれか1項記載の半導体記憶装置。
(7)前記メモリセルをアクセスするアクセス回路を更に備え、
前記アクセス回路は、前記第1の値を記憶しているメモリセルに当該メモリセルの一方のセルユニットが前記第2の状態に遷移する第3の電圧を印加することにより、前記メモリセルの記憶値を第2の値とする第2の書き込み動作を実行する
ことを特徴とする(1)〜(4)のいずれか記載の半導体記憶装置。
前記アクセス回路は、前記第1の値を記憶しているメモリセルに当該メモリセルの一方のセルユニットが前記第2の状態に遷移する第3の電圧を印加することにより、前記メモリセルの記憶値を第2の値とする第2の書き込み動作を実行する
ことを特徴とする(1)〜(4)のいずれか記載の半導体記憶装置。
(8)前記メモリセルをアクセスするアクセス回路を更に備え、
前記アクセス回路は、前記メモリセルに読み出し電圧を印加することにより、前記メモリセルの記憶値が前記第1の値か、前記第1の値でないかを判別する第1の読み出し動作を実行する
ことを特徴とする(1)〜(4)のいずれか記載の半導体記憶装置。
前記アクセス回路は、前記メモリセルに読み出し電圧を印加することにより、前記メモリセルの記憶値が前記第1の値か、前記第1の値でないかを判別する第1の読み出し動作を実行する
ことを特徴とする(1)〜(4)のいずれか記載の半導体記憶装置。
(9)前記メモリセルをアクセスするアクセス回路を更に備え、
前記アクセス回路は、前記メモリセルに一方のセルユニットが前記第3の状態から前記第1の状態に遷移し、前記第2の状態から前記第1の状態には変化しない第4の電圧を印加したのち、前記メモリセルに読み出し電圧を印加することにより、前記メモリセルの記憶値が前記第2の値か、前記第3の値かを判別し、その後前記メモリセルに一方のセルユニットが前記第1の状態から前記第3の状態に変化する第5の電圧を印加する第2の読み出し動作を実行する
ことを特徴とする(2)〜(4)のいずれか記載の半導体記憶装置。
前記アクセス回路は、前記メモリセルに一方のセルユニットが前記第3の状態から前記第1の状態に遷移し、前記第2の状態から前記第1の状態には変化しない第4の電圧を印加したのち、前記メモリセルに読み出し電圧を印加することにより、前記メモリセルの記憶値が前記第2の値か、前記第3の値かを判別し、その後前記メモリセルに一方のセルユニットが前記第1の状態から前記第3の状態に変化する第5の電圧を印加する第2の読み出し動作を実行する
ことを特徴とする(2)〜(4)のいずれか記載の半導体記憶装置。
(10)前記メモリセルアレイに記憶されるデータを処理するコントローラを更に備え、
前記コントローラは、2つの前記メモリセルをペアセルとして3ビットの2進データを前記2つのメモリセルの9通りの記憶値のいずれかに対応させて前記メモリセルアレイに記憶させる
ことを特徴とする(1)〜(9)のいずれか記載の半導体記憶装置。
前記コントローラは、2つの前記メモリセルをペアセルとして3ビットの2進データを前記2つのメモリセルの9通りの記憶値のいずれかに対応させて前記メモリセルアレイに記憶させる
ことを特徴とする(1)〜(9)のいずれか記載の半導体記憶装置。
(11)前記メモリセルアレイに記憶されるデータを処理するコントローラを更に備え、
前記コントローラは、2ビットの2進データを素数5の剰余体Z5の要素に対応付けると共に、2つの前記メモリセルをペアセルとする記憶値の組み合わせを前記剰余体Z5の要素に割り付けて、前記2進データを前記メモリセルアレイに記憶させる
ことを特徴とする(1)〜(9)のいずれか記載の半導体記憶装置。
前記コントローラは、2ビットの2進データを素数5の剰余体Z5の要素に対応付けると共に、2つの前記メモリセルをペアセルとする記憶値の組み合わせを前記剰余体Z5の要素に割り付けて、前記2進データを前記メモリセルアレイに記憶させる
ことを特徴とする(1)〜(9)のいずれか記載の半導体記憶装置。
(12)前記コントローラは、前記2つのメモリセルをペアセルとする記憶値の組み合わせのうち、前記ペアセルの少なくとも一方のメモリセルの記憶値が前記第2の値である組み合わせを必ず含むように前記剰余体Z5の要素に割り付ける
ことを特徴とする(11)記載の半導体記憶装置。
ことを特徴とする(11)記載の半導体記憶装置。
(13)前記メモリセルアレイに記憶されるデータを処理するコントローラを更に備え、
前記コントローラは、2ビットの2進データを素数7の剰余体Z7の要素に対応付けると共に、2つの前記メモリセルをペアセルとする記憶値の組み合わせを前記剰余体Z7の要素に割り付けて、前記2進データを前記メモリセルアレイに記憶させる
ことを特徴とする(1)〜(9)のいずれか記載の半導体記憶装置。
前記コントローラは、2ビットの2進データを素数7の剰余体Z7の要素に対応付けると共に、2つの前記メモリセルをペアセルとする記憶値の組み合わせを前記剰余体Z7の要素に割り付けて、前記2進データを前記メモリセルアレイに記憶させる
ことを特徴とする(1)〜(9)のいずれか記載の半導体記憶装置。
(14)前記コントローラは、前記2つのメモリセルをペアセルとする記憶値の組み合わせのうち、前記ペアセルの少なくとも一方のメモリセルの記憶値が前記第2の値である組み合わせを必ず含むように前記剰余体Z7の要素に割り付ける
ことを特徴とする(11)記載の半導体記憶装置。
ことを特徴とする(11)記載の半導体記憶装置。
(15)前記メモリセルアレイに記憶されるデータを処理するコントローラを更に備え、
前記コントローラは、
一括処理する2進データDをZp進数(Zpは素数pの剰余体,pは5又は7)のデータ語に変換するZp進数変換部と、
前記Zp進数変換部でZp進数に変換されたデータ語からnシンボル(n=p−1)のコードCを生成するエンコード部と、
前記エンコード部で生成されたコードCを剰余体Zpの要素に対応付けると共に、2つの前記メモリセルをペアセルとする記憶値の組み合わせを前記剰余体Zpの要素に割り付けて、前記コードCを前記メモリセルアレイに記憶させる書込部と、
前記メモリセルアレイから読み出された読み出しデータYからシンドロームSを生成し、生成されたシンドロームSを用いた演算により前記読み出しデータYをエラー訂正してZpのコードCを再生するエラー訂正部と、
前記エラー訂正部で再生されたZpのコードCを逆変換してp進数のデータ語を再生するデコード部と、
前記デコード部で再生されたデータ語を2進数に変換してバイナリデータDを再生するバイナリ変換部と
を備えたことを特徴とする(1)〜(9)のいずれか記載の半導体記憶装置。
[その他]
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
前記コントローラは、
一括処理する2進データDをZp進数(Zpは素数pの剰余体,pは5又は7)のデータ語に変換するZp進数変換部と、
前記Zp進数変換部でZp進数に変換されたデータ語からnシンボル(n=p−1)のコードCを生成するエンコード部と、
前記エンコード部で生成されたコードCを剰余体Zpの要素に対応付けると共に、2つの前記メモリセルをペアセルとする記憶値の組み合わせを前記剰余体Zpの要素に割り付けて、前記コードCを前記メモリセルアレイに記憶させる書込部と、
前記メモリセルアレイから読み出された読み出しデータYからシンドロームSを生成し、生成されたシンドロームSを用いた演算により前記読み出しデータYをエラー訂正してZpのコードCを再生するエラー訂正部と、
前記エラー訂正部で再生されたZpのコードCを逆変換してp進数のデータ語を再生するデコード部と、
前記デコード部で再生されたデータ語を2進数に変換してバイナリデータDを再生するバイナリ変換部と
を備えたことを特徴とする(1)〜(9)のいずれか記載の半導体記憶装置。
[その他]
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…メモリセルアレイ、
2…カラム制御回路、
2a…ビット線ドライバ、
2b…センスアンプ、
3…ロウ制御回路、
3a…ワード線ドライバ、
100…メモリセルアレイ、
200…メモリコントローラ、
201…Zp進数変換部、
202…エンコード部、
203…シンドローム生成部、
204…解探索多項式生成部、
205、206…エラー探索部、
207…コード復元部、
208…デコード部、
209…バイナリ変換部。
2…カラム制御回路、
2a…ビット線ドライバ、
2b…センスアンプ、
3…ロウ制御回路、
3a…ワード線ドライバ、
100…メモリセルアレイ、
200…メモリコントローラ、
201…Zp進数変換部、
202…エンコード部、
203…シンドローム生成部、
204…解探索多項式生成部、
205、206…エラー探索部、
207…コード復元部、
208…デコード部、
209…バイナリ変換部。
Claims (5)
- 複数の第1配線、前記第1配線に交差する複数の第2配線、並びに前記複数の第1配線及び第2配線の交差部に設けられた複数のメモリセルからなるメモリセル層を有するメモリセルアレイを備え、
前記メモリセルは、縦続接続された2つのセルユニットを含む縦列セルを有し、前記縦列セルに印加する電圧の極性によって電圧−電流特性が変わる非対称性を有し、
前記各セルユニットは、物理状態が第1の状態と第2の状態とに変化可能で、経時的に前記第2の状態が前記第1の状態に遷移するよりも前記第1の状態が前記第2の状態に遷移し易い特性を有し、且つ前記第1の状態から前記2の状態に近づく過程で物理状態が第3の状態に変化可能で、経時的に前記第3の状態が前記第2の状態に遷移するよりも前記第1の状態が前記第3の状態に遷移し易い特性を有し、
前記メモリセルは、前記縦列セルの両方のセルユニットが前記第2の状態でないときに第1の値を記憶した状態、前記縦列セルの一方のセルユニットのみが前記第2の状態であるときに第2の値を記憶した状態、前記縦列セルの両方のセルユニットが前記第2の状態であるときに第3の値を記憶した状態、前記縦列セルの一方のセルユニットが前記第2の状態で他方のセルユニットが前記第1又は第3の状態であるときに前記第2の値を記憶した状態、前記縦列セルの両方のセルユニットが前記第1の状態又は前記第3の状態であるとき、又は前記縦列セルの一方のセルユニットが前記第1の状態で他方のセルユニットが前記第3の状態であるときに前記第1の値を記憶した状態であり
前記第2の状態は、前記第1の状態よりも前記セルユニットの抵抗値が高い状態であり、前記第3の状態は、前記セルユニットの抵抗値が前記第1の状態よりも前記第2の状態に近い状態である
ことを特徴とする半導体記憶装置。 - 複数の第1配線、前記第1配線に交差する複数の第2配線、並びに前記複数の第1配線及び第2配線の交差部に設けられた複数のメモリセルからなるメモリセル層を有するメモリセルアレイを備え、
前記メモリセルは、縦続接続された2つのセルユニットを含む縦列セルを有し、
前記各セルユニットは、物理状態が第1の状態と第2の状態とに変化可能で、経時的に前記第2の状態が前記第1の状態に遷移するよりも前記第1の状態が前記第2の状態に遷移し易い特性を有し、
前記メモリセルは、前記縦列セルの両方のセルユニットが前記第2の状態でないときに第1の値を記憶した状態、前記縦列セルの一方のセルユニットのみが前記第2の状態であるときに第2の値を記憶した状態、前記縦列セルの両方のセルユニットが前記第2の状態であるときに第3の値を記憶した状態である
ことを特徴とする半導体記憶装置。 - 前記各セルユニットは、前記第1の状態から前記2の状態に近づく過程で物理状態が第3の状態に変化可能で、経時的に前記第3の状態が前記第2の状態に遷移するよりも前記第1の状態が前記第3の状態に遷移し易い特性を有し、
前記メモリセルは、前記縦列セルの一方のセルユニットが前記第2の状態で他方のセルユニットが前記第1又は第3の状態であるときに前記第2の値を記憶した状態、前記縦列セルの両方のセルユニットが前記第1の状態又は前記第3の状態であるとき、又は前記縦列セルの一方のセルユニットが前記第1の状態で他方のセルユニットが前記第3の状態であるときに前記第1の値を記憶した状態である
ことを特徴とする請求項2記載の半導体記憶装置。 - 前記メモリセルは、前記縦列セルに印加する電圧の極性によって電圧−電流特性が変わる非対称性を有する
ことを特徴とする請求項2又は3記載の半導体記憶装置。 - 前記第2の状態は、前記第1の状態よりも前記セルユニットの抵抗値が高い状態であり、前記第3の状態は、前記セルユニットの抵抗値が前記第1の状態よりも前記第2の状態に近い状態である
ことを特徴とする請求項2〜4のいずれか1項記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012019741A JP2013161486A (ja) | 2012-02-01 | 2012-02-01 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012019741A JP2013161486A (ja) | 2012-02-01 | 2012-02-01 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013161486A true JP2013161486A (ja) | 2013-08-19 |
Family
ID=49173617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012019741A Pending JP2013161486A (ja) | 2012-02-01 | 2012-02-01 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013161486A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110622313A (zh) * | 2017-06-07 | 2019-12-27 | 国际商业机器公司 | 记忆性结构 |
-
2012
- 2012-02-01 JP JP2012019741A patent/JP2013161486A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110622313A (zh) * | 2017-06-07 | 2019-12-27 | 国际商业机器公司 | 记忆性结构 |
CN110622313B (zh) * | 2017-06-07 | 2023-03-31 | 国际商业机器公司 | 记忆性结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110544500B (zh) | 随机码产生器及相关随机码产生方法 | |
US20170269998A1 (en) | Non-volatile memory device and method of operating the same | |
US8488397B2 (en) | Increased capacity heterogeneous storage elements | |
KR100613535B1 (ko) | 반도체 메모리 장치 | |
US8413013B2 (en) | Memory system | |
JP2016224937A (ja) | 不揮発性メモリのデータ管理方法およびシステム | |
JP6510758B2 (ja) | リファレンスセルを含む不揮発性メモリ装置及びそれのデータ管理方法 | |
US20100188883A1 (en) | Simultaneously Writing Multiple Addressable Blocks of User Data to a Resistive Sense Memory Cell Array | |
US11211142B2 (en) | Memory repair scheme | |
KR20130117560A (ko) | 낸드 플래시 메모리, 가변 저항 메모리 및 컨트롤러를 포함하는 메모리 시스템의 동작 방법 | |
JP2013069411A (ja) | クロスポイント型抵抗変化不揮発性記憶装置及びその書き込み方法 | |
JP2011197957A (ja) | 誤り訂正符号復号装置及び誤り訂正符号復号方法 | |
JP2007193910A (ja) | 半導体記憶装置 | |
US20150213886A1 (en) | Memory system | |
CN115858235B (zh) | 循环冗余检验处理方法及装置、电路、电子设备和介质 | |
JP2008299918A (ja) | 不揮発性半導体記憶装置及びその不良ブロック置き換え方法 | |
KR20170051119A (ko) | 메모리 디바이스 및 그 참조 회로 | |
US8938575B2 (en) | Minimized half-select current in multi-state memories | |
JP2013161486A (ja) | 半導体記憶装置 | |
KR20180015896A (ko) | 저항 변화 메모리의 수명 연장 방법 및 그 방법을 이용하는 데이터 저장 시스템 | |
US9142290B2 (en) | Nonvolatile semiconductor device and method for driving same | |
JP2013122797A (ja) | 半導体記憶装置 | |
US11327860B2 (en) | Memory device and methods for programming and reading memory device | |
WO2014100024A1 (en) | Resistive memory structure for single or multi-bit data storage | |
CN110837435B (zh) | 错误校正装置、该错误校正装置的操作方法以及电子装置 |