CN110837435B - 错误校正装置、该错误校正装置的操作方法以及电子装置 - Google Patents

错误校正装置、该错误校正装置的操作方法以及电子装置 Download PDF

Info

Publication number
CN110837435B
CN110837435B CN201811524885.XA CN201811524885A CN110837435B CN 110837435 B CN110837435 B CN 110837435B CN 201811524885 A CN201811524885 A CN 201811524885A CN 110837435 B CN110837435 B CN 110837435B
Authority
CN
China
Prior art keywords
bit
hard decision
bits
decision
reliability values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811524885.XA
Other languages
English (en)
Other versions
CN110837435A (zh
Inventor
金大成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110837435A publication Critical patent/CN110837435A/zh
Application granted granted Critical
Publication of CN110837435B publication Critical patent/CN110837435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/102—Error in check bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明提供了一种错误校正装置。该错误校正装置包括：位可靠性值确定电路，被配置为基于分别与硬判决位相对应的软判决位组，确定分别与硬判决位相对应的位可靠性值；以及解码器，包括变量节点并被配置为接收并存储硬判决位和位可靠性值，并且通过从位可靠性值恢复可靠性值来对硬判决位执行解码操作，其中可靠性值分别对应于在变量节点中定义的伽罗瓦域(GF)中的除了由硬判决位配置的判决符号之外的元素。

Description

错误校正装置、该错误校正装置的操作方法以及电子装置
相关申请的交叉引用
本申请要求于2018年8月17日提交的申请号为10-2018-0096335的韩国申请的优先权，其通过引用整体并入本文。
技术领域
各种实施例总体涉及一种错误校正装置，更特别地涉及一种应用非二进制低密度奇偶校验(LDPC)码的错误校正装置。
背景技术
通常，低密度奇偶校验(LDPC)码被分类成二进制LDPC码和非二进制LDPC码。在非二进制LDPC码中，相应奇偶校验矩阵的元素具有非二进制值。在二进制LDPC码中，相应奇偶校验矩阵的元素是0或1，即具有二进制值。对于非二进制LDPC码，可以执行更复杂的计算并且可能需要用于计算的更大存储空间。具体地，与二进制LDPC码不同，当判决符号由p个位配置时，因为在GF(2^p)中定义非二进制LDPC码，所以基于每个变量节点中的多个可靠性值来执行解码操作。因此，可靠性值的存储空间可能是个问题。
通过使用LDPC码，解码器可以对从存储器装置读取的数据执行错误校正操作。因此，可以提高包括存储器装置的存储器系统的可靠性。
发明内容
在实施例中，一种错误校正装置可以包括：位可靠性值确定电路，被配置为基于分别与硬判决位相对应的软判决位组，确定分别与硬判决位相对应的位可靠性值；以及解码器，包括变量节点，被配置成接收并存储硬判决位和位可靠性值，并且通过从位可靠性值恢复可靠性值来对硬判决位执行解码操作，其中可靠性值分别对应于在变量节点中定义的伽罗瓦域(GF)中的除了由硬判决位配置的判决符号之外的元素。
在实施例中，一种操作错误校正装置的方法可以包括：基于分别与硬判决位相对应的软判决位组，确定分别与硬判决位相对应的位可靠性值；以及由变量节点接收并存储硬判决位和位可靠性值，并且通过从位可靠性值恢复可靠性值来对硬判决位执行解码操作，其中可靠性值分别对应于在变量节点中定义的伽罗瓦域(GF)中的除了由硬判决位配置的判决符号之外的元素。
在实施例中，一种电子装置可以包括：存储器装置，包括至少两个存储器单元，被配置成从存储器单元读取硬判决位和分别与硬判决位相对应的软判决位组；以及错误校正电路，被配置成基于软判决位组对硬判决位执行解码操作，其中错误校正电路包括：位可靠性值确定电路，被配置成基于软判决位组来确定分别与硬判决位相对应的位可靠性值；以及解码器，包括变量节点，被配置成接收并存储硬判决位和位可靠性值，并且通过从位可靠性值恢复可靠性值来对硬判决位执行解码操作，其中可靠性值分别对应于在变量节点中定义的伽罗瓦域(GF)中的除了由硬判决位配置的判决符号之外的元素。
在实施例中，一种电子装置可以包括：存储器装置，包括多个存储器单元，被配置成从存储器单元读取多个硬判决位和分别与硬判决位相对应的多个软判决位组；以及错误校正电路，被配置成基于软判决位组来对硬判决位执行解码操作，其中错误校正电路包括位可靠性值确定电路，被配置成基于软判决位组来确定分别与硬判决位相对应的位可靠性值；以及解码器，包括多个变量节点，该多个变量节点分别接收多个判决符号，硬判决位被分组成多个判决符号，其中每个变量节点接收并存储与接收到的判决符号相对应的位可靠性值，并且通过从与判决符号相对应的位可靠性值恢复可靠性值来对判决符号执行解码操作，并且可靠性值分别对应于在变量节点中定义的伽罗瓦域(GF)中的除了判决符号之外的元素。
在实施例中，一种错误校正装置可以包括：位可靠性值确定电路，适于基于软判决位组来确定分别与硬判决位相对应的位可靠性值；以及解码器，被配置成：接收硬判决位和位可靠性值；并且基于位可靠性值对硬判决位执行解码操作以生成错误校正位，当软判决位组分别对应于硬判决位时，位可靠性值包括与软判决位组相对应的、不包括正负号信息的可靠性值。
附图说明
图1是示出根据实施例的错误校正装置的框图。
图2是示出根据实施例的从变量节点中的位可靠性值恢复可靠性值的方法的示图。
图3A和图3B是示出根据实施例的基于位可靠性值恢复可靠性值的方法的示图。
图4是示出根据实施例的电子装置的框图。
图5是示出根据实施例的由位可靠性值确定电路参考的位可靠性值表的示例的示图。
图6A-6B是示出根据实施例的操作错误校正电路的方法的示图。
图7是示出根据实施例的操作错误校正装置或错误校正电路的方法的流程图。
具体实施方式
在本公开中，在结合附图阅读以下示例性实施例之后，优点、特征和用于实现优点和特征的方法将变得更加明显。然而，本公开可以不同的形式实施并且不应该被解释为限于本文阐述的实施例。相反，提供这些实施例是将本公开详细描述到本公开所属领域的技术人员可以容易地实现本公开的技术构思的程度。
本文将理解的是，本公开的实施例不限于附图中所示的细节，并且附图不一定按比例绘制，并且在某些情况下比例可能被夸大以便更清楚地描绘本公开的某些特征。虽然本文使用了特定术语，但将理解的是，本文使用的术语仅用于描述特定实施例的目的，并不旨在限制本公开的范围。
如本文所使用的术语“和/或”包括一个或多个相关所列项目的任意一个和所有组合。将理解的是，当一个元件被称为“在另一个元件”上，“连接至”或“联接至”另一个元件时，它可以直接在另一个元件上，连接或联接至另一个元件，或者可以存在中间元件。如本文所用，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包括”和/或“包括有”指定至少一个所述特征、步骤、操作和/或元件的存在，但不排除一个或多个其它特征、步骤、操作和/或其元件的存在或添加。
在使用非二进制LDPC码的解码器中，每个变量节点可以计算配置判决符号的多个硬判决位的可靠性值，并且可以通过与一个或多个校验节点交换计算的可靠性值来执行解码操作。当硬判决位的数量是p时，判决符号可以是GF(2^p或2p)的元素。GF表示伽罗瓦域。
与二进制LDPC码不同，在每个变量节点中使用的可靠性值的数量可以是(2^p)-1。(2^p)-1个可靠性值可以分别对应于GF(2^p)中的除判决符号之外的剩余(2^p)-1个元素。详细地，对于第i变量节点，可以基于如下面的等式1所示的元素β的对数似然比(LLR)Li,β来确定GF(2^p)中的除判决符号之外的元素β的可靠性值。
Figure BDA0001904183710000041
在等式1中，yi是输入到第i变量节点的通道的输出，并且di是第i变量节点的硬判决位，即判决符号。由于判决符号的概率Pr(yi|di)位于对数的分子处，因此等式1的LLR值是正数。
同时，因为当根据等式1的LLR值用作解码器的可靠性值时，计算过于复杂，所以可以使用预先选择的整数代替等式1的LLR值作为可靠性值。即，待在第i变量节点中使用的每个可靠性值可以是被估计为用于判决符号和相应元素的等式1的LLR值的值。
在下面将描述的本公开中，硬判决位可以满足独立相同分布(IID)条件。在IID条件下，在本公开中，不将所有必要的可靠性值传输至每个变量节点。相反，可以压缩可靠性值并且可将压缩的可靠性值传输至变量节点。变量节点可以接收并保留压缩的可靠性值，并且可以恢复必要的可靠性值并在解码操作中使用它们。因此，根据本公开，可以在解码器或变量节点中显著地减小可靠性值的存储容量，并且由于这个事实，可以减少功耗量。
在下文中，将通过实施例的各种示例参考附图在下面描述错误校正装置、该错误校正装置的操作方法和包括该错误校正装置的电子装置。
图1是示出根据实施例的错误校正装置10的框图。
参照图1，错误校正装置10可以接收硬判决位HD1和HD2以及软判决位组SD1和SD2。错误校正装置10可以基于非二进制LDPC码对硬判决位HD1和HD2执行错误校正操作，并且可以输出错误校正位CHD1和CHD2。软判决位组SD1可以对应于硬判决位HD1并且可以由一个或多个软判决位构成。软判决位组SD2可以对应于硬判决位HD2并且可以由一个或多个软判决位构成。
硬判决位HD1和HD2可以配置待输入到解码器12的任意一个变量节点VN的判决符号。解码器12可以是使用非二进制LDPC(NB-LDPC)码的解码器。虽然下面要进行的描述示例性地针对解码器12的任意一个变量节点VN，但是将注意的是，它们可以相同的方式应用于解码器12的每个其它变量节点(未示出)。换言之，错误校正装置10可以接收被分组为多个判决符号的多个硬判决位以及分别对应于硬判决位的软判决位组。针对每个判决符号的错误校正装置10的操作方法可以与针对硬判决位HD1和HD2的错误校正装置10的操作方法基本相同。
虽然将描述变量节点VN的判决符号由两个硬判决位HD1和HD2构成，并且因此错误校正装置10利用由GF(4)定义的非二进制LDPC码进行操作，但是将注意的是，本公开的实施例不限于此。即，即使当判决符号由p个硬判决位配置并且错误校正装置10利用由GF(2^p)定义的非二进制LDPC码进行操作时，本公开可以相同的方式应用并且可以实现减少用于可靠性值的存储容量。
错误校正装置10可以包括位可靠性值确定电路11和解码器12。
位可靠性值确定电路11可以基于软判决位组SD1和SD2来确定分别与硬判决位HD1和HD2相对应的位可靠性值BRV1和BRV2。此外，位可靠性值确定电路11可以将确定的位可靠性值BRV1和BRV2输出到解码器12。位可靠性值确定电路11可以参考位可靠性值表BRVTB以确定位可靠性值BRV1和BRV2。
位可靠性值表BRVTB可以包括分别与可以作为软判决位组SD1和SD2输入的所有值相对应的位可靠性值。因此，位可靠性值确定电路11可以通过参考位可靠性值表BRVTB来确定分别与软判决位组SD1和SD2相对应的位可靠性值BRV1和BRV2。在本公开中，所有位可靠性值BRV1和BRV2可以是正数。例如，位可靠性值BRV1和BRV2可以是分别与GF(2)中的软判决位组SD1和SD2相对应的被估计为LLR值的可靠性值的大小。
即，如下面将要说明的，在本公开中，由于位可靠性值BRV1和BRV2被固定为正数，因此位可靠性值表BRVTB不需要包括所有位可靠性值的正负号(sign)信息。而且，由于关于GF(2)来计算位可靠性值表BRVTB的位可靠性值的数量，所以它可以小于关于其中p不是1的GF(2^p)计算的可靠性值的数量。因此，可以大大地减小位可靠性值表BRVTB的容量。
解码器12可以根据非二进制LDPC码，基于位可靠性值BRV1和BRV2来对硬判决位HD1和HD2执行解码操作，并且可以输出错误校正位CHD1和CHD2。详细地，硬判决位HD1和HD2以及位可靠性值BRV1和BRV2可以被输入到解码器12中的相应变量节点VN。变量节点VN可以基于位可靠性值BRV1和BRV2来恢复可靠性值，并且可以通过使用恢复的可靠性值来执行解码操作。在这方面，由于变量节点VN存储不包括正负号的位可靠性值BRV1和BRV2，因此可以减小可靠性值的存储容量。
图2是示出根据实施例的从变量节点VN中的位可靠性值BRV1和BRV2恢复可靠性值RV的方法的示图。在解码器12中包括的每个变量节点可以基本上类似于图2的变量节点VN进行操作。
参照图2，硬判决位HD1和HD2以及位可靠性值BRV1和BRV2可以被输入并存储在变量节点VN中。硬判决位HD1和HD2以及位可靠性值BRV1和BRV2可以被存储在寄存器R1至R4中。
基于应用至图1的解码器12的非二进制LDPC码的奇偶校验矩阵，变量节点VN可以通过边沿EG与校验节点CN联接。虽然图2仅示出了一个校验节点CN与变量节点VN联接，但是根据奇偶校验矩阵，变量节点VN可以与多个校验节点联接。
变量节点VN可以通过从位可靠性值BRV1和BRV2恢复可靠性值RV并且与校验节点CN交换基于可靠性值RV的计算值，来重复解码操作的迭代。可靠性值RV可以包括位可靠性值BRV1和BRV2并且可以包括位可靠性值BRV1和BRV2的和SUMBRV。例如，变量节点VN可以计算关于校验节点CN的外部信息和可靠性值RV，并且可以将所计算的值传输至校验节点VN。解码器12通过使用可靠性值RV执行解码操作的方式可以根据传统技术进行，因此本文将省略其详细描述。
在待被实际使用在变量节点VN中的解码操作中的可靠性值RV可以被认为被压缩的并且存储为位可靠性值BRV1和BRV2。在重复解码操作的迭代时，变量节点VN可以仅将位可靠性值BRV1和BRV2保留在寄存器R3和R4中。由于位可靠性值BRV1和BRV2是正数，则可靠性值RV也是正数，因此变量节点VN也不需要单独地保留关于可靠性值RV的正负号信息。通常，应该单独地保留用于区分待在解码器中使用的可靠性值是正数还是负数的正负号信息。然而，根据本公开，不需要保留正负号信息。
在下文中，将根据等式1进行数学证明解码器12的第i变量节点的可靠性值可以被压缩成配置判决符号的硬判决位的位可靠性值的原因。下面，yi是输出到第i变量节点的通道的输出，di是第i变量节点的硬判决位，di,j是di的第j位，βj是元素β的第j位，其中元素β不是判决符号。
Figure BDA0001904183710000081
Figure BDA0001904183710000082
在上面的等式中，当di,j＝βj，li,j＝0时，并且当di,j≠βj，li,j>0时。
因此，
Figure BDA0001904183710000083
即，li,j是关于GF(2)的每个配置判决符号的硬判决位的LLR值。从上面的等式可以看出，li,j是正数。
根据以上证明，与关于GF(2^p)的除判决符号之外的元素相对应的LLR值是一个或多个所选择硬判决位的LLR值的大小总和。当以逐位方式(即，以位为单位)比较判决符号和对应元素时，一个或多个所选择硬判决位是不同的一个位或多个位。
根据硬判决位的LLR值，可以使用整数的可靠性值。因此，一个或多个所选择硬判决位的可靠性值，即位可靠性值的大小之和可以被使用为与关于GF(2^p)的除判决符号之外的元素相对应的可靠性值。当以位为单位比较判决符号和相应元素时，一个或多个选择的硬判决位是不同的一个位或多个位。
图3A和图3B是示出根据实施例的基于位可靠性值恢复可靠性值的方法的示图。例如，图3A示出GF(4)的情况并且图3B示出GF(8)的情况。
参照图3A，两个硬判决位HD1和HD2可以配置输入到一个变量节点VN的判决符号。图1的位可靠性值确定电路11可以确定硬判决位HD1和HD2的位可靠性值BRV1和BRV2。此外，位可靠性值确定电路11可以将确定的位可靠性值BRV1和BRV2传输至解码器12的相应变量节点。
解码器12的变量节点VN可以基于位可靠性值BRV1和BRV2来恢复分别与关于GF(4)的除判决符号之外的元素E1至E3相对应的可靠性值，并且可以在解码操作中使用恢复的可靠性值。在元素E1至E3中，硬判决位HD1和HD2之前的符号“/”表示相应硬判决位的反转值。
详细地，关于元素E1，当将判决符号的硬判决位HD1与元素E1逐位地比较时，它可以是不同的值。因此，硬判决位HD1的位可靠性值BRV1，即(BRV1)，可以变为与元素E1相对应的可靠性值。
关于元素E2，当将判决符号的硬判决位HD2与元素E2逐位地比较时，它可以是不同的值。因此，硬判决位HD2的位可靠性值BRV2，即(BRV2)可以变为与元素E2相对应的可靠性值。
关于元素E3，当将判决符号的硬判决位HD1和HD2与元素E3逐位地比较时，它们可以是不同的值。因此，硬判决位HD1和HD2的位可靠性值BRV1和BRV2之和，即(BRV1+BRV2)可以变为与元素E3相对应的可靠性值。
参照图3B，三个硬判决位HD11、HD12和HD13可以配置输入到一个变量节点VN的判决符号。图1的位可靠性值确定电路11可以确定各个硬判决位HD11、HD12和HD13的位可靠性值BRV11、BRV12和BRV13，并且可以将确定的位可靠性值传输至解码器12的相应变量节点。
解码器12的变量节点VN可以基于位可靠性值BRV11、BRV12和BRV13来恢复分别与关于GF(8)的除判决符号之外的元素E11至E17相对应的可靠性值，并且可以在解码操作中使用恢复的可靠性值。在元素E11至E17中，硬判决位HD11，HD12和HD13之前的符号“/”表示相应硬判决位的反转值。
详细地，关于元素E11，当将判决符号的硬判决位HD11与元素E11逐位地比较时，它可以是不同的值。因此，硬判决位HD11的位可靠性值BRV11，即(BRV11)可以变为与元素E11相对应的可靠性值。由于生成与元素E12和E13相对应的可靠性值的方法与针对元素E11的方法相同，因此这里将省略其详细描述。
关于元素E14，当将判决符号的硬判决位HD11和HD12与元素E14逐位地比较时，它们可以是不同的值。因此，硬判决位HD11和HD12的位可靠性值BRV11和BRV12之和，即(BRV11+BRV12)可以变为与元素E14相对应的可靠性值。由于生成与元素E15和E16相对应的可靠性值的方法与针对元素E14的方法相同，因此这里将省略其详细描述。
关于元素E17，当将判决符号的硬判决位HD11、HD12和HD13与元素E17逐位地比较时，它们可以是不同的值。因此，硬判决位HD11、HD12和HD13的位可靠性值BRV11、BRV12和BRV13之和，即(BRV11+BRV12+BRV13)可以变为与元素E17相对应的可靠性值。
当判决符号由p个硬判决位配置时，从分别与硬判决位相对应的p个位可靠性值来恢复可靠性值，并且其方法与上面参照图3A和图3B描述的方法相同。
图4是示出根据实施例的电子装置100的框图。
参照图4，电子装置100可以包括控制电路110、错误校正电路120和存储器装置130。
控制电路110可以控制错误校正电路120和存储器装置130。控制电路110可以控制存储器装置130将数据存储在存储器装置130的存储器区域MR中并读取在存储器区域MR中存储的数据。在存储器区域MR中存储的数据可以被读取为硬判决数据HDMR并被提供至错误校正电路12。硬判决数据HDMR可以是根据施加到存储器区域MR的存储器单元MC的一个或多个硬读取电压而读取的数据。硬判决数据HDMR可以包括分别从存储器单元MC读取的硬判决位。
控制电路110可以控制存储器装置130从存储器区域MR读取软判决数据SDMR，并将软判决数据SDMR提供至错误校正电路120。软判决数据SDMR可以是根据施加到存储器区域MR的存储器单元MC的一个或多个软读取电压而读取的数据。软读取电压可以是分别与硬读取电压相差预定偏移值的电压。软判决数据SDMR可以包括分别从存储器单元MC读取的软判决位组。
错误校正电路120可以基于硬判决数据HDMR和软判决数据SDMR来执行错误校正操作，并且可以输出错误校正数据CHDMR。错误校正电路120可以包括位可靠性值确定电路121和解码器122。位可靠性值确定电路121和解码器122可分别以与图1的位可靠性值确定电路11和解码器12基本相同的方式配置和操作。
虽然未示出，但是位可靠性值确定电路121可以参考与图1的位可靠性值表BRVTB类似的位可靠性值表。例如，位可靠性值表可以被存储在位可靠性值确定电路121的内部非易失性存储器(未示出)中。可选地，位可靠性值表可以被存储在存储器装置130中并且在需要时可以读取至位可靠性值确定电路121。
存储器装置130可以包括能够存储数据的存储器区域MR。在存储器区域MR中存储的数据可以是编码的码字。存储器装置130可以在控制电路110的控制下，通过将一个或多个硬读取电压施加到存储器区域MR来读取硬判决数据HDMR。存储器装置130可以在控制电路110的控制下，通过将一个或多个软读取电压施加到存储器区域MR来读取软判决数据SDMR。
存储器区域MR可以包括多个存储器单元MC。存储器单元MC可以联接到相同的字线。当存储器装置130执行写入操作或读取操作时，可以同时访问存储器单元MC。
在本公开中，输入到解码器122的每个变量节点的判决符号，即p个硬判决位，可以满足独立相同分布(IID)条件。因此，判决符号的p个硬判决位可以是分别从存储器区域MR中的不同存储器单元MC读取的位。即，分别输入到解码器122的变量节点的判决符号中的每一个可以是一组硬判决数据HDMR的p个硬判决位。
存储器装置130可以包括易失性存储器装置和非易失性存储器装置。易失性存储器装置可以是动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。非易失性存储器装置可以是诸如下列的闪速存储器装置：NAND闪存或NOR闪存、铁电随机存取存储器(FRAM)、相变随机存取存储器(PCRAM)、磁性随机存取存储器(MRAM)或电阻式随机存取存储器(ReRAM或RRAM)。
图5是示出根据实施例的位可靠性值表，例如由图4的位可靠性值确定电路121参考的位可靠性值表BRVTB的示图。而且，图5示出了当图4的存储器装置130是NAND闪速存储器装置时，由存储器单元MC形成的阈值电压分布VD1和VD2。
参照图5，存储数据“1”的存储器单元MC可以包括在阈值电压分布VD1中。存储数据“0”的存储器单元MC可以包括在阈值电压分布VD2中。
如果基于硬读取电压HR清楚地分离阈值电压分布VD1和VD2，则当硬读取电压HR被施加到存储器单元MC时，可以在没有错误的情况下读取在存储器单元MC中存储的数据。然而，如图所示，阈值电压分布VD1和VD2可在硬读取电压HR附近彼此重叠。因此，即使在存储器单元MC中实际存储“0”，但是具有小于硬读取电压HR的阈值电压的存储器单元MC可能输出“1”作为硬判决位HD。而且，即使在存储器单元MC中实际存储“1”，但是具有大于硬读取电压HR的阈值电压的存储器单元MC可能输出“0”作为硬判决位HD。即，当存储器单元MC位于阈值电压分布VD1和VD2彼此重叠的区域中时，从存储器单元MC读取的硬判决位HD的可靠性可能较低。
因此，可以将精确地定位在阈值电压分布VD1和VD2中的存储器单元MC确定为软判决位组SD。当软读取电压SR1至SR4被施加到存储器单元MC时，可以根据每个存储器单元MC的阈值电压来读取软判决位组SD。例如，当存储器单元MC的阈值电压大于软读取电压SR1并且小于软读取电压SR2时，可以从相应存储器单元MC读取软判决位组SD为“s2”。因此，软判决位组SD可以表示存储器单元MC与阈值电压分布VD1和VD2彼此重叠的区域距离有多近或有多远，并且这可能表示硬判决位HD的可靠性。
软读取电压SR1至SR4可以是分别与硬读取电压HR相差预定偏移值的电压。由于四个软读取电压SR1至SR4被施加到存储器单元MC，因此从相应存储器单元MC读取的软判决位组SD可以由四个软判决位配置。在图5中，软读取电压SR1至SR4的数量是示例性的。
位可靠性值表BRVTB可以包括软判决位组SD的所有可能值，即“s1”至“s5”，以及与每个软判决位组SD相对应的位可靠性值BRV。位可靠性值BRV可以是与GF(2)中的软判决位组SD相对应的被估计为对数似然比(LLR)值的可靠性值的大小。因此，位可靠性值表BRVTB的位可靠性值BRV是正数。图5中所示的位可靠性值BRV是示例性的。
例如，如果从存储器单元MC将硬判决位HD读取为“1”并且将软判决位组SD读取为“s2”，则位可靠性值确定电路121可以通过参考位可靠性值表BRVTB，将与为“s2”的软判决位组SD相对应的为“1”的位可靠性值分配至相应的硬判决位HD。
参考位可靠性值表BRVTB，当软判决位组SD是“s3”时，不管硬判决位HD是“1”还是“0”，位可靠性值BRV可以被确定为“0”。在这种情况下，位可靠性值确定电路121可不接收硬判决位HD。
根据实施例，当软判决位组SD是“s3”时，可以根据硬判决位HD是“1”还是“0”来不同地确定位可靠性值BRV。在这种情况下，位可靠性值确定电路121可以基于位可靠性值表BRVTB中的相应软判决位SD和相应硬判决位HD来确定位可靠性值BRV。
图6A-6B是示出根据实施例的操作错误校正电路，例如图4的错误校正电路120的方法的示图。在图6A-6B中，输入到解码器122的变量节点中的每一个的判决符号由两个硬判决位配置。
参照图6A-6B，从第一和第二存储器单元读取的硬判决位HD1和HD2可以配置待输入到任意一个变量节点的判决符号。例如，可以从第一存储器单元将硬判决位HD1读取为“0”，并且可以从第二存储器单元将硬判决位HD2读取为“1”。
第一存储器单元可以具有例如在软读取电压SR3和SR4之间的阈值电压。因此，可以从第一存储单元将软判决位组SD1读取为“s4”。
第二存储器单元可以具有例如小于或等于软读取电压SR1的阈值电压。因此，可以从第二存储单元将软判决位组SD2读取为“s1”。
位可靠性值确定电路121可以接收硬判决位HD1和HD2以及软判决位组SD1和SD2。位可靠性值确定电路121可以参考位可靠性值表BRVTB以生成硬判决位HD1和HD2的位可靠性值BRV1和BRV2。位可靠性值确定电路121可以将硬判决位HD1“0”的位可靠性值BRV1确定为与软判决位组SD1“s4”相对应的“1”。位可靠性值确定电路121可以将硬判决位HD2“1”的位可靠性值BRV2确定为与软判决位组SD2“s1”相对应的“2”。
解码器122可以通过接收硬判决位HD1和HD2以及位可靠性值BRV1和BRV2来执行解码操作，并且可以输出错误校正位CHD1和CHD2。硬判决位HD1和HD2以及位可靠性值BRV1和BRV2可以被输入并存储在解码器122的相应变量节点中。
变量节点可以基于位可靠性值BRV1和BRV2来恢复可靠性值，并且可以将可靠性值传输至通过边沿联接的一个或多个校验节点。恢复的可靠性值可以由位可靠性值BRV1和BRV2以及位可靠性值BRV1和BRV2的和来配置。恢复的可靠性值可以分别对应于GF(4)中的除了判决符号“01”之外的元素“11”，“00”和“10”。
可以如下确定恢复的可靠性值：通过根据以上参照图3A描述的方法，将它们与GF(4)的元素“11”，“00”和“10”(即，E1，E2和E3)匹配。首先，硬判决位HD1“0”的位可靠性值BRV1“1”可以变为与元素“11”(即E1)相对应的可靠性值。硬判决位HD2“1”的位可靠性值BRV2“2”可以变为与元素“00”(即E2)相对应的可靠性值。位可靠性值BRV1和BRV2的和“3”可以变为与元素“10”(即E3)相对应的可靠性值。
图7是示出根据实施例的操作错误校正装置或错误校正电路，例如图1的错误校正装置10或图4的错误校正电路120的方法的流程图。在以下描述中，位可靠性值确定电路可以是图1的位可靠性值确定电路11或图4的位可靠性值确定电路121。解码器可以是图1的解码器12或图4的解码器122。
参照图7，在步骤S110，位可靠性值确定电路可以基于分别与硬判决位相对应的软判决位组，确定分别与硬判决位相对应的位可靠性值。位可靠性值可以是分别与GF(2)中的软判决位组相对应的被估计为对数似然比(LLR)值的可靠性值的大小。位可靠性值中的每一个可以不包括正负号信息。位可靠性值确定电路可以通过参考位可靠性值表来确定分别与硬判决位相对应的位可靠性值，该位可靠性值表包括分别与软判决位组相对应的位可靠性值。
在步骤S120中，解码器的变量节点可以从位可靠性值确定电路接收并存储硬判决位和位可靠性值。此外，变量节点可以通过从位可靠性值恢复可靠性值来对硬判决位执行解码操作。可靠性值可以分别对应于在变量节点中定义的伽罗瓦域(GF)中的除了由硬判决位配置的判决符号之外的元素。
详细地，变量节点可以恢复硬判决位之中的一个或多个所选择硬判决位的位可靠性值之和作为与元素之中的第一元素相对应的可靠性值。当以位为单位将判决符号与第一元素比较时，所选择的硬判决位可以是不同的一个位或多个位。可以通过将可靠性值中的每一个估计为判决符号和相应元素的对数似然比(LLR)而在解码操作中被使用。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，不应基于所描述的实施例来限制本文所述的错误校正装置、该错误校正装置的操作方法和包括该错误校正装置的电子装置。

Claims (27)

1.一种错误校正装置，包括：
位可靠性值确定电路，基于分别与硬判决位相对应的软判决位组，确定分别与所述硬判决位相对应的位可靠性值；以及
解码器，包括变量节点，所述变量节点接收并存储所述硬判决位和所述位可靠性值，并且通过从所述位可靠性值恢复可靠性值来对所述硬判决位执行解码操作，
其中所述可靠性值分别对应于在所述变量节点中定义的伽罗瓦域，即GF中的除了由所述硬判决位配置的判决符号之外的元素。
2.根据权利要求1所述的错误校正装置，其中所述位可靠性值是分别与GF(2)中的所述软判决位组相对应的被估计为对数似然比值的可靠性值的大小。
3.根据权利要求1所述的错误校正装置，其中所述位可靠性值中的每个不包括正负号信息。
4.根据权利要求1所述的错误校正装置，其中所述位可靠性值确定电路通过参考位可靠性值表来确定所述位可靠性值，所述位可靠性值表包括分别与所述软判决位组相对应的位可靠性值。
5.根据权利要求1所述的错误校正装置，
其中所述变量节点恢复所述硬判决位之中的一个或多个选择的硬判决位的位可靠性值之和作为与所述元素之中的第一元素相对应的可靠性值，以及
当以位为单位将所述判决符号与所述第一元素比较时，所述选择的硬判决位是不同的一个位或多个位。
6.根据权利要求1所述的错误校正装置，其中所述可靠性值中的每个被估计为所述判决符号与相应元素的对数似然比。
7.根据权利要求1所述的错误校正装置，其中所述硬判决位满足独立相同分布条件，即IID条件。
8.根据权利要求1所述的错误校正装置，其中所述解码器基于非二进制低密度奇偶校验码，即非二进制LDPC码来执行所述解码操作。
9.一种操作错误校正装置的方法，包括：
基于分别与硬判决位相对应的软判决位组，确定分别与所述硬判决位相对应的位可靠性值；以及
由变量节点接收并存储所述硬判决位和所述位可靠性值，并且通过从所述位可靠性值恢复可靠性值来对所述硬判决位执行解码操作，
其中所述可靠性值分别对应于在所述变量节点中定义的伽罗瓦域，即GF中的除了由所述硬判决位配置的判决符号之外的元素。
10.根据权利要求9所述的方法，其中所述位可靠性值是分别与GF(2)中的所述软判决位组相对应的被估计为对数似然比值的可靠性值的大小。
11.根据权利要求9所述的方法，其中所述位可靠性值中的每个不包括正负号信息。
12.根据权利要求9所述的方法，其中确定所述位可靠性值包括通过参考位可靠性值表来确定所述位可靠性值，所述位可靠性值表包括分别与所述软判决位组相对应的位可靠性值。
13.根据权利要求9所述的方法，
其中恢复所述可靠性值包括恢复所述硬判决位之中的一个或多个选择的硬判决位的位可靠性值之和作为与所述元素之中的第一元素相对应的可靠性值，以及
其中当以位为单位将所述判决符号与所述第一元素比较时，所述选择的硬判决位是不同的一个位或多个位。
14.根据权利要求9所述的方法，其中所述可靠性值中的每个被估计为所述判决符号与相应元素的对数似然比。
15.根据权利要求9所述的方法，其中所述硬判决位满足独立相同分布条件，即IID条件。
16.根据权利要求9所述的方法，其中解码器基于非二进制低密度奇偶校验码，即非二进制LDPC码来执行所述解码操作。
17.一种电子装置，包括：
存储器装置，包括至少两个存储器单元，从所述存储器单元读取硬判决位和分别与所述硬判决位相对应的软判决位组；以及
错误校正电路，基于所述软判决位组对所述硬判决位执行解码操作，
其中所述错误校正电路包括：
位可靠性值确定电路，基于所述软判决位组来确定分别与所述硬判决位相对应的位可靠性值；以及
解码器，包括变量节点，所述变量节点接收并存储所述硬判决位和所述位可靠性值，并且通过从所述位可靠性值恢复可靠性值来对所述硬判决位执行所述解码操作，
其中所述可靠性值分别对应于在所述变量节点中定义的伽罗瓦域，即GF中的除了由所述硬判决位配置的判决符号之外的元素。
18.根据权利要求17所述的电子装置，其中所述位可靠性值是分别与GF(2)中的所述软判决位组相对应的被估计为对数似然比值的可靠性值的大小。
19.根据权利要求17所述的电子装置，其中所述位可靠性值中的每个不包括正负号信息。
20.根据权利要求17所述的电子装置，其中所述位可靠性值确定电路通过参考位可靠性值表来确定所述位可靠性值，所述位可靠性值表包括分别与所述软判决位组相对应的位可靠性值。
21.根据权利要求17所述的电子装置，
其中所述变量节点恢复所述硬判决位之中的一个或多个选择的硬判决位的位可靠性值之和作为与所述元素之中的第一元素相对应的可靠性值，
当以位为单位将所述判决符号与所述第一元素比较时，所述选择的硬判决位是不同的一个位或多个位。
22.根据权利要求17所述的电子装置，其中所述可靠性值中的每个被估计为所述判决符号与相应元素的对数似然比。
23.根据权利要求17所述的电子装置，其中所述硬判决位满足独立相同分布条件，即IID条件。
24.根据权利要求17所述的电子装置，其中所述存储器单元联接至相同的字线。
25.根据权利要求17所述的电子装置，其中所述解码器基于非二进制低密度奇偶校验码，即非二进制LDPC码来执行所述解码操作。
26.一种电子装置，包括：
存储器装置，包括多个存储器单元，从所述存储器单元读取多个硬判决位和分别与所述硬判决位相对应的多个软判决位组；以及
错误校正电路，基于所述软判决位组来对所述硬判决位执行解码操作，
其中所述错误校正电路包括：
位可靠性值确定电路，基于所述软判决位组来确定分别与所述硬判决位相对应的位可靠性值；以及
解码器，包括多个变量节点，所述多个变量节点分别接收多个判决符号，所述硬判决位被分组成所述多个判决符号，
其中每个变量节点接收并存储与接收到的判决符号相对应的位可靠性值，并且通过从与所述判决符号相对应的位可靠性值恢复可靠性值来对所述判决符号执行解码操作，并且
所述可靠性值分别对应于在所述变量节点中定义的伽罗瓦域，即GF中的除了所述判决符号之外的元素。
27.一种错误校正装置，包括：
位可靠性值确定电路，基于软判决位组来确定分别与硬判决位相对应的位可靠性值；以及
解码器：
接收所述硬判决位和所述位可靠性值；并且
基于所述位可靠性值来对所述硬判决位执行解码操作以生成错误校正位，
当所述软判决位组分别对应于所述硬判决位时，所述位可靠性值包括与所述软判决位组相对应的、不包括正负号信息的可靠性值。
CN201811524885.XA 2018-08-17 2018-12-13 错误校正装置、该错误校正装置的操作方法以及电子装置 Active CN110837435B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0096335 2018-08-17
KR1020180096335A KR20200020535A (ko) 2018-08-17 2018-08-17 에러 정정 장치, 그것의 동작 방법 및 그것을 포함하는 전자 장치

Publications (2)

Publication Number Publication Date
CN110837435A CN110837435A (zh) 2020-02-25
CN110837435B true CN110837435B (zh) 2023-03-28

Family

ID=69523560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811524885.XA Active CN110837435B (zh) 2018-08-17 2018-12-13 错误校正装置、该错误校正装置的操作方法以及电子装置

Country Status (3)

Country Link
US (1) US10892779B2 (zh)
KR (1) KR20200020535A (zh)
CN (1) CN110837435B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11601141B2 (en) * 2020-12-28 2023-03-07 Western Digital Technologies, Inc. Error correction based on physical characteristics for memory
KR20220151934A (ko) 2021-05-07 2022-11-15 에스케이하이닉스 주식회사 Ecc 디코더

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6574772B1 (en) * 2000-02-04 2003-06-03 Northrop Grumman Corporation Efficient galois field multiplier structures for error-correction encoding and decoding
CN101405943A (zh) * 2005-10-03 2009-04-08 摩托罗拉公司 用于低密度奇偶校验解码器的方法和装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8694868B1 (en) * 2010-10-21 2014-04-08 Marvell International Ltd. Systems and methods for performing multi-state bit flipping in an LDPC decoder
KR101968746B1 (ko) * 2011-12-30 2019-04-15 삼성전자주식회사 저장 장치로부터 데이터를 읽는 읽기 방법, 에러 정정 장치, 그리고 에러 정정 코드 디코더를 포함하는 저장 시스템
US8812935B2 (en) * 2012-08-02 2014-08-19 Oracle International Corporation Using a data ECC to detect address corruption
JP6367562B2 (ja) 2013-01-31 2018-08-01 エルエスアイ コーポレーション 選択的なバイナリ復号および非バイナリ復号を用いるフラッシュ・メモリ内の検出および復号
CN105247808B (zh) * 2013-03-07 2019-03-22 马维尔国际贸易有限公司 使用后期可靠性信息进行解码的系统和方法
US20140281794A1 (en) * 2013-03-14 2014-09-18 Kabushiki Kaisha Toshiba Error correction circuit
US9323611B2 (en) * 2013-03-21 2016-04-26 Marvell World Trade Ltd. Systems and methods for multi-stage soft input decoding
KR102707030B1 (ko) * 2018-08-22 2024-09-20 에스케이하이닉스 주식회사 에러 정정 장치 및 그것을 포함하는 전자 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6574772B1 (en) * 2000-02-04 2003-06-03 Northrop Grumman Corporation Efficient galois field multiplier structures for error-correction encoding and decoding
CN101405943A (zh) * 2005-10-03 2009-04-08 摩托罗拉公司 用于低密度奇偶校验解码器的方法和装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Channel Coding and Information Theory;Andreas F. Molisch 等;《Wiley-IEEE Press》;第277-317页 *
Reed-Solomon码软判决译码技术的研究与实现;曾云绮;《中国优秀硕士学位论文全文数据库信息科技辑》(第04期);第I136-105页 *

Also Published As

Publication number Publication date
US20200059244A1 (en) 2020-02-20
KR20200020535A (ko) 2020-02-26
CN110837435A (zh) 2020-02-25
US10892779B2 (en) 2021-01-12

Similar Documents

Publication Publication Date Title
CN103380416B (zh) 用于读取存储器的目标存储器扇区的方法和存储器系统
CN111200440B (zh) Ldpc解码器、半导体存储器系统及其操作方法
US7533328B2 (en) Method of error correction in a multi-bit-per-cell flash memory
US8112692B2 (en) Flash memory device error correction code controllers and related methods and memory systems
US9070453B2 (en) Multiple programming of flash memory without erase
KR20140091665A (ko) 비휘발성 메모리의 차동 벡터 저장
US10879935B2 (en) LDPC decoder, semiconductor memory system, and operating method thereof
US9274891B2 (en) Decoding method, memory storage device, and memory controlling circuit unit
US20150227419A1 (en) Error correction decoder based on log-likelihood ratio data
US10200063B2 (en) Memory controller, semiconductor memory system and operating method thereof
CN110837435B (zh) 错误校正装置、该错误校正装置的操作方法以及电子装置
CN110853690B (zh) 解码器、解码器的操作方法和包括该解码器的存储器系统
US11139832B1 (en) LDPC decoder and operating method thereof
US20150317203A1 (en) Code-Based Read Control for Data Storage Devices
CN108268338B (zh) 逐渐缩减大小的可变节点存储器
JP5283989B2 (ja) メモリシステム及びメモリアクセス方法
US11914887B2 (en) Storage device and data accessing method using multi-level cell
US11881276B2 (en) Error correcting code decoder
Han et al. A Joint Sensing and Decoding for Improving the Hard-Decision Lifetime of NAND Flash Memories
JP2013161486A (ja) 半導体記憶装置
JP5492329B2 (ja) メモリアクセス装置
Chua et al. Two-write WOM-codes for non-volatile memories
Kotaki et al. A Class of q-Ary Unidirectional Error Correcting Codes for MLC Flash Memories
IL196239A (en) Method of error correction in a multi-bit-per-cell flash memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant