CN103380416B - 用于读取存储器的目标存储器扇区的方法和存储器系统 - Google Patents

用于读取存储器的目标存储器扇区的方法和存储器系统 Download PDF

Info

Publication number
CN103380416B
CN103380416B CN201280009420.5A CN201280009420A CN103380416B CN 103380416 B CN103380416 B CN 103380416B CN 201280009420 A CN201280009420 A CN 201280009420A CN 103380416 B CN103380416 B CN 103380416B
Authority
CN
China
Prior art keywords
reference voltage
log
likelihood ratio
estimation
read operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280009420.5A
Other languages
English (en)
Other versions
CN103380416A (zh
Inventor
阳学仕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN103380416A publication Critical patent/CN103380416A/zh
Application granted granted Critical
Publication of CN103380416B publication Critical patent/CN103380416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

各实施例提供一种用于读取存储器的目标存储器扇区的方法。该方法包括：基于与存储器的多个存储器扇区对应的读取数据，估计第一一个或者多个参考电压，以及使用第一一个或者多个参考电压，对目标存储器扇区执行第一读取操作。该方法还包括：确定第一读取操作的纠错码(ECC)解码失败，以及响应于确定第一读取操作的ECC解码失败并且基于与目标存储器扇区对应的读取数据，更新第一一个或者多个参考电压的估计以生成第二一个或者多个参考电压。该方法也包括：使用第二一个或者多个参考电压，对目标存储器扇区执行第二读取操作。

Description

用于读取存储器的目标存储器扇区的方法和存储器系统
有关申请的交叉引用
本公开内容要求对2012年2月15日提交的第13/397,434号美国专利申请的优先权，该美国专利申请要求对2011年2月18日提交的第61/444,534号美国临时专利申请的优先权，通过完全引用该美国临时专利申请将它的全部公开内容结合于此，如果有与本公开内容不一致的那些章节则除外。本公开内容与以下美国专利申请有关：2009年9月02日提交的第12/552,925号美国专利申请；2010年12月3日提交的第12/959891号美国专利申请；2011年1月31日提交的第13/017430号美国专利申请；2011年4月08日提交的第13/089,135号美国专利申请；以及2011年6月24日提交的第13/167,896号美国专利申请，通过完全引用这些美国专利申请将它们的全部公开内容结合于此，如果有与本公开内容不一致的那些章节则除外。
技术领域
本公开内容的实施例涉及软解码领域，并且更具体地，涉及用于软解码的可靠性度量管理。
背景技术
本文提供的背景技术描述是出于总体呈现本公开内容的上下文的目的。当前署名的发明人的工作(到在本背景技术部分描述的工作的程度)以及在提交申请时可能无法以其他方式作为现有技术的衡量的说明书的多个方面，既没有明确地也没有暗示地被承认是本公开的现有技术。
存储器设备(例如闪存)一般包括多个存储器扇区，其中每个存储器扇区包括多个存储器单元。通过将存储器单元编程为不同电压电平来存储数据。每个单元k位的闪存设备(其中K是适当整数)在单个单元中存储K位并且具有2k个电压区域，其中每个区域对应于可能的2k个k位模式中的一个模式。在对应电压区域中通过将存储器单元预先确定为标称电压值来存储k位模式。在特定存储器单元内实际存储的电压受到噪声并且因此可不同于标称值。存储的电压的确切值不能直接读取而仅能与读取参考电压比较。而且，在读取操作期间，主要目标是发现与存储的电压的对应的k位模式而不是电压本身。因此，通过比较存储器单元中存储的电压值与一个或者多个读取参考电压来读取存储器单元。
闪存设备中的存储器单元的浮动栅极晶体管能够在它的浮动栅极上存储电压持续一段时间、通常为许多年。与浮动栅极晶体管的浮动栅极上的存储的电荷对应的阈值电压可能由于例如设备的物理改变而随时间改变。这样的物理改变可以归因于设备老化、重复的擦除和编程周期等。闪存存储器单元组因此可以表现它们的总阈值电压分布随时间改变。这样的改变可以造成更大的错误率，该错误率可以随着设备的老化而恶化。
发明内容
在各种实施例中，提供一种用于读取存储器的目标存储器扇区的方法。该方法包括：基于与存储器的多个存储器扇区对应的读取数据，估计第一一个或者多个参考电压；以及使用第一一个或者多个参考电压，对目标存储器扇区执行第一读取操作。该方法还包括：确定第一读取操作的纠错码(ECC)解码失败；以及响应于确定第一读取操作的ECC解码失败并且基于与目标存储器扇区对应的读取数据，更新第一一个或者多个参考电压的估计以生成第二一个或者多个参考电压。该方法也包括：使用第二一个或者多个参考电压，对目标存储器扇区执行第二读取操作。
根据一个实施例，该方法还包括：基于与多个存储器扇区对应的读取数据，估计与第一一个或者多个参考电压对应的第一对数似然比(LLR)集，其中LLR是针对给定的参考电压范围的针对从存储器单元读取的每个数据位的置信度的指示。根据该实施例，确定第一读取操作的ECC解码失败还包括在使用第一LLR集对第一读取操作的结果进行ECC解码时确定第一读取操作的ECC解码失败，并且该方法还包括：响应于确定第一读取操作的ECC解码失败并且基于与目标存储器扇区对应的读取数据，更新第一LLR集的估计以生成第二LLR集。根据该实施例，执行第二读取操作还包括使用第二LLR集对第二读取操作的结果进行ECC解码。
本公开内容也提供一种存储器系统，该存储器系统包括：包括目标扇区的存储器。该存储器系统也包括：读取模块；以及估计模块，被配置为基于与存储器的多个存储器扇区对应的读取数据而估计第一一个或者多个参考电压。该存储器系统还包括解码器模块。读取模块被配置为使用第一一个或者多个参考电压对存储器的目标存储器扇区执行第一读取操作。响应于解码器模块确定第一读取操作的纠错码(ECC)失败并且基于与目标存储器扇区对应的读取数据，估计模块还被配置为更新第一一个或者多个参考电压的估计以生成第二一个或者多个参考电压。使用第二一个或者多个参考电压，读取模块还被配置为对目标存储器扇区执行第二读取操作。
根据一个实施例，基于与多个存储器扇区对应的读取数据，估计模块还被配置为估计与第一一个或者多个参考电压对应的第一对数似然比(LLR)集，其中LLR是针对给定的参考电压范围的置信度的指示。根据该实施例，响应于解码器模块未能使用第一LLR集并且基于与目标存储器扇区对应的读取数据对第一读取操作的结果进行ECC解码，估计模块还被配置为更新第一LLR集的估计以生成第二LLR集。而且，根据该实施例，使用第二LLR集，解码器模块还被配置为对第二读取操作的结果进行ECC解码。
附图说明
结合附图通过以下具体描述将容易理解实施例。在附图的各图中通过示例而不是通过限制来图示实施例。
图1示意地图示存储器系统的示例。
图2和图3示意地图示作为电压的函数的与数据位为0和1的概率关联的概率密度函数(PDF)并且也图示对应仓直方图。
图4图示与三个读取期间对应的仓直方图，在这些读取周期期间向存储器的一个或者多个存储器扇区的存储器单元施加三个参考电压。
图5图示用于向各种参考电压范围分配对数似然比(LLR)的方法的示例。
图6图示用于执行存储器的存储器扇区的读取操作的方法的示例。
图7示意地图示作为电压的函数的与数据位为0或者1的概率关联的PDF并且也图示对应仓直方图。
图8图示用于执行存储器的存储器扇区的读取操作的方法的另一示例。
具体实施方式
图1示意地图示存储器系统10的示例。存储器系统10包括存储器14。存储器14是任何适当类型的存储器、例如易失性存储器(例如适当类型的随机存取存储器)、非易失性存储器(例如只读存储器)等。在一个实施例中，存储器14是电可擦除可编程只读存储器(EEPROM)、例如闪存。
虽然在图1中未图示，但是存储器14包括多个存储器扇区，其中每个存储器扇区包括多个存储器单元而每个存储器单元存储一位或者多位数据。例如存储器14的各个存储器单元可以是存储单位数据的单级单元(SLC)。在另一示例中，存储器14的各个存储器单元可以是存储多于一位数据的多级单元(MLC)。在一个实施例中，存储器扇区对应于存储器14的存储器页面。在一个实施例中，在单个读取周期期间读取在存储器扇区中包括的所有存储器单元。
存储器系统10包括读取控制模块16，该读取控制模块16包括估计模块18、解码器模块22、读取模块26、仓直方图存储器模块30和LLR表模块34。读取控制模块16被配置为读取来自存储器14的数据并且对数据解码。虽然在图1中未图示，但是存储器系统10也包括被配置为(例如可能在编码和/或加密数据之后)在存储器14中写入数据的写入控制模块。
在各种实施例中，读取控制模块16以存储器扇区为单位从存储器14读取数据。也就是说，在单个读取周期期间读取来自存储器14的存储器扇区的存储器单元的数据位。在读取周期期间，读取模块26向存储器扇区的各个存储器单元施加参考电压。对于给定的存储器单元，读取模块26确定存储器单元的电压电平与施加的参考电压比较是更高还是更低。基于这一确定，例如如果存储器单元是SLC，则估计模块18和/或解码器模块22估计存储器单元中存储的位是零或者一。如果存储器单元是MLC，则施加多个参考电压以估计存储器单元中存储的位。因此，读取周期与在读取周期期间向存储器14的存储器扇区的存储器单元施加的一个或者多个参考电压关联。
当读取模块26从存储器14的存储器扇区读取数据时，估计模块18为存储器14的存储器扇区的存储器单元的数据位提供软估计。也就是说，估计模块18以似然比(LLR)的形式提供每个数据位为0或者1的概率。LLR指示从存储器14读取的每个数据位为零(‘0’)或者一(‘1’)的置信度。基于所估计的用于数据位的LLR，解码器模块22对数据解码。LLR的估计直接影响解码器性能和存储器系统10的性能。可以将用于数据位的LLR定义为：
因此，正的LLR指示数据位等于0的更大概率，而负的LLR指示数据位等于1的更大概率。也就是说，LLR的符号提供数据位的估计，并且LLR的量值提供估计的可靠性(例如|LLR|＝0意味着估计完全不可靠，并且|LLR|＝∞意味着估计完全可靠并且位值已知)。
解码器模块22使用迭代软解码技术来执行解码操作。例如解码器模块22运用纠错码(ECC)、诸如例如低密度奇偶校验(LDPC)代码、Reed-Solomon(RS)代码、Turbo码或者用于数据ECC解码的任何其它适当的迭代软解码代码。
如本文将更具体描述的那样，仓直方图存储器30存储用于各种仓直方图的仓索引，这些仓直方图对应于作为电压的函数的与数据位为0或者1的概率关联的概率密度函数(PDF)。而且，LLR表模块34包括查找表(LUT)，该LUT将仓直方图的仓索引映射到与每个数据位为0或者1的概率对应的对应LLR。
图2示意地图示作为电压的函数的与数据位为0和1的概率关联的概率密度函数(PDF)并且也图示对应仓直方图。在图2的示例PDF中，假设存储器14的存储器单元是SLC(但是在另一实施例中，存储器14的存储器单元可以是MLC)。
在图2中有两个图形，其中顶部图形图示PDF并且底部图形图示仓直方图。图2的顶部图形中的电压是各个存储器单元的电压电平。PDF(1)是用于存储器单元中的数据位为1的PDF，而PDF(0)是用于数据位为0的PDF。例如，如果存储器单元的电压电平相对高，则关联的数据位为0的概率高；而如果电压电平相对低，则数据位为1的概率高(但是在其它实施例中，基于例如存储器14的配置，相反情况也可以有可能)。所图示PDF为钟形，但是任何其它形状也有可能。而且，图示的两个PDF为对称，但是在一些实施例中，两个PDF可以不对称。
在图2中，竖直虚线210穿过PDF(1)和PDF(0)的相交点。该线210对应于在读取周期期间向存储器扇区的存储器单元施加的参考电压v1。对于给定的存储器单元，读取模块26确定存储器单元的电压电平与施加的参考电压v1比较是更高还是更低。对于每个存储器单元，基于这样的确定，将两个仓直方图中的一个递增一。例如，如果确定存储器单元的电压电平与施加的参考电压v1比较更高，则将虚线310右侧上的仓直方图递增一，并且反之亦然。而且，基于存储位0的存储器单元比存储位1的存储器单元具有更高的电压电平的假设(也如两个PDF中所示，但是这样的假设仅为示例而不限制本公开内容的教导)，分配在虚线210右侧的仓直方图为用于位0的仓直方图(下文也称为仓直方图0)，并且分配在虚线210左侧的仓直方图为用于位1的仓直方图(下文也称为仓直方图1)。因此，基于施加参考电压v1，读取模块26估计存储器单元存储位0还是位1，并且相应地递增两个仓直方图中的一个。仓直方图0因此反映存储器扇区中的与施加的参考电压比较具有更高电压的存储器单元的计数，并且相应地，反映存储器扇区中的存储位0的存储器单元的计数。类似地，仓直方图1因此反映存储器扇区中的与施加的参考电压比较具有更低电压的存储器单元的计数，并且相应地，反映存储器扇区中的存储位1的存储器单元的计数。
由于图2的两个PDF对称并且由于线210穿过两个PDF的相交点，所以约一半数据位将被估计为0而约一半数据位将被估计为1(假设存储器扇区中存储的0和1的数目几乎相等)。因此如图2中所示，两个仓直方图具有几乎相同高度。电压v1代表用于在读取周期期间向存储器14的存储器扇区施加的最优参考电压。
在实践中，PDF(1)和PDF(0)对于存储器系统10而言通常未知。因而，参考电压1(代表用于在读取周期期间向存储器14的存储器扇区施加的最优参考电压)在存储器14的读取操作期间也未知。另外，针对闪存最优参考电压可以随时间改变(例如随着闪存经历数目越来越多的写入、留置和/或读取周期)、可以在存储器14的两个存储器扇区之间变化并且也可以在单个存储器扇区的两个存储器单元之间变化。因而通常不可能预先知道最优参考电压v1、因而不可能在读取周期期间向存储器14正确施加最优参考电压v1。
因而在实践中，在读取周期期间，向存储器14的存储器扇区施加参考电压v2，其中参考电压v2可以如图3中所示不同于最优参考电压v1(例如v2在图3的示例中大于v1)。由于图3中的参考电压v2大于最优参考电压v1，所以(例如与确定数据位为0的概率比较)而确定数据位为1的概率增加，从而如图3中的底部图形中所示产生仓直方图1的与仓直方图0比较的更高高度。也就是说，由于参考电压v2大于最优参考电压v1，所以现在将实际上为0的一些数据位错误地估计为位1、由此增加仓直方图1的高度。
图4图示与三个读取期间对应的仓直方图，在这些读取周期期间向存储器14的一个或者多个存储器扇区的存储器单元施加三个参考电压。例如在第一读取周期期间施加参考电压v4a。在第一读取周期期间，读取模块26确定存储器单元的电压电平与参考电压v4a比较是更高还是更低。在第二和第三读取周期期间，分别施加参考电压v4b和v4c。基于三个读取周期，估计模块18构造如图4中所示四个仓直方图A4、B4、C4和D4。
例如仓直方图A4的高度指示电压电平被估计少于参考电压v4b的存储器单元的数目，仓直方图C4的高度指示电压电平被估计在参考电压v4a与v4b之间的存储器单元的数目，仓直方图D4的数目指示电压电平被估计在参考电压v4a与v4c之间的存储器单元的数目，以及仓直方图B4的高度指示电压电平被估计大于参考电压v4c的存储器单元的数目。
在一个实施例中，仓直方图存储器模块30存储用于各种仓直方图的仓索引。在新读取周期的结果可用时动态更新仓直方图存储器30中的仓索引。在一个实施例中，LLR表模块34包括将仓直方图的仓索引映射到对应LLR的查找表(LUT)。在一个实施例中，向各种仓直方图分配的LLR的量值基于相应仓直方图的高度(即基于对应仓索引)。作为示例，仓直方图的仓索引越高，对应LLR的量值就越高(但是映射可以包括更复杂和不同类型的规则)。例如，如图4中所示分别向仓直方图A4、B4、C4和D4分配LLR值-2.5、-1、0.8和3.4。
图5图示用于向各种参考电压范围分配LLR的方法500的示例。在504，(例如由读取模块26)对存储器14的一个或者多个存储器扇区执行多个读取周期。在508，基于多个读取周期生成仓直方图(例如关于图2-4讨论的那样)。例如在新读取周期的结果可用时更新(例如仓直方图存储器模块30中存储的)与仓直方图对应的仓索引。在512针对各种参考电压范围(例如基于LLR表模块34)向各种仓直方图分配LLR(例如关于图4讨论的那样)。
如先前略为提及的那样，存储器14的存储器单元的浮动栅极晶体管能够在它的浮动栅极上存储电压持续一段时间、通常为许多年。与浮动栅极晶体管的浮动栅极上存储的电荷对应的阈值电压将由于例如存储器14的物理改变而随时间改变。这样的物理改变可以归因于存储器14的各种存储器扇区的老化、重复的擦除和编程周期等。存储器14的存储器单元组因此将表现它们的总阈值电压分布随时间改变。例如阈值电压分布的均值可能随时间移位、阈值电压分布的方差可能随时间移位和/或阈值电压分布可能随时间变成不对称。这样的改变可以造成更大的读取错误率，该读取错误率可以随着存储器14老化而恶化。此外，由于例如在制造两个存储器(例如存储器14和另一存储器)时的变化因此在两个存储器的阈值电压分布之间一般有变化。另外，由于例如存储器14的一个存储器扇区比另一存储器扇区的相对更高使用量、制造可变性等因此在两个存储器扇区的阈值电压分布之间可能有变化。此外，如果存储器14的存储器单元为MLC，(例如对于三位MLC，最低有效位(LSB)、中心有效位(CSB)和最高有效位(MSB))则存储器14的每个存储器单元具有多于一位存储。与LSB、CSB和MSB对应的阈值电压分布也可能不同从而需要用于LLR值的各个校准和适配。
在一个实施例中，需要定期校准和适配用于存储器14的LLR值以反应阈值电压分布的变化，以便实现读取操作期间的相对更低错误率。LLR值基于在读取周期期间施加的参考电压，并且确定适当参考电压也是重要任务。
图6图示用于执行存储器14的存储器扇区的读取操作的方法600的示例。在图6的读取操作期间，读取控制模块16尝试从例如存储器14的目标存储器扇区读取数据。在一个实施例中，目标存储器扇区是存储器14的将从其读取数据的存储器页面(例如目标存储器页面)。在一个实施例中，在读取周期期间读取来自目标存储器扇区的所有存储器单元的数据。
参照图1和图6，在604，读取控制模块16(例如在读取控制模块16中包括的估计模块18)基于读取与存储器14的多个存储器扇区对应的数据而执行LLR校准。在一个实施例中，多个存储器扇区对应于存储器扇区组(例如存储器页面组)。在604的操作例如在存储器14的初始化期间(例如在制造存储器14之后、每次存储器14上电时等)执行和/或在周期间隔执行。在一个实施例中，离线执行在604的LLR校准。例如在604的LLR校准在执行存储器14的实际读取操作之前使用例如虚读取操作(例如仅为LLR校准过程执行的读取操作)在存储器14的初始化或者上电期间执行。
在执行在604的LLR校准之时，在一个实施例中，为存储器14的多个存储器扇区发出多个读取命令，并且(如关于图2-4讨论的那样)生成关联直方图。附加地或者备选地，来自先前读取命令的结果用来生成直方图。在604的LLR校准期间，估计模块18针对各种存储器扇区估计阈值电压分布(例如估计各种阈值电压分布参数、例如均值、方差等)。在2009年9月02日提交的第12/552,925号美国专利申请中更详细地讨论在执行LLR校准时估计阈值电压分布，通过引用该美国专利申请将它的全部公开内容结合于此，如果有与本公开内容不一致的章节则那些章节除外。
在执行604的LLR校准时并且基于估计的阈值电压分布，还为将来的读取操作估计一个或者多个期望的(例如最优或者接近最优)参考电压。例如，如果将仅执行单个读取周期(例如，如果在一个读取周期之后解码成功)，则读取操作仅需单个参考电压。如果将执行两个读取操作，则读取操作将需要两个参考电压，并且以此类推。估计模块18生成用于一个读取周期、两个读取周期、三个读取周期和/或任何其它适当数目的读取周期(例如四个、五个等)的参考电压。估计模块18也通过校准和/或更新LLR表34并且基于关联的仓直方图索引生成用于各种参考电压范围的LLR。
图7示意地图示作为电压的函数的与数据位为0或者1的概率关联的PDF并且也图示对应仓直方图。图7的图形用于估计期望的参考电压和关联的LLR。例如在执行在604的LLR校准操作时生成图7的仓直方图。根据图7的仓直方图，将电压v7估计为在存储器14上的将来的读取操作期间用于单个读取周期的期望的(例如最优或者接近最优)参考电压。例如使用图1的LLR表34从图7的直方图生成与参考电压v7关联的LLR。
在2011年6月24日提交的第13/167,896号美国专利中请中更详细地讨论在执行LLR校准时估计期望的参考电压，通过完全引用该美国专利申请将它的全部公开内容结合于此，如果有与本公开内容不一致的章节则那些章节除外。
再次参照图6，在608，估计模块18基于读取与多个存储器扇区(例如存储器扇区组，其与例如存储器页面组对应)对应的数据而执行LLR适配。在示例中，在离线执行在604的LLR校准时，(例如在存储器14的一般使用(例如一般读取操作)期间)例如在新读取数据的结果可用于估计模块18时，在线执行在608的LLR适配。在一个实施例中，在608的LLR适配基于将来自解码器模块22的数据解码(例如将来自解码器模块22的数据硬解码和/或软解码)反映阈值电压分布的改变。在608的LLR适配期间，与更新对应LLR值一起更新(在604的LLR校准期间初始地确定的)参考电压的期望的(例如最优或者接近最优)值(例如基于与参考电压关联的仓直方图，其中在608的LLR适配期间也更新仓直方图)。在2011年1月31日提交的第13/017430号美国专利申请中更详细地讨论LLR适配，通过完全引用该美国专利申请将它的全部公开内容结合于此，如果有与本公开内容不一致的章节则那些章节除外。
在一个实施例中，对存储器单元组执行LLR校准和/或LLR适配。作为示例，在多个存储器扇区组中划分存储器14。这样的划分基于例如从上次向各个存储器扇区的存储器单元写入数据起已经流逝的持续时间。作为示例，上次在一个月之前写入数据的存储器14的存储器扇区形成第一存储器扇区组；上次在两个月之前写入数据的存储器14的存储器扇区形成第二存储器扇区组；并且以此类推。在一个实施例中，存储器扇区组的每个存储器扇区可以在某一程度上表现阈值电压分布中的相似改变(因为在基本上相似时间向这些存储器扇区中的每个存储器扇区写入数据)。因此，从读取存储器扇区组的一个或者多个存储器扇区接收的信息用来分别为存储器扇区组的其它存储器扇区执行608的LLR适配和/或604的LLR校准。
再次参照图6，在612，读取模块26对目标存储器扇区执行读取周期。例如使用在604的LLR校准和/或在608的LLR适配期间确定和/或更新的期望的参考电压来执行读取周期。虽然在图6中未图示，但是在612，解码器模块22使用估计模块18在604的LLR校准和/或在608的LLR适配期间生成的LLR估计对读取模块26读取的数据解码(例如使用适当软解码算法和/或硬解码的ECC解码)。
在一个实施例中，在先前讨论的第一存储器扇区组中包括目标存储器扇区。基于在读取第一存储器扇区组的其它存储器扇区期间接收的信息，在LLR校准和/或LLR适配期间确定在612用于目标存储器扇区的读取周期上的参考电压和LLR。
在616，解码器模块22确定在612从目标存储器扇区读取的数据的解码是否成功。如果解码成功，则在640，读取控制模块16成功完成读取目标存储器扇区。
如果在616解码不成功，则在620，读取控制模块16执行动态LLR更新。如先前讨论的那样，基于读取来自多个存储器扇区的数据而执行在604的LLR校准和/或在608的LLR适配。然而(对其执行读取操作的)目标存储器单元可以具有与存储器14的多个存储器扇区(例如包括目标存储器扇区属于的存储器扇区组中的存储器扇区)中的其它存储器扇区基本上不同的特性(例如阈值电压分布)。这样的不同可能由于例如制造变化、目标存储器扇区的过度使用等。也就是说，目标存储器扇区可以是存储器14的多个存储器扇区中的局外存储器扇区(out-liner)(即目标存储器扇区与各种其它存储器扇区的平均阈值电压分布比较可以具有基本上不同的阈值电压分布)。
在一个实施例中，使用与目标存储器扇区对应的读取数据和/或使用当前代码字来执行在620的动态LLR更新，其中使用更高分辨率的参考电压集来重新读取所读取的数据。例如将来自目标存储器扇区的读取数据(例如新读取数据)(和/或使用当前代码字的读取数据)用来更新期望的参考电压和/或关联LLR。作为示例，在动态LLR更新期间，对目标存储器扇区执行具有三个不同参考电压的三个读取周期，并且基于三个读取周期的结果动态更新期望的参考电压和LLR。随后，使用更新的期望的参考电压来重复读取周期并且使用对应的更新的LLR来执行解码。
在622确定解码是否成功。如果成功，则该方法在640结束。如果解码不成功，则读取控制模块16可以决定用对应的更高分辨率的新参考电压、用数次更多(例如一个、两个或者其它适当数目)的读取周期来执行动态LLR更新并且在628再次检查解码是否成功。
在2011年4月08日提交的第13/089,135号美国专利申请中更详细地讨论动态LLR更新(例如针对目标存储器扇区用一个或者多个对应参考电压来执行一个或者多个读取周期)，通过完全引用该美国专利申请将它的全部公开内容结合于此，如果有与本公开内容不一致的章节则那些章节除外。还在2011年6月24日提交的第13/167,896号美国专利申请中更详细地讨论动态LLR更新(例如针对目标存储器扇区用另外一个或者多个对应参考电压来执行另外一个或者多个读取周期来重复动态LLR更新)，通过完全引用该美国专利申请将它的全部公开内容结合于此，如果有与本公开内容不一致的章节则那些章节除外。
再次参照图6，如果解码在重复的尝试之后在622不成功，则读取控制模块16基于与目标存储器扇区对应的读取数据执行LLR校准。在一个实施例中，在624的LLR校准与在604的LLR校准相似。然而不同于在604的LLR校准，基于来自目标存储器扇区的读取数据来执行在624的LLR校准。例如基于来自多个存储器扇区的读取数据来执行在604的LLR校准。如果(用于在604的LLR校准的)先前数据可用于目标存储器扇区，则这样的读取数据用于在624为目标存储器扇区具体执行LLR校准。例如基于在624的LLR校准来更新用于执行目标存储器扇区的读取操作的期望的参考电压和关联LLR。在一个实施例中，使用与目标存储器扇区对应的新读取数据和/或自从一个或者多个先前读取周期可用的与目标存储器扇区对应的读取数据来执行在624的LLR校准。在2009年9月02日提交的第12/552,925号美国专利申请中更详细地讨论执行LLR校准，通过完全引用该美国专利申请将它的全部公开内容结合于此，如果有与本公开内容不一致的章节则那些章节除外。
在执行在624的LLR校准之后，使用更新的期望的参考电压和对应LLR值对目标存储器扇区重复读取周期。在628，解码器模块22确定关联解码操作是否成功。如果解码成功，则该方法在640结束。
如果解码在628不成功，则在632，读取控制模块16对目标存储器扇区执行LLR重试。在632的LLR重试期间，使用多个参考电压来重复读取周期。附加地或者备选地，解码模块32尝试使用多个LLR值对读取数据解码。解码器模块22在每个读取周期之后和/或在使用各种LLR值之后在636检查解码是否成功。如果成功，则该方法在640结束。如果解码在数次尝试之后不成功，则重复LLR重试直至解码成功。如果解码在重复的尝试之后(例如在重复阈值次数和/或阈值持续时间之后)不成功，则读取控制模块16在644声明读取目标存储器扇区失败。
在一个实施例中，至少部分使用(例如来自目标扇区和/或其它存储器扇区的)新近成功LLR重试历史来执行LLR重试。在2010年12月3日提交的第12/959891号美国专利申请中更详细地讨论使用(例如来自目标扇区和/或其它存储器扇区的)新近成功LLR重试历史的LLR重试，通过完全引用该美国专利申请将它的全部公开内容结合于此，如果有与本公开内容不一致的章节则那些章节除外。
图8图示用于执行存储器的存储器扇区(例如目标存储器扇区)的读取操作的方法800的示例。在804，基于与存储器(例如存储器14)的多个存储器扇区对应的读取数据，估计模块18估计(i)第一一个或者多个参考电压和(ii)对应第一LLR集。可以例如根据分别在图6的方法600的604和608讨论的LLR校准和/或LLR适配来执行这样的估计。
在808，使用第一一个或者多个参考电压，读取模块26对目标存储器扇区执行第一读取操作，并且解码器模块22使用第一LLR集对第一读取操作的结果进行解码。在812，读取模块26和/或解码器模块22确定第一读取操作的解码失败(例如与第一读取操作关联的解码器操作失败)。
在816，基于与目标存储器扇区对应的读取数据，估计模块更新(i)第一一个或者多个参考电压的估计以生成第二一个或者多个参考电压和(ii)第一LLR集的估计以生成第二LLR集。可以例如根据分别在图6的方法600的620和624讨论的动态LLR更新和/或LLR校准来执行这样的更新。
在820，使用第二一个或者多个参考电压，读取模块26对目标存储器扇区执行第二读取操作，并且解码器模块22使用第二LLR集对第二读取操作的结果进行解码。在824，读取模块26和/或解码器模块22确定第二读取操作的解码失败(例如解码器模块22的关联解码操作失败)。在828，解码器模块22使用不同LLR集来重复对第二读取操作的结果进行解码。在一个实施例中，解码器模块22重复对第二读取操作的结果进行解码直至以下各项中的一项或者多项发生：(i)解码成功、(ii)将解码重复阈值次数以及(iii)将重复的解码执行至少持续阈值持续时间。可以例如根据在图6的方法600的632讨论的LLR重试来执行这样的更新。
根据一个实施例，可以提供包括存储介质的制品，该存储介质具有在其上存储的指令，这些指令如果被执行则产生本文分别关于图5、6和8的方法500、600和/或800描述的操作(和/或在本公开内容中讨论的各种其它操作)。在一个实施例中，指令如果被执行则产生图1的存储器系统10执行的操作。在一个实施例中，存储介质包括某一类型的非瞬态存储器(未示出)。根据各种实施例，制品可以是诸如例如软件或者固件的计算机可读介质。
如本文所用，术语“模块”可以指代以下各项、作为以下各项的一部分或者包括以下各项：专用集成电路(ASIC)、电子电路、执行一个或者多个软件或者固件程序的处理器(共享、专用或者组)和/或存储器(共享、专用或者组)、组合逻辑电路和/或提供描述的功能的其它适合部件。
已经以最有助于理解要求保护的主题的方式来将各种操作描述为多个不连续的动作或者依次的操作。然而，描述的顺序不应被理解为暗含这些操作必须依赖于顺序。具体而言，这些操作可以不按呈现的顺序执行。这些操作可以按与描述的实施例不同的顺序执行。在附加实施例中可以执行各种附加操作和/或可以省略描述的操作。
该描述可以使用术语“实施例”，该术语可以各自指代相同或者不同实施例中的一个或者多个实施例。另外，术语“包括”、“包含”、“具有”等如关于实施例而使用的那样是同义的。
虽然本文已经图示和描述某些实施例，但是本领域普通技术人员将理解，在不偏离本公开内容的范围的前提下，所示出和描述的实施例可以被计算的用以实现相同目的的多种替代的和/或等效的实施例或实施方式所取代。本领域技术人员将容易理解，可以用广泛多种方式来实现实施例。本申请旨在于覆盖本文讨论的实施例的任何适配或者变化。因此，明显地，实施例意图仅受限于权利要求及其等效形式。

Claims (18)

1.一种用于读取存储器的目标存储器扇区的方法，所述方法包括：
基于与所述存储器的多个存储器扇区对应的读取数据，估计(i)第一一个或者多个参考电压和(ii)与所述第一一个或者多个参考电压对应的第一对数似然比集，其中对数似然比是针对给定的参考电压范围的针对从存储器单元读取的每个数据位的置信度的指示；
使用所述第一一个或者多个参考电压，对所述目标存储器扇区执行第一读取操作；
在使用所述第一对数似然比集对所述第一读取操作的结果进行纠错码ECC解码时确定所述第一读取操作的ECC解码失败；
响应于确定所述第一读取操作的所述ECC解码失败并且基于与所述目标存储器扇区对应的读取数据，(i)更新所述第一一个或者多个参考电压的估计以生成第二一个或者多个参考电压并且(ii)更新所述第一对数似然比集的估计以生成第二对数似然比集；以及
使用所述第二一个或者多个参考电压，对所述目标存储器扇区执行第二读取操作，其中执行所述第二读取操作还包括使用所述第二对数似然比集对所述第二读取操作的结果进行ECC解码。
2.根据权利要求1所述的方法，其中估计所述第一一个或者多个参考电压和估计所述第一对数似然比集还包括：
接收与所述多个存储器扇区的第一子集对应的读取数据；
在接收与所述第一子集对应的所述读取数据之后并且基于与所述第一子集对应的所述读取数据，估计第三一个或者多个参考电压以估计第三一个或者多个参考电压并且估计第三对数似然比集以形成估计的第三对数似然比集；以及
基于接收与所述多个存储器扇区中的一个或者多个存储器扇区对应的新读取数据，自适应地更新所述估计的第三一个或者多个参考电压和所述估计的第三对数似然比集以分别生成所述第一一个或者多个参考电压和所述第一对数似然比集。
3.根据权利要求2所述的方法，其中在所述存储器的初始化之后发生估计所述第三一个或者多个参考电压和所述第三对数似然比集。
4.根据权利要求2所述的方法，其中：
在第一时间段期间写入所述目标存储器扇区中的将被读取的数据；以及
在所述第一时间段期间或者附近还写入与所述多个存储器扇区中的所述一个或者多个存储器扇区对应的所述新读取数据。
5.根据权利要求1所述的方法，其中更新所述第一一个或者多个参考电压的所述估计和更新所述第一对数似然比集的所述估计还包括：
响应于确定所述第一读取操作的所述ECC解码失败，对所述目标存储器扇区执行多个读取操作以生成与所述目标存储器扇区对应的当前读取数据；以及
基于与所述目标存储器扇区对应的所述当前读取数据，更新所述第一一个或者多个参考电压的所述估计以生成所述第二一个或者多个参考电压并且更新所述第一对数似然比集的所述估计以生成所述第二对数似然比集。
6.根据权利要求1所述的方法，其中更新所述第一一个或者多个参考电压的所述估计和更新所述第一对数似然比集的所述估计还包括：
接收与所述目标存储器扇区对应的所述读取数据；以及
基于与所述目标存储器扇区对应的所述读取数据，更新所述第一一个或者多个参考电压的所述估计以生成所述第二一个或者多个参考电压并且更新所述第一对数似然比集的所述估计以生成所述第二对数似然比集。
7.根据权利要求1所述的方法，还包括：
基于未能使用所述第二对数似然比集对所述第二读取操作的结果进行成功地ECC解码，确定所述第二读取操作的第二ECC解码失败。
8.根据权利要求7所述的方法，还包括：
响应于确定所述第二读取操作的所述第二ECC解码失败，使用第三对数似然比集对所述第二读取操作的结果进行ECC解码，其中所述第三对数似然比集基于与所述多个存储器扇区的第一子集对应的读取数据而估计。
9.根据权利要求8所述的方法，还包括：
使用不同对数似然比集重复对所述第二读取操作的结果进行ECC解码直至以下各项中的一项或者多项发生：所述ECC解码成功、将所述ECC解码重复阈值次数和将所重复的ECC解码执行至少持续阈值持续时间。
10.一种存储器系统，包括：
包括目标扇区的存储器；
读取模块；
估计模块，被配置为基于与所述存储器的多个存储器扇区对应的读取数据而估计(i)第一一个或者多个参考电压和(ii)与所述第一一个或者多个参考电压对应的第一对数似然比集，其中对数似然比是针对给定的参考电压范围的置信度的指示；以及
解码器模块，
其中所述读取模块被配置为使用所述第一一个或者多个参考电压对所述存储器的目标存储器扇区执行第一读取操作，
其中所述解码器模块被配置为在使用所述第一对数似然比集对所述第一读取操作的结果进行解码时确定所述第一读取操作的纠错码ECC失败，
其中响应于所述解码器模块确定所述第一读取操作的所述ECC失败并且基于与所述目标存储器扇区对应的读取数据，所述估计模块还被配置为(i)更新所述第一一个或者多个参考电压的估计以生成第二一个或者多个参考电压并且(ii)更新所述第一对数似然比集的估计以生成第二对数似然比集，以及
其中使用所述第二一个或者多个参考电压，所述读取模块还被配置为对所述目标存储器扇区执行第二读取操作，
其中使用所述第二对数似然比集，所述解码器模块还被配置为对所述第二读取操作的结果进行ECC解码。
11.根据权利要求10所述的存储器系统，其中所述估计模块还被配置为：
接收与所述多个存储器扇区的第一子集对应的读取数据；
在接收与所述第一子集对应的所述读取数据之后并且基于与所述第一子集对应的所述读取数据，估计第三一个或者多个参考电压以形成估计的第三一个或者多个参考电压并且估计第三对数似然比集以形成估计的第三对数似然比集；以及
基于接收与所述多个存储器扇区中的一个或者多个存储器扇区对应的新读取数据，自适应地更新所述估计的第三一个或者多个参考电压和所述估计的第三对数似然比集以分别生成所述第一一个或者多个参考电压和所述第一对数似然比集。
12.根据权利要求11所述的存储器系统，其中：
在第一时间段期间写入所述目标存储器扇区中的将被读取的数据；以及
在所述第一时间段期间或者附近还写入与所述多个存储器扇区中的所述一个或者多个存储器扇区对应的所述新读取数据。
13.根据权利要求10所述的存储器系统，其中：
响应于确定所述第一读取操作的所述失败，所述读取模块还被配置为对所述目标存储器扇区执行多个读取操作以生成与所述目标存储器扇区对应的当前读取数据；以及
基于与所述目标存储器扇区对应的所述当前读取数据，所述估计模块还被配置为更新所述第一一个或者多个参考电压的所述估计以生成所述第二一个或者多个参考电压并且更新所述第一对数似然比集的所述估计以生成所述第二对数似然比集。
14.根据权利要求10所述的存储器系统，其中：
所述估计模块被配置为接收与所述目标存储器扇区对应的先前读取数据，其中与所述目标存储器扇区对应的所述先前读取数据来自对所述目标存储器扇区的先前读取操作；以及
基于与所述目标存储器扇区对应的所述先前读取数据，所述估计模块被配置为更新所述第一一个或者多个参考电压的所述估计以生成所述第二一个或者多个参考电压并且更新所述第一对数似然比集的所述估计以生成第二对数似然比集。
15.根据权利要求10所述的存储器系统，其中所述解码器模块还被配置为使用所述第二对数似然比集对所述第二读取操作的结果进行ECC解码。
16.根据权利要求10所述的存储器系统，其中：
如果使用所述第二对数似然比集对所述第二读取操作的结果进行ECC解码失败，则所述解码器模块还被配置为使用第三对数似然比集对所述第二读取操作的结果进行ECC解码，其中所述第三对数似然比集基于与所述多个存储器扇区的第一子集对应的读取数据而估计。
17.根据权利要求10所述的存储器系统，其中：
所述解码器模块还被配置为使用不同对数似然比集重复对所述第二读取操作的结果进行ECC解码直至以下各项中的一项或者多项发生：所述ECC解码成功、将所述ECC解码重复阈值次数和将所重复的ECC解码执行至少持续阈值持续时间。
18.根据权利要求10所述的存储器系统，其中所述存储器是电可擦除可编程只读存储器(EEPROM)和闪存中的一个。
CN201280009420.5A 2011-02-18 2012-02-16 用于读取存储器的目标存储器扇区的方法和存储器系统 Active CN103380416B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161444534P 2011-02-18 2011-02-18
US61/444,534 2011-02-18
US13/397,434 US8665650B2 (en) 2011-02-18 2012-02-15 Reliability metrics management for soft decoding
US13/397,434 2012-02-15
PCT/US2012/025482 WO2012154255A1 (en) 2011-02-18 2012-02-16 Reliability metrics management for soft decoding

Publications (2)

Publication Number Publication Date
CN103380416A CN103380416A (zh) 2013-10-30
CN103380416B true CN103380416B (zh) 2016-04-27

Family

ID=46652614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280009420.5A Active CN103380416B (zh) 2011-02-18 2012-02-16 用于读取存储器的目标存储器扇区的方法和存储器系统

Country Status (3)

Country Link
US (2) US8665650B2 (zh)
CN (1) CN103380416B (zh)
WO (1) WO2012154255A1 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8576625B1 (en) 2010-04-20 2013-11-05 Marvell International Ltd. Decoder parameter estimation using multiple memory reads
US8365088B1 (en) * 2010-10-01 2013-01-29 The Mathworks, Inc. Interactive design environment having design tool portion and density display portion
US9898361B2 (en) * 2011-01-04 2018-02-20 Seagate Technology Llc Multi-tier detection and decoding in flash memories
US8665650B2 (en) * 2011-02-18 2014-03-04 Marvell World Trade Ltd. Reliability metrics management for soft decoding
US8935600B1 (en) * 2011-09-28 2015-01-13 Marvell International Ltd. Modification of decoder operating mode based on a probability of non-standard errors in concatenated decoding systems
US9269448B2 (en) * 2012-01-27 2016-02-23 Sk Hynix Memory Solutions Inc. Generating soft read values using multiple reads and/or bins
DE112012006014B4 (de) * 2012-03-12 2020-02-13 Intel Corporation Verteilte Codewortteile
US9135155B2 (en) 2012-11-30 2015-09-15 Sandisk Technologies Inc. Storage and retrieval of shaped data
US9575683B2 (en) 2012-11-30 2017-02-21 Sandisk Technologies Llc Processing shaped data
US8913438B2 (en) * 2013-02-20 2014-12-16 Seagate Technology Llc Adaptive architecture in a channel detector for NAND flash channels
US10061640B1 (en) * 2013-03-12 2018-08-28 Western Digital Technologies, Inc. Soft-decision input generation for data storage systems
US9870830B1 (en) * 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
KR102081415B1 (ko) * 2013-03-15 2020-02-25 삼성전자주식회사 비휘발성 메모리 장치의 llr 최적화 방법 및 비휘발성 메모리 장치의 에러 정정 방법
TWI533316B (zh) 2013-03-18 2016-05-11 慧榮科技股份有限公司 錯誤修正方法以及記憶體裝置
GB2513592A (en) 2013-04-30 2014-11-05 Ibm Read-detection in multi-level cell memory
KR102170857B1 (ko) * 2013-08-19 2020-10-29 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
US9298547B2 (en) * 2013-11-11 2016-03-29 Seagate Technology Llc Detection/erasure of random write errors using converged hard decisions
US9209835B2 (en) * 2013-11-27 2015-12-08 Seagate Technology Llc Read retry for non-volatile memories
US9176815B2 (en) * 2013-11-28 2015-11-03 Seagate Technology Llc Flash channel with selective decoder likelihood dampening
US9916906B2 (en) 2014-02-27 2018-03-13 Seagate Technology Llc Periodically updating a log likelihood ratio (LLR) table in a flash memory controller
US20150294739A1 (en) * 2014-04-10 2015-10-15 Lsi Corporation Online histogram and soft information learning
TWI492234B (zh) * 2014-04-21 2015-07-11 Silicon Motion Inc 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與記憶體系統
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10176041B2 (en) * 2014-06-16 2019-01-08 Tidal Systems, Inc. Deterministic read retry method for soft LDPC decoding in flash memories
CN105468471A (zh) * 2014-09-12 2016-04-06 光宝科技股份有限公司 固态存储装置及其错误更正方法
US9607710B2 (en) * 2014-11-10 2017-03-28 Sk Hynix Memory Solutions Inc. Read-threshold calibration in a solid state storage system
KR102262909B1 (ko) * 2014-12-18 2021-06-10 에스케이하이닉스 주식회사 메모리 시스템 동작 방법
CN105871766B (zh) * 2015-01-23 2021-02-23 北京三星通信技术研究有限公司 干扰删除方法、干扰删除辅助方法、以及干扰删除装置
US9564239B2 (en) * 2015-03-16 2017-02-07 Sk Hynix Memory Solutions Inc. Memory controller and operating method thereof
CN106816179B (zh) 2015-11-30 2020-12-25 华为技术有限公司 一种闪存纠错方法和装置
CN107025935B (zh) * 2016-01-29 2020-10-27 深圳大心电子科技有限公司 译码方法、内存储存装置及内存控制电路单元
WO2018119900A1 (zh) * 2016-12-29 2018-07-05 华为技术有限公司 数据读取方法及闪存设备
US10554227B2 (en) * 2017-03-10 2020-02-04 Western Digital Technologies, Inc. Decoding optimization for channel mismatch
US10469103B1 (en) 2017-04-19 2019-11-05 Seagate Technology Llc Adaptive read retry optimization
US10140040B1 (en) 2017-05-25 2018-11-27 Micron Technology, Inc. Memory device with dynamic program-verify voltage calibration
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
CN107863128B (zh) * 2017-11-28 2020-07-10 广东工业大学 一种多级闪存单元纠错方法、系统、装置及可读存储介质
JP7039298B2 (ja) * 2018-01-16 2022-03-22 キオクシア株式会社 メモリシステム
TWI693604B (zh) * 2018-03-06 2020-05-11 深圳衡宇芯片科技有限公司 用於決定非揮發性記憶體中位元值的方法與系統
KR102567314B1 (ko) * 2018-04-27 2023-08-17 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US10566063B2 (en) 2018-05-16 2020-02-18 Micron Technology, Inc. Memory system with dynamic calibration using a trim management mechanism
US10664194B2 (en) 2018-05-16 2020-05-26 Micron Technology, Inc. Memory system with dynamic calibration using a variable adjustment mechanism
KR20190140788A (ko) * 2018-06-12 2019-12-20 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US10990466B2 (en) * 2018-06-20 2021-04-27 Micron Technology, Inc. Memory sub-system with dynamic calibration using component-based function(s)
US11188416B2 (en) 2018-07-12 2021-11-30 Micron Technology, Inc. Enhanced block management for a memory sub-system
US11113129B2 (en) 2018-07-13 2021-09-07 Micron Technology, Inc. Real time block failure analysis for a memory sub-system
CN110838331A (zh) * 2018-08-17 2020-02-25 北京兆易创新科技股份有限公司 一种存储数据的读取方法及装置
US10936246B2 (en) 2018-10-10 2021-03-02 Micron Technology, Inc. Dynamic background scan optimization in a memory sub-system
TWI672698B (zh) * 2018-11-23 2019-09-21 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US10903861B2 (en) * 2019-02-05 2021-01-26 Kabushiki Kaisha Toshiba Method and device for generating soft decision detection parameters
CN109935261B (zh) * 2019-02-19 2021-08-31 西南交通大学 一种用于存储器差错控制的多级译码方法和装置
US10908996B2 (en) 2019-02-22 2021-02-02 Intel Corporation Distribution of a codeword across individual storage units to reduce the bit error rate
CN110473588A (zh) * 2019-08-15 2019-11-19 山东华芯半导体有限公司 一种SSD中在线校准NAND Flash读参考电压的方法
KR20210027980A (ko) * 2019-09-03 2021-03-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
CN111522687B (zh) * 2020-04-16 2022-10-14 江苏芯盛智能科技有限公司 数据处理方法、装置、固态硬盘及计算机可读存储介质
US11621048B2 (en) * 2021-07-29 2023-04-04 Apple Inc. Positioning read thresholds in a nonvolatile memory based on successful decoding
US20240054046A1 (en) * 2022-08-09 2024-02-15 Micron Technology, Inc. Error-handling management during copyback operations in memory devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7954037B2 (en) 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
JP4660353B2 (ja) 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
WO2007132457A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7876621B2 (en) 2007-04-23 2011-01-25 Sandisk Il Ltd. Adaptive dynamic reading of flash memories
KR100891005B1 (ko) 2007-06-28 2009-03-31 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법
US7688634B2 (en) * 2007-08-06 2010-03-30 Qimonda Ag Method of operating an integrated circuit having at least one memory cell
US8259497B2 (en) * 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
KR101518199B1 (ko) 2008-05-23 2015-05-06 삼성전자주식회사 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치
US8130544B2 (en) 2009-08-17 2012-03-06 Skymedi Corporation Method of reducing bit error rate for a flash memory
US8072805B2 (en) 2009-08-18 2011-12-06 Skymedi Corporation Method and system of finding a read voltage for a flash memory
US8576625B1 (en) 2010-04-20 2013-11-05 Marvell International Ltd. Decoder parameter estimation using multiple memory reads
US8665650B2 (en) * 2011-02-18 2014-03-04 Marvell World Trade Ltd. Reliability metrics management for soft decoding

Also Published As

Publication number Publication date
US20120213001A1 (en) 2012-08-23
US8665650B2 (en) 2014-03-04
CN103380416A (zh) 2013-10-30
US9087598B2 (en) 2015-07-21
WO2012154255A1 (en) 2012-11-15
US20140185386A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
CN103380416B (zh) 用于读取存储器的目标存储器扇区的方法和存储器系统
US11386952B2 (en) Memory access module for performing a plurality of sensing operations to generate digital values of a storage cell in order to perform decoding of the storage cell
US9009574B2 (en) Identification and mitigation of hard errors in memory systems
US9535620B2 (en) Flash memory system and method controlling same
US8850292B2 (en) Flash memory system and read method in flash memory system
US9015554B2 (en) Management of non-valid decision patterns of a soft read retry operation
US9177664B2 (en) Method, memory controller and system for reading data stored in flash memory
US10067824B2 (en) Error processing method, memory storage device and memory controlling circuit unit
US9514848B2 (en) Solid state drive and associated error check and correction method
US9093154B2 (en) Method, memory controller and system for reading data stored in flash memory
US20150365106A1 (en) Deterministic read retry method for soft ldpc decoding in flash memories
US9390002B1 (en) Efficient bin labeling schemes for tracking cells in solid state storage devices
JP2020042884A (ja) メモリシステム
US11190217B2 (en) Data writing method, memory controlling circuit unit and memory storage device
US20130104003A1 (en) Memory system and method for recording/reproducing data thereof
US11146295B1 (en) Decoding method, memory storage device, and memory controlling circuit unit
US20200089418A1 (en) Memory having different reliabilities
US11869584B2 (en) Memory access module for performing a plurality of sensing operations to generate digital values of a storage cell in order to perform decoding of the storage cell
US10628259B2 (en) Bit determining method, memory control circuit unit and memory storage device
CN115910182A (zh) 读取电压校正方法、存储装置及存储器控制电路单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200430

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200430

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200430

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right