CN115910182A - 读取电压校正方法、存储装置及存储器控制电路单元 - Google Patents

Abstract

本发明提供一种读取电压校正方法、存储器存储装置及存储器控制电路单元。所述方法包括：使用多个读取电压电平从第一实体单元读取数据；解码所述数据以获得多个错误评估参数；根据第一错误评估参数决定第一向量距离参数；根据第一向量距离参数与第一读取电压电平决定多个候选读取电压电平；根据所述多个候选读取电压电平的其中之一决定目标读取电压电平；以及使用目标读取电压电平从第一实体单元重新读取数据。由此，可有效提高读取电压电平的校正效率。

Description

读取电压校正方法、存储装置及存储器控制电路单元

技术领域

本发明涉及一种存储器控制技术，尤其涉及一种读取电压校正方法、存储器存储装置及存储器控制电路单元。

背景技术

智能手机与笔记本计算机等可携式电子装置在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式电子装置中。

在一个存储单元可以存储多个比特的存储器存储装置中，多个预设的读取电压电平可被用来读取存储单元所存储的数据。但是，在存储器存储装置使用一段时间后，随着存储单元的磨损，这些预设的读取电压电平相对于存储单元的临界电压分布可能会发生偏移。使用偏移后的读取电压电平来读取数据可能导致数据的比特错误率上升，甚至可能缩短存储器存储装置的使用寿命。

发明内容

本发明提供一种读取电压校正方法、存储器存储装置及存储器控制电路单元，可提高读取电压电平的校正效率。

本发明的范例实施例提供一种读取电压校正方法，其用于可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元。所述读取电压校正方法包括：使用多个读取电压电平从所述多个实体单元中的第一实体单元读取数据；解码所述数据以获得多个错误评估参数，其中所述多个错误评估参数分别对应于所述多个读取电压电平的其中之一；根据所述多个错误评估参数中的第一错误评估参数决定第一向量距离参数，其中所述第一错误评估参数对应于所述多个读取电压电平中的第一读取电压电平；根据所述第一向量距离参数与所述第一读取电压电平决定多个候选读取电压电平；根据所述多个候选读取电压电平的其中之一决定目标读取电压电平；以及使用所述目标读取电压电平从所述第一实体单元重新读取所述数据。

在本发明的一范例实施例中，解码所述数据以获得所述多个错误评估参数的步骤包括：对所述数据中使用所述第一读取电压电平所读取的数据执行奇偶检查操作，以获得校验子总和；以及根据所述校验子总和，获得所述第一错误评估参数。

在本发明的一范例实施例中，所述的读取电压校正方法更包括：比较所述多个错误评估参数；以及根据比较结果将所述多个错误评估参数的其中之一决定为所述第一错误评估参数。

在本发明的一范例实施例中，根据所述多个错误评估参数中的所述第一错误评估参数决定所述第一向量距离参数的步骤包括：根据转换函式将所述第一错误评估参数转换为所述第一向量距离参数。

在本发明的一范例实施例中，根据所述第一向量距离参数与所述第一读取电压电平决定所述多个候选读取电压电平的步骤包括：根据所述第一读取电压电平在坐标空间中决定第一坐标点；根据所述第一坐标点与所述第一向量距离参数获得所述坐标空间中的多个第二坐标点；以及根据所述多个第二坐标点决定所述多个候选读取电压电平。

在本发明的一范例实施例中，所述多个候选读取电压电平包括第一候选读取电压电平与第二候选读取电压电平，且根据所述多个候选读取电压电平的所述其中之一决定所述目标读取电压电平的步骤包括：获得所述第一候选读取电压电平与所述多个读取电压电平中的第二读取电压电平之间的第一候选向量距离参数；获得所述第二候选读取电压电平与所述第二读取电压电平之间的第二候选向量距离参数；以及根据所述第一候选向量距离参数与所述第二候选向量距离参数，将所述第一候选读取电压电平与所述第二候选读取电压电平的其中之一决定为所述目标读取电压电平。

在本发明的一范例实施例中，根据所述第一候选向量距离参数与所述第二候选向量距离参数，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平的步骤包括：根据所述多个错误评估参数中的第二错误评估参数决定第二向量距离参数，其中所述第二错误评估参数对应于所述第二读取电压电平；获得所述第一候选向量距离参数与所述第二向量距离参数之间的第一差值；获得所述第二候选向量距离参数与所述第二向量距离参数之间的第二差值；以及根据所述第一差值与所述第二差值，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平。

在本发明的一范例实施例中，根据所述第一差值与所述第二差值，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平的步骤包括：根据所述第一差值获得对应于所述第一候选读取电压电平的第一差值总和；根据所述第二差值获得对应于所述第二候选读取电压电平的第二差值总和；响应于所述第一差值总和小于所述第二差值总和，将所述第一候选读取电压电平决定为所述目标读取电压电平；以及响应于所述第二差值总和小于所述第一差值总和，将所述第二候选读取电压电平决定为所述目标读取电压电平。

本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以：发送多个第一读取指令序列，其中所述多个第一读取指令序列用以指示使用多个读取电压电平从所述多个实体单元中的第一实体单元读取数据；解码所述数据以获得多个错误评估参数，其中所述多个错误评估参数分别对应于所述多个读取电压电平的其中之一；根据所述多个错误评估参数中的第一错误评估参数决定第一向量距离参数，其中所述第一错误评估参数对应于所述多个读取电压电平中的第一读取电压电平；根据所述第一向量距离参数与所述第一读取电压电平决定多个候选读取电压电平；根据所述多个候选读取电压电平的其中之一决定目标读取电压电平；以及发送第二读取指令序列，其中所述第二读取指令序列用以指示使用所述目标读取电压电平来从所述第一实体单元重新读取所述数据。

在本发明的一范例实施例中，所述存储器控制电路单元解码所述数据以获得所述多个错误评估参数的操作包括：对所述数据中使用所述第一读取电压电平所读取的数据执行奇偶检查操作，以获得校验子总和；以及根据所述校验子总和，获得所述第一错误评估参数。

在本发明的一范例实施例中，所述存储器控制电路单元更用以：比较所述多个错误评估参数；以及根据比较结果将所述多个错误评估参数的其中之一决定为所述第一错误评估参数。

在本发明的一范例实施例中，所述存储器控制电路单元根据所述多个错误评估参数中的所述第一错误评估参数决定所述第一向量距离参数的操作包括：根据转换函式将所述第一错误评估参数转换为所述第一向量距离参数。

在本发明的一范例实施例中，所述存储器控制电路单元根据所述第一向量距离参数与所述第一读取电压电平决定所述多个候选读取电压电平的操作包括：根据所述第一读取电压电平在坐标空间中决定第一坐标点；根据所述第一坐标点与所述第一向量距离参数获得所述坐标空间中的多个第二坐标点；以及根据所述多个第二坐标点决定所述多个候选读取电压电平。

在本发明的一范例实施例中，所述多个候选读取电压电平包括第一候选读取电压电平与第二候选读取电压电平，且所述存储器控制电路单元根据所述多个候选读取电压电平的所述其中之一决定所述目标读取电压电平的操作包括：获得所述第一候选读取电压电平与所述多个读取电压电平中的第二读取电压电平之间的第一候选向量距离参数；获得所述第二候选读取电压电平与所述第二读取电压电平之间的第二候选向量距离参数；以及根据所述第一候选向量距离参数与所述第二候选向量距离参数，将所述第一候选读取电压电平与所述第二候选读取电压电平的其中之一决定为所述目标读取电压电平。

在本发明的一范例实施例中，所述存储器控制电路单元根据所述第一候选向量距离参数与所述第二候选向量距离参数，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平的操作包括：根据所述多个错误评估参数中的第二错误评估参数决定第二向量距离参数，其中所述第二错误评估参数对应于所述第二读取电压电平；获得所述第一候选向量距离参数与所述第二向量距离参数之间的第一差值；获得所述第二候选向量距离参数与所述第二向量距离参数之间的第二差值；以及根据所述第一差值与所述第二差值，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平。

在本发明的一范例实施例中，所述存储器控制电路单元根据所述第一差值与所述第二差值，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平的操作包括：根据所述第一差值获得对应于所述第一候选读取电压电平的第一差值总和；根据所述第二差值获得对应于所述第二候选读取电压电平的第二差值总和；响应于所述第一差值总和小于所述第二差值总和，将所述第一候选读取电压电平决定为所述目标读取电压电平；以及响应于所述第二差值总和小于所述第一差值总和，将所述第二候选读取电压电平决定为所述目标读取电压电平。

本发明的范例实施例另提供一种存储器控制电路单元，其用于控制可复写式非易失性存储器模块。所述存储器控制电路单元包括主机接口、存储器接口、错误检查与校正电路及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器管理电路连接至所述主机接口、所述存储器接口及所述错误检查与校正电路。所述存储器管理电路用以：发送多个第一读取指令序列，其中所述多个第一读取指令序列用以指示使用多个读取电压电平从所述多个实体单元中的第一实体单元读取数据；指示所述错误检查与校正电路解码所述数据以获得多个错误评估参数，其中所述多个错误评估参数分别对应于所述多个读取电压电平的其中之一；根据所述多个错误评估参数中的第一错误评估参数决定第一向量距离参数，其中所述第一错误评估参数对应于所述多个读取电压电平中的第一读取电压电平；根据所述第一向量距离参数与所述第一读取电压电平决定多个候选读取电压电平；根据所述多个候选读取电压电平的其中之一决定目标读取电压电平；以及发送第二读取指令序列，其中所述第二读取指令序列用以指示使用所述目标读取电压电平从所述第一实体单元重新读取所述数据。

在本发明的一范例实施例中，所述存储器管理电路指示所述错误检查与校正电路解码所述数据以获得所述多个错误评估参数的操作包括：指示所述错误检查与校正电路对所述数据中使用所述第一读取电压电平所读取的数据执行奇偶检查操作，以获得校验子总和；以及根据所述校验子总和，获得所述第一错误评估参数。

在本发明的一范例实施例中，所述存储器管理电路更用以：比较所述多个错误评估参数；以及根据比较结果将所述多个错误评估参数的其中之一决定为所述第一错误评估参数。

在本发明的一范例实施例中，所述存储器管理电路根据所述多个错误评估参数中的所述第一错误评估参数决定所述第一向量距离参数的操作包括：根据转换函式将所述第一错误评估参数转换为所述第一向量距离参数。

在本发明的一范例实施例中，所述存储器管理电路根据所述第一向量距离参数与所述第一读取电压电平决定所述多个候选读取电压电平的操作包括：根据所述第一读取电压电平在坐标空间中决定第一坐标点；根据所述第一坐标点与所述第一向量距离参数获得所述坐标空间中的多个第二坐标点；以及根据所述多个第二坐标点决定所述多个候选读取电压电平。

在本发明的一范例实施例中，所述多个候选读取电压电平包括第一候选读取电压电平与第二候选读取电压电平，且所述存储器管理电路根据所述多个候选读取电压电平的所述其中之一决定所述目标读取电压电平的操作包括：获得所述第一候选读取电压电平与所述多个读取电压电平中的第二读取电压电平之间的第一候选向量距离参数；获得所述第二候选读取电压电平与所述第二读取电压电平之间的第二候选向量距离参数；以及根据所述第一候选向量距离参数与所述第二候选向量距离参数，将所述第一候选读取电压电平与所述第二候选读取电压电平的其中之一决定为所述目标读取电压电平。

在本发明的一范例实施例中，所述存储器管理电路根据所述第一候选向量距离参数与所述第二候选向量距离参数，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平的操作包括：根据所述多个错误评估参数中的第二错误评估参数决定第二向量距离参数，其中所述第二错误评估参数对应于所述第二读取电压电平；获得所述第一候选向量距离参数与所述第二向量距离参数之间的第一差值；获得所述第二候选向量距离参数与所述第二向量距离参数之间的第二差值；以及根据所述第一差值与所述第二差值，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平。

在本发明的一范例实施例中，所述存储器管理电路根据所述第一差值与所述第二差值，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平的操作包括：根据所述第一差值获得对应于所述第一候选读取电压电平的第一差值总和；根据所述第二差值获得对应于所述第二候选读取电压电平的第二差值总和；响应于所述第一差值总和小于所述第二差值总和，将所述第一候选读取电压电平决定为所述目标读取电压电平；以及响应于所述第二差值总和小于所述第一差值总和，将所述第二候选读取电压电平决定为所述目标读取电压电平。

基于上述，在使用多个读取电压电平从第一实体单元读取数据后，此数据可被解码以获得对应于此些读取电压电平的多个错误评估参数。根据此些错误评估参数中的第一错误评估参数，对应于第一读取电压电平的第一向量距离参数可被决定。根据第一向量距离参数与第一读取电压电平，多个候选读取电压电平可被决定。尔后，目标读取电压电平可根据此些候选读取电压电平的其中之一而决定。由此，可有效提高读取电压电平的校正效率。

附图说明

图1是根据本发明的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；

图2是根据本发明的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图；

图3是根据本发明的范例实施例所示出的主机系统与存储器存储装置的示意图；

图4是根据本发明的范例实施例所示出的存储器存储装置的概要方块图；

图5是根据本发明的范例实施例所示出的存储器控制电路单元的概要方块图；

图6是根据本发明的范例实施例所示出的奇偶检查矩阵的示意图；

图7是根据本发明的范例实施例所示出的存储单元的临界电压分布的示意图；

图8是根据本发明的范例实施例所示出的发生衰退后的存储单元的临界电压分布的示意图；

图9是根据本发明的范例实施例所示出的奇偶检查操作的示意图；

图10是根据本发明的范例实施例所示出的第一坐标点与多个第二坐标点的示意图；

图11A至图11C是根据本发明的范例实施例所示出的多个候选读取电压电平分别与多个第二读取电压电平之间的多个候选向量距离的示意图；

图12是根据本发明的范例实施例所示出的第一坐标点与多个第二坐标点的示意图；

图13A与图13B是根据本发明的范例实施例所示出的多个候选读取电压电平分别与多个第二读取电压电平之间的多个候选向量距离的示意图；

图14是根据本发明的范例实施例所示出的读取电压校正方法的流程图；

图15是根据本发明的范例实施例所示出的读取电压校正方法的流程图。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

一般而言，存储器存储装置(亦称，存储器存储系统)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(亦称，控制电路)。存储器存储装置可与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。

图1是根据本发明的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本发明的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。

请参照图1与图2，主机系统11可包括处理器111、随机存取存储器(random accessmemory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114可连接至系统总线(systembus)110。

在一范例实施例中，主机系统11可通过数据传输接口114与存储器存储装置10连接。例如，主机系统11可经由数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11可通过系统总线110与I/O装置12连接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。

在一范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以经由有线或无线方式连接至存储器存储装置10。

在一范例实施例中，存储器存储装置10可例如是U盘201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近场通信(Near Field Communication,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主机板20也可以通过系统总线110连接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。

在一范例实施例中，主机系统11为计算机系统。在一范例实施例中，主机系统11可为可实质地与存储器存储装置配合以存储数据的任意系统。在一范例实施例中，存储器存储装置10与主机系统11可分别包括图3的存储器存储装置30与主机系统31。

图3是根据本发明的范例实施例所示出的主机系统与存储器存储装置的示意图。

请参照图3，存储器存储装置30可与主机系统31搭配使用以存储数据。例如，主机系统31可以是数码相机、摄像机、通信装置、音频播放器、视频播放器或平板计算机等系统。例如，存储器存储装置30可为主机系统31所使用的安全数字(Secure Digital,SD)卡32、小型快闪(Compact Flash,CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi Media Card,eMMC)341和/或嵌入式多晶片封装(embedded Multi Chip Package,eMCP)存储装置342等各类型将存储器模块直接连接于主机系统的基板上的嵌入式存储装置。

图4是根据本发明的范例实施例所示出的存储器存储装置的示意图。

请参照图4，存储器存储装置10包括连接接口单元41、存储器控制电路单元42与可复写式非易失性存储器模块43。

连接接口单元41用以将存储器存储装置10连接主机系统11。存储器存储装置10可经由连接接口单元41与主机系统11通信。在一范例实施例中，连接接口单元41是相容于外设部件互连局部总线(Peripheral Component Interconnect Express,PCI Express)标准。然而，必须了解的是，本发明不限于此，连接接口单元41亦可以是符合串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准、并行高级技术附件(ParallelAdvanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute ofElectrical and Electronic Engineers,IEEE)1394标准、通用串行总线(UniversalSerial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(Memory Stick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal FlashStorage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(IntegratedDevice Electronics,IDE)标准或其他适合的标准。连接接口单元41可与存储器控制电路单元42封装在一个芯片中，或者连接接口单元41是布设于一包含存储器控制电路单元42的芯片外。

存储器控制电路单元42连接至连接接口单元41与可复写式非易失性存储器模块43。存储器控制电路单元42用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块43中进行数据的写入、读取与抹除等运作。

可复写式非易失性存储器模块43用以存储主机系统11所写入的数据。可复写式非易失性存储器模块43可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、二阶存储单元(Multi LevelCell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。

可复写式非易失性存储器模块43中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制门(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块43中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，由此取得此存储单元所存储的一或多个比特。

在一范例实施例中，可复写式非易失性存储器模块43的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线上的存储单元可组成一或多个实体程序化单元。若一个存储单元可存储2个以上的比特，则同一条字线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效比特(Least Significant Bit,LSB)是属于下实体程序化单元，并且一存储单元的最高有效比特(Most Significant Bit,MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。

在一范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页(page)或是实体扇(sector)。若实体程序化单元为实体页，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储用户数据，而冗余比特区用以存储系统数据(例如，错误更正码等管理数据)。在一范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512比特组(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。

图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图。

请参照图5，存储器控制电路单元42包括存储器管理电路51、主机接口52及存储器接口53。存储器管理电路51用以控制存储器控制电路单元42的整体运作。具体来说，存储器管理电路51具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路51的操作时，等同于说明存储器控制电路单元42的操作。

在一范例实施例中，存储器管理电路51的控制指令是以固件型式来实作。例如，存储器管理电路51具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。

在一范例实施例中，存储器管理电路51的控制指令亦可以程序码型式存储于可复写式非易失性存储器模块43的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路51具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元42被致能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块43中的控制指令载入至存储器管理电路51的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。

在一范例实施例中，存储器管理电路51的控制指令亦可以一硬件型式来实作。例如，存储器管理电路51包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是连接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块43的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块43下达写入指令序列以将数据写入至可复写式非易失性存储器模块43中。存储器读取电路用以对可复写式非易失性存储器模块43下达读取指令序列以从可复写式非易失性存储器模块43中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块43下达抹除指令序列以将数据从可复写式非易失性存储器模块43中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块43的数据以及从可复写式非易失性存储器模块43中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块43执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路51还可以下达其他类型的指令序列给可复写式非易失性存储器模块43以指示执行相对应的操作。

主机接口52是连接至存储器管理电路51。存储器管理电路51可通过主机接口52与主机系统11通信。主机接口52可用以接收与识别主机系统11所传送的指令与数据。例如，主机系统11所传送的指令与数据可通过主机接口52来传送至存储器管理电路51。此外，存储器管理电路51可通过主机接口52将数据传送至主机系统11。在本范例实施例中，主机接口52是相容于PCI Express标准。然而，必须了解的是本发明不限于此，主机接口52亦可以是相容于SATA标准、PATA标准、IEEE 1394标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口53是连接至存储器管理电路51并且用以存取可复写式非易失性存储器模块43。例如，存储器管理电路51可通过存储器接口53存取可复写式非易失性存储器模块43。也就是说，欲写入至可复写式非易失性存储器模块43的数据会经由存储器接口53转换为可复写式非易失性存储器模块43所能接受的格式。具体来说，若存储器管理电路51要存取可复写式非易失性存储器模块43，存储器接口53会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压电平或执行垃圾回收操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路51产生并且通过存储器接口53传送至可复写式非易失性存储器模块43。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的辨识码、存储器地址等信息。

在一范例实施例中，存储器控制电路单元42还包括错误检查与校正电路54、缓冲存储器55及电源管理电路56。

错误检查与校正电路54是连接至存储器管理电路51并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路51从主机系统11中接收到写入指令时，错误检查与校正电路54会为对应此写入指令的数据产生对应的错误更正码(errorcorrecting code,ECC)和/或错误检查码(error detecting code,EDC)，并且存储器管理电路51会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块43中。之后，当存储器管理电路51从可复写式非易失性存储器模块43中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路54会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正操作。

缓冲存储器55是连接至存储器管理电路51并且用以缓存数据。电源管理电路56是连接至存储器管理电路51并且用以控制存储器存储装置10的电源。

在一范例实施例中，图4的可复写式非易失性存储器模块43可包括快闪存储器模块。在一范例实施例中，图4的存储器控制电路单元42可包括快闪存储器控制器。在一范例实施例中，图5的存储器管理电路51可包括快闪存储器管理电路。

在一范例实施例中，错误检查与校正电路54支援低密度奇偶检查(low-densityparity-check,LDPC)码。例如，错误检查与校正电路54可利用低密度奇偶检查码来编码与解码。然而，在另一范例实施例中，错误检查与校正电路54亦可以支援BCH码、回旋码(convolutional code)、涡轮码(turbo code)等等，本发明不加以限制。

在低密度奇偶检查码中，是用一个奇偶检查矩阵来定义有效的码字。以下将奇偶检查矩阵标记为矩阵H，并且将码字标记为CW。依照以下方程式(1)，若矩阵H与码字CW的相乘是零向量，表示码字CW为有效的码字。在方程式(1)中，运算子

表示模2(mod 2)的矩阵相乘。换言之，矩阵H的零空间(null space)便包含了所有的有效码字。然而，本发明并不限制码字CW的内容。例如，码字CW也可以包括用任意演算法所产生的错误更正码或是错误检查码。

在方程式(1)中，矩阵H的维度是k-乘-n(k-by-n)，码字CW的维度是1-乘-n。k与n为正整数。码字CW中包括了信息比特与奇偶比特。例如，码字CW可以表示成[M P]，其中向量M是由信息比特所组成，向量P是由奇偶比特所组成。向量M的维度是1-乘-(n-k)，而向量P的维度是1-乘-k。以下将信息比特与奇偶比特统称为数据比特。换言之，码字CW中具有n个数据比特。在码字CW中，信息比特的长度为(n-k)比特，奇偶比特的长度是k比特，并且码字CW的码率(code rate)为(n-k)/n。

一般来说，在编码时会使用一个产生矩阵(以下标记为G)，使得对于任意的向量M都可满足以下方程式(2)。例如，产生矩阵G的维度是(n-k)-乘-n。

由方程式(2)所产生的码字CW为有效的码字。因此可将方程式(2)代入方程式(1)，由此得到以下方程式(3)。

由于向量M可以是任意的向量，因此以下方程式(4)必定会满足。也就是说，在决定矩阵H(即奇偶检查矩阵)以后，对应的产生矩阵G也可被决定。

在解码一个码字CW时，会先对码字CW中的数据比特执行一个奇偶检查操作，例如将矩阵H与码字CW相乘以产生一个向量(以下标记为S，如以下方程式(5)所示)。向量S亦称为校验子向量。若向量S是零向量，则可直接输出码字CW。若向量S不是零向量，则表示码字CW不是有效的码字。

向量S的维度是k-乘-1。向量S中的每一个元素亦称为校验子(syndrome)。若码字CW不是有效的码字，则错误检查与校正电路54可通过解码操作来尝试更正码字CW中的错误(即错误比特)。

图6是根据本发明的一范例实施例所示出的奇偶检查矩阵的示意图。

请参照图6，奇偶检查矩阵600的维度是k-乘-n。例如，k为8，并且n为9。然而，本发明并不限制正整数k与n的数值。奇偶检查矩阵600的每一列(row)可代表一个限制(constraint)。以奇偶检查矩阵600的第一列为例，若某一个码字是有效码字，则将此码字中第3、5、8与第9个比特做模2(mod 2)的加法之后，会得到比特“0”。在此领域有通常知识者应能理解如何用奇偶检查矩阵600来编码与解码，在此便不再赘述。此外，奇偶检查矩阵600仅为一个范例矩阵，而非用以限制本发明。

当存储器管理电路51要将数据(包含多个比特)存储至可复写式非易失性存储器模块43时，错误检查与校正电路54可对此数据中的每(n-k)个比特(即信息比特)产生对应的k个奇偶比特。接下来，存储器管理电路51可将这n个比特(即数据比特)作为一个码字写入至可复写式非易失性存储器模块43中。

图7是根据本发明的范例实施例所示出的存储单元的临界电压分布的示意图。

请参照图7，横轴代表存储单元的临界电压，而纵轴代表存储单元个数。例如，图7可表示，在健康状态下，一个实体单元(亦称为第一实体单元)中各个存储单元的临界电压。例如，第一实体单元可包括一或多个实体程序化单元。

在一范例实施例中，假设可复写式非易失性存储器模块43包括MLC NAND型快闪存储器模块。因此，第一实体单元中的一个存储单元可具有4种状态701～704。例如，状态701～704分别对应于比特“11”、“10”、“01”及“00”。若某一个存储单元的临界电压属于状态701，则此存储单元所存储的是比特“11”。若某一个存储单元的临界电压属于状态702，则此存储单元所存储的是比特“10”。若某一个存储单元的临界电压属于状态703，则此存储单元所存储的是比特“01”。或者，若某一个存储单元的临界电压属于状态704，则此存储单元所存储的是比特“00”。须注意的是，在其他范例实施例中，状态701～704的总数及每一个状态所对应的比特值皆可根据实务需求调整，本发明不加以限制。

当要从可复写式非易失性存储器模块43读取数据时，存储器管理电路51可发送读取指令序列至可复写式非易失性存储器模块43。此读取指令序列用以指示可复写式非易失性存储器模块43使用至少一个读取电压电平读取第一实体单元中的至少一个存储单元(亦称为第一存储单元)以获得第一存储单元所存储的数据。例如，根据此读取指令序列，可复写式非易失性存储器模块43可使用图7中的读取电压电平RV(1)、RV(2)及RV(2)’来读取第一存储单元。根据所读取的存储单元是否被此些读取电压电平导通，存储器管理电路51可获得该存储单元当前存储的比特数据。然而，随着可复写式非易失性存储器模块43的使用时间和/或使用频率增加，可复写式非易失性存储器模块43中的至少部分存储单元会发生衰退。

图8是根据本发明的范例实施例所示出的发生衰退后的存储单元的临界电压分布的示意图。

请参照图8，状态711～714可用以表示发生衰退后的状态701～704。例如，在发生衰退后，状态711～714所对应的临界电压分布会发生偏移和/或彼此重叠。此时，若持续使用未经校正的读取电压电平(例如读取电压电平RV(1)、RV(2)及RV(2)’)来从第一存储单元读取数据，则所读取的数据中可能会包含大量的错误比特。在一范例实施例中，错误检查与校正电路54可对所读取的数据进行解码，以尝试更正数据中的错误。此外，错误检查与校正电路54可对所读取的数据执行奇偶检查操作，以确认所读取的数据中是否包含错误比特。

图9是根据本发明的一范例实施例所示出的奇偶检查操作的示意图。

请参照图9，假设从第一存储单元中读取的数据包含码字901。在奇偶检查操作中，根据方程式(5)，矩阵900(即奇偶检查矩阵)可与码字901相乘以产生向量902(即向量S)。向量902亦称为校验向量。码字901中的每一个比特是对应到向量902中的至少一个元素(即校验子)。例如，码字901中的比特V0(对应至奇偶检查矩阵900中的第一行)是对应到校验子S1、S4及S7；比特V1(对应至奇偶检查矩阵900中的第二行)是对应到校验子S2、S3及S6；以此类推，比特V8(对应至奇偶检查矩阵900中的第九行)是对应到校验子S0、S4及S5。

若比特V0是错误比特，则校验子S1、S4及S7的至少其中之一可能会是“1”。若比特V1是错误比特，则校验子S2、S3及S6的至少其中之一可能会是“1”。以此类推，若比特V8是错误比特，则校验子S0、S4及S5的至少其中之一可能会是“1”。

换言之，若校验子S0～S7皆是“0”，表示码字901中可能没有错误比特，因此错误检查与校正电路54可直接输出码字901。然而，若码字901中具有至少一个错误比特，则校验子S0～S7的至少其中之一可能会是“1”，并且错误检查与校正电路54可通过对码字901执行解码操作以更正该错误。此外，校验子S0～S7的总数可以是更多或更少，本发明不加以限制。

在一范例实施例中，存储器管理电路51可指示错误检查与校正电路54采用硬解码模式(亦称为硬比特解码模式)或软解码模式(亦称为软比特解码模式)来解码数据。在硬解码模式中，当发生解码失败时，存储器管理电路51可改变读取电压电平来重新从第一实体单元(或第一存储单元)读取数据。例如，存储器管理电路51可查询一或多个重读表格(retry table)，以获得读取电压电平的调整参数。此调整参数可用以调整读取电压电平。存储器管理电路51可使用调整后的读取电压电平来重新从第一实体单元(或第一存储单元)读取数据，以尝试减少从第一实体单元(或第一存储单元)读取的数据所包含的错误比特。然而，若重新读取的数据中所包含的错误比特的数量仍然过多(例如超过错误检查与校正电路54可校正的错误比特的数量上限)，则错误检查与校正电路54可能还是无法成功地解码此数据。

在一范例实施例中，在硬解码模式中，若解码失败或重读数据的次数超过预设次数(或重读表格被用尽)，则存储器管理电路51可指示错误检查与校正电路54进入软解码模式。在软解码模式中，更多用来辅助对所读取的数据进行解码的信息(亦称为软信息或软比特)可被获得，且错误检查与校正电路54可参考此信息来对所读取的数据进行解码，以尝试增加解码成功率。但是，相较于硬解码模式，在软解码模式中，用于解码数据的时间会大幅增加。因此，如何提升错误检查与校正电路54在进入软解码模式之前(即在硬解码模式中)的解码成功率，实为本领域技术人员所致力研究的课题之一。

在一范例实施例中，在硬解码模式中，存储器管理电路51可发送多个读取指令序列(亦称为第一读取指令序列)。例如，此些第一读取指令序列可依序发送至可复写式非易失性存储器模块43。此些第一读取指令序列可用以指示可复写式非易失性存储器模块43依序使用多个读取电压电平来从第一实体单元读取数据。以下为了说明方便，将第一读取指令序列所指示读取的数据统称为第一数据。此外，存储器管理电路51可指示错误检查与校正电路54对所读取的数据进行解码(包含执行奇偶检查操作)。

在一范例实施例中，在硬解码模式中，存储器管理电路51可发送所述多个第一读取指令序列的其中之一，以指示可复写式非易失性存储器模块43使用所述多个读取电压电平的其中之一来从第一实体单元读取数据。错误检查与校正电路54可对所读取的数据进行解码。若解码成功，则错误检查与校正电路54可输出解码成功的数据。若解码失败(即不成功)，则存储器管理电路51可发送所述多个第一读取指令序列的其中之另一，以指示可复写式非易失性存储器模块43使用所述多个读取电压电平的其中之另一来从第一实体单元读取数据。然后，错误检查与校正电路54可再次对所读取的数据进行解码。例如，此些读取电压电平可根据所述重读表格而决定。

在一范例实施例中，在解码第一数据的过程中，存储器管理电路51可获得并记录多个错误评估参数。此些错误评估参数分别对应于所述多个读取电压电平的其中之一。例如，此些错误评估参数可分别反映使用所述多个读取电压电平的其中之一所读取的数据的错误状态。

以此些错误评估参数中对应于某一读取电压电平(亦称为第一读取电压电平)的错误评估参数(亦称为第一错误评估参数)为例，第一错误评估参数可反映在过去执行的硬解码操作中，使用第一读取电压电平从第一实体单元读取的数据的错误状态。例如，第一错误评估参数可正相关于使用第一读取电压电平从第一实体单元读取的数据所包含的错误比特的总数。亦即，第一错误评估参数的数值越大，表示使用第一读取电压电平从第一实体单元读取的数据所包含的错误比特的总数越多。然而，在一范例实施例中，第一错误评估参数亦可负相关于使用第一读取电压电平从第一实体单元读取的数据所包含的错误比特的总数。或者，在一范例实施例中，第一错误评估参数亦可通过其他方式来反映在过去执行的硬解码操作中，使用第一读取电压电平从第一实体单元读取的数据的错误状态，本发明不加以限制。

在一范例实施例中，存储器管理电路51可指示错误检查与校正电路54对所述第一数据中使用第一读取电压电平所读取的数据执行奇偶检查操作，以获得校验子总和。以图9为例，假设码字901包括使用第一读取电压电平从第一实体单元读取的数据，则存储器管理电路51可对校验向量902中的校验子S0～S7进行累加，以获得此校验子总和。或者，从另一角度而言，此校验子总和可反映校验向量902中的校验子S0～S7的总和。存储器管理电路51可根据此校验子总和，记录第一错误评估参数。例如，存储器管理电路51可直接将此校验子总和设定为第一错误评估参数。例如，假设此校验子总和为500，则存储器管理电路51可将第一错误评估参数记录为500。或者，存储器管理电路51亦可对此校验子总和执行逻辑操作以获得第一错误评估参数，本发明不加以限制。依此类推，存储器管理电路51可逐一记录所述多个读取电压电平所分别对应的错误评估参数。

在一范例实施例中，存储器管理电路51可比较所述多个错误评估参数。存储器管理电路51可根据比较结果将所述多个错误评估参数的其中之一决定为第一错误评估参数。例如，存储器管理电路51可根据比较结果，将所述多个错误评估参数中数值最小者作为第一错误评估参数。或者，在一范例实施例中，存储器管理电路51可根据比较结果，将所述多个错误评估参数中符合特定条件者作为第一错误评估参数，本发明不加以限制。

在一范例实施例中，存储器管理电路51可根据第一错误评估参数来决定一个向量距离参数(亦称为第一向量距离参数)。第一向量距离参数对应于第一读取电压电平。例如，存储器管理电路51可根据转换函式(2.1)将第一错误评估参数转换为第一向量距离参数。

f(s)＝d(2.1)

在转换函式(2.1)中，参数s表示错误评估参数，且d表示向量距离参数。在将第一错误评估参数(即参数s)代入转换函式(2.1)后，第一向量距离参数(即参数d)可根据转换函式(2.1)的输出而获得。此外，在一范例实施例中，转换函式(2.1)亦可由数据表格(或转换表格)来取代。由此，存储器管理电路51可通过查表或计算的方式将错误评估参数转换为向量距离参数。

在一范例实施例中，存储器管理电路51可根据第一向量距离参数与第一读取电压电平决定多个读取电压电平(亦称为候选读取电压电平)。例如，所述候选读取电压电平与第一读取电压电平之间的距离(亦称为向量距离)可与第一向量距离参数有关。例如，所述候选读取电压电平与第一读取电压电平之间的向量距离可正相关于第一向量距离参数。

在一范例实施例中，第一向量距离参数可用以决定、控制、限制或限定第一读取电压电平分别与所述多个候选读取电压电平之间的向量距离。然后，存储器管理电路51可根据所述多个候选读取电压电平的其中之一决定一个读取电压电平(亦称为目标读取电压电平)。例如，目标读取电压电平可包括校正后的读取电压电平。

在一范例实施例中，在决定目标读取电压电平后，存储器管理电路51可再次发送读取指令序列(亦称为第二读取指令序列)至可复写式非易失性存储器模块43。此第二读取指令序列可用以指示可复写式非易失性存储器模块43使用目标读取电压电平来从第一实体单元读取数据(亦称为第二数据)。然后，错误检查与校正电路54可在硬解码模式中解码第二数据。

在一范例实施例中，相较于使用未经校正的多个读取电压电平从第一实体单元读取的第一数据，使用目标读取电压电平从第一实体单元读取的第二数据所包含的错误比特的总数可被有效减少。在一范例实施例中，相较于第一数据，在硬解码模式中，错误检查与校正电路54对第二数据的解码成功率也可被有效提高。在一范例实施例中，在进入软解码模式之前，从第一实体单元读取的数据(即第二数据)可以(在硬解码模式中)被较为快速地解码，从而提高错误检查与校正电路54的解码效率。

在一范例实施例中，存储器管理电路51可根据第一读取电压电平在一个坐标空间中决定一个坐标点(亦称为第一坐标点)。此坐标空间的维度不限。存储器管理电路51可根据第一坐标点与第一向量距离参数获得所述坐标空间中的多个坐标点(亦称为第二坐标点)。存储器管理电路51可根据此些第二坐标点决定所述多个候选读取电压电平。例如，第一坐标点在坐标空间中的坐标位置可反映或对应第一读取电压电平，而每一个第二坐标点在坐标空间中的坐标位置则可反映或对应所述多个候选读取电压电平的其中之一。

在一范例实施例中，第一向量距离参数反映或对应坐标空间中的一个距离(亦称为第一向量距离)。存储器管理电路51可根据第一坐标点与第一向量距离在坐标空间中决定一个第二坐标点。特别是，此第二坐标点在坐标空间中与第一坐标点之间的向量距离(亦称为第二向量距离)可等于、大于或小于第一向量距离。

在一范例实施例中，存储器管理电路51可根据第一向量距离参数(或第一向量距离)决定第二向量距离。例如，存储器管理电路51可直接将第一向量距离设定为第二向量距离。或者，存储器管理电路51可对第一向量距离参数执行逻辑运算以获得第二向量距离。在一范例实施例中，存储器管理电路51可根据第一坐标点与第二向量距离在坐标空间中决定一个第二坐标点。

图10是根据本发明的范例实施例所示出的第一坐标点与多个第二坐标点的示意图。

请参照图10，假设参数S(0)表示对应于第一读取电压电平的错误评估参数(即第一错误评估参数)，且参数d(0)表示第一向量距离参数。例如，存储器管理电路51可根据参数S(0)获得参数d(0)。例如，参数S(0)可为“500”且参数d(0)可为“4”，且本发明不限于此。

在一范例实施例中，存储器管理电路51可根据第一读取电压电平来决定坐标空间中的一个坐标点CP(0)(即第一坐标点)。存储器管理电路51可根据坐标点CP(0)与参数d(0)决定此坐标空间中的多个坐标点SP(1)～SP(8)(即第二坐标点)。须注意的是，坐标点SP(1)～SP(8)的总数还可以是更多或更少。

在一范例实施例中，坐标点SP(1)～SP(8)中的每一者与坐标点CP(0)之间的距离皆相同。例如，坐标点SP(1)～SP(8)中的每一者与坐标点CP(0)之间的距离皆为参数d(0)所对应的向量距离(即第一向量距离)。从另一角度而言，在图10的范例实施例中，以坐标点CP(0)作为圆1010的圆心并以参数d(0)所对应的向量距离作为圆1010的半径，则坐标点SP(1)～SP(8)皆位于圆1010的圆周上。特别是，此些坐标点SP(1)～SP(8)分别对应于一个候选读取电压电平。

在一范例实施例中，坐标点CP(0)在坐标空间中的位置，可反映第一读取电压电平的至少一电压值。类似的，坐标点SP(1)～SP(8)在坐标空间中的位置与分布，则可反映多个候选读取电压电平的电压值与此些电压值之分布。

在一范例实施例中，前述第一读取电压电平、候选读取电压电平或者其余的读取电压电平皆可包含一组电压值。以图7为例，一组电压值可包括读取电压电平RV(1)、RV(2)及RV(2)’的电压值(或者读取电压电平RV(2)与RV(2)’的电压值)。假设一组电压值包含n个电压值V(1)～V(n)，则此坐标空间中的任一坐标点的坐标可表示为(V(1),V(2),…,V(n))。此外，假设坐标空间中的某两个坐标点的坐标分别为(Vi(1),Vi(2),…,Vi(n))与(Vj(1),Vj(2),…,Vj(n))，则这两个坐标点之间的距离d(ij)可通过以下方程式(3.1)获得。

因此，在图10的范例实施例中，坐标点CP(0)及SP(1)～SP(8)在坐标空间中的位置和/或分布，可反映出坐标点CP(0)及SP(1)～SP(8)所各别对应的读取电压电平彼此间的电压相对关系。

在一范例实施例中，存储器管理电路51可获得所述多个候选读取电压电平中的某一个候选读取电压电平(亦称为第一候选读取电压电平)与所述多个读取电压电平中的另一读取电压电平(亦称为第二读取电压电平)之间的向量距离参数(亦称为第一候选向量距离参数)。第二读取电压电平不同于第一读取电压电平。另一方面，存储器管理电路51可获得所述多个候选读取电压电平中的另一个候选读取电压电平(亦称为第二候选读取电压电平)与第二读取电压电平之间的向量距离参数(亦称为第二候选向量距离参数)。存储器管理电路51可根据第一候选向量距离参数与第二候选向量距离参数，将第一候选读取电压电平与第二候选读取电压电平的其中之一决定为目标读取电压电平。

在一范例实施例中，存储器管理电路51可根据所述多个错误评估参数中对应于第二读取电压电平的错误评估参数(亦称为第二错误评估参数)决定一个向量距离参数(亦称为第二向量距离参数)。例如，存储器管理电路51可根据先前针对所述多个错误评估参数的比较结果，将所述多个错误评估参数中数值不是最小的至少一错误评估参数决定为第二错误评估参数。然后，存储器管理电路51可根据转换函式(2.1)，将一或多个第二错误评估参数分别转换为相应的第二向量距离参数。

在一范例实施例中，存储器管理电路51可获得第一候选向量距离参数与第二向量距离参数之间的差值(亦称为第一差值)。另一方面，存储器管理电路51可获得第二候选向量距离参数与第二向量距离参数之间的差值(亦称为第二差值)。存储器管理电路51可根据第一差值与第二差值，将第一候选读取电压电平与第二候选读取电压电平的其中之一决定为目标读取电压电平。

在一范例实施例中，存储器管理电路51可根据第一差值更新对应于第一候选读取电压电平的一个差值总和(亦称为第一差值总和)。另一方面，存储器管理电路51可根据第二差值更新对应于第二候选读取电压电平的一个差值总和(亦称为第二差值总和)。存储器管理电路51可根据第一差值总和与第二差值总和之间的数值大小关系，来决定将第一候选读取电压电平或第二候选读取电压电平决定为目标读取电压电平。例如，响应于第一差值总和小于第二差值总和，存储器管理电路51可将第一候选读取电压电平决定为目标读取电压电平。或者，响应于第二差值总和小于第一差值总和，存储器管理电路51可将第二候选读取电压电平决定为目标读取电压电平。

图11A至图11C是根据本发明的范例实施例所示出的多个候选读取电压电平分别与多个第二读取电压电平之间的多个候选向量距离的示意图。须注意的是，以下为了说明方便，仅以图10中的坐标点SP(1)～SP(3)作为范例进行说明。

请参照图11A至图11C，假设坐标点CP(0)～CP(3)分别对应一个读取电压电平。特别是，坐标点CP(0)(即第一坐标点)所对应的读取电压电平(即第一读取电压电平)所对应的参数S(0)(即第一错误评估参数)小于坐标点CP(1)～CP(3)(即第二坐标点)所对应的多个读取电压电平(即第二读取电压电平)所对应的参数S(1)～S(3)(即第二错误评估参数)。参数S(1)～S(3)皆大于参数S(0)。此外，存储器管理电路51可根据前述的转换函式(2.1)，将参数S(0)～S(3)分别转换为参数d(0)～d(3)。其中，参数d(0)可视为第一向量距离参数，且参数d(1)～d(3)可视为第二向量距离参数。例如，假设参数S(0)～S(3)分别为“500”、“700”、“750”及“800”，则参数d(0)～d(3)可分别为“4”、“6”、“8”及“10”。

在图11A的范例实施例中，存储器管理电路51可根据前述的方程式(3.1)获得参数d(11)～d(13)(即候选向量距离参数)。参数d(11)反映坐标点SP(1)与坐标点CP(1)之间的向量距离。参数d(12)反映坐标点SP(1)与坐标点CP(2)之间的向量距离。参数d(13)反映坐标点SP(1)与坐标点CP(3)之间的向量距离。此外，存储器管理电路51可获得参数d(11)与参数d(1)之间的差值Δ(11)、参数d(12)与参数d(2)之间的差值Δ(12)、及参数d(13)与参数d(3)之间的差值Δ(13)。例如，Δ(11)＝∣d(11)-d(1)∣，Δ(12)＝∣d(12)-d(2)∣，且Δ(13)＝∣d(13)-d(3)∣。然后，存储器管理电路51可根据差值Δ(11)～Δ(13)来获得对应于坐标点SP(1)的差值总合ΔSUM(1)。例如，ΔSUM(1)＝Δ(11)+Δ(12)+Δ(13)。

在图11B的范例实施例中，存储器管理电路51可根据前述的方程式(3.1)获得参数d(21)～d(23)。参数d(21)反映坐标点SP(2)与坐标点CP(1)之间的向量距离。参数d(22)反映坐标点SP(2)与坐标点CP(2)之间的向量距离。参数d(23)反映坐标点SP(2)与坐标点CP(3)之间的向量距离。此外，存储器管理电路51可获得参数d(21)与参数d(1)之间的差值Δ(21)、参数d(22)与参数d(2)之间的差值Δ(22)、及参数d(23)与参数d(3)之间的差值Δ(23)。例如，Δ(21)＝∣d(21)-d(1)∣，Δ(22)＝∣d(22)-d(2)∣，且Δ(23)＝∣d(23)-d(3)∣。然后，存储器管理电路51可根据差值Δ(21)～Δ(23)来获得对应于坐标点SP(2)的差值总合ΔSUM(2)。例如，ΔSUM(2)＝Δ(21)+Δ(22)+Δ(23)。

在图11C的范例实施例中，存储器管理电路51可根据前述的方程式(3.1)获得参数d(31)～d(33)。参数d(31)反映坐标点SP(3)与坐标点CP(1)之间的向量距离。参数d(32)反映坐标点SP(3)与坐标点CP(2)之间的向量距离。参数d(33)反映坐标点SP(3)与坐标点CP(3)之间的向量距离。此外，存储器管理电路51可获得参数d(31)与参数d(1)之间的差值Δ(31)、参数d(32)与参数d(2)之间的差值Δ(32)、及参数d(33)与参数d(3)之间的差值Δ(33)。例如，Δ(31)＝∣d(31)-d(1)∣，Δ(32)＝∣d(32)-d(2)∣，且Δ(33)＝∣d(33)-d(3)∣。然后，存储器管理电路51可根据差值Δ(31)～Δ(33)来获得对应于坐标点SP(3)的差值总合ΔSUM(3)。例如，ΔSUM(3)＝Δ(31)+Δ(32)+Δ(33)。

在一范例实施例中，存储器管理电路51可根据差值总合ΔSUM(1)～ΔSUM(3)来将坐标点SP(1)～SP(3)的其中之一所对应的候选读取电压电平决定为目标读取电压电平。例如，存储器管理电路51可比较差值总合ΔSUM(1)～ΔSUM(3)。若比较结果反映出差值总合ΔSUM(1)小于差值总合ΔSUM(2)与ΔSUM(3)，存储器管理电路51可将坐标点SP(1)所对应的候选读取电压电平决定为目标读取电压电平。若比较结果反映出差值总合ΔSUM(2)小于差值总合ΔSUM(1)与ΔSUM(3)，存储器管理电路51可将坐标点SP(2所对应的候选读取电压电平决定为目标读取电压电平。或者，若比较结果反映出差值总合ΔSUM(3)小于差值总合ΔSUM(1)与ΔSUM(2)，则存储器管理电路51可将坐标点SP(3)所对应的候选读取电压电平决定为目标读取电压电平。

须注意的是，在图10至图11C的范例实施例中，是假设每一个第二坐标点(例如坐标点SP(1)～SP(8))与第一坐标点(例如坐标点CP(0))之间的向量距离皆相同。然而，在一范例实施例中，至少部分的第二坐标点与第一坐标点之间可具有不同的向量距离。

图12是根据本发明的范例实施例所示出的第一坐标点与多个第二坐标点的示意图。

请参照图12，假设坐标点CP(0)为第一坐标点，且坐标点SP(1)～SP(5)属于第二坐标点。然而，相较于图10的范例实施例，在图12的范例实施例中，坐标点SP(4)与SP(5)可不位于圆1010的圆周上。例如，坐标点SP(4)与坐标点CP(0)之间的向量距离可大于坐标点SP(1)～SP(3)分别与坐标点CP(0)之间的向量距离。坐标点SP(5)与坐标点CP(0)之间的向量距离则可小于坐标点SP(1)～SP(3)分别与坐标点CP(0)之间的向量距离。

图13A与图13B是根据本发明的范例实施例所示出的多个候选读取电压电平分别与多个第二读取电压电平之间的多个候选向量距离的示意图。须注意的是，以下为了说明方便，仅以图12中的坐标点SP(4)与SP(5)作为范例进行说明。

请参照图13A与图13B，相较于图11A至图11C，在图13A的范例实施例中，存储器管理电路51可根据前述的方程式(3.1)获得参数d(40)～d(43)(即候选向量距离参数)。参数d(40)反映坐标点SP(4)与坐标点CP(0)之间的向量距离。参数d(41)反映坐标点SP(4)与坐标点CP(1)之间的向量距离。参数d(42)反映坐标点SP(4)与坐标点CP(2)之间的向量距离。参数d(43)反映坐标点SP(4)与坐标点CP(3)之间的向量距离。此外，存储器管理电路51可获得参数d(40)与参数d(0)之间的差值Δ(40)、参数d(41)与参数d(1)之间的差值Δ(41)、参数d(42)与参数d(2)之间的差值Δ(42)、及参数d(43)与参数d(3)之间的差值Δ(43)。例如，Δ(40)＝∣d(40)-d(0)∣，Δ(41)＝∣d(41)-d(1)∣，Δ(42)＝∣d(42)-d(2)∣，且Δ(43)＝∣d(43)-d(3)∣。然后，存储器管理电路51可根据差值Δ(40)～Δ(43)来获得对应于坐标点SP(4)的差值总合ΔSUM(4)。例如，ΔSUM(4)＝Δ(40)+Δ(41)+Δ(42)+Δ(43)。

在图13B的范例实施例中，存储器管理电路51可根据前述的方程式(3.1)获得参数d(50)～d(53)(即候选向量距离参数)。参数d(50)反映坐标点SP(5)与坐标点CP(0)之间的向量距离。参数d(51)反映坐标点SP(5)与坐标点CP(1)之间的向量距离。参数d(52)反映坐标点SP(5)与坐标点CP(2)之间的向量距离。参数d(53)反映坐标点SP(5)与坐标点CP(3)之间的向量距离。此外，存储器管理电路51可获得参数d(50)与参数d(0)之间的差值Δ(50)、参数d(51)与参数d(1)之间的差值Δ(51)、参数d(52)与参数d(2)之间的差值Δ(52)、及参数d(53)与参数d(3)之间的差值Δ(53)。例如，Δ(50)＝∣d(50)-d(0)∣，Δ(51)＝∣d(51)-d(1)∣，Δ(52)＝∣d(52)-d(2)∣，且Δ(53)＝∣d(53)-d(3)∣。然后，存储器管理电路51可根据差值Δ(50)～Δ(53)来获得对应于坐标点SP(5)的差值总合ΔSUM(5)。例如，ΔSUM(5)＝Δ(50)+Δ(51)+Δ(52)+Δ(53)。然后，存储器管理电路51可根据差值总合ΔSUM(1)～ΔSUM(5)中的最小者来决定目标读取电压电平。相关操作细节皆已详述于上，在此不重复说明。

须注意的是，前述范例实施例仅以3至5个第二坐标点搭配3个第二读取电压电平作为范例，说明如何从多个第二坐标点中选择最为合适的坐标点来决定目标读取电压电平。然而，相同或相似的操作可应用至采用更多或更少的第二坐标点搭配更多或更少的第二读取电压电平来决定目标读取电压电平的使用情境中。相关操作细节皆已详述于上，在此不重复说明。

图14是根据本发明的范例实施例所示出的读取电压校正方法的流程图。

请参照图14，在步骤S1401中，使用多个读取电压电平从第一实体单元读取数据。在步骤S1402中，解码所述数据以获得多个错误评估参数，其中所述多个错误评估参数分别对应于所述多个读取电压电平的其中之一。在步骤S1403中，根据所述多个错误评估参数中的第一错误评估参数决定第一向量距离参数，其中所述第一错误评估参数对应于所述多个读取电压电平中的第一读取电压电平。在步骤S1404中，根据第一向量距离参数与第一读取电压电平决定多个候选读取电压电平。在步骤S1405中，根据所述多个候选读取电压电平的其中之一决定目标读取电压电平。在步骤S1406中，使用目标读取电压电平从第一实体单元重新读取数据。

图15是根据本发明的范例实施例所示出的读取电压校正方法的流程图。

请参照图15，在步骤S1501中，根据所述多个错误评估参数中的第二错误评估参数决定第二向量距离参数，其中第二错误评估参数对应于所述多个读取电压电平中的第二读取电压电平。

在步骤S1502中，获得第一候选读取电压电平与第二读取电压电平之间的第一候选向量距离参数。在步骤S1503中，获得第一候选向量距离参数与第二向量距离参数之间的第一差值。在步骤S1504中，根据第一差值更新对应于第一候选读取电压电平的第一差值总和。

另一方面，在步骤S1505中，获得第二候选读取电压电平与第二读取电压电平之间的第二候选向量距离参数。在步骤S1506中，获得第二候选向量距离参数与第二向量距离参数之间的第二差值。在步骤S1507中，根据第二差值更新对应于第二候选读取电压电平的第二差值总和。

在步骤S1508中，判断第一差值总和是否小于第二差值总和。响应于第一差值总和小于第二差值总和，在步骤S1509中，将第一候选读取电压电平决定为目标读取电压电平。或者，响应于第一差值总和不小于第二差值总和(或第二差值总和小于第一差值总和)，在步骤S1510中，将第二候选读取电压电平决定为目标读取电压电平。

然而，图14与图15中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图14与图15中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图14与图15的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。

综上所述，本发明的范例实施例提供的读取电压校正方法、存储器存储装置及存储器控制电路单元，可根据不同的读取电压电平所对应的多个错误评估参数来决定多个候选读取电压电平。尔后，目标读取电压电平可根据此些候选读取电压电平在坐标空间中所对应的坐标点的分布而决定。由此，可有效提高读取电压电平的校正效率。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (24)

1.一种读取电压校正方法，其特征在于，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，且所述读取电压校正方法包括：

使用多个读取电压电平从所述多个实体单元中的第一实体单元读取数据；

解码所述数据以获得多个错误评估参数，其中所述多个错误评估参数分别对应于所述多个读取电压电平的其中之一；

根据所述多个错误评估参数中的第一错误评估参数决定第一向量距离参数，其中所述第一错误评估参数对应于所述多个读取电压电平中的第一读取电压电平；

根据所述第一向量距离参数与所述第一读取电压电平决定多个候选读取电压电平；

根据所述多个候选读取电压电平的其中之一决定目标读取电压电平；以及

使用所述目标读取电压电平从所述第一实体单元重新读取所述数据。

2.根据权利要求1所述的读取电压校正方法，其中解码所述数据以获得所述多个错误评估参数的步骤包括：

对所述数据中使用所述第一读取电压电平所读取的数据执行奇偶检查操作，以获得校验子总和；以及

根据所述校验子总和，获得所述第一错误评估参数。

3.根据权利要求1所述的读取电压校正方法，还包括：

比较所述多个错误评估参数；以及

根据比较结果将所述多个错误评估参数的其中之一决定为所述第一错误评估参数。

4.根据权利要求1所述的读取电压校正方法，其中根据所述多个错误评估参数中的所述第一错误评估参数决定所述第一向量距离参数的步骤包括：

根据一转换函式将所述第一错误评估参数转换为所述第一向量距离参数。

5.根据权利要求1所述的读取电压校正方法，其中根据所述第一向量距离参数与所述第一读取电压电平决定所述多个候选读取电压电平的步骤包括：

根据所述第一读取电压电平在坐标空间中决定第一坐标点；

根据所述第一坐标点与所述第一向量距离参数获得所述坐标空间中的多个第二坐标点；以及

根据所述多个第二坐标点决定所述多个候选读取电压电平。

6.根据权利要求1所述的读取电压校正方法，其中所述多个候选读取电压电平包括第一候选读取电压电平与第二候选读取电压电平，且根据所述多个候选读取电压电平的所述其中之一决定所述目标读取电压电平的步骤包括：

获得所述第一候选读取电压电平与所述多个读取电压电平中的第二读取电压电平之间的第一候选向量距离参数；

获得所述第二候选读取电压电平与所述第二读取电压电平之间的第二候选向量距离参数；以及

根据所述第一候选向量距离参数与所述第二候选向量距离参数，将所述第一候选读取电压电平与所述第二候选读取电压电平的其中之一决定为所述目标读取电压电平。

7.根据权利要求6所述的读取电压校正方法，其中根据所述第一候选向量距离参数与所述第二候选向量距离参数，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平的步骤包括：

根据所述多个错误评估参数中的第二错误评估参数决定第二向量距离参数，其中所述第二错误评估参数对应于所述第二读取电压电平；

获得所述第一候选向量距离参数与所述第二向量距离参数之间的第一差值；

获得所述第二候选向量距离参数与所述第二向量距离参数之间的第二差值；以及

根据所述第一差值与所述第二差值，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平。

8.根据权利要求7所述的读取电压校正方法，其中根据所述第一差值与所述第二差值，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平的步骤包括：

根据所述第一差值获得对应于所述第一候选读取电压电平的第一差值总和；

根据所述第二差值获得对应于所述第二候选读取电压电平的第二差值总和；

响应于所述第一差值总和小于所述第二差值总和，将所述第一候选读取电压电平决定为所述目标读取电压电平；以及

响应于所述第二差值总和小于所述第一差值总和，将所述第二候选读取电压电平决定为所述目标读取电压电平。

9.一种存储器存储装置，其特征在于，包括：

连接接口单元，用以连接至主机系统；

可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元；以及

存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，

其中所述存储器控制电路单元用以：

发送多个第一读取指令序列，其中所述多个第一读取指令序列用以指示使用多个读取电压电平从所述多个实体单元中的第一实体单元读取数据；

解码所述数据以获得多个错误评估参数，其中所述多个错误评估参数分别对应于所述多个读取电压电平的其中之一；

根据所述多个错误评估参数中的第一错误评估参数决定第一向量距离参数，其中所述第一错误评估参数对应于所述多个读取电压电平中的第一读取电压电平；

根据所述第一向量距离参数与所述第一读取电压电平决定多个候选读取电压电平；

根据所述多个候选读取电压电平的其中之一决定目标读取电压电平；以及

发送第二读取指令序列，其中所述第二读取指令序列用以指示使用所述目标读取电压电平来从所述第一实体单元重新读取所述数据。

10.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元解码所述数据以获得所述多个错误评估参数的操作包括：

对所述数据中使用所述第一读取电压电平所读取的数据执行奇偶检查操作，以获得校验子总和；以及

根据所述校验子总和，获得所述第一错误评估参数。

11.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元更用以：

比较所述多个错误评估参数；以及

根据比较结果将所述多个错误评估参数的其中之一决定为所述第一错误评估参数。

12.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元根据所述多个错误评估参数中的所述第一错误评估参数决定所述第一向量距离参数的操作包括：

根据一转换函式将所述第一错误评估参数转换为所述第一向量距离参数。

13.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元根据所述第一向量距离参数与所述第一读取电压电平决定所述多个候选读取电压电平的操作包括：

根据所述第一读取电压电平在坐标空间中决定第一坐标点；

根据所述第一坐标点与所述第一向量距离参数获得所述坐标空间中的多个第二坐标点；以及

根据所述多个第二坐标点决定所述多个候选读取电压电平。

14.根据权利要求9所述的存储器存储装置，其中所述多个候选读取电压电平包括第一候选读取电压电平与第二候选读取电压电平，且所述存储器控制电路单元根据所述多个候选读取电压电平的所述其中之一决定所述目标读取电压电平的操作包括：

获得所述第一候选读取电压电平与所述多个读取电压电平中的第二读取电压电平之间的第一候选向量距离参数；

获得所述第二候选读取电压电平与所述第二读取电压电平之间的第二候选向量距离参数；以及

根据所述第一候选向量距离参数与所述第二候选向量距离参数，将所述第一候选读取电压电平与所述第二候选读取电压电平的其中之一决定为所述目标读取电压电平。

15.根据权利要求14所述的存储器存储装置，其中所述存储器控制电路单元根据所述第一候选向量距离参数与所述第二候选向量距离参数，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平的操作包括：

根据所述多个错误评估参数中的第二错误评估参数决定第二向量距离参数，其中所述第二错误评估参数对应于所述第二读取电压电平；

获得所述第一候选向量距离参数与所述第二向量距离参数之间的第一差值；

获得所述第二候选向量距离参数与所述第二向量距离参数之间的第二差值；以及

根据所述第一差值与所述第二差值，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平。

16.根据权利要求15所述的存储器存储装置，其中所述存储器控制电路单元根据所述第一差值与所述第二差值，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平的操作包括：

根据所述第一差值获得对应于所述第一候选读取电压电平的第一差值总和；

根据所述第二差值获得对应于所述第二候选读取电压电平的第二差值总和；

响应于所述第一差值总和小于所述第二差值总和，将所述第一候选读取电压电平决定为所述目标读取电压电平；以及

响应于所述第二差值总和小于所述第一差值总和，将所述第二候选读取电压电平决定为所述目标读取电压电平。

17.一种存储器控制电路单元，其特征在于，用于控制可复写式非易失性存储器模块，所述存储器控制电路单元包括：

主机接口，用以连接至主机系统；

存储器接口，用以连接至可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元；

错误检查与校正电路；以及

存储器管理电路，连接至所述主机接口、所述存储器接口及所述错误检查与校正电路，

其中所述存储器管理电路用以：

发送多个第一读取指令序列，其中所述多个第一读取指令序列用以指示使用多个读取电压电平从所述多个实体单元中的第一实体单元读取数据；

指示所述错误检查与校正电路解码所述数据以获得多个错误评估参数，其中所述多个错误评估参数分别对应于所述多个读取电压电平的其中之一；

根据所述多个错误评估参数中的第一错误评估参数决定第一向量距离参数，其中所述第一错误评估参数对应于所述多个读取电压电平中的第一读取电压电平；

根据所述第一向量距离参数与所述第一读取电压电平决定多个候选读取电压电平；

根据所述多个候选读取电压电平的其中之一决定目标读取电压电平；以及

发送第二读取指令序列，其中所述第二读取指令序列用以指示使用所述目标读取电压电平从所述第一实体单元重新读取所述数据。

18.根据权利要求17所述的存储器控制电路单元，其中所述存储器管理电路指示所述错误检查与校正电路解码所述数据以获得所述多个错误评估参数的操作包括：

指示所述错误检查与校正电路对所述数据中使用所述第一读取电压电平所读取的数据执行奇偶检查操作，以获得校验子总和；以及

根据所述校验子总和，获得所述第一错误评估参数。

19.根据权利要求17所述的存储器控制电路单元，其中所述存储器管理电路更用以：

比较所述多个错误评估参数；以及

根据比较结果将所述多个错误评估参数的其中之一决定为所述第一错误评估参数。

20.根据权利要求17所述的存储器控制电路单元，其中所述存储器管理电路根据所述多个错误评估参数中的所述第一错误评估参数决定所述第一向量距离参数的操作包括：

根据一转换函式将所述第一错误评估参数转换为所述第一向量距离参数。

21.根据权利要求17所述的存储器控制电路单元，其中所述存储器管理电路根据所述第一向量距离参数与所述第一读取电压电平决定所述多个候选读取电压电平的操作包括：

根据所述第一读取电压电平在坐标空间中决定第一坐标点；

根据所述第一坐标点与所述第一向量距离参数获得所述坐标空间中的多个第二坐标点；以及

根据所述多个第二坐标点决定所述多个候选读取电压电平。

22.根据权利要求17所述的存储器控制电路单元，其中所述多个候选读取电压电平包括第一候选读取电压电平与第二候选读取电压电平，且所述存储器管理电路根据所述多个候选读取电压电平的所述其中之一决定所述目标读取电压电平的操作包括：

获得所述第一候选读取电压电平与所述多个读取电压电平中的第二读取电压电平之间的第一候选向量距离参数；

获得所述第二候选读取电压电平与所述第二读取电压电平之间的第二候选向量距离参数；以及

根据所述第一候选向量距离参数与所述第二候选向量距离参数，将所述第一候选读取电压电平与所述第二候选读取电压电平的其中之一决定为所述目标读取电压电平。

23.根据权利要求22所述的存储器控制电路单元，其中所述存储器管理电路根据所述第一候选向量距离参数与所述第二候选向量距离参数，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平的操作包括：

根据所述多个错误评估参数中的第二错误评估参数决定第二向量距离参数，其中所述第二错误评估参数对应于所述第二读取电压电平；

获得所述第一候选向量距离参数与所述第二向量距离参数之间的第一差值；

获得所述第二候选向量距离参数与所述第二向量距离参数之间的第二差值；以及

根据所述第一差值与所述第二差值，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平。

24.根据权利要求23所述的存储器控制电路单元，其中所述存储器管理电路根据所述第一差值与所述第二差值，将所述第一候选读取电压电平与所述第二候选读取电压电平的所述其中之一决定为所述目标读取电压电平的操作包括：

根据所述第一差值获得对应于所述第一候选读取电压电平的第一差值总和；

根据所述第二差值获得对应于所述第二候选读取电压电平的第二差值总和；

响应于所述第一差值总和小于所述第二差值总和，将所述第一候选读取电压电平决定为所述目标读取电压电平；以及

响应于所述第二差值总和小于所述第一差值总和，将所述第二候选读取电压电平决定为所述目标读取电压电平。

Images