CN117918065A - 电子晶体管 - Google Patents

电子晶体管 Download PDF

Info

Publication number
CN117918065A
CN117918065A CN202280043480.2A CN202280043480A CN117918065A CN 117918065 A CN117918065 A CN 117918065A CN 202280043480 A CN202280043480 A CN 202280043480A CN 117918065 A CN117918065 A CN 117918065A
Authority
CN
China
Prior art keywords
channel
gate
contact element
electrolyte structure
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280043480.2A
Other languages
English (en)
Inventor
艾伯特·塔兰孔·鲁维奥
弗朗西斯科·基阿布雷拉
伊尼戈·加尔瓦约·塞诺西安
内雷·阿拉约·布埃诺
亚历克斯·莫拉塔·加西亚
唐云清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Catalan Investigation And Advanced Research Institute
Catalan Energy Research Institute Foundation
Original Assignee
Catalan Investigation And Advanced Research Institute
Catalan Energy Research Institute Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Catalan Investigation And Advanced Research Institute, Catalan Energy Research Institute Foundation filed Critical Catalan Investigation And Advanced Research Institute
Publication of CN117918065A publication Critical patent/CN117918065A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/253Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开涉及一种电子晶体管,包括:主体,其至少包括电解质结构、与电解质结构接触设置的沟道、与电解质结构接触设置的栅极;至少三个配置成连接到外部电路的接触元件,所述接触元件中的被称为栅极接触元件的至少一个借助栅极与电解质结构分离,并且被称为源极接触元件和漏极接触元件的其他接触元件借助沟道相互连接并与电解质结构分离。该电解质结构包括氧离子传导电解质结构,其中,该氧离子传导电解质结构包括BiMEVOX结构,其中,Bi是铋,ME是金属,V是钒,OX是氧化物。

Description

电子晶体管
本申请要求2021年6月18日提交的欧洲专利申请21382543.3的权益。
本公开涉及电子晶体管和用于形成电子晶体管的方法。
背景技术
金属氧化物半导体场效应晶体管(MOSFET)广泛应用于电子和计算行业。互补金属氧化物半导体(CMOS)是一种使用互补和对称的p型和n型MOSFET对来实现逻辑功能的MOSFET。
CMOS用于构造包含处理器、微处理器、微控制器、存储芯片(例如CMOS BIOS)和其他数字逻辑电路的集成电路。这些基于CMOS技术的集成电路广泛用于计算电子产品。随着CMOS晶体管的尺寸(以nm为单位)的缩小,计算性能得到提升。
此外,当前的计算性能基于冯·诺依曼架构,并使用离散信息处理方法和/或分层存储。它是解决复杂计算问题的理想选择,但由于冯·诺依曼瓶颈而限制了计算性能效率。
为此,开发出神经形态计算来实现人脑功能,以作为冯·诺依曼方法的替代方案。这种方法提供以非常低的功耗将处理和存储器结合在一起的大规模并行和分布式计算。
随着达到CMOS缩放极限,需要开发其他计算器件和技术来克服CMOS的低电压、低功耗和高性能的限制。
因此,开发了电解质栅控晶体管(EGT)。电解质栅控为实现神经形态器件/架构提供了显著的优势,包括超低电压运行和形成并行互连网络的能力。
此外,还开发了三端子器件,这些器件使用电解质栅控晶体管通过注入或提取离子(例如,H+、Ag+、Li+、Cu2+、O2-)来控制沟道的电阻和/或传导,注入或提取离子由施加在栅电极处的电压触发,其中利用沟道与栅极接触的电解质(例如,固体或液体)来传导离子。通过修改沟道的与源极与漏极接触的电阻和/或传导,可以实现切换。但是,这些器件的切换速度可能很慢和/或缺乏可逆的多电平切换。
然而,EGT和/或使用EGT的三端子器件很难与固态器件(例如,基于CMOS的器件)集成。EGT和/或三端子器件对温度敏感和/或在湿度下不稳定。就锂离子导体而言,报告材料在环境大气中显示差的稳定性,并且自放电问题阻碍了它们在EGT中的实际应用。对于基于氧导体的EGT,氧化物离子导体的缺乏室温和/或低温迫使其在不可行的高温下(例如,高于200℃)运行。
此外,这些器件与主流微电子制造工艺(例如CMOS制造工艺)的兼容性差/没有兼容性。CMOS制造工艺允许可扩展性和众所周知的制造方法。因此,需要与CMOS制造工艺兼容的EGT。
US 2008 149 911 A1涉及一种可编程电阻存储单元、一种制造方法和一种包含这种存储单元的非易失性存储器件。
US 2018/358552 A1、US 2009/122465 A1、US 10 497 866 B1和KIDA T等人的“Planar-type BiCuVOx solid electrolyte sensor for the detection of volatileorganic compounds”涉及带有电解质的器件。
本公开的示例力求至少部分地减少前述问题中的一个或更多个。
发明内容
根据第一方面,提供了一种电子晶体管。该晶体管可以包括主体。该主体可以包含:至少一个电解质结构;与该电解质结构接触设置的沟道;与该电解质结构接触设置的栅极。该晶体管可以包括至少三个被配置成连接到外部电路的接触元件。所述接触元件中的被称为栅极接触元件的至少一个可以借助栅极与电解质结构分离。被称为源极接触元件和漏极接触元件的其他接触元件可以借助沟道相互连接,并且还也可以借助沟道与电解质结构分离。该电解质结构可以包括氧离子传导电解质结构。该氧离子传导电解质结构可以包括BiMEVOX结构,其中,Bi是铋,ME是金属,V是钒,OX是氧化物。
用作电解质结构的BiMEVOX结构为电子晶体管提供了一些优点,例如稳定性(BiMEVOX结构作为氧化物结构,由于在大直流偏置应用中的出色的稳定性,能够用于扩展氧化还原电位窗口,从而扩大栅极电压范围),不受外部条件的影响(例如,湿度等),因为氧化物离子通过空位机制或间隙机制迁移,两者都是不需要表面吸收的体传导机制;增强制造兼容性(与主流微电子技术兼容)或其在低温下的性能(例如室温下的操作温度)。这样,BiMEVOX结构提供了氧化物的优点,同时实现了室温操作。
最后一个特征为微电子领域的全新应用打开了大门,例如神经形态计算和随机计算。在这种电子晶体管中,借助对室温电解质(BiMEVOX结构)施加栅极偏置通过泵送氧离子来改变沟道的氧化学计量。以这种方式,栅极电压对沟道的传导进行“编程”,在没有栅极偏置的情况下,沟道在很长一段时间(在很多年)内保持不变,从而产生非易失性多态晶体管。此外,该电子晶体管与微制造技术兼容。
总之,与现有的EGT相比,所述电子晶体管的主要区别特征是:
-它完全基于在温度低于200℃的温度(例如室温)下工作的氧化物离子导体,这使得它对温度不敏感(至少高达200℃)并在湿度下稳定;
-与半导体行业的兼容性;
-与当前的CMOS技术相比,所需的电压和功率更低并且性能更高。
在一些示例中,该BiMEVOX结构可以被配置成在0℃至200℃之间的温度下工作,例如在室温下。
在一些示例中,金属ME可以选自以下至少一种:
-铜(BiCuVOX);
-钴(BiCoVOX);
-镍(BiNiVOX);
-镁(BiMgVOX)。
例如,BiCuVOX因其在低温(即0℃至200℃之间)下的性能而被提出。
在示例中,BiMEVOX结构的化学计量可以是Bi4V2-xMExO11-δ,其中,0<x<1且0<δ<1,例如Bi4V1.8Cu0.2O10.7
在一些示例中,BiMEVOX结构的厚度可以为1nm至1mm。
根据一些实例,沟道可以包括混合离子和电子导体(MIEC)氧化物,该混合离子和电子导体(MIEC)氧化物被配置成改变其氧含量,假定其电子传导率随之变化。
在一些示例中,栅极可以包括混合离子和电子导体(MIEC)氧化物,该混合离子和电子导体(MIEC)氧化物被配置成改变其氧含量,假定其电子传导率随之变化。
在这两种情况下,混合离子和电子导体(MIEC)氧化物可以选自以下至少一种:
-萤石氧化物;
-钙钛矿氧化物;
-钙钛矿衍生结构。
在示例中,萤石氧化物可以包括掺杂有稀土(Re)的二氧化铈,例如Ce1-xRexO2-δ,Re选自以下至少一种:Sm、Gd、Y、Pr、La。
在一些示例中,钙钛矿氧化物可以包括La1-xSr1-xTmO3-δ,过渡金属(Tm)选自以下至少一种:Ti、V、Cr、Mn、Fe、Co、Cu、Ni,并且0<x<1,例如,该钙钛矿氧化物包括MIECLa0.5Sr0.5FeO3-δ(LSF),其中,0<δ<0.5。
根据一些示例,钙钛矿衍生结构可以包括Ruddlesden-Popper相La1-xSrxTmO4+δ,Tm为选自以下至少一种分过渡金属:Mn、Cu、Ni,并且0<x<1。
在示例中,沟道的厚度为1nm至1mm。
在示例中,栅极的厚度为1nm至1mm。
在一些示例中,所述至少三个接触元件中的每一个的材料可以选自以下至少一种:
·金属材料;
·导电聚合物材料;
·导电陶瓷材料。
接触元件的材料可以具有高电导率,例如,传导率大于103S/cm。
在示例中,金属材料可以选自以下至少一种:金(Au)、镍(Ni)、铜(Cu)、铂(Pt)、钯(Pd)或其任意组合。
根据一些示例,所述至少三个接触元件中的任何一个的厚度可以为1nm至1mm。
在一些示例中,该晶体管还可以包括栅极接触元件与栅极之间以及/或者在源极和漏极接触元件中的至少一个与沟道之间的晶种。可能需要该晶种来提高接触元件与沟道之间的粘附力。该晶种可以与接触元件尺寸相同或相似,仅占据接触元件的表面。
根据另一方面,提供了一种形成电子晶体管的方法。该方法可以包括:
-沉积沟道;
-在沟道上形成被称为源极接触元件的第一接触元件和被称为漏极接触元件的第二接触元件;
-沉积电解质结构,其中该电解质结构包括BiMEVOX结构,其中Bi是铋,ME是金属,V是钒,OX是氧化物;
-在电解质结构上沉积栅极;
-在栅极上形成被称为栅极接触元件的至少第三接触元件。
需要注意的是,所公开的方法步骤可以以任何合适的顺序执行以形成电子晶体管。
在一些示例中,沉积沟道和沉积栅极可以包括:将沟道和栅极沉积在沉积的电解质结构的同一侧上,该沟道和栅极与电解质结构接触。这样,获得电子晶体管的平面内结构。
在一些示例中,沉积电解质结构包括将电解质结构沉积在沉积的沟道的一侧上,该侧与形成第一接触元件和第二接触元件的沉积的沟道的一侧相对,该沟道与电解质结构接触。此外,将栅极沉积在电解质结构上包括:将栅极沉积在所述电解质结构的一侧上,该侧与电解质结构接触沟道的一侧相对,该栅极与电解质结构接触。在这种情况下,获得了电子晶体管的平面外配置。
在一些示例中,该方法还可以包括在形成第一接触元件和/或第二接触元件之前,将晶种沉积到沟道上,该晶种在沟道与第一接触元件之间和/或沟道与第二接触元件之间。第一接触元件和第二接触元件中的一个或二者都可以包含该晶种。可能需要该晶种来提高接触元件和沟道之间的粘附力。该晶种可以与接触元件尺寸相同或相似,仅占据接触元件的表面。
在示例中,该方法还可以包括在形成第三接触元件之前将晶种沉积到栅极上,该晶种位于栅极和第三接触元件之间。该晶种提高了第三接触元件和栅极之间的粘附力。该晶种可以与第三接触元件尺寸相同或相似,仅占据第三接触元件的表面。
根据另一方面,提供了一种形成电子晶体管的方法。该方法可以包括:
-沉积电解质结构,其中,该电解质结构包括BiMEVOX结构,其中Bi是铋,ME是金属,V是钒,OX是氧化物;
-在沉积的电解质结构上沉积沟道;
-在电解质结构的沉积沟道的同一侧上沉积栅极;
-在沟道上形成被称为源极接触元件的第一接触元件和被称为漏极接触元件的第二接触元件;
-在栅极上形成被称为栅极接触元件的至少第三接触元件。
这样,获得电子晶体管的平面内结构。
根据另一个方面,提供了一种形成电子晶体管的方法。该方法可以包括:
-沉积沟道;
-在沟道上形成被称为源极接触元件的第一接触元件和被称为漏极接触元件的第二接触元件;
-在沟道的顶部沉积电解质结构,其中,该电解质结构包括BiMEVOX结构,其中Bi是铋,ME是金属,V是钒,OX是氧化物;
-在电解质结构的顶部上沉积栅极;
-在栅极上形成被称为栅极接触元件的至少第三接触元件。
这样,获得电子晶体管的平面外配置。
术语“结构”可以理解为沿三维空间的3个不同方向(即x、y、z)的空间图案,它可以是任何合适的空间排列方式,例如层、晶圆、立方体、圆锥体、圆柱体、圆盘、六棱柱、三棱柱、五棱柱、四面体、八面体、球体及它们的任意组合。
术语“外部介质”可用于指代电子晶体管的周围环境,例如外部环境和外部环境条件。
外部环境条件可以包括气体分压(例如,氧分压)、湿度条件以及温度。
术语“氧”可用于指氧的任何同素异形体,例如O1、O2、O3。因此,术语“氧离子”可用于指氧的任何同素异形体的任何离子,例如,O-、O2-
附图说明
在下文中将参照附图描述本公开的非限制性示例,在附图中:
图1a和图1b分别示出了根据本公开的电子晶体管的平面内配置和平面外配置的示例;
图2示出了根据本公开的示例的用于操作电子晶体管切换操作的流程图;
图3示出了一种根据本公开示例的用于形成电子晶体管的方法的流程图。
具体实施方式
在这些图中,使用相同的附图标记来表示匹配元件。
图1a和图1b分别示出了根据本公开的电子晶体管的平面内配置(图1a)和平面外配置(图1b)的示例。
电子晶体管100是三端子器件,其可以是电解质栅控晶体管(EGT)。电解质栅控晶体管可以为实现神经形态器件/架构提供显著优势,包括超低电压操作和形成并行互连网络的能力。
电子晶体管可以被配置成开关(即,包括能够被切换的两种不同状态的开关操作)或放大器(即,当输入信号被电子晶体管放大并获得经放大的输出信号时)。
在图1a中,电解质结构112的顶侧可以在该电解质结构112的一端115处接触沟道114。类似地,在图1b中,电解质结构112的底侧可以接触沟道114。
在图1a和图1b中,电解质结构112为氧离子传导电解质结构。该氧离子传导电解质结构可以是固体或液体。在本示例中,电解质结构112是固体氧离子传导电解质结构并且其厚度可以为1nm至1mm,具体地,离子传导电解质结构的厚度可以为20nm至5μm。
在一些示例中,电解质结构112可以包括BiMeVOX结构,其中Bi是铋,Me是金属,V是钒并且OX是氧化物。值得注意的是,BiMeVOX结构是一种固体离子传导电解质结构。
BiMeVOX结构具有层状aurivillius结构,其包括交替的[Bi2O2]2+层和过渡金属掺杂钙钛矿[VO]2-层。BiMeVOX结构可用于从离子供体结构(即,可以提供离子的结构)到离子接收结构(即,可以接纳离子的结构)的离子(例如,O2-)传输。增加钙钛矿[VO]2-层中的无序氧空位可以提高离子(例如O2-)迁移率。此外,当BiMeVOX结构的四方γ相稳定时,离子(例如O2-)的迁移率可以最大化。四方γ相可以在高于工作温度(即550℃)时实现。因此,可以获得具有改进的离子(例如O2-)传导率的离子传导电解质结构。
此外,BiMeVOX结构的四方γ相可以通过将钒与不同的金属掺杂(即通过钒位置中的阳离子取代)在较低的工作温度(即低于550℃)下稳定下来。因此,BiMeVOX结构可以在0℃至200℃的温度下工作,更具体地,在室温下工作(即20℃至25℃)。
BiMeVOX结构的金属Me可以选自以下金属中的至少一种:铜(形成BiCuVOX结构);钴(形成BiCoVOX结构);镍(形成BiNiVOX结构);或镁(形成BiMgVOX结构)。也可以使用其他金属。
此外,BiMeVOX结构的化学计量可以是Bi4V2-xMxO11-δ,其中,x可以介于0<x<1之间和/或δ可以介于0<δ<1之间。具体地,作为示例,BiMeVOX结构的化学计量可以为Bi4V1.8Cu0.2O10.7
在一些示例中,电解质结构112可以通过常规的合成和沉积方法沉积,例如:物理气相沉积(PVD),如阴极电弧沉积、电子束物理气相沉积、近空间升华(close-spacesublimation)、脉冲激光沉积;热蒸发;电子束蒸发;溅射,例如二极管溅射、RF二极管溅射、三极管溅射、磁控溅射、反应溅射或离子束溅射;离子辅助沉积;化学气相沉积(CVD);溶胶-凝胶涂层;或原子层沉积(ALD)。
特别地,电解质结构112可以通过脉冲激光沉积进行沉积。在该示例(即脉冲激光沉积)中,电解质结构112可以沉积到衬底(例如硅、钛酸锶晶体SrTiO3、聚合物、金属或陶瓷)上。替代地,衬底可以包括下面有硅层的钛酸锶晶体(SrTiO3)层。此外,该衬底可以是基本平坦的衬底和/或与微电子制造兼容。该衬底的厚度可以为50nm至1000μm,具体地说,该衬底的厚度可以为100nm至300nm。
此外,诸如Bi4V2-xMxO11-δ(其中,x可以介于0<x<1之间和/或δ可以介于0<δ<1之间)的BiMeVOX结构,具体地说,诸如Bi4V1.8Cu0.2O10.7的BiMeVOX结构可以在(001)定向的衬底上外延生长。
一方面,BiMeVOX结构可以在氧离子传导方面表现出各向异性。BiMeVOX结构可以沿平面内主轴线[010]和[100]提供第一氧离子传导。
另一方面,BiMeVOX结构可以沿[001]轴线提供比第一氧离子传导低几个数量级的第二氧离子传导。因此,沿[001]轴线的氧离子传导率低于沿平面内主轴线[010]和[100]的氧离子传导率。
因此,(001)定向的BiMeVOX结构的沉积可以促进从沟道114到栅极116;和/或从栅极116到沟道114的氧空位迁移和/或氧离子传导。
此外,可以根据衬底的晶格参数来选择衬底,以匹配BiMeVOX结构的晶格参数,这可以允许BiMeVOX结构的外延生长。因此,BiMeVOX结构可以通过脉冲激光沉积在衬底上外延生长,其中,沉积压力可以为0.0067mbar至0.267mbar,具体来说,该沉积压力可以为0.267mbar。
因此,可以获得在0℃至200℃之间的温度下,更具体地说是在室温(即20℃至25℃)下保持稳定离子传导电解质结构。此外,该离子传导电解质结构可以与CMOS制造工艺兼容。
如前所述,电解质结构112可以与沟道114接触。沟道114可以包括混合的离子和电子导体(MIEC)氧化层。MIEC层可以选自以下至少一种:萤石氧化物,例如掺杂有稀土(Re)的二氧化铈Ce1-xRexO2-δ,其中稀土(Re)诸如钐(Sm)、钆(Gd)、钇(Y)、镨(Pr)、镧(La);钙钛矿氧化物La1-xSr1-xTmO3-δ,其中Tm过渡金属诸如钛(Ti)、钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、铜(Cu)、镍(Ni),其中,x可以介于0<x<1之间;或钙钛矿衍生结构,例如Ruddlesden–Popper相,例如La1-xSrxTmO4+δ,其中Tm过渡金属诸如锰(Mn)、铜(Cu)、镍(Ni),其中,x可以介于0<x<1之间。具体地,沟道114可以是化学计量为La0.5Sr0.5FeO3-δ(LSF)的钙钛矿氧化物,其中,δ可以介于0<δ<0.5之间。替代地,MIEC层可以具有ABO3结构。
此外,沟道114的厚度可以为1nm至1mm,具体地,沟道114的厚度可以为20nm至5μm。
在一些示例中,沟道114可以通过常规的合成和沉积方法来沉积,例如:物理气相沉积(PVD),如阴极电弧沉积、电子束物理气相沉积、近空间升华、脉冲激光沉积;热蒸发;电子束蒸发;溅射,例如二极管溅射、RF二极管溅射、三极管溅射、磁控溅射、反应溅射或离子束溅射;离子辅助沉积;化学气相沉积(CVD);溶胶-凝胶涂层;或原子层沉积(ALD)。
如后面将在图2中描述的,可以改变沟道114的氧含量,从而降低或增加该沟道的电子传导率,例如沟道可以是绝缘体或导体,这取决于其氧含量。因此,沟道114可以是离子供体结构(即,可以提供离子的结构)或离子接收结构(即,可以接纳离子的结构)。
按照示例,在图1a中,电解质结构112的顶侧可以在该电解质结构112的第二端117处接触栅极116。类似地,在图1b中,电解质结构112的顶侧可以接触栅极116。栅极116可以包括混合的离子和电子导体(MIEC)氧化层。MIEC层可以选自以下至少一种:萤石氧化物,例如掺杂有稀土(Re)的二氧化铈Ce1-xRexO2-δ,其中稀土(Re)诸如钐(Sm)、钆(Gd)、钇(Y)、镨(Pr)、镧(La);钙钛矿氧化物La1-xSr1-xTmO3-δ,其中Tm过渡金属诸如钛(Ti)、钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、铜(Cu)、镍(Ni),其中,x可以介于0<x<1之间;或钙钛矿衍生结构,例如Ruddlesden–Popper相,例如La1-xSrxTmO4+δ,其中Tm过渡金属诸如锰(Mn)、铜(Cu)、镍(Ni),其中,x可以介于0<x<1之间。具体地,沟道114可以是化学计量为La0.5Sr0.5FeO3-δ(LSF)的钙钛矿氧化物,其中,δ可以介于0<δ<0.5之间。替代地,MIEC层可以具有ABO3结构。
此外,栅极116的厚度可以在1nm至1mm之间,具体地,栅极116的厚度可以为20nm至5μm。
在一些实例中,栅极116可以通过常规的合成和沉积方法来沉积,例如:物理气相沉积(PVD),如阴极电弧沉积、电子束物理气相沉积、近空间升华、脉冲激光沉积;热蒸发;电子束蒸发;溅射,例如二极管溅射、RF二极管溅射、三极管溅射、磁控溅射、反应溅射或离子束溅射;离子辅助沉积;化学气相沉积(CVD);溶胶-凝胶涂层;或原子层沉积(ALD)。
如后面将在图2中描述的,可以改变栅极116的氧含量,从而降低或增加沟道的电子传导率,例如沟道可以是绝缘体或导体,这取决于其氧含量。因此,栅极116可以是离子供体结构(即,可以提供离子的结构)或离子接收结构(即,可以接纳离子的结构)。
总之,图1a和/或图1b所示的电子晶体管100是三端子器件,其可以是电解质栅控晶体管(EGT),并且可以包含包括电解质结构112、沟道114和栅极116的主体110。此外,根据沟道114和栅极116相对于电解质结构112的定向和/或位置,可以获得电子晶体管100的两种不同结构。
因此,图1a可以表示电子晶体管100的平面内配置。在该示例(即图1a)中,离子(例如,O2-)的传输可以被泵送或传输穿过电解质结构112,在该电解质结构112中,沟道114和栅极116可以位于电解质结构112的同一侧(例如,两者都在顶部,或两者在底部)。替代地,图1b可以表示电子晶体管100的平面外配置。在该示例(即图1b)中,离子(例如O2-)的传输可以被泵送或传输穿过电解质结构112,在该电解质结构112中,沟道114和栅极116可以位于电解质结构112相对侧(例如,在顶部,和在底部)。
同样在图1a和图1b中,电子晶体管100还可以包括三个接触元件。栅极接触元件122可以位于电解质结构112的顶部。因此,栅极接触元件122可以借助栅极116与电解质结构112分离。类似地,源极接触元件124和漏极接触元件126可以位于沟道114相对端上。因此,源极接触元件124和漏极接触元件126可以借助沟道114与电解质结构112分离。
在一些示例中,晶种(seed)可以设置在栅极116和栅极接触元件122之间;和/或在沟道114和源极接触元件124之间;和/或在沟道114和漏极接触元件126之间。晶种可以提高接触元件(即栅极接触元件122、源极接触元件124和漏极接触元件126)的粘附力。
值得注意的是,粘附力可以指将两种不同物质的表面保持在一起的分子吸引力。
晶种可以是适合于提高接触元件的附着力的材料,例如金属,如铜(Cu)、金(Au)、钯(Pd)或它们的任意组合。
接触元件(即栅极接触元件122、源极接触元件124和漏极接触元件126)可以是适合于传导电荷的材料(例如,电导率高于103S/cm的材料),例如金属,如铂(Pt)、金(Au)、镍(Ni)、铜(Cu)、钯(Pd)或它们的任何组合;导电聚合物;或导电陶瓷。
此外,接触元件的厚度可以为1nm至1mm。更具体地说,接触元件的厚度可以为20nm至5μm。无需所有接触元件的厚度都相同。
接触元件和/或晶种可以通过常规的合成和沉积方法来沉积,例如:物理气相沉积(PVD)(如阴极电弧沉积、电子束物理气相沉积、近空间升华、脉冲激光沉积);热蒸发;电子束蒸发;溅射(例如二极管溅射、RF二极管溅射、三极管溅射、磁控溅射、反应溅射或离子束溅射);离子辅助沉积;化学气相沉积(CVD);溶胶-凝胶涂层;或原子层沉积(ALD)。
此外,源极接触元件124和漏极接触元件126可以与沟道114建立电接触。类似地,栅极接触元件122可以与栅极116建立电接触。
在一些示例中,覆盖层可以被配置在沟道114和/或栅极116上。
在这些示例中的一些中,覆盖层可以被配置成另外位于电解质结构112上,和/或栅极接触元件122上;和/或源极接触元件124上;和/或漏极接触元件126上。
在这些示例中,覆盖层可以是适合于隔离氧离子的材料,例如氧化铝Al2O3或氧化镁MgO。因此,覆盖层可以防止氧离子从电子晶体管100(例如,从沟道114、从栅极116)泄漏到外部介质;和/或防止包含从外部介质到电子晶体管100(例如,到沟道114、到栅极116)的氧。
此外,覆盖层的厚度可以为1nm至500nm,具体地,1nm至100nm。
覆盖层可以通过常规的合成和沉积方法来沉积,例如:物理气相沉积(PVD)(如阴极电弧沉积、电子束物理气相沉积、近空间升华、脉冲激光沉积);热蒸发;电子束蒸发;溅射(例如二极管溅射、RF二极管溅射、三极管溅射、磁控溅射、反应溅射或离子束溅射);离子辅助沉积;化学气相沉积(CVD);溶胶-凝胶涂层;或原子层沉积(ALD)。
在一些示例中,覆盖层可以通过包含沉积腔的原子层沉积ALD来沉积。在这些示例中,可以选择铝前体(例如,金属烷基三甲基铝TMA)用于氧化铝Al2O3沉积。每个ALD循环可以包括:
-持续时间为0.1秒的第一步,包括TMA脉冲;
-持续时间为6秒的第二步,包括用氮气吹扫沉积腔;
-持续时间为0.1秒的第三步,包括电子晶体管100上的水脉冲;和
-持续时间为6秒的第四步,包括用氮气吹扫沉积腔。
可以重复ALD循环以获得1nm至500nm的覆盖层厚度,特别是1nm至100nm的覆盖层厚度;更具体地说是100nm的覆盖层厚度。在ALD循环期间,沉积腔可以保持在300℃。
图2示出了用于操作电子晶体管的切换操作的流程图。在图2中,描述了电子晶体管100的操作。在该示例中,可以在能够被切换的两种不同状态之间执行切换操作。
在框200处,可以通过外部电路在栅极接触元件122处施加写入电压脉冲。如本文前面在图1中描述的,栅极116可以接触电解质结构112。因此,当在栅极接触元件122处施加写入电压脉冲时,接触与栅极接触元件122电接触的栅极116的电解质结构112可以将离子(例如,O2-)从离子供体结构(即,可以提供离子的结构)传输和/或泵送到离子接收结构(即,可以接纳离子的结构)。
当在栅极接触元件122处施加正写入电压脉冲时,离子(例如O2-)可以从栅极116(即离子供体结构)穿过电解质结构112传输到沟道114(即离子接收结构)。通过将离子(例如,O2-)注入沟道114,沟道114的氧含量可以改变(即增加)。需要注意的是,由于离子栅控效应,沟道114的氧含量可以改变沟道114的电导。因此,由于沟道电导的变化,沟道的电导率可能固有地发生变化。因此,沟道的电导率可以被改变,例如沟道114可以从绝缘体状态切换到导体状态。
负写入电压脉冲可用于将沟道恢复到其在被制造时的绝缘体状态,从而允许执行写入操作和重写入操作。当在栅极接触元件122处施加负写入电压脉冲时,离子(例如,O2-)可以从沟道114(即离子供体结构)穿过电解质结构112传输到栅极116(即离子接收结构)。因此,离子(例如O2-)可以从沟道114提取到栅极116。因此,沟道114的氧含量可以改变(即降低)。因此,沟道的电导率可以被改变,例如沟道114可以从导体状态切换到绝缘体状态。因此,施加负写入电压脉冲可以将沟道114的电导恢复到其原始状态(在施加正写入电压脉冲之前)。
此外,根据施加在栅极处的电压(即写入电压脉冲),可以在第一沟道状态(其中沟道的电导可能对应于绝缘体状态)和第二沟道状态(其中沟道的电导可能对应于导体状态)之间获得多个中间沟道状态。所述多个中间沟道状态中的每个沟道状态的沟道电导可以在第一沟道状态的沟道电导和第二沟道状态的沟道电导之间。因此,可以在例如第一沟道状态与所述多个中间沟道状态中的每一个沟道状态之间以及/或者所述多个中间沟道状态中的每一个沟道状态与第二沟道状态之间获得多级切换。因此,电子晶体管100可以包含多个状态(例如,对应于第一沟道状态、多个中间沟道状态和/或第二沟道状态)。因此,电子晶体管100可以对应于多个可能仅具有一种状态的CMOS晶体管。
因此,配置成执行可逆和非易失性写入操作的电子晶体管100可以通过在栅极接触元件122上施加写入电压脉冲(例如正写入电压脉冲或负写入电压脉冲)来操作。
在框210处,可通过电子晶体管100来执行读取操作。可以在源极接触元件124和漏极接触元件126之间读取沟道的电导。当在栅极接触元件122处施加写入电压脉冲,随着离子(例如,O2-)被可逆地注入到沟道114中或从沟道114提取出时,可以发生电导切换。
图3示出了用于形成电子晶体管100的方法的流程图。
在框300处,可以通过常规的合成和沉积方法来沉积沟道。
在框310处,可以通过常规的合成和沉积方法将第一接触元件(即源极接触元件)和第二接触元件(即漏极接触元件)沉积在沟道的相对端上。
在框320处,可以通过常规的合成和沉积方法将电解质结构沉积在沟道的与形成第一接触元件和第二接触元件的一侧相对的另一侧上(例如,电解质结构可以在沟道的底侧上,而第一接触元件和第二接触元件可以在沟道的顶侧上)。
在框330处,可以通过常规的合成和沉积方法将栅极沉积在电解质结构上。
在一些示例中,栅极可以沉积在电解质结构的与电解质结构的沉积沟道的一侧相对的另一侧上(例如,栅极可以在电解质结构的底侧上,而沟道可以在电解质结构的顶侧上)。
替代地,栅极可以沉积在电解质结构的沉积有沟道的一侧上(例如,栅极可以在电解质结构的顶侧上并且沟道可以在电解质结构的顶侧上;或者栅极可以在电解质结构的底侧上并且沟道可以在电解质结构的底侧上)。
在框340处,可以通过常规的合成和沉积方法将第三接触元件(即栅极接触元件)沉积在栅极上。
在一些示例中,用于形成电子晶体管的方法还可以包括在形成第一接触元件和/或第二接触元件之前在沟道上沉积晶种,该晶种在沟道与第一接触元件之间和/或沟道与第二接触元件之间。可以通过常规的合成和沉积方法来沉积晶种。
在一些示例中,形成电子晶体管的方法还可以包括沉积布置在电子晶体管上的覆盖层。具体地,该覆盖层可以被配置成在沟道和/或栅极上。
在其中一些示例中,覆盖层可以被配置成附加到电解质上和/或栅极接触元件上;和/或源极接触元件上;和/或漏极接触元件上。
需要注意的是,常规的合成和沉积方法可以包括:物理气相沉积(PVD),如阴极电弧沉积、电子束物理气相沉积、近空间升华、脉冲激光沉积;热蒸发;电子束蒸发;溅射,例如二极管溅射、RF二极管溅射、三极管溅射、磁控溅射、反应溅射或离子束溅射;离子辅助沉积;化学气相沉积(CVD);溶胶-凝胶涂层;或原子层沉积(ALD)。
因此,可以形成可以与CMOS制造工艺兼容的电子晶体管100。
为完整起见,本公开的各个方面在以下编号条款中列出:
条款1、一种电子晶体管,包括:
-主体,其至少包括:
o电解质结构;
o与电解质结构接触设置的沟道;
o与电解质结构接触设置的栅极;
-至少三个配置成连接到外部电路的接触元件,所述接触元件中的称为栅极接触元件的至少一个借助栅极与电解质结构分离,称为源极接触元件和漏极接触元件的其他接触元件借助沟道相互连接并与电解质结构分离;
其特征在于,所述电解质结构包括氧离子传导电解质结构,其中,该氧离子传导电解质结构包括BiMEVOX结构,其中,Bi是铋,ME是金属,V是钒,OX是氧化物。
条款2、根据条款1所述的晶体管,其中,所述BiMEVOX结构被配置成在0℃至200℃的温度下工作。
条款3、根据条款2所述的晶体管,其中,所述BiMEVOX结构被配置成在室温下工作。
条款4、根据条款1至3中任一款所述的晶体管,其中,所述金属ME选自以下至少一种:
-铜(BiCuVOX);
-钴(BiCoVOX);
-镍(BiNiVOX);
-镁(BiMgVOX)。
条款5、根据条款1至4中任一款所述的晶体管,其中,所述BiMEVOX结构的化学计量为Bi4V2-xMExO11-δ,其中,0<x<1且0<δ<1。
条款6、根据条款5所述的晶体管,其中,所述BiMEVOX结构的化学计量为Bi4V1.8Cu0.2O10.7
条款7、根据条款1至6中任一款所述的晶体管,其中,所述BiMEVOX结构的厚度为1nm至1mm。
条款8、根据条款1至7中任一款所述的晶体管,其中,所述沟道包括混合离子和电子导体(MIEC)氧化物,该混合离子和电子导体氧化物经配置以改变其氧含量,假定其电子传导率随之变化。
条款9、根据条款1至7中任一款所述的晶体管,其中,所述栅极包括混合离子和电子导体(MIEC)氧化物,该混合离子和电子导体氧化物经配置以改变其氧含量,假定其电子传导率随之变化。
条款10、根据条款8或9所述的晶体管,其中,所述混合离子和电子导体(MIEC)氧化物选自以下至少一种:
-萤石氧化物;
-钙钛矿氧化物;
-钙钛矿衍生结构。
条款11、根据条款10所述的晶体管,其中,所述萤石氧化物包括掺杂有稀土(Re)的二氧化铈,例如Ce1-xRexO2-δ,Re选自以下至少一种:Sm、Gd、Y、Pr、La。
条款12、根据条款10或11所述的晶体管,其中,所述钙钛矿氧化物包括La1-xSr1- xTmO3-δ,所述过渡金属(Tm)选自以下至少一种:Ti、V、Cr、Mn、Fe、Co、Cu、Ni,并且0<x<1。
条款13、根据条款12所述的晶体管,其中,所述钙钛矿氧化物包括MIECLa0.5Sr0.5FeO3-δ(LSF),其中0<δ<0.5。
条款14、根据条款10至13中任一款所述的晶体管,其中,所述钙钛矿衍生结构包括Ruddlesden-Popper相La1-xSrxTmO4+δ,Tm为选自以下至少一种的过渡金属:Mn、Cu、Ni,并且0<x<1。
条款15、根据条款1至14中任一款所述的晶体管,其中,所述沟道的厚度在1nm至1mm之间。
条款16、根据条款1至15中任一款所述的晶体管,其中,所述栅极的厚度在1nm至1mm之间。
条款17、根据条款1至16中任一款所述的晶体管,其中,所述至少三个接触元件中的每一个的材料选自以下至少一种:
·金属材料;
·导电聚合物材料;
·导电陶瓷材料。
条款18、根据条款17所述的晶体管,其中,所述金属材料选自以下至少一种:
-金(Au);
-镍(Ni);
-铜(Cu);
-铂(Pt);
-钯(Pd);
-它们的任意组合。
条款19、根据条款1至18中任一款所述的晶体管,其中,所述至少三个接触元件中的任何一个的厚度为1nm至1mm。
条款20、根据条款1至19中任一款所述的晶体管,还包括所述栅极接触元件与所述栅极之间和/或所述源极和漏极接触元件中的至少一个与所述沟道之间的晶种。
条款21、一种用于形成电子晶体管的方法,该方法包括:
-沉积沟道;
-在所述沟道上形成被称为源极接触元件的第一接触元件和被称为漏极接触元件的第二接触元件;
-沉积电解质结构,其中,该电解质结构包括BiMEVOX结构,其中,Bi是铋,ME是金属,V是钒,OX是氧化物;
-在所述电解质结构上沉积栅极;
-在所述栅极上形成被称为栅极接触元件的至少第三接触元件。
条款22、根据条款21所述的方法,其中,沉积所述沟道和沉积所述栅极包括:
-将所述沟道和所述栅极沉积在沉积的电解质结构的同一侧上,所述沟道和所述栅极与所述电解质结构接触。
条款23、根据条款21所述的方法,其中,沉积所述电解质结构包括:
-将所述电解质结构沉积在沉积的沟道的一侧上,该侧与沉积的沟道的形成所述第一接触元件和所述第二接触元件的一侧相对,所述沟道与所述电解质结构接触;
其中,将所述栅极沉积在所述电解质结构上包括:
-将所述栅极沉积在所述电解质结构的一侧上,该侧与所述电解质结构接触所述沟道的一侧相对,所述栅极与所述电解质结构接触。
条款24、根据条款21至23中任一款所述的方法,还包括:
-在形成所述第一接触元件和/或所述第二接触元件之前,将晶种沉积到所述沟道上,所述晶种在所述沟道与所述第一接触元件和/或所述沟道与所述第二接触元件之间。
条款25、根据条款21至24中任一款所述的方法,还包括:
-在形成所述第三接触元件之前将晶种沉积到所述栅极上,所述晶种在所述栅极和所述第三接触元件之间。
条款26、一种形成电子晶体管的方法,该方法包括:
-沉积电解质结构,其中,所述电解质结构包括BiMEVOX结构,其中,Bi是铋,ME是金属,V是钒,OX是氧化物;
-将沟道沉积在沉积的电解质结构上;
-将栅极沉积在电解质结构的沉积所述沟道的同一侧上;
-在所述沟道上形成被称为源极接触元件的第一接触元件和被称为漏极接触元件的第二接触元件;
-在所述栅极上形成被称为栅极接触元件的至少第三接触元件。
条款27、一种形成电子晶体管的方法,该方法包括:
-沉积沟道;
-在所述沟道上形成被称为源极接触元件的第一接触元件和被称为漏极接触元件的第二接触元件;
-在所述沟道的顶部沉积电解质结构,其中,所述电解质结构包括BiMEVOX结构,其中,Bi是铋,ME是金属,V是钒,OX是氧化物;
-在所述电解质结构的顶部上沉积栅极;
-在所述栅极上形成被称为栅极接触元件的至少第三接触元件。
尽管本文中只公开了一些示例,但这些示例的其它替代物、修改、用法和/或等同物是可能的。此外,还涵盖了所描述示例的所有可能组合。因此,本公开的范围不应受到特定示例的限制,而应仅通过对以下权利要求的公平解读来确定。如果与附图相关的附图标志被置于权利要求的括号中,则它们仅用于试图增加权利要求的可理解性,不应被解释为限制权利要求的范围。

Claims (15)

1.一种电子晶体管,包括:
-主体,其至少包括:
o电解质结构;
o与所述电解质结构接触设置的沟道;
o与所述电解质结构接触设置的栅极;
-至少三个配置成连接到外部电路的接触元件,所述接触元件中的被称为栅极接触元件的至少一个借助所述栅极与所述电解质结构分离,并且被称为源极接触元件和漏极接触元件的其他接触元件借助所述沟道相互连接并与所述电解质结构分离;
其特征在于,所述电解质结构包括氧离子传导电解质结构,其中,所述氧离子传导电解质结构包括BiMEVOX结构,其中,Bi是铋,ME是金属,V是钒,OX是氧化物;其中,所述BiMEVOX结构的化学计量为Bi4V2-xMExO11-δ,其中,0<x<1且0<δ<1。
2.根据权利要求1所述的晶体管,其中,所述BiMEVOX结构的金属ME选自以下至少一种:
-铜(BiCuVOX);
-钴(BiCoVOX);
-镍(BiNiVOX);
-镁(BiMgVOX)。
3.根据权利要求1或2所述的晶体管,其中,所述BiMEVOX结构被配置成在0℃至200℃的温度下工作。
4.根据权利要求1至3中任一项所述的晶体管,其中,所述沟道包括混合离子和电子导体(MIEC)氧化物,所述混合离子和电子导体氧化物被配置成改变其氧含量,假定其电子传导率随之变化。
5.根据权利要求1至4中任一项所述的晶体管,其中,所述栅极包括混合离子和电子导体(MIEC)氧化物,所述混合离子和电子导体氧化物被配置成改变其氧含量,假定其电子传导率随之变化。
6.根据权利要求4或5所述的晶体管,其中,所述混合离子和电子导体(MIEC)氧化物选自以下至少一种:
-萤石氧化物;
-钙钛矿氧化物;
-钙钛矿衍生结构。
7.根据权利要求6所述的晶体管,其中,所述萤石氧化物包括掺杂有稀土(Re)的二氧化铈,例如Ce1-xRexO2-δ,Re选自以下至少一种:Sm、Gd、Y、Pr、La。
8.根据权利要求6或7中任一项所述的晶体管,其中,所述钙钛矿氧化物包括La1-xSr1- xTmO3-δ,所述过渡金属(Tm)选自以下至少一种:Ti、V、Cr、Mn、Fe、Co、Cu、Ni,并且0<x<1,例如MIEC La0.5Sr0.5FeO3-δ(LSF),其中,0<δ<0.5。
9.根据权利要求6至8中任一项所述的晶体管,其中,所述钙钛矿衍生结构包括Ruddlesden-Popper相La1-xSrxTmO4+δ,Tm为选自以下至少一种的过渡金属:Mn、Cu、Ni,并且0<x<1。
10.根据权利要求1至9中任一项所述的晶体管,其中,所述至少三个接触元件中的每一个的材料选自以下至少一种:
-金属材料;
-导电聚合物材料;
-导电陶瓷材料。
11.一种形成电子晶体管的方法,所述方法包括:
-沉积沟道;
-在所述沟道上形成被称为源极接触元件的第一接触元件和被称为漏极接触元件的第二接触元件;
-沉积电解质结构,其中,所述电解质结构包括BiMEVOX结构,其中Bi是铋,ME是金属,V是钒,OX是氧化物;其中,所述BiMEVOX结构的化学计量为Bi4V2-xMExO11-δ,其中,0<x<1且0<δ<1;
-将栅极沉积在所述电解质结构上;
-将被称为栅极接触元件的至少第三接触元件形成在所述栅极上。
12.根据权利要求11所述的方法,其中,沉积所述沟道和沉积所述栅极包括:
-将所述沟道和所述栅极沉积在沉积的电解质结构的同一侧上,所述沟道和所述栅极与所述电解质结构接触。
13.根据权利要求11所述的方法,其中,沉积所述电解质结构包括:
-将所述电解质结构沉积在沉积的沟道的一侧上,所述侧与沉积的沟道的形成所述第一接触元件和所述第二接触元件的一侧相对,所述沟道与所述电解质结构接触;
其中,将所述栅极沉积在所述电解质结构上包括:
-将所述栅极沉积在所述电解质结构的与其中所述电解质结构与所述沟道接触的一侧相对的一侧上,所述栅极与所述电解质结构接触。
14.根据权利要求11至13中任一项所述的方法,还包括:
-在形成所述第一接触元件和/或所述第二接触元件之前,将晶种沉积到所述沟道上,所述晶种在所述沟道与所述第一接触元件之间和/或所述沟道与所述第二接触元件之间。
15.根据权利要求11至14中任一项所述的方法,还包括:
-在形成所述第三接触元件之前,将晶种沉积到所述栅极上,所述晶种在所述栅极与所述第三接触元件之间。
CN202280043480.2A 2021-06-18 2022-06-17 电子晶体管 Pending CN117918065A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP21382543 2021-06-18
EP21382543.3 2021-06-18
PCT/EP2022/066614 WO2022263659A1 (en) 2021-06-18 2022-06-17 Electronic transistors

Publications (1)

Publication Number Publication Date
CN117918065A true CN117918065A (zh) 2024-04-23

Family

ID=76553713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280043480.2A Pending CN117918065A (zh) 2021-06-18 2022-06-17 电子晶体管

Country Status (4)

Country Link
EP (1) EP4356441A1 (zh)
KR (1) KR20240026175A (zh)
CN (1) CN117918065A (zh)
WO (1) WO2022263659A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100568532C (zh) 2006-12-21 2009-12-09 国际商业机器公司 存储单元及其制造方法
US7724499B2 (en) 2007-11-13 2010-05-25 Industrial Technology Research Institute Electrolyte transistor
US10340447B2 (en) 2017-06-07 2019-07-02 International Business Machines Corporation Three-terminal metastable symmetric zero-volt battery memristive device
US10497866B1 (en) 2018-06-19 2019-12-03 National Technology & Engineering Solutions Of Sandia, Llc Ionic floating-gate memory device

Also Published As

Publication number Publication date
KR20240026175A (ko) 2024-02-27
EP4356441A1 (en) 2024-04-24
WO2022263659A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
Schmitt et al. Design of oxygen vacancy configuration for memristive systems
Lorenz et al. The 2016 oxide electronic materials and oxide interfaces roadmap
US9722179B2 (en) Transition metal oxide resistive switching device with doped buffer region
US9343677B2 (en) GCIB-treated resistive device
Kubicek et al. Uncovering two competing switching mechanisms for epitaxial and ultrathin strontium titanate-based resistive switching bits
US8502343B1 (en) Nanoelectric memristor device with dilute magnetic semiconductors
Cui et al. Complementary charge trapping and ionic migration in resistive switching of rare-earth manganite TbMnO3
US20130079230A1 (en) Ionically controlled three-gate component
US10885431B2 (en) Three-terminal neuromorphic vertical sensing
US20230012093A1 (en) Non-volatile storage device, non-volatile storage element, and manufacturing method for their production
Terabe et al. Nanoionic devices enabling a multitude of new features
US8207519B2 (en) Ionic-modulated dopant profile control in nanoscale switching devices
Lee et al. Nonvolatile control of metal–insulator transition in VO2 by ferroelectric gating
Rao et al. Experimental search for high-performance ferroelectric tunnel junctions guided by machine learning
WO2006101151A1 (ja) 不揮発性メモリ素子
CN117918065A (zh) 电子晶体管
Wong et al. Modulating magnetism in ferroelectric polymer-gated perovskite manganite films with moderate gate pulse chains
CN1319256A (zh) 减少四方性的铁电薄膜
Oh et al. Polar perturbations in functional oxide heterostructures
Pergament et al. Electronic switching and metal-insulator transitions in compounds of transition metals
US20120018698A1 (en) Low-power nanoscale switching device with an amorphous switching material
Long The Impact of Lithium Ion on the Application of Resistive Switching Devices
JP2004172483A (ja) 不揮発性メモリ及びこれを用いた多値記憶方法
Simanjuntak et al. Perovskite-based emerging memories
Jayakrishnan et al. Growth of emergent simple pseudo-binary ferroelectrics and their potential in neuromorphic computing devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination