DE112014006446T5 - lsolierendes Substrat und Halbleiteranordnung - Google Patents

lsolierendes Substrat und Halbleiteranordnung Download PDF

Info

Publication number
DE112014006446T5
DE112014006446T5 DE112014006446.7T DE112014006446T DE112014006446T5 DE 112014006446 T5 DE112014006446 T5 DE 112014006446T5 DE 112014006446 T DE112014006446 T DE 112014006446T DE 112014006446 T5 DE112014006446 T5 DE 112014006446T5
Authority
DE
Germany
Prior art keywords
sided adhesive
insulating resin
ceramic plate
thermosetting
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014006446.7T
Other languages
English (en)
Other versions
DE112014006446B4 (de
Inventor
Akinori HIRAOKA
Kazuhiro KURIAKI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112014006446T5 publication Critical patent/DE112014006446T5/de
Application granted granted Critical
Publication of DE112014006446B4 publication Critical patent/DE112014006446B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00

Abstract

Ein wärmehärtendes, doppelseitig klebendes, isolierendes Kunstharz (3) ist an einer Keramikplatte (2) angeordnet. Eine Metallplatte (4) ist an dem wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz (3) angeordnet und über das wärmehärtende, doppelseitig klebende, isolierende Kunstharz (3) mit einer Oberseite der Keramikplatte (2) verbunden. Das wärmehärtende, doppelseitig klebende, isolierende Kunstharz (3) ist kostengünstig und zudem frei von Problemen mit einem Aspekt einer Bauteilversorgung. Da das wärmehärtende, doppelseitig klebende, isolierende Kunstharz (3) eine Divergenz von linearen Ausdehnungskoeffizienten zwischen der Keramikplatte (2) und der Metallplatte (4) beseitigt, ist es möglich, ein Brechen der Keramikplatte (2) während einer Erwärmung und ein Ablösen der Metallplatte (4) von der Keramikplatte (2) zu verhindern. Da das wärmehärtende, doppelseitig klebende, isolierende Kunstharz (3) eine Haftfestigkeit aufrechterhalten kann, ist es zudem möglich, die Erzeugung von Löchern zu verhindern. Als ein Ergebnis kann eine Produktzuverlässigkeit verbessert werden. Da das wärmehärtende, doppelseitig klebende, isolierende Kunstharz (3) während eines Thermoformens aushärtet, ist es zudem möglich, eine Formverarbeitung durchzuführen.

Description

  • Gebiet
  • Die vorliegende Erfindung betrifft ein isolierendes Substrat, das eine Keramikplatte verwendet, und eine Halbleiteranordnung.
  • Hintergrund
  • Leistungsglieder werden benötigt, um eine Wärmeableitung zu verbessern. Ein stark wärmeableitender Füllstoff wird daher in eine Isolierplatte eingefügt, um eine Wärmeableitungsleistung zu verbessern, was jedoch hohe Materialkosten bedingt und auch ein Problem in einem Aspekt einer Bauteilversorgung hat. Daher wird statt der Isolierplatte eine Keramik verwendet, die eine hohe Wärmeleitfähigkeit hat.
  • Herkömmlich werden eine Metallplatte und eine Keramikplatte, die verschiedene lineare Ausdehnungskoeffizienten haben, durch Thermokompression oder unter Verwendung eines Hartlötmaterials, dessen Hauptbestandteil Silber ist, miteinander verbunden. Jedoch besteht in dem Fall einer Thermokompression die Besorgnis, dass Löcher aufgrund einer unzureichenden Haftfähigkeit während einer Erwärmung bei einer Zuverlässigkeitsprüfung erzeugt werden. Bei dem Fall des Verbindens unter Verwendung eines Hartlötmaterials kann, da eine kontrahierende Kraft einer Metallplatte diejenige einer Keramikplatte während einer Abkühlung übersteigt, die Keramikplatte gebrochen werden oder die Metallplatte von der Keramikplatte abgelöst werden. Zudem beinhalten herkömmliche Verbindungsmethoden ein Problem, dass die Bauteilkosten hoch sind. Im Gegensatz dazu ist eine Technik zum Bereitstellen eines thermoplastischen Polyimids zwischen der Keramikplatte und der Metallplatte offenbart (z. B. vgl. PTL1).
  • Literaturliste
  • Patentliteratur
    • [PTL1] JP 2011-104815 A
  • Zusammenfassung
  • Technisches Problem
  • Allerdings wechselt ein thermoplastisches Kunstharz, wie beispielsweise thermoplastisches Polyimid, während einer Erwärmung und eines Gießens in einen flüssigen Zustand, was ein Problem verursacht, dass eine Formverarbeitung nicht möglich ist.
  • Die vorliegende Erfindung wurde gemacht, um das oben beschriebene Problem zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, ein isolierendes Substrat und eine Halbleiteranordnung bereitzustellen, die preiswert, frei von Problemen mit einem Aspekt einer Bauteilversorgung und zum Verbessern einer Produktzuverlässigkeit geeignet sind und eine Formverarbeitung ermöglichen.
  • Lösung des Problems
  • Eine isolierende Substratanordnung gemäß vorliegenden Erfindung umfasst: eine Keramikplatte; ein erstes wärmehärtendes, doppelseitig klebendes, isolierendes Kunstharz an der Keramikplatte; und eine erste Metallplatte an dem ersten wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz und verbunden mit einer Oberseite der Keramikplatte über das erste wärmehärtende, doppelseitig klebende, isolierende Kunstharz.
  • Vorteilhafte Effekte der Erfindung
  • Bei der vorliegenden Erfindung sind die Keramikplatte und die erste Metallplatte über das erste wärmehärtende, doppelseitig klebende, isolierende Kunstharz miteinander verbunden. Das erste wärmehärtende, doppelseitig klebende, isolierende Kunstharz ist kostengünstig und zudem frei von Problemen mit einem Aspekt einer Bauteilversorgung. Da das erste wärmehärtende, doppelseitig klebende, isolierende Kunstharz eine Divergenz von linearen Ausdehnungskoeffizienten zwischen der Keramikplatte und der ersten Metallplatte beseitigt, ist es möglich, ein Brechen der Keramikplatte während einer Erwärmung und ein Ablösen der ersten Metallplatte von der Keramikplatte zu verhindern. Da das erste wärmehärtende, doppelseitig klebende, isolierende Kunstharz eine Haftfestigkeit aufrechterhalten kann, ist es zudem möglich, die Erzeugung von Löchern zu verhindern. Als ein Ergebnis kann eine Produktzuverlässigkeit verbessert werden. Da das erste wärmehärtende, doppelseitig klebende, isolierende Kunstharz während eines Thermoformens aushärtet, ist es zudem möglich, eine Formverarbeitung durchzuführen.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine perspektivische Darstellung einer Halbleiteranordnung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung, von der ein Teil herausgeschnitten ist.
  • 2 ist eine Querschnittsdarstellung, die das isolierende Substrat gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung zeigt.
  • 3 ist eine Querschnittsdarstellung, die ein isolierendes Substrat gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung zeigt.
  • 4 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung zeigt.
  • 5 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß Ausführungsbeispiel 4 der vorliegenden Erfindung zeigt.
  • 6 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß Ausführungsbeispiel 5 der vorliegenden Erfindung zeigt.
  • Beschreibung von Ausführungsbeispielen
  • Ein isolierendes Substrat und eine Halbleiteranordnung gemäß den Ausführungsbeispielen der vorliegenden Erfindung werden mit Bezug auf die Zeichnungen beschrieben. Dieselben Komponenten werden mit denselben Symbolen gekennzeichnet, und eine wiederholte Beschreibung davon wird weggelassen.
  • Ausführungsbeispiel 1.
  • 1 ist eine perspektivische Darstellung einer Halbleiteranordnung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung, von der ein Teil herausgeschnitten ist. Ein isolierendes Substrat 1 ist in einem Abschnitt vorgesehen, der in 1 durch eine unterbrochene Linie umschlossen ist.
  • 2 ist eine Querschnittsdarstellung, die das isolierende Substrat gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung zeigt. Das isolierende Substrat 1 ist ein isolierendes Substrat eines Moduls vom Gehäusetyp. Ein wärmehärtendes, doppelseitig klebendes, isolierendes Kunstharz 3 ist an einer Keramikplatte 2 angeordnet und eine Metallplatte 4 ist an dem wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz 3 angeordnet. Die Metallplatte 4 ist über das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 3 mit einer Oberseite der Keramikplatte 2 verbunden.
  • Ein wärmehärtendes, doppelseitig klebendes, isolierendes Kunstharz 5 ist unter der Keramikplatte 2 angeordnet und eine Metallplatte 6 ist unter dem wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz 5 angeordnet. Die Metallplatte 6 ist über das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 5 mit einer Unterseite der Keramikplatte 2 verbunden. Eine Basisplatte 7 ist über ein Lot 8 mit einer Unterseite der Metallplatte 6 verbunden.
  • Die wärmehärtenden, doppelseitig klebenden, isolierenden Gießharze 3 und 5 haben klebende Ober- und Unterseiten, die eine Aushärteeigenschaft haben, wenn sie erwärmt werden. Insbesondere wird ein Werkzeugbefestigungsfilm für einen üblichen NAND-Flash-Speicher als die wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharze 3 und 5 verwendet. Der Werkzeugbefestigungsfilm hat eine Struktur, bei der beispielsweise ein Basismaterial, ein klebendes Element, ein leitfähiger Werkzeugbefestigungsfilm und ein Trennpapier in dieser Reihenfolge geschichtet sind.
  • Bei dem vorliegenden Ausführungsbeispiel sind die Keramikplatte 2 und die Metallplatte 4 über das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 3 miteinander verbunden. Das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 3 ist kostengünstig und zudem frei von Problemen mit einem Aspekt einer Bauteilversorgung. Da das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 3 eine Divergenz von linearen Ausdehnungskoeffizienten zwischen der Keramikplatte 2 und der Metallplatte 4 beseitigt, ist es möglich, ein Brechen der Keramikplatte 2 während einer Erwärmung und ein Ablösen der Metallplatte 4 von der Keramikplatte 2 zu verhindern. Da das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 3 eine Haftfestigkeit aufrechterhalten kann, ist es zudem möglich, die Erzeugung von Löchern zu verhindern. Als ein Ergebnis kann eine Produktzuverlässigkeit verbessert werden. Da das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 3 während eines Thermoformens aushärtet, ist es zudem möglich, eine Formverarbeitung durchzuführen.
  • Zudem sind die Keramikplatte 2 und die Metallplatte 6 über das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 5 miteinander verbunden, und ein Effekt ähnlich dem oben beschriebenen kann in diesem Teil ebenfalls erhalten werden.
  • Ausführungsbeispiel 2.
  • 3 ist eine Querschnittsdarstellung, die ein isolierendes Substrat gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung zeigt. Ein Lamellenkühler 9 wird statt der Metallplatte 6, der Basisplatte 7 und des Lots 8 von Ausführungsbeispiel 1 verwendet. Der Lamellenkühler 9 ist unter dem wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz 5 angeordnet und über das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 5 mit einer Unterseite der Keramikplatte 2 verbunden. Das Ersetzen der Basisplatte 7 von Ausführungsbeispiel 1 durch den Lamellenkühler 9 kann eine Wärmeableitung weiter verbessern.
  • Ausführungsbeispiel 3.
  • 4 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung zeigt. Die Halbleiteranordnung ist ein transfergegossenes IPM (Intelligent Power Modul). Das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 3 ist an der Keramikplatte 2 angeordnet und eine Leiterplatine 10 ist an dem wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz 3 angeordnet. Die Leiterplatine 10 ist über das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 3 mit einer Oberseite der Keramikplatte 2 verbunden. Ein Halbleiterelement 11 ist an der Leiterplatine 10 montiert. Das Halbleiterelement 11 ist über einen Draht 12 mit einem Anschlussleiter 13 verbunden. Ein Kunstharz 14 schließt das Halbleiterelement 11 und den Draht 12 oder dergleichen ein.
  • Ein Ersetzen einer kupferfolierten Isolierplatte des transfergegossenen IPM durch die Keramikplatte 2 kann eine Wärmeableitung verbessern und die Kosten reduzieren. Zusätzlich können Effekte ähnlich denen von Ausführungsbeispiel 1 erreicht werden.
  • Ausführungsbeispiel 4.
  • 5 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß Ausführungsbeispiel 4 der vorliegenden Erfindung zeigt. Zusätzlich zu der Konfiguration von Ausführungsbeispiel 3 ist das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 5 unter der Keramikplatte 2 angeordnet und der Lamellenkühler 9 ist unter dem wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz 5 angeordnet. Der Lamellenkühler 9 ist über das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 5 mit einer Unterseite der Keramikplatte 2 verbunden. Da das vorliegende Ausführungsbeispiel die Keramikplatte 2 zwischen dem Modul und dem Lamellenkühler 9 vorsieht, ist es möglich, eine Anschlussfähigkeit, eine Wärmeableitung und Isolierungseigenschaften im Vergleich zu Ständen der Technik zu verbessern, die ein Silikonfett zwischen den beiden vorsehen.
  • Ausführungsbeispiel 5.
  • 6 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß Ausführungsbeispiel 5 der vorliegenden Erfindung zeigt. Die Halbleiteranordnung ist ein transfergegossenes IPM mit einem eingebauten Wärmespreizer. Die Leiterplatine 10 ist an einem metallischen Wärmespreizer 15 angeordnet und das Halbleiterelement 11 ist an der Leiterplatine 10 montiert. Die Leiterplatine 10 und der Anschlussleiter 13 sind über den Draht 12 miteinander verbunden. Ein Anschlussleiter 16 ist mit dem Halbleiterelement 11 verbunden. Ein Kunstharz 14 schließt das Halbleiterelement 11 und den Draht oder dergleichen ein.
  • Das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 3 ist unter dem Wärmespreizer 15 angeordnet und die Keramikplatte 2 ist unter dem wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz 3 angeordnet. Die Keramikplatte 2 ist über das wärmehärtende, doppelseitig klebende, isolierende Kunstharz 3 mit einer Unterseite des Wärmespreizers 15 verbunden.
  • Somit kann das transfergegossene IPM mit einem eingebauten Wärmespreizer auch Effekte ähnlich zu denen von Ausführungsbeispiel 3 erzielen. Ein Klebeband 17 zum Verhindern eines Brechens von Keramik ist an die Unterseite der Keramikplatte 2 geklebt. Es ist daher möglich, eine Belastung zu reduzieren und die Keramikplatte 2 vor Bruch zu schützen. Das Klebeband 17 zum Verhindern eines Brechens von Keramik hat eine Struktur, bei der beispielsweise ein silikonbasiertes Haftelement 17a und ein Polyimidfilm 17b zusammengeschichtet sind.
  • Es sei angemerkt, dass das Halbleiterelement 11 nicht auf eines eingeschränkt ist, das aus Silicium gebildet ist, jedoch ebenso aus einem Halbleiter mit einer breiten Bandlücke gebildet sein kann, der eine breitere Bandlücke als die von Silicium hat. Der Halbleiter mit der breiten Bandlücke wird aus Siliciumcarbid, einem galliumnitridbasierten Material oder Diamant hergestellt. Ein Leistungshalbleiterelement, das aus solch einem Halbleiter mit breiter Bandlücke gebildet ist, hat eine hohe Spannungsfestigkeit oder eine hohe maximal zulässige Stromdichte und kann daher verkleinert werden. Eine Verwendung solch eines verkleinerten Elements kann die Größe einer Halbleiteranordnung, in die dieses Element eingebaut ist, reduzieren. Da das Element einen hohen Wärmewiderstand hat, kann zudem der Lamellenkühler 9 verkleinert werden und das Wasserkühlsystem kann durch ein Luftkühlsystem ersetzt werden, was es erlaubt, die Halbleiteranordnung weiter zu verkleinern. Da das Element einen geringen Energieverlust und eine hohe Effizienz erzielt, ist es des Weiteren möglich, die Halbleiteranordnung effizienter zu machen.
  • Bezugszeichenliste
    • 1
    isolierendes Substrat
    2
    Keramikplatte
    3
    wärmehärtendes, doppelseitig klebendes, isolierendes Kunstharz (erstes wärmehärtendes, doppelseitig klebendes, isolierendes Kunstharz)
    4
    Metallplatte (erste Metallplatte)
    5
    wärmehärtendes, doppelseitig klebendes, isolierendes Kunstharz (zweites wärmehärtendes, doppelseitig klebendes, isolierendes Kunstharz)
    6
    Metallplatte (zweite Metallplatte)
    7
    Basisplatte
    8
    Lot
    9
    Lamellenkühler
    10
    Leiterplatine
    11
    Halbleiterelement
    12
    Draht
    13
    Anschlussleiter
    14
    Kunstharz
    15
    Wärmespreizer
    16
    Anschlussleiter
    17
    Klebeband zum Verhindern eines Brechens von Keramik

Claims (8)

  1. Isolierendes Substrat mit: • einer Keramikplatte; • einem ersten wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz an der Keramikplatte; und • einer ersten Metallplatte an dem ersten wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz und verbunden mit einer Oberseite der Keramikplatte über das erste wärmehärtende, doppelseitig klebende, isolierende Kunstharz.
  2. Isolierendes Substrat nach Anspruch 1, weiter aufweisend: ein zweites wärmehärtendes, doppelseitig klebendes, isolierendes Kunstharz unter der Keramikplatte; und eine zweite Metallplatte unter dem zweiten wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz und verbunden mit einer Unterseite der Keramikplatte über das zweite wärmehärtende, doppelseitig klebende, isolierende Kunstharz.
  3. Isolierendes Substrat nach Anspruch 2, weiter aufweisend eine Basisplatte, die über ein Lot mit einer Unterseite der zweiten Metallplatte verbunden ist.
  4. Isolierendes Substrat nach Anspruch 1, weiter aufweisend: ein zweites wärmehärtendes, doppelseitig klebendes, isolierendes Kunstharz unter der Keramikplatte; und einen Lamellenkühler unter dem zweiten wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz und verbunden mit einer Unterseite der Keramikplatte über das zweite wärmehärtende, doppelseitig klebende, isolierende Kunstharz.
  5. Halbleiteranordnung mit: einer Keramikplatte; einem ersten wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz an der Keramikplatte; einer Leiterplatine an dem ersten wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz und verbunden mit einer Oberseite der Keramikplatte über das erste wärmehärtende, doppelseitig klebende, isolierende Kunstharz; einem Halbleiterelement an der Leitplatine; und einem Kunstharz, das das Halbleiterelement einschließt.
  6. Halbleiteranordnung nach Anspruch 5, weiter aufweisend: ein zweites wärmehärtendes, doppelseitig klebendes, isolierendes Kunstharz unter der Keramikplatte; und einen Lamellenkühler unter dem zweiten wärmehärtenden, doppelseitig klebenden, isolierenden Kunstharz und verbunden mit einer Unterseite der Keramikplatte über das zweite wärmehärtende, doppelseitig klebende, isolierende Kunstharz.
  7. Halbleiteranordnung nach Anspruch 5, weiter aufweisend ein Klebeband zum Verhindern eines Brechens von Keramik, das an eine Unterseite der Keramikplatte geklebt ist.
  8. Halbleiteranordnung nach einem der Ansprüche 5 bis 7, wobei das Halbleiterelement aus einem Halbleiter mit einer breiten Bandlücke gebildet ist.
DE112014006446.7T 2014-03-07 2014-03-07 Halbleiteranordnung Active DE112014006446B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/056027 WO2015132969A1 (ja) 2014-03-07 2014-03-07 絶縁基板及び半導体装置

Publications (2)

Publication Number Publication Date
DE112014006446T5 true DE112014006446T5 (de) 2016-11-24
DE112014006446B4 DE112014006446B4 (de) 2021-08-05

Family

ID=54054801

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014006446.7T Active DE112014006446B4 (de) 2014-03-07 2014-03-07 Halbleiteranordnung

Country Status (5)

Country Link
US (1) US20160268154A1 (de)
JP (1) JP6337954B2 (de)
CN (1) CN106068559A (de)
DE (1) DE112014006446B4 (de)
WO (1) WO2015132969A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6825411B2 (ja) * 2017-02-21 2021-02-03 三菱マテリアル株式会社 絶縁回路基板、絶縁回路基板の製造方法
JP6852649B2 (ja) * 2017-10-24 2021-03-31 株式会社オートネットワーク技術研究所 回路構成体及び回路構成体の製造方法
JP6609655B2 (ja) * 2018-03-09 2019-11-20 マクセルホールディングス株式会社 回路部品
WO2019224889A1 (ja) * 2018-05-21 2019-11-28 三菱電機株式会社 電動機及び換気扇
JP7345328B2 (ja) * 2019-09-13 2023-09-15 株式会社ディスコ 被加工物の加工方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4201931C1 (de) 1992-01-24 1993-05-27 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh + Co.Kg, 4788 Warstein, De
JPH09186269A (ja) * 1996-01-05 1997-07-15 Hitachi Ltd 半導体装置
JPH10125826A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置及びその製法
JP3901427B2 (ja) * 1999-05-27 2007-04-04 松下電器産業株式会社 電子装置とその製造方法およびその製造装置
JP2002050713A (ja) * 2000-07-31 2002-02-15 Hitachi Ltd 半導体装置及び電力変換装置
JP2003303940A (ja) * 2002-04-12 2003-10-24 Hitachi Ltd 絶縁回路基板および半導体装置
US7023084B2 (en) * 2003-03-18 2006-04-04 Sumitomo Metal (Smi) Electronics Devices Inc. Plastic packaging with high heat dissipation and method for the same
DE102005063403A1 (de) * 2005-12-23 2007-09-06 Electrovac Ag Kleber oder Bondmaterial
JP4635977B2 (ja) * 2006-08-01 2011-02-23 パナソニック株式会社 放熱性配線基板
JP4710798B2 (ja) * 2006-11-01 2011-06-29 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール用基板の製造方法並びにパワーモジュール
US9018667B2 (en) * 2008-03-25 2015-04-28 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and dual adhesives
TW200941659A (en) * 2008-03-25 2009-10-01 Bridge Semiconductor Corp Thermally enhanced package with embedded metal slug and patterned circuitry
JP5110049B2 (ja) * 2009-07-16 2012-12-26 株式会社デンソー 電子制御装置
JP2011104815A (ja) 2009-11-13 2011-06-02 Asahi Kasei E-Materials Corp 積層体および積層体の製造方法
TWI462831B (zh) 2010-10-06 2014-12-01 Hitachi Chemical Co Ltd 多層樹脂片及其製造方法、樹脂片層合體及其製造方法、多層樹脂片硬化物、附金屬箔之多層樹脂片、以及半導體裝置
CN102170755B (zh) * 2011-04-25 2012-11-28 衢州威盛精密电子科技有限公司 一种陶瓷手机线路板的生产工艺
JP5630375B2 (ja) * 2011-05-23 2014-11-26 富士電機株式会社 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP5924164B2 (ja) * 2012-07-06 2016-05-25 株式会社豊田自動織機 半導体装置
WO2014054609A1 (ja) * 2012-10-04 2014-04-10 株式会社東芝 半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法
JP6025967B2 (ja) * 2013-03-28 2016-11-16 パナソニック株式会社 絶縁熱伝導性樹脂組成物
JP6236915B2 (ja) * 2013-06-25 2017-11-29 富士電機株式会社 はんだ付け方法および半導体装置の製造方法

Also Published As

Publication number Publication date
DE112014006446B4 (de) 2021-08-05
CN106068559A (zh) 2016-11-02
JPWO2015132969A1 (ja) 2017-04-06
JP6337954B2 (ja) 2018-06-06
WO2015132969A1 (ja) 2015-09-11
US20160268154A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
DE102014212376B4 (de) Halbleitervorrichtung
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112014006446B4 (de) Halbleiteranordnung
DE112013007047B4 (de) Halbleitermodul
DE112013007390B4 (de) Halbleitermodul, Halbleitervorrichtung und Fahrzeug
DE102012224355B4 (de) Leistungsmodul
DE112014006660B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE112014003966B4 (de) Halbleitervorrichtung mit einem harzvergossenen Halbleiterchip
DE112014002061T5 (de) Halbleitermodul
DE112014005694B4 (de) Halbleitermodul
DE102015110653A1 (de) Doppelseitiges Kühl-Chipgehäuse und Verfahren zum Herstellen desselben
DE112016007241B4 (de) Halbleitervorrichtung
DE102014110220A1 (de) Leiterplattensatz mit hocheffizienter Wärmeabfuhr
DE112010000032T5 (de) Elektronische Schaltungsvorrichtung
DE112014006142B4 (de) Leistungshalbleiteranordnung
DE102005025941A1 (de) Leuchtdiode (LED)
DE112012005867T5 (de) Halbleitervorrichtung
DE102018201872A1 (de) Leistungsmodul
EP3053192B1 (de) Schaltungsvorrichtung und verfahren zu deren herstellung
DE102015115132B4 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung
DE102011088442B4 (de) Halbleitervorrichtung
DE102015215132B4 (de) Halbleitervorrichtung
DE202015006897U1 (de) Halbleitermodul und Leistungsanordnung
DE112019002333T5 (de) Leistungshalbleitermodul, Verfahren zum Herstellen desselben und Leistungswandlungsvorrichtung
DE102018200161B4 (de) Halbleiteranordnung und verfahren zum herstellen der halbleiteranordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final