JP4710798B2 - パワーモジュール用基板及びパワーモジュール用基板の製造方法並びにパワーモジュール - Google Patents

パワーモジュール用基板及びパワーモジュール用基板の製造方法並びにパワーモジュール Download PDF

Info

Publication number
JP4710798B2
JP4710798B2 JP2006297506A JP2006297506A JP4710798B2 JP 4710798 B2 JP4710798 B2 JP 4710798B2 JP 2006297506 A JP2006297506 A JP 2006297506A JP 2006297506 A JP2006297506 A JP 2006297506A JP 4710798 B2 JP4710798 B2 JP 4710798B2
Authority
JP
Japan
Prior art keywords
power module
metal layer
layer
circuit layer
roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006297506A
Other languages
English (en)
Other versions
JP2008117833A (ja
Inventor
恒有 丹羽
義幸 長友
敏之 長瀬
Original Assignee
三菱マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱マテリアル株式会社 filed Critical 三菱マテリアル株式会社
Priority to JP2006297506A priority Critical patent/JP4710798B2/ja
Publication of JP2008117833A publication Critical patent/JP2008117833A/ja
Application granted granted Critical
Publication of JP4710798B2 publication Critical patent/JP4710798B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

この発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板及びパワーモジュール用基板の製造方法並びにパワーモジュールに関するものである。
この種のパワーモジュールは、一般に、セラミックス板の一方の面に回路層がろう付けされ、他方の面に金属層がろう付けされたパワーモジュール用基板と、回路層の表面にはんだ接合された半導体チップと、金属層の表面にろう付けされたヒートシンクを備えたものが提案されている(例えば、特許文献1参照)。
従来、パワーモジュール用基板を製作する際には、セラミックス板の一方の面に回路層を、他方の面に金属層をろう付けした後、回路層及び金属層の表面にブラスト処理を施している。このブラスト処理により、回路層の表面に設けられた位置合わせ用のレーザマークの視認性の向上を図るとともに、回路層及び金属層の表面の擦り傷、酸化膜、ろう材のしみ等の除去を行っている。
特開2004−172378号公報
ここで、回路層の表面にブラスト処理を行うことにより、回路層の表面は粗くなってしまい、算術平均粗さRaで0.5〜0.8μm程度となっている。このため、回路層の表面にメッキを施して半導体チップをはんだ付けする際に、はんだボイドが発生しやすくなってしまう。また、表面が粗いためにワイヤーボンディング時の密着性が低下してしまう。さらに、回路層の表面にメッキを施した際のメッキ品質が劣化してしまう。
ここで、ブラスト処理を行った後に、エッチング処理を行うことで回路層の表面を平滑にすることが可能である。しかしながら、このエッチング処理によって金属層の表面が平滑になると、ヒートシンクをろう付けする際にろう材の拡がりが不十分となって、ヒートシンクを強固に接合することができなくなってしまう。
この発明は、前述した事情に鑑みてなされたものであって、回路層の表面に半導体チップをはんだ付けにより強固に接合できるとともに、金属層の表面にヒートシンクをろう付けにより強固に接合することができるパワーモジュール用基板及びこのパワーモジュール用基板の製造方法並びにこのパワーモジュール用基板を用いたパワーモジュールを提供することを目的とする。
このような課題を解決して、前記目的を達成するために、本発明のパワーモジュール用基板は、セラミックス板の一方の面に回路層が接合され、他方の面に金属層が接合されており、前記回路層の表面に半導体チップがはんだ接合されるとともに前記金属層の表面にヒートシンクがろう付けされるパワーモジュール用基板であって、前記回路層の表面粗さが、前記金属層の表面粗さよりも小さくなるように構成されていることを特徴としている。
この構成のパワーモジュール用基板では、回路層の表面粗さが金属層の表面粗さよりも小さくなるように構成されているので、はんだ付けを行う回路層表面においては、はんだボイドの発生を抑制して半導体チップを強固に接合することができるとともに、ワイヤーボンディング性の向上、メッキ品質の向上を図ることができる。
一方、ろう付けを行う金属層表面においては、ろう材の拡がりが促進され、金属層表面にヒートシンクを強固に接合することができる。
ここで、回路層の表面粗さを、算術平均粗さRa(JIS B 0601:2001)で、Ra≦0.3μmとし、前記金属層の表面粗さを、算術平均粗さで0.5μm≦Ra≦1.5μmとすることが好ましい。
この場合、回路層の表面粗さが算術平均粗さRaで0.3μm以下とされているので、従来のブラスト処理を施した際の算術平均粗さ(Ra=0.5〜0.8μm)に比べて表面粗さが小さく、はんだボイドの発生を確実に抑制することができる。
さらに、金属層の表面粗さが算術平均粗さRaで0.5μm以上とされているので、ろう材の拡がりが確実に促進されてろう付けを確実に行うことができる。一方、金属層の表面粗さが算術平均粗さRaで1.5μm以下とされているので、金属層の厚さを必要以上に厚くする必要がない。
また、本発明のパワーモジュール用基板の製造方法は、前述のパワーモジュール用基板の製造方法であって、前記セラミックス板の前記一方の面に前記回路層をろう付けするとともに前記他方の面に前記金属層をろう付けする接合工程と、前記金属層の表面に対してブラスト処理を行うブラスト工程と、前記金属層の表面に付着したブラスト粒子を除去するとともに前記回路層の表面を平滑にするエッチング工程と、を備えていることを特徴としている。
この構成のパワーモジュール用基板の製造方法においては、金属層にブラスト処理を行うブラスト工程を備えているので、金属層の表面を回路層の表面よりも粗くすることができる。また、ブラスト工程の後のエッチング工程で前記回路層が平滑にされるので、回路層の表面粗さを金属層の表面粗さよりも確実に小さくすることができる。また、エッチング工程において、金属層に付着したブラスト粒子を除去することができるので、工程数を少なくして製作コストの削減を図ることができる。
さらに、本発明のパワーモジュールは、前述のパワーモジュール用基板を備えたパワーモジュールであって、前記回路層の表面に半導体チップがはんだ接合され、前記金属層の表面にヒートシンクがろう付けされていることを特徴としている。
本発明に係るパワーモジュール用基板及びパワーモジュール用基板の製造方法並びにパワーモジュールによれば、回路層の表面に半導体チップをはんだ付けにより強固に接合できるとともに、金属層の表面にヒートシンクをろう付けにより強固に接合することができる。
以下に、本発明の実施の形態について添付した図面を参照して説明する。図1に本発明の実施形態であるパワーモジュール用基板を用いたパワーモジュールを示す。
このパワーモジュール1は、セラミックス板11の一方の面11Aに回路層12がろう付けされるとともに他方の面11Bに金属層13がろう付けされたパワーモジュール用基板10と、回路層12の表面にはんだ層14を介して接合された半導体チップ15と、金属層13の表面にろう材層16を介して接合されたヒートシンク17と、を備えている。
パワーモジュール用基板10に備えられたセラミックス板11は、例えばAlN、Al、Si若しくはSiC等で構成されており、回路層12及び金属層13はそれぞれ、例えば純Al若しくはAl合金で構成されている。
また、ヒートシンク17は、純Al、純Cu、Al合金、Cu合金で構成されている。また、はんだ層14は、例えばSn−Ag−Cu系若しくはZn−Al系のはんだ材とされている。さらに、ろう材層16は、例えばAl−Si系のろう材とされている。
そして、回路層12の表面粗さは、金属層13の表面粗さよりも小さくなるように構成されており、具体的には、回路層12表面の算術平均粗さがRa≦0.3μm、金属層13表面の算術平均粗さが0.5μm≦Ra≦1.5μmに設定されている。
以下に、前述のパワーモジュール1の製造方法について説明する。図2から図8に工程図を示す。
まず、Al板を打ち抜いて回路層12及び金属層13を形成する。このうち抜きの際に、回路層12には配線パターンが形成されている。
次に、図2に示すように、セラミックス板11の一方の面11Aに回路層12をろう付けにて接合し、セラミックス板11の他方の面11Bに金属層13をろう付けにて接合する。ここで、セラミックス板11と回路層12及び金属層13とは、例えば厚さが2〜70μmのAl系のろう材箔を用いてろう付けされている。
続いて、図3に示すように、金属層13の表面に、ガンによって炭化けい素(SiC)粒子を噴射して、ブラスト処理を行う。
次に、図4に示すように、前記金属層13の表面に付着したブラスト粒子を除去するとともに、前記回路層12の表面を平滑にするためにエッチング工程を実施する。このエッチング工程では、アルカリ処理、酸処理、脱水、乾燥を行う。
このエッチング工程により、金属層13及び回路層12の表面は、約1〜10μm程度除去され、金属層13の表面に付着したブラスト粒子が除去されるとともに、回路層12表面が平滑になる。
以上のようにして、回路層12表面の算術平均粗さがRa≦0.3μm、金属層13表面の算術平均粗さが0.5μm≦Ra≦1.5μmに調整されたパワーモジュール用基板10が製作される。
次に、図5に示すように、金属層13の表面にヒートシンク17をろう付けする。なお、ろう付けには、例えば厚さが2〜70μmのAl系ろう材箔を使用する。これにより、ろう材層16を介してヒートシンク17が接合される。
続いて、図6に示すように、ヒートシンク17が接合された状態で、メッキ浴の中に 浸漬してメッキ処理を実施する。ここで、無電解Ni−低Pメッキ又は電解Niメッキを行い、図7に示すように、回路層12の表面にNiメッキ層18を形成する。
そして、図8に示すように、Niメッキ層18が形成された回路層12の表面に、例えばSn−Ag−Cu系若しくはZn−Al系のはんだ材を用いて、半導体チップ15がはんだ付けされる。
以上のようにして、ヒートシンク17を備えたパワーモジュール1が製作される。
本実施形態であるパワーモジュール用基板10においては、回路層12の表面粗さが、金属層13の表面粗さよりも小さくなるように構成されており、具体的には、回路層12の表面粗さが算術平均粗さRaでRa≦0.3μm、金属層13の表面粗さが算術平均粗さで0.5μm≦Ra≦1.5μmとされているので、はんだ付けを行う回路層12表面では、はんだボイドの発生を抑制して半導体チップ15を強固に接合することができるとともに、ワイヤーボンディング性の向上、メッキ品質の向上を図ることができる。一方、金属層13表面では、ろう材の拡がりが促進され、金属層13表面にヒートシンク17を強固に接合することができる。
また、このパワーモジュール用基板10は、金属層13にブラスト処理を行い、その後、エッチング工程で金属層13及び回路層12の表面を約1〜10μm程度除去しているので、金属層13表面が回路層12表面よりも確実に粗くなる。さらに、エッチング工程において、金属層13に付着したブラスト粒子を除去することができるので、工程数を少なくして製作コストの削減を図ることができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、Al板を打ち抜くことで配線パターンを有する回路層を形成したが、これに限定されることはなく、ブラスト処理後のエッチング工程の後に、回路層の表面にレジスト膜を形成して再度エッチング処理を行うことで配線パターンを形成してもよい。
また、金属層の表面にブラスト処理を施すことにより、金属層の表面粗さを粗くしたもので説明したが、これに限定されることはなく、予めブラスト処理等によって表面を粗くしたAl板と、予めエッチング処理等により表面を平滑にしたAl板を準備して、これら
をセラミック板にろう付けして、それぞれ金属層、回路層としてもよい。
さらに、ヒートシンク、セラミック板、回路層、金属層等は、実施形態の材質に限定されることはなく、他の材質で構成されていてもよい。
以下に、本発明の有効性を確認するために行った確認実験の結果について説明する。確認実験は、実施形態の回路層及び金属層を構成したAl板を用いて行った。
〔はんだボイドの評価〕
表面粗さ(算術平均粗さRa)を変化させたAl板を準備し、このAl板表面に無電解Ni−低Pメッキを実施して、厚さ約5μmのNiメッキ層を形成した。そして、XPS(X線光電子分光分析)を実施し、NiとNi(OH)のピーク強度を測定して、ピーク強度の比Ni/Ni(OH)(以下、Niピーク比と称す。)を算出した。なお、このNiピーク比が大きいほど、はんだボイドの発生が抑えられることが知られている。評価結果を表1に示す。
表1に示すように、Al板の表面の算術平均粗さRaが0.26μmと比較的小さな実施例2では、前記算術平均粗さRaが0.84μmとされた実施例1よりも、Niピーク比が大きくなっていることが確認された。
〔ろう材拡がりの評価〕
表面粗さ(算術平均粗さRa)を変化させたAl板を準備し、このAl板表面にAl系のろう材としてAl−Si系の厚さ12〜50μmのろう材を載置し、温度を約640℃に加熱した。その後、ろう材が拡がった面積を測定してろう材の拡がり率を算出した。なお、厚さ12μm.26μm,50μmの3種類のろう材について評価した。
ろう材の拡がり率が大きいほど、ろう材を隙間なく配置してろう付けできるため、ろう付け強度が向上することになる。評価結果を表2に示す。
表2に示すように、Al板の表面の算術平均粗さRaが0.77μmと大きな実施例3では、前記算術平均粗さRaが0.26μmと小さな実施例4と比較して、ろう材の拡がり率が向上していることが確認された。
これらの確認実験の結果、半導体チップをはんだ付けする回路層の表面粗さを小さくするとともに、ヒートシンクをろう付けする金属層の表面粗さを大きくすることが好ましいことが確認された。
本発明の実施形態であるパワーモジュール用基板を適用したパワーモジュールを示す側面図である。 本発明の実施形態であるパワーモジュール用基板の製造方法における接合工程を示す図である。 ブラスト工程を示す図である。 エッチング工程を示す図である。 ヒートシンクのろう付け工程を示す図である。 メッキ工程を示す図である。 Niメッキ層が形成された状態を示す図である。 半導体チップのはんだ付け工程を示す図である。
符号の説明
1 パワーモジュール
11 セラミックス板
12 回路層
13 金属層
15 半導体チップ
17 ヒートシンク

Claims (4)

  1. セラミックス板の一方の面に回路層が接合され、他方の面に金属層が接合されており、前記回路層の表面に半導体チップがはんだ接合されるとともに前記金属層の表面にヒートシンクがろう付けされるパワーモジュール用基板であって、
    前記回路層の表面粗さが、前記金属層の表面粗さよりも小さくなるように構成されていることを特徴とするパワーモジュール用基板。
  2. 請求項1に記載のパワーモジュール用基板であって、
    前記回路層の表面粗さが、算術平均粗さでRa≦0.3μmとされ、前記金属層の表面粗さが、算術平均粗さで0.5μm≦Ra≦1.5μmとされていることを特徴とするパワーモジュール用基板。
  3. 請求項1または請求項2に記載のパワーモジュール用基板の製造方法であって、
    前記セラミックス板の前記一方の面に前記回路層をろう付けするとともに前記他方の面に前記金属層をろう付けする接合工程と、
    前記金属層の表面に対してブラスト処理を行うブラスト工程と、
    前記金属層の表面に付着したブラスト粒子を除去するとともに前記回路層の表面を平滑にするエッチング工程と、を備えていることを特徴とするパワーモジュール用基板の製造方法。
  4. 請求項1または請求項2に記載のパワーモジュール用基板を備えたパワーモジュールであって、
    前記回路層の表面に半導体チップがはんだ接合され、前記金属層の表面にヒートシンクがろう付けされていることを特徴とするパワーモジュール。
JP2006297506A 2006-11-01 2006-11-01 パワーモジュール用基板及びパワーモジュール用基板の製造方法並びにパワーモジュール Active JP4710798B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006297506A JP4710798B2 (ja) 2006-11-01 2006-11-01 パワーモジュール用基板及びパワーモジュール用基板の製造方法並びにパワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006297506A JP4710798B2 (ja) 2006-11-01 2006-11-01 パワーモジュール用基板及びパワーモジュール用基板の製造方法並びにパワーモジュール

Publications (2)

Publication Number Publication Date
JP2008117833A JP2008117833A (ja) 2008-05-22
JP4710798B2 true JP4710798B2 (ja) 2011-06-29

Family

ID=39503562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006297506A Active JP4710798B2 (ja) 2006-11-01 2006-11-01 パワーモジュール用基板及びパワーモジュール用基板の製造方法並びにパワーモジュール

Country Status (1)

Country Link
JP (1) JP4710798B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101708964B1 (ko) * 2010-01-12 2017-02-21 니폰게이긴조쿠가부시키가이샤 액냉 일체형 기판 및 액냉 일체형 기판의 제조 방법
JP5743766B2 (ja) * 2011-07-13 2015-07-01 日本特殊陶業株式会社 セラミック基板の製造方法
JP5614423B2 (ja) * 2012-03-29 2014-10-29 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法
JP6152626B2 (ja) * 2012-03-30 2017-06-28 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
US9277639B2 (en) 2012-10-04 2016-03-01 Kabushiki Kaisha Toshiba Semiconductor circuit board, semiconductor device using the same, and method for manufacturing semiconductor circuit board
DE112014006446T5 (de) * 2014-03-07 2016-11-24 Mitsubishi Electric Corporation lsolierendes Substrat und Halbleiteranordnung
JP6273971B2 (ja) * 2014-03-31 2018-02-07 三菱マテリアル株式会社 放熱板付パワーモジュール用基板の製造方法
WO2015186320A1 (ja) * 2014-06-04 2015-12-10 パナソニックIpマネジメント株式会社 半導体パッケージ及びその製造方法
JP6390481B2 (ja) * 2015-03-19 2018-09-19 三菱マテリアル株式会社 めっき付きパワーモジュール用基板の製造方法
CN107924889B (zh) * 2016-03-31 2021-02-12 富士电机株式会社 半导体装置及半导体装置的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110953A (ja) * 1999-10-07 2001-04-20 Sumitomo Metal Electronics Devices Inc 半導体モジュール用基板及びその製造方法
JP2002280500A (ja) * 2001-03-08 2002-09-27 Alstom 電力回路基板及びそのような基板を使用する電力モジュール
JP2004014599A (ja) * 2002-06-04 2004-01-15 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2005011922A (ja) * 2003-06-18 2005-01-13 Mitsubishi Electric Corp ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110953A (ja) * 1999-10-07 2001-04-20 Sumitomo Metal Electronics Devices Inc 半導体モジュール用基板及びその製造方法
JP2002280500A (ja) * 2001-03-08 2002-09-27 Alstom 電力回路基板及びそのような基板を使用する電力モジュール
JP2004014599A (ja) * 2002-06-04 2004-01-15 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2005011922A (ja) * 2003-06-18 2005-01-13 Mitsubishi Electric Corp ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置

Also Published As

Publication number Publication date
JP2008117833A (ja) 2008-05-22

Similar Documents

Publication Publication Date Title
US7069645B2 (en) Method for producing a circuit board
KR100680022B1 (ko) 기판의 휨 저감 구조 및 기판의 휨 저감 방법
KR101004589B1 (ko) 기능 부품용 리드와 그 제조 방법
JP4866548B2 (ja) 半田めっきにおけるボイド発生を除去する方法
CN101529588B (zh) 功率模块用基板以及功率模块用基板的制造方法、及功率模块
JP5991102B2 (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
DE60300675T2 (de) Die Verwendung von Lötmetallen auf Nickel-plattierten stromlosen Oberflächen
TWI357140B (en) Substrate having a built-in semiconductor element
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
JP4168114B2 (ja) 金属−セラミックス接合体
KR20080046275A (ko) 다층 프린트 배선판 및 그 제조 방법
JP6088950B2 (ja) スタッドバンプ構造およびその製造方法
WO2010093031A1 (ja) 転写シートを用いた回路基板へのはんだバンプ形成
EP1465251A2 (en) Method for producing metal/ceramic bonded substrate
JP4767185B2 (ja) 半導体パッケージ用プリント基板及びその製造方法
JP2005183904A (ja) 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品
KR102130868B1 (ko) 접합체, 파워 모듈용 기판, 및 히트 싱크가 부착된 파워 모듈용 기판
JP4426900B2 (ja) プリント配線基板、その製造方法および半導体装置
TWI601465B (zh) A method of manufacturing a power module substrate
JP2010098098A (ja) 電子装置の製造方法
JP2009158593A (ja) バンプ構造およびその製造方法
US20100083495A1 (en) Method for manufacturing substrate having built-in components
JP5133960B2 (ja) 半導体搭載用回路基板及びその製造方法
US20110096507A1 (en) Microelectronic thermal interface
JP4700681B2 (ja) Si回路ダイ、Si回路ダイを製作する方法およびSi回路ダイをヒートシンクに取り付ける方法並びに回路パッケージと電力モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

R150 Certificate of patent or registration of utility model

Ref document number: 4710798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150