DE112014006443T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112014006443T5
DE112014006443T5 DE112014006443.2T DE112014006443T DE112014006443T5 DE 112014006443 T5 DE112014006443 T5 DE 112014006443T5 DE 112014006443 T DE112014006443 T DE 112014006443T DE 112014006443 T5 DE112014006443 T5 DE 112014006443T5
Authority
DE
Germany
Prior art keywords
semiconductor device
protective layer
electrode
layers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112014006443.2T
Other languages
English (en)
Inventor
Hajime Akiyama
Kinya Yamashita
Akira Okada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112014006443T5 publication Critical patent/DE112014006443T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Aufgabe der vorliegenden Erfindung ist, eine Halbleitervorrichtung zur Verfügung zu stellen, die ein Auftreten einer Teilentladung während einer Evaluierung von elektrischen Eigenschaften begrenzen kann und eine Fehleranalyse von der oberen Seite eines Messobjekts ausführen kann. Eine Halbleitervorrichtung (1) gemäß der vorliegenden Erfindung weist auf: mindestens eine Elektrode (17); eine Schutzschicht (20), die mindestens einen Öffnungsbereich (21) aufweist, der so vorgesehen ist, dass ein Teil der Elektrode (17) an dem Öffnungsbereich (21) exponiert ist, und die so ausgebildet ist, dass sie den anderen Teil der Elektrode (17) bis auf den Teil der Elektrode (17), der an dem Öffnungsbereich (21) exponiert ist, bedeckt, wobei die Schutzschicht (20) isolierend ist; und eine leitfähige Schicht (26), die so ausgebildet ist, dass sie die Schutzschicht (20) und den Öffnungsbereich (21) bedeckt und an dem Öffnungsbereich (21) direkt mit der Elektrode (17) verbunden ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und bezieht sich insbesondere auf eine Halbleitervorrichtung, die in einer Evaluierung von elektrischen Eigenschaften verbessert ist.
  • Stand der Technik
  • Wenn durch Verwenden als ein Messobjekt eine Halbleitervorrichtung wie ein Halbleiter-Chip oder ein den Halbleiter-Chip enthaltender Halbleiter-Wafer und die elektrischen Eigenschaften davon zu evaluieren sind, wird eine Installationsoberfläche des Messobjekts in Kontakt mit einer Oberfläche einer Einspannplattform gebracht und durch Vakuumansaugen oder dergleichen an ihr fixiert, und dann werden Kontakt-Prüfsonden mit einer Oberfläche in Kontakt gebracht, welche sich von der Installationsoberfläche des Messobjekts unterscheidet, um ein elektrisches Eingeben/Auslesen auszuführen. In diesem Vorgang sind als Folge von herkömmlichen Anforderungen usw. für eine Anwendung von hohen Strömen oder hohen Spannungen Anschlüsse der Kontakt-Prüfsonden vervielfacht worden.
  • Es ist bekannt, dass, wenn die elektrischen Eigenschaften des Messobjekts unter solchen Umständen evaluiert werden, eine Teilentladungserscheinung während der Evaluierung auftritt, was zu einem partiellen Problem des Messobjekts führt. Hierbei bezieht sich die Teilentladungserscheinung auf ein Phänomen, in welchem eine teilweise Entladung zum Beispiel zwischen der Kontakt-Prüfsonde und dem Messobjekt oder zwischen den Kontakt-Prüfsonden auftritt.
  • Wenn die während der Evaluierung auftretende Teilentladung unbemerkt bleibt und das Messobjekt (defektes Produkt), in welchem die Teilentladung ursprünglich aufgetreten ist, in einem Zustand, in welchem das Messobjekt (defektes Produkt) während der Evaluierung als ein intaktes Produkt bestimmt wird, zu einer Nachbearbeitung geleitet wird, ist es äußerst schwierig, das Messobjekt, in welchem die Teilentladung ursprünglich aufgetreten ist, in der Nachbearbeitung als ein defektes Produkt zu entnehmen. Deshalb ist es wichtig, die Teilentladung einzuschränken, wenn die elektrischen Eigenschaften des Messobjekts evaluiert werden, um zu verhindern, dass das Messobjekt, in welchem die Teilentladung ursprünglich aufgetreten ist, zu der Weiterverarbeitung geleitet wird.
  • Herkömmlicherweise sind Techniken des Verhinderns eines Auftretens von Endladung während einer Eigenschaftsuntersuchung einer elektronischen Komponente durch Ausführen der Eigenschaftsuntersuchung (Eigenschaftsevaluierung) in einer isolierenden Flüssigkeit offenbart worden (siehe zum Beispiel Patentdokument 1).
  • Weiter sind Techniken des Verhinderns eines Auftretens von Entladung während einer Eigenschaftsuntersuchung durch Ausführen der Eigenschaftsuntersuchung in einem geschlossenen, mit einem Edelgas gefüllten Raum offenbart worden (siehe zum Beispiel Patentdokument 2).
  • Weiter sind in jüngster Zeit Techniken zum Ausführen einer Fehleranalyse durch Infrarot-Spektroskopie oder dergleichen von der oberen Seite eines Messobjekts während einer elektrischen Evaluierung offenbart worden.
  • Dokumente des Stands der Technik
  • Patentdokumente
    • Patentdokument 1: Offengelegte, japanische Patentanmeldung Nr. 2003-130889
    • Patentdokument 2: Offengelegte, japanische Patentanmeldung Nr. H10-96746 (1998)
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösende Probleme
  • Im Patentdokument 1 hat es Probleme gegeben, dass teure Prüfsonden benötigt werden, und dass die benötigte Zeit für einen Evaluierungsschritt zum Ausführen der Evaluierung in der Flüssigkeit verlängert ist, wodurch nicht zu Kostenreduzierung beigetragen wird. Weiter muss in einem Fall, in welchem das Messobjekt ein Halbleiterelement in einem Chip-Test oder einem Wafer-Test ist, die isolierende Flüssigkeit nach der Evaluierung vollständig von dem Halbleiterelement entfernt werden, und das vollständige Entfernen derselben ist schwierig gewesen.
  • Im Patentdokument 2 hat es ein Problem gegeben, dass die Anordnung einer Evaluierungsvorrichtung kompliziert ist und keine Kostenreduzierung ermöglicht. Weiter hat es ein Problem gegeben, dass die für einen Evaluierungsschritt benötigte Zeit verlängert ist.
  • In dem Fall, in welchem eine Fehleranalyse während einer elektrischen Evaluierung durch Infrarot-Spektroskopie oder dergleichen von der oberen Seite eines Messobjekts ausgeführt wird, besteht, da eine Mehrzahl von Kontakt-Prüfsonden zum Einrichten von elektrischen Verbindungen auf dem Messobjekt angebracht sind, ein Problem, dass die Teile des Messobjekts, welche durch die Kontakt-Prüfsonden blockiert werden, unerfassbare Bereiche in der Fehleranalyse werden. Weiter hat es, wenn die Kontaktpositionen der Kontakt-Prüfsonden an einem Ende des Messobjekts positioniert werden, um die Teilentladung zwischen den Kontakt-Prüfsonden zu begrenzen, ein Problem gegeben, dass das Ende des Messobjekts und die Kontakt-Prüfsonden nah zueinander kommen und ein Auftreten der Teilentladung ermöglichen.
  • Die vorliegende Erfindung ist ausgeführt worden, um solche Probleme zu lösen, und es ist eine Aufgabe, eine Halbleitervorrichtung zur Verfügung zu stellen, die in der Lage ist, ein Auftreten der Teilentladung während der Evaluierung von elektrischen Eigenschaften zu begrenzen und die in der Lage ist, eine Fehleranalyse von der oberen Seite eines Messobjekts auszuführen.
  • Mittel zum Lösen der Probleme
  • Um die vorstehend beschriebenen Problem zu lösen, weist eine Halbleitervorrichtung gemäß der vorliegenden Erfindung auf: mindestens eine Elektrode; eine Schutzschicht, die mindestens einen Öffnungsbereich aufweist, der so vorgesehen ist, dass ein Teil der Elektrode an dem Öffnungsbereich exponiert ist, und die so ausgebildet ist, dass sie den anderen Teil der Elektrode bis auf den Teil der Elektrode, der an dem Öffnungsbereich exponiert ist, bedeckt, wobei die Schutzschicht isolierend ist; und eine leitfähige Schicht, die so gebildet ist, dass sie die Schutzschicht und den Öffnungsbereich bedeckt und an dem Öffnungsbereich direkt mit der Elektrode verbunden ist.
  • Wirkungen der Erfindung
  • Gemäß der vorliegenden Erfindung weist eine Halbleitervorrichtung auf: mindestens eine Elektrode; eine Schutzschicht, die mindestens einen Öffnungsbereich aufweist, der so vorgesehen ist, dass ein Teil der Elektrode an dem Öffnungsbereich exponiert ist, und die so ausgebildet ist, dass sie den anderen Teil der Elektrode bis auf den Teil der Elektrode, der an dem Öffnungsbereich exponiert ist, bedeckt, wobei die Schutzschicht isolierend ist; und eine leitfähige Schicht, die so gebildet ist, dass sie die Schutzschicht und den Öffnungsbereich bedeckt und an dem Öffnungsbereich direkt mit der Elektrode verbunden ist. Deshalb kann ein Auftreten einer Teilentladung während einer Evaluierung von elektrischen Eigenschaften begrenzt werden, und eine Fehleranalyse kann von der oberen Seite eines Messobjekts ausgeführt werden.
  • Die Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus den nachfolgenden detaillierten Beschreibungen und den begleitenden Zeichnungen ersichtlicher.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Ansicht, die ein Beispiel einer Anordnung einer Halbleiter-Evaluierungsvorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 2 ist eine Draufsicht, die ein Beispiel einer Anordnung einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 3 ist eine Draufsicht, die ein Beispiel der Anordnung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 4 ist eine Draufsicht, die ein Beispiel der Anordnung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 5 ist eine Querschnittsansicht, die einen A-A-Querschnitt aus 4 zeigt.
  • 6 ist eine Draufsicht, die ein Beispiel der Anordnung einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • 7 ist eine Querschnittsansicht, die einen B-B-Querschnitt aus 6 zeigt.
  • 8 ist eine Querschnittsansicht, die ein Beispiel der Anordnung einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt.
  • 9 ist eine Querschnittsansicht, die ein Beispiel der Anordnung einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt.
  • Beschreibung der Ausführungsformen
  • Ausführungsformen der vorliegenden Erfindung werden nachfolgend mit Bezug auf die Zeichnungen beschrieben.
  • Erste Ausführungsform
  • Zuerst wird eine Anordnung einer Halbleiter-Evaluierungsvorrichtung beschrieben, welche elektrische Eigenschaften einer Halbleitervorrichtung evaluiert.
  • 1 ist eine Ansicht, die ein Beispiel einer Anordnung einer Halbleiter-Evaluierungsvorrichtung 2 gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • Es ist zu beachten, dass in der ersten Ausführungsform eine Halbleitervorrichtung 1 basierend auf der Annahme beschrieben wird, dass sie eine vertikale Struktur aufweist, in welcher ein hoher Strom in einer Z-Richtung, mit anderen Worten in einer Richtung aus der Ebene der Zeichnung heraus, fließt. Es ist zu beachten, dass die Halbleitervorrichtung 1 nicht darauf beschränkt ist, eine vertikale Struktur aufzuweisen, sondern eine horizontale Struktur aufweisen kann, in welcher ein Eingeben/Ausgeben in einer Ebene ausgeführt wird.
  • Wie in 1 gezeigt, ist die Halbleiter-Evaluierungsvorrichtung 2 mit einer Prüfbasis 3, einer Einspannplattform 4 und einer Evaluierungs-/Steuereinheit 5 versehen.
  • Die Prüfbasis 3 und die Evaluierungs-/Steuereinheit 5 sind über ein Verbindungsteil 9 und eine Signalleitung 10 elektrisch miteinander verbunden.
  • Die Einspannplattform 4 und die Evaluierungs-/Steuereinheit 5 sind über ein Verbindungsteil 11 und eine Signalleitung 12 elektrisch miteinander verbunden.
  • Die Prüfbasis 3 ist mit einer isolierenden Grundfläche 6, Kontakt-Prüfsonden 7 und dem Verbindungsteil 9 versehen.
  • Die Kontakt-Prüfsonden 7 sind an der isolierenden Grundfläche 6 angebracht, und ihre Anzahl ist aufgrund der Annahme einer Anwendung von hohen Strömen eine Mehrzahl.
  • Das Verbindungsteil 9 ist zum Verbinden der isolierenden Grundfläche 6 und der Signalleitung 10 miteinander vorgesehen.
  • Die Kontakt-Prüfsonden 7 und das Verbindungsteil 9 sind zum Beispiel durch eine Metallplatte (nicht gezeigt) verbunden, die auf der isolierenden Grundfläche 6 vorgesehen ist.
  • Um während einer elektrischen Evaluierung eine Fehleranalyse durch Infrarot-Spektroskopie oder dergleichen von der oberen Seite eines Messobjekts durchzuführen, ist eine Durchgangsbohrung 13 in der isolierenden Grundfläche 6 vorgesehen, und eine Kamera 14, welche während der Fehleranalyse verwendet wird, ist über der Durchgangsbohrung 13 angebracht. Es ist zu beachten, dass dies nicht auf die Kamera 14 beschränkt ist sondern irgendetwas sein kann, solange die Fehleranalyse ausgeführt werden kann.
  • Die Prüfbasis 3 kann durch einen Bewegungsarm 8 in eine beliebige Richtung bewegt werden.
  • Die Einspannplattform 4 ist eine Halterung zum Berühren und Fixieren der Halbleitervorrichtung 1 auf der Oberfläche davon. Hierbei kann als ein Verfahren des Fixierens der Halbleitervorrichtung 1 die Halbleitervorrichtung 1 zum Beispiel durch Vakuumansaugen fixiert werden oder kann durch elektrostatisches Anziehen oder dergleichen fixiert werden.
  • Die Evaluierungs-/Steuereinheit 5 evaluiert die elektrischen Eigenschaften der Halbleitervorrichtung 1. Weiter steuert während einer Evaluierung die Evaluierungs-/Steuereinheit 5 den Strom und die Spannung, die an die Halbleitervorrichtung 1 angelegt werden.
  • Es ist zu beachten, dass das auf der isolierenden Grundfläche 6 vorgesehene Verbindungsteil 9 und das auf der seitlichen Oberfläche der Einspannplattform 4 vorgesehene Verbindungsteil 11 an solchen Positionen vorgesehen sind, dass die wechselseitigen Abstände davon über jede der Kontakt-Prüfsonden 7 ungefähr die gleichen sind.
  • Weiter kann, anstatt die Prüfbasis 3 durch den Bewegungsarm 8 zu bewegen, die Einspannplattform 4 so eingerichtet sein, dass sie bewegt werden kann.
  • Wenn die elektrischen Eigenschaften der Halbleitervorrichtung 1 durch die Halbleiter-Evaluierungsvorrichtung 2 evaluiert werden, berühren Elektroden (Elektrodenkontaktstellen), die auf einer Oberfläche der Halbleitervorrichtung 1 ausgebildet sind, und die Mehrzahl von Kontakt-Prüfsonden 7 einander. Weiter berühren Elektroden, die auf einer rückseitigen Oberfläche der Halbleitervorrichtung 1 ausgebildet sind, und die Oberfläche der Einspannplattform 4 einander. Wenn in einem solchen Zustand Ströme oder Spannungen über die Kontakt-Prüfsonden 7 und die Einspannplattform 4 an die Halbleitervorrichtung 1 angelegt werden, werden die elektrischen Eigenschaften der Halbleitervorrichtung 1 evaluiert.
  • Als Nächstes wird mit Bezug auf 2 bis 4 eine Anordnung der Halbleitervorrichtung 1 in der Reihenfolge von Fertigungsschritten beschrieben.
  • 2 ist eine Draufsicht, die ein Beispiel der Anordnung der Halbleitervorrichtung 1 zeigt.
  • Es ist zu beachten, dass die erste Ausführungsform unter der Annahme beschrieben wird, dass die Halbleitervorrichtung 1 ein einzelner vertikaler Bipolartransistor mit isoliertem Gate (IGBT) ist aber ein unterschiedliches Halbleiterelement wie ein Metalloxidhalbleiter-Feldeffekttransistor (MOSFET) sein kann.
  • Wie in 2 gezeigt, weist die Halbleitervorrichtung 1 einen Elementbereich 15 (Bereich innerhalb einer unterbrochenen Linie der Zeichnung) und einen Anschlussbereich 16 (Bereich außerhalb der unterbrochenen Linie der Zeichnung) auf.
  • In dem Elementbereich 15 ist ein gewünschtes Halbleiterelement, in diesem Fall ein IGBT, ausgebildet.
  • Auf einer Oberfläche des Elementbereichs 15 sind Emitter-Elektroden 17 und 18 und eine Gate-Elektrode 19 als Elektrodenkontaktstellen ausgebildet. Es ist zu beachten, dass Positionen und Anzahlen der Elektroden nicht auf diejenigen aus 2 beschränkt sind sondern beliebig sind.
  • Weiter ist auf einer rückseitigen Oberfläche des Elementbereichs 15 eine Kollektor-Elektrode (korrespondierend zu einer Kollektor-Elektrode 29, die in der nachfolgend beschriebenen 5 gezeigt wird) ausgebildet.
  • Der Anschlussbereich 16 ist in einem äußeren Umfangsteil des Elementbereichs 15 vorgesehen, um eine Durchbruchspannung aufrecht zu erhalten.
  • 3 ist eine Draufsicht, die ein Beispiel der Anordnung der Halbleitervorrichtung 1 zeigt, nachdem Schutzschichten 20, 22 und 24 mit Bezug auf die Halbleitervorrichtung 1 aus 2 gebildet sind.
  • Wie in 3 gezeigt, ist auf der Emitter-Elektrode 17 die Schutzschicht 20 so gebildet, dass sie einen Öffnungsbereich 21 aufweist, der so vorgesehen ist, dass ein Teil der Emitter-Elektrode 17 an dem Öffnungsbereich 21 exponiert ist, und sie den anderen Teil der Emitter-Elektrode 17 bis auf den Teil der Emitter-Elektrode 17, der an dem Öffnungsbereich 21 exponiert ist, bedeckt, wobei die Schutzschicht 20 isolierend ist.
  • Auf der Emitter-Elektrode 18 ist die Schutzschicht 22 so gebildet, dass sie einen Öffnungsbereich 23 aufweist, der so vorgesehen ist, dass ein Teil der Emitter-Elektrode 18 an dem Öffnungsbereich 23 exponiert ist, und sie den anderen Teil der Emitter-Elektrode 18 bis auf den Teil der Emitter-Elektrode 18, der an dem Öffnungsbereich 23 exponiert ist, bedeckt, wobei die Schutzschicht 22 isolierend ist.
  • Auf der Gate-Elektrode 19 ist die Schutzschicht 24 so gebildet, dass sie einen Öffnungsbereich 25 aufweist, der so vorgesehen ist, dass ein Teil der Gate-Elektrode 19 an dem Öffnungsbereich 25 exponiert ist, und sie den anderen Teil der Gate-Elektrode 19 bis auf den Teil der Gate-Elektrode 19, der an dem Öffnungsbereich 25 exponiert ist, bedeckt, wobei die Schutzschicht 24 isolierend ist.
  • Es ist zu beachten, dass die Schutzschichten 20, 22 und 24 so gebildet sind, dass sie jeweils die Emitter-Elektroden 17 und 18 sowie die Gate-Elektrode 19 bedecken, aber sie können so ausgebildet sein, dass sie die gesamte Oberfläche der Halbleitervorrichtung 1 bedecken. In diesem Fall sind die Schutzschichten 20, 22 und 24 integriert ausgebildet.
  • Die Schutzschichten 20, 22 und 24 sind aus einem Material gebildet, das während der Evaluierung von elektrischen Eigenschaften thermisch und chemisch stabil ist und das eine ausgezeichnete Isolierungsfähigkeit aufweist. Insbesondere beinhalten Beispiele des Materials ein Photoresist und Folienmaterialien, die Isolierungseigenschaften aufweisen (zum Beispiel Polyimid, Kapton (eingetragenes Markenzeichen), Polyphenyl-Silsesquioxarin und Polyvinyl-Silsesquioxarin), sind aber nicht darauf beschränkt.
  • 4 ist eine Draufsicht, die ein Beispiel der Anordnung der Halbleitervorrichtung 1 zeigt, nachdem mit Bezug auf die Halbleitervorrichtung 1 aus 3 leitfähige Schichten 26 bis 28 gebildet sind. Weiter ist 5 eine Querschnittsansicht, die einen A-A-Querschnitt aus 4 zeigt. Es ist zu beachten, dass in 4 eine Darstellung des Anschlussbereichs weggelassen ist.
  • Wie in 4 gezeigt, ist auf der Schutzschicht 20 und dem Öffnungsbereich 21 die leitfähige Schicht 26 so gebildet, dass sie die Schutzschicht 20 und den Öffnungsbereich 21 bedeckt und an dem Öffnungsbereich 21 direkt mit der Emitter-Elektrode 17 verbunden ist.
  • Auf der Schutzschicht 22 und dem Öffnungsbereich 23 ist die leitfähige Schicht 27 so gebildet, dass sie die Schutzschicht 22 und den Öffnungsbereich 23 bedeckt und an dem Öffnungsbereich 23 direkt mit der Emitter-Elektrode 18 verbunden ist.
  • Auf der Schutzschicht 24 und dem Öffnungsbereich 25 ist die leitfähige Schicht 28 so gebildet, dass sie die Schutzschicht 24 und den Öffnungsbereich 25 bedeckt und an dem Öffnungsbereich 25 direkt mit der Gate-Elektrode 19 verbunden ist.
  • Gemäß der vorstehenden Beschreibung sind die Schutzschichten 20, 22 und 24 jeweils getrennt auf den Emitter-Elektroden 17 und 18 sowie der Gate-Elektrode 19 gebildet.
  • Wie in 5 gezeigt, ist die Schutzschicht 20 bis zu einem Ende der Halbleitervorrichtung 1 gebildet und die leitfähige Schicht 26 ist in einem Teil des Anschlussbereichs 16 gebildet. Mit anderen Worten ist die leitfähige Schicht 26 nicht an dem Ende der Halbleitervorrichtung 1 gebildet. Dies dient einem Beschränken eines Auftretens von Entladungen oder Kurzschlüssen zwischen einer exponierten Endoberfläche (seitliche Oberfläche) der Halbleitervorrichtung 1 und der leitfähigen Schicht 26. Es ist zu beachten, dass die leitfähige Schicht 26 nur in dem Elementbereich 15 gebildet sein kann, ohne die leitfähige Schicht 26 in dem Anschlussbereich 16 zu bilden. Außerdem gelten ähnliche Dinge ebenfalls für die anderen leitfähigen Schichten 27 und 28.
  • Die leitfähigen Schichten 26 bis 28 sind aus Materialien gebildet, die während einer Evaluierung von elektrischen Eigenschaften thermisch und chemisch stabil sind und eine außerordentliche elektrische Leitfähigkeit aufweisen. Spezielle Beispiele der Materialien schließen Metallschichten zum Beispiel aus Aluminium, Gold oder einer Verbindung ein, sind aber nicht darauf beschränkt. Zum Beispiel können in einem Fall, in welchem die leitfähigen Schichten 26 bis 28 Metallschichten sind, die Metallschichten Aluminium als eine Hauptkomponente aufweisen oder Gold als eine Hauptkomponente aufweisen. Hierbei bezieht sich die Hauptkomponente auf eine Komponente, die eine bedeutende Existenzrate mit Bezug auf die Gesamtheit verglichen mit einer Komponente, die keine Hauptkomponente(n) ist (sind), aufweist, und bezieht sich zum Beispiel auf eine Komponente, welche mit einer Rate nicht geringer als mehrere zehnmal die Komponente, die keine Hauptkomponente(n) ist (sind), vorhanden ist.
  • Währenddessen können die leitfähigen Schichten 26 bis 28 durch Stapeln einer Mehrzahl von Lagen gebildet werden. In diesem Fall können die gestapelten Lagen aus den gleichen Materialien oder aus wechselseitig unterschiedlichen Materialien ausgebildet sein. Aufgrund eines Einsetzens einer solchen Anordnung werden Wirkungen wie ein Sicherstellen einer elektrischen Leitfähigkeit oder ein Beschränken einer Wärmeerzeugung der Halbleitervorrichtung 1 aufgrund einer Reduzierung einer Stromdichte erzielt.
  • Ein Bilden der leitfähigen Schicht 26 bis 28 wird durch Sputtern oder dergleichen ausgeführt. Zum Beispiel ist in einem Fall, in welchem die Schutzschichten 20, 22 und 24 Photoresiste sind, Sputtern unter Verwendung der Photoresiste als Masken schwierig; da die Ausbildungsbereiche der leitfähigen Schichten 26 bis 28 vergleichsweise groß sind, können jedoch die Ausbildungsbereiche der leitfähigen Schichten 26 bis 28 durch Sputtern unter Verwendung von Metallmasken selektiert (bestimmt) werden.
  • Es ist zu beachten, dass in einem Fall, in welchem feine Ausbildungsbereiche der leitfähigen Schichten 26 bis 28 selektiert werden, Folienmaterialien als die Schutzschichten 20, 22 und 24 verwendet werden können, und Sputtern unter Verwendung von Photoresisten als Masken ausgeführt werden kann.
  • Währenddessen können, um die Haftung und Kontakteigenschaften zwischen den Emitter-Elektroden 17 und 18 sowie der Gate-Elektrode 19 und den leitfähigen Schichten 26 bis 28 sicherzustellen, die Oberflächen der Emitter-Elektroden 17 und 18 sowie der Gate-Elektrode 19 aufgeraut werden. Beispiele des Verfahrens zum Aufrauen der Oberflächen schließen ein Verfahren des Ausführens eines leichten Ätzens mit Bezug auf die Oberflächen und ein Verfahren des Ausführens eines Sandstrahlvorgangs für eine kurze Zeit mit Bezug auf die Oberflächen ein.
  • In der Anordnung ist, wenn die elektrischen Eigenschaften der Halbleitervorrichtung 1 tatsächlich zu evaluieren sind, die Halbleitervorrichtung 1 aus 4 auf der Einspannplattform 4 aus 1 platziert, um die Evaluierung auszuführen. Insbesondere sind die Kontakt-Prüfsonden 7 mit einem Teil der leitfähigen Schichten 26 bis 28 in Kontakt gebracht. In diesem Vorgang berührt die Mehrzahl von Kontakt-Prüfstellen 7 die leitfähigen Schichten 26 bis 28. Dann werden durch Anlegen von Strömen oder Spannungen an die Halbleitervorrichtung 1 die elektrischen Eigenschaften der Halbleitervorrichtung 1 evaluiert.
  • Nach der Evaluierung wird ein Entfernen der zersetzten oder abgelösten Bestandteile oder dergleichen der Schutzschichten 20, 22 und 24 ausgeführt, gefolgt von einem Nachbearbeitungsschritt. In diesem Ablauf werden gleichzeitig auch die leitfähigen Schichten 26 bis 28 entfernt. Zum Beispiel wird in einem Fall, in welchem die Schutzschichten 20, 22 und 24 Photoresiste sind, nachdem die Photoresiste einem Entfernen durch Dekomposition unterzogen worden sind, ein Reinigen gemäß den Anforderungen ausgeführt. Währenddessen wird in einem Fall, in welchem die Schutzschichten 20, 22 und 24 Folienmaterialien sind, im Wesentlichen ein Entfernen durch Ablösen durchgeführt; der Prozess schreitet jedoch zu einem Verpackungsschritt fort, welcher ein Nachbearbeitungsvorgang ist, ohne ein Entfernen durch Ablösen auszuführen, um eine entladungsverhindernde Wirkung beizubehalten. Währenddessen ist in einem Fall, in welchem die Schutzschichten 20, 22 und 24 Folienmaterialien (zum Beispiel aus Kapton gebildete Folienmaterialien) sind, die haftende Schichten aufweisen, ein Anbringen/Ablösen einfach.
  • Wie vorstehend beschrieben, kann gemäß der ersten Ausführungsform ein Auftreten einer Teilentladung während einer Evaluierung der elektrischen Eigenschaften der Halbleitervorrichtung 1 begrenzt werden. Weiter können, da eine Verwendung von Photoresisten als die Schutzschichten ein Verarbeiten in einem gewöhnlichen Schritt ermöglicht, Kosten reduziert werden. Weiter wird, da die Positionen der Kontakt-Prüfsonden 7 an das Ende der Halbleitervorrichtung 1 verschoben werden können, während eine Teilentladung begrenzt wird, eine Fehleranalyse von der oberen Seite der Halbleitervorrichtung 1 einfach.
  • Es ist zu beachten, dass in der vorstehenden Beschreibung die Halbleitervorrichtung 1 als ein einzelner IGBT beschrieben worden ist aber ein Wafer sein kann. Genauer kann die Halbleitervorrichtung 1 ein Wafer sein, der eine Mehrzahl von Gruppen der Emitter-Elektroden 17 und 18, der Gate-Elektrode 19, der Schutzschichten 20, 22 und 24 und der leitfähigen Schichten 26 bis 28 aufweist. In diesem Fall werden Wirkungen wie eine Reduzierung einer Evaluierungszeit, eine Verbesserung eines Durchsatzes oder eine Reduzierung von Testkosten erzielt.
  • Die vorstehende Beschreibung stellt den Fall vor, in welchem die getrennten leitfähigen Schichten 26 und 27 bezüglich der Emitter-Elektroden 17 und 18 ausgebildet sind, aber sie sind nicht dadurch beschränkt. Da die Emitter-Elektroden 17 und 18 im Wesentlichen die gleichen elektrischen Potentiale aufweisen, können die leitfähigen Schichten 26 und 27 integriert über den Emitter-Elektroden 17 und 18 gebildet werden. In diesem Fall werden Wirkungen erhalten, dass eine Auswahl der Ausbildungsbereiche der leitfähigen Schichten einfach wird und dass ein Verarbeiten in dem Schritt des Ausbildens der leitfähigen Schichten einfach wird.
  • Zweite Ausführungsform
  • Die zweite Ausführungsform der vorliegenden Erfindung ist durch Ausbilden einer Mehrzahl von Öffnungsbereichen und leitfähigen Schichten gekennzeichnet, die zu den Kontakt-Prüfsonden 7 aus 1 korrespondieren. Da andere Anordnungen denen der ersten Ausführungsform (siehe 4) ähnlich sind, wird deren Beschreibung hier weggelassen.
  • 6 ist eine Draufsicht, die ein Beispiel der Anordnung einer Halbleitervorrichtung 1 gemäß der zweiten Ausführungsform zeigt. Außerdem ist 7 eine Querschnittsansicht, die einen B-B-Querschnitt aus 6 zeigt.
  • Wie in 6 gezeigt, ist auf Emitter-Elektroden 17 eine Schutzschicht 20 so ausgebildet, dass sie drei Öffnungsbereiche 21 aufweist, die so vorgesehen sind, dass Teile (drei Stellen) der Emitter-Elektroden 17 an den Öffnungsbereichen 21 exponiert sind, und dass sie die anderen Teile der Emitter-Elektroden 17 bis auf die Bereiche der Emitter-Elektroden 17, die an den Öffnungsbereichen 21 exponiert sind, bedeckt. Weiter sind auf der Schutzschicht 20 und den Öffnungsbereichen 21 drei leitfähige Schichten 26 so ausgebildet, dass sie die Schutzschicht 20 und die Öffnungsbereich 21 bedecken und an den Öffnungsbereich 21 direkt mit den Emitter-Elektroden 17 verbunden sind. Mit anderen Worten sind die leitfähigen Schichten 26 jeweils getrennt für die Öffnungsbereiche 21 gebildet.
  • Auf Emitter-Elektroden 18 ist eine Schutzschicht 22 so ausgebildet, dass sie drei Öffnungsbereiche 23 aufweist, die so vorgesehen sind, dass Teile (drei Stellen) der Emitter-Elektroden 18 an den Öffnungsbereichen 23 exponiert sind, und dass sie die anderen Teile der Emitter-Elektroden 18 bis auf die Teile der Emitter-Elektroden 18, die an den Öffnungsbereichen 23 exponiert sind, bedeckt. Weiter sind auf der Schutzschicht 22 und den Öffnungsbereichen 23 leitfähige Schichten 27 so gebildet, dass sie die Schutzschicht 22 und die Öffnungsbereiche 23 bedecken und an den Öffnungsbereichen 23 direkt mit den Emitter-Elektroden 18 verbunden sind. Genauer sind die leitfähigen Schichten 27 jeweils für die Öffnungsbereiche 23 getrennt gebildet.
  • Die Anordnung an einer Gate-Elektrode 19 ist derjenigen der ersten Ausführungsform ähnlich.
  • In der vorstehend beschriebenen Anordnung wird, wenn die elektrischen Eigenschaften der Halbleitervorrichtung 1 tatsächlich zu evaluieren sind, die Halbleitervorrichtung 1 aus 6 auf der Einspannplattform 4 aus 1 platziert, um die Evaluierung auszuführen. Insbesondere werden die Kontakt-Prüfsonden 7 in Kontakt mit einem Teil der leitfähigen Schichten 26 bis 28 gebracht. In diesem Vorgang berühren die Kontakt-Prüfsonden 7 einzeln die leitfähigen Schichten 26 bis 28. Dann werden durch Anlegen von Strömen oder Spannungen an die Halbleitervorrichtung 1 die elektrischen Eigenschaften der Halbleitervorrichtung 1 evaluiert.
  • Es ist zu beachten, dass in der vorstehenden Beschreibung der Fall, in welchem die drei Kontakt-Prüfsonden 7 jeweils die Emitter-Elektroden 17 und 18 berühren, beschrieben worden ist, aber die vorliegende Erfindung ist nicht darauf beschränkt. Zum Beispiel kann die Anzahl der Öffnungsbereiche so verändert werden, dass sie zu der Anzahl der Kontakt-Prüfsonden korrespondiert, welche abhängig von den Größen der Elektroden, der Höhe eines Stroms usw. in der Halbleitervorrichtung verändert wird.
  • Wie vorstehend beschrieben, kann gemäß der zweiten Ausführungsform eine Teilentladung, die in den Umgebungen der Kontakt-Prüfsonden 7 oder zwischen den Kontakt-Prüfsonden 7 auftritt, effektiver begrenzt werden. Weiter kann, da die Stromverteilung der Halbleitervorrichtung 1, an die ein Strom angelegt worden ist, während der Evaluierung der elektrischen Eigenschaften angeglichen werden kann, eine Wärmeerzeugung der Halbleitervorrichtung 1 begrenzt werden.
  • Dritte Ausführungsform
  • Die dritte Ausführungsform der vorliegenden Erfindung ist durch Ausbilden von Schutzschichten durch Stapeln einer Mehrzahl von Lagen gekennzeichnet. Da andere Anordnungen denen der ersten Ausführungsform (siehe 4) oder der zweiten Ausführungsform (siehe 6) ähnlich sind, ist deren Beschreibung hier weggelassen.
  • 8 ist eine Querschnittsansicht, die ein Beispiel der Anordnung einer Halbleitervorrichtung 1 gemäß der dritten Ausführungsform zeigt. Es ist zu beachten, dass 8 einen Querschnitt (A-A-Querschnitt aus 4, B-B-Querschnitt aus 7) des Bereichs zeigt, in welchem die Emitter-Elektrode 17 ausgebildet ist, aber die leitfähige Schicht 26 und den Anschlussbereich 16 nicht zeigt.
  • Wie in 8 gezeigt, sind auf der Emitter-Elektrode 17 eine Schutzschicht 20 und eine Schutzschicht 30 gestapelt und so ausgebildet, dass sie einen Öffnungsbereich 21 aufweisen, der so vorgesehen ist, dass ein Teil der Emitter-Elektrode 17 an dem Öffnungsbereich 21 exponiert ist, und dass sie den anderen Teil der Emitter-Elektrode 17 bis auf den Teil der Emitter-Elektrode 17, der an dem Öffnungsbereich 21 exponiert ist, bedecken.
  • Die Schutzschicht 20 und die Schutzschicht 30 sind so ausgebildet, dass die Schutzschicht 30 (oberseitige Schicht) die Schutzschicht 20 (unterseitige Schicht) auf einer inneren Oberfläche des Öffnungsbereichs 21 bedeckt.
  • Währenddessen können die Schutzschicht 20 und die Schutzschicht 30 aus dem gleichen Material gebildet sein oder können aus voneinander verschiedenen Materialien gebildet sein. Zum Beispiel kann die Schutzschicht 20 ein Folienmaterial sein, die Schutzschicht 30 kann ein Photoresist sein, nur die Schutzschicht 30 kann nach einer Evaluierung der elektrischen Eigenschaften entfernt werden und eine Nachbearbeitung kann mit der zurückbleibenden Schutzschicht 20 ausgeführt werden. Dies ist wirksam, wenn Wire-Bonding in der Nachbearbeitung ausgeführt, wofür eine größere Öffnung benötigt wird.
  • Es ist zu beachten, dass in der vorstehenden Beschreibung der Fall, in welchem die Schutzschicht aus zwei Lagen ausgebildet ist, beschrieben worden ist, aber die vorliegende Erfindung ist nicht darauf beschränkt. Insbesondere ist, um eine außerordentliche Unebenheit an dem Öffnungsbereich zu begrenzen, die Anordnung nur so erforderlich, dass eine später gebildete Schutzschicht eine zuerst gebildete Schutzschicht bedeckt. Wenn eine solche Anordnung eingesetzt wird, kann eine leitfähige Schicht, die danach gebildet wird, leicht so gebildet werden, dass sie nicht unterbrochen ist.
  • In der vorstehenden Beschreibung ist der Bereich, in welchem die Emitter-Elektrode 17 ausgebildet ist, als ein Beispiel beschrieben worden; andere Elektroden weisen jedoch ähnliche Anordnungen auf.
  • Wie vorstehend beschrieben, kann gemäß der dritten Ausführungsform durch Ausbilden der Schutzschicht durch Stapeln der Mehrzahl von Lagen, eine Teilentladung, welche in den Umgebungen der Kontakt-Prüfsonden 7 oder zwischen den Kontakt-Prüfsonden 7 auftritt, effektiver begrenzt werden.
  • Vierte Ausführungsform
  • Es ist bekannt, dass in einer Halbleitervorrichtung eine Teilentladung häufig nicht nur in einem Elementbereich an einem Mittenteil, welches Kontakt-Prüfsonden berührt, sondern auch in Umgebungen eines Anschlussbereichs, der als ein äußeres Umfangsteil (zum Beispiel zwischen einer seitlichen Oberfläche und einer leitfähigen Schicht der Halbleitervorrichtung) dient, auftritt. Deshalb ist es erwünscht, ein Auftreten einer Teilentladung in den Umgebungen des Anschlussbereichs zu begrenzen.
  • Die vierte Ausführungsform der vorliegenden Erfindung ist durch Ausbilden einer Schutzschicht gekennzeichnet, welche mit einer Mehrzahl von Lagen in der Umgebung des Anschlussbereichs ausgebildet ist. Da andere Anordnungen der ersten Ausführungsform (siehe 4) oder der zweiten Ausführungsform (siehe 6) ähnlich sind, ist deren Beschreibung hier weggelassen.
  • 9 ist eine Querschnittsansicht, die ein Beispiel der Anordnung einer Halbleitervorrichtung 1 gemäß der vierten Ausführungsform zeigt. Es ist zu beachten, dass 9 einen Querschnitt (korrespondierend zu einem A-A-Querschnitt aus 4, einem B-B-Querschnitt aus 7) des Bereichs zeigt, in welchem die Emitter-Elektrode 17 ausgebildet ist.
  • Wie in 9 gezeigt, sind in der Umgebung des Anschlussbereichs 16 eine Schutzschicht 20 und eine Schutzschicht 31 gestapelt und ausgebildet.
  • Es ist zu beachten, dass in der vorstehenden Beschreibung der Bereich, in welchem die Emitter-Elektrode 17 ausgebildet ist, als ein Beispiel beschrieben worden ist, aber andere Elektroden weisen ebenfalls ähnliche Anordnungen auf.
  • Wie vorstehend beschrieben, können gemäß der vierten Ausführungsform durch weiteres Trennen der seitlichen Oberfläche der Halbleitervorrichtung 1 und der leitfähigen Schicht 26 (weiteres Vergrößern des Abstands zwischen der Halbleitervorrichtung 1 und der leitfähigen Schicht 26) die Entladung oder der Kurzschluss, die zwischen der Halbleitervorrichtung 1 und der leitfähigen Schicht 26 auftreten, weiter begrenzt werden.
  • Es ist zu beachten, dass die vorliegende Erfindung innerhalb des Gültigkeitsumfangs der vorliegenden Erfindung Ausführungsformen geeignet modifizieren oder weglassen kann.
  • Die vorliegende Erfindung ist detailliert beschrieben worden, aber die Beschreibungen sind in allen Aspekten darstellend, und die vorliegende Erfindung ist nicht darauf beschränkt. Es wird verstanden, dass zahlreiche Modifikationsbeispiele, welche nicht als Beispiele gezeigt sind, denkbar sind, ohne den Gültigkeitsumfang der vorliegenden Erfindung zu verlassen.
  • Bezugszeichenliste
    • 1
    Halbleitervorrichtung
    2
    Halbleiter-Evaluierungsvorrichtung
    3
    Prüfbasis
    4
    Einspannplattform
    5
    Evaluierungs-/Steuereinheit
    6
    isolierende Grundfläche
    7
    Kontakt-Prüfsonde
    8
    Bewegungsarm
    9
    Verbindungsteil
    10
    Signalleitung
    11
    Verbindungsteil
    12
    Signalleitung
    13
    Durchgangsbohrung
    14
    Kamera
    15
    Elementbereich
    16
    Anschlussbereich
    17, 18
    Emitter-Elektrode
    19
    Gate-Elektrode
    20
    Schutzschicht
    21
    Öffnungsbereich
    22
    Schutzschicht
    23
    Öffnungsbereich
    24
    Schutzschicht
    25
    Öffnungsteil
    26 bis 28
    leitfähige Schichten
    29
    Kollektor-Elektrode
    30
    Schutzschicht

Claims (18)

  1. Halbleitervorrichtung, aufweisend: mindestens eine Elektrode (17); eine Schutzschicht (20), die mindestens einen Öffnungsbereich (21) aufweist, der so vorgesehen ist, dass ein Teil der Elektrode (17) an dem Öffnungsbereich (21) exponiert ist, und die so ausgebildet ist, dass sie den anderen Teil der Elektrode (17) bis auf den Teil der Elektrode (17), der an dem Öffnungsbereich (21) exponiert ist, bedeckt, wobei die Schutzschicht (20) isolierend ist; und eine leitfähige Schicht (26), die so gebildet ist, dass sie die Schutzschicht (20) und den Öffnungsbereich (21) bedeckt und an dem Öffnungsbereich (21) direkt mit der Elektrode (17) verbunden ist.
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei die Schutzschicht (20) eine Mehrzahl der Öffnungsbereiche (21) für die Elektrode (17) aufweist.
  3. Halbleitervorrichtung gemäß Anspruch 1, wobei die Schutzschicht (20) durch Stapeln einer Mehrzahl von Lagen ausgebildet ist.
  4. Halbleitervorrichtung gemäß Anspruch 3, wobei die Lagen der Schutzschicht (20) aus voneinander verschiedenen Materialien ausgebildet sind.
  5. Halbleitervorrichtung gemäß Anspruch 3, wobei die Lagen der Schutzschicht (20) so ausgebildet sind, dass eine oberseitige Lage eine unterseitige Lage auf einer inneren Oberfläche des Öffnungsbereichs (21) bedeckt.
  6. Halbleitervorrichtung gemäß Anspruch 1, wobei die leitfähige Schicht (26) durch Stapeln einer Mehrzahl von Lagen ausgebildet ist.
  7. Halbleitervorrichtung gemäß Anspruch 6, wobei die Lagen der leitfähigen Schicht (26) aus voneinander verschiedenen Materialien ausgebildet sind.
  8. Halbleitervorrichtung gemäß Anspruch 1, wobei die leitfähige Schicht (26) getrennt von dem Öffnungsbereich (21) ausgebildet ist.
  9. Halbleitervorrichtung gemäß Anspruch 1, wobei die leitfähige Schicht (26) getrennt von der Elektrode (17) ausgebildet ist.
  10. Halbleitervorrichtung gemäß Anspruch 1, wobei in einem Fall, in welchem eine Mehrzahl von Elektroden mit einem identischen elektrischen Potential vorhanden ist, die leitfähige Schicht (26) über den Elektroden mit dem identischen Potential ausgebildet ist.
  11. Halbleitervorrichtung gemäß Anspruch 1, wobei die leitfähige Schicht (26) nicht an einem Ende der Halbleitervorrichtung (1) ausgebildet ist.
  12. Halbleitervorrichtung gemäß Anspruch 1, wobei die Schutzschicht (20) aus einem Photoresist ausgebildet ist.
  13. Halbleitervorrichtung gemäß Anspruch 1, wobei die Schutzschicht (20) aus Kapton (eingetragenes Markenzeichen) ausgebildet ist.
  14. Halbleitervorrichtung gemäß Anspruch 1, wobei die Schutzschicht (20) ein aus Kapton gebildetes Folienmaterial ist, und das Folienmaterial eine haftende Schicht aufweist.
  15. Halbleitervorrichtung gemäß Anspruch 1, wobei die leitfähige Schicht (26) eine Metallschicht ist.
  16. Halbleitervorrichtung gemäß Anspruch 15, wobei die Metallschicht Aluminium als eine Hauptkomponente aufweist.
  17. Halbleitervorrichtung gemäß Anspruch 15, wobei die Metallschicht Gold als eine Hauptkomponente aufweist.
  18. Halbleitervorrichtung gemäß Anspruch 1, wobei die Halbleitervorrichtung (1) ein Wafer ist, der eine Mehrzahl von Gruppen der Elektroden (17), der Schutzschicht (20) und der leitfähigen Schicht (26) aufweist.
DE112014006443.2T 2014-03-06 2014-03-06 Halbleitervorrichtung Ceased DE112014006443T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/055714 WO2015132924A1 (ja) 2014-03-06 2014-03-06 半導体装置

Publications (1)

Publication Number Publication Date
DE112014006443T5 true DE112014006443T5 (de) 2016-11-24

Family

ID=54054760

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014006443.2T Ceased DE112014006443T5 (de) 2014-03-06 2014-03-06 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US10192797B2 (de)
JP (1) JP6207716B2 (de)
KR (1) KR20160117597A (de)
CN (1) CN106068552A (de)
DE (1) DE112014006443T5 (de)
WO (1) WO2015132924A1 (de)

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP3134214B2 (ja) * 1994-12-01 2001-02-13 株式会社日立製作所 配線基板のパターンエリア保護方法
JP2969086B2 (ja) 1996-09-25 1999-11-02 中日本電子株式会社 大電流用小型接触子
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6380555B1 (en) * 1999-12-24 2002-04-30 Micron Technology, Inc. Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components
KR20010104147A (ko) * 2000-05-13 2001-11-24 윤종광 반도체용 멀티플 라인 그리드와 그의 제조 방법 및 그를이용하여 피시비 보드 상에 반도체 칩을 실장하는 방법
JP4270773B2 (ja) 2001-06-08 2009-06-03 三洋電機株式会社 １チップデュアル型絶縁ゲート型半導体装置
JP2003130889A (ja) 2001-10-29 2003-05-08 Vector Semicon Kk 半導体装置検査装置及び検査方法
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
TW558835B (en) * 2002-10-01 2003-10-21 Asia Pacific Microsystems Inc High-frequency inductance adjustment method for passive device
US6744067B1 (en) * 2003-01-17 2004-06-01 Micron Technology, Inc. Wafer-level testing apparatus and method
JP2005038884A (ja) * 2003-07-15 2005-02-10 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7135401B2 (en) * 2004-05-06 2006-11-14 Micron Technology, Inc. Methods of forming electrical connections for semiconductor constructions
EP1815515A4 (de) * 2004-10-29 2009-03-11 Flipchip Internat L L C Halbleiter-bauelementekapselung mit über einer polymerschicht liegender beule
JP4761880B2 (ja) * 2005-08-09 2011-08-31 パナソニック株式会社 半導体装置
US20070257323A1 (en) * 2006-05-05 2007-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked contact structure and method of fabricating the same
US7901956B2 (en) * 2006-08-15 2011-03-08 Stats Chippac, Ltd. Structure for bumped wafer test
JP2008218564A (ja) * 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 半導体装置
US20090166843A1 (en) * 2007-12-27 2009-07-02 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
KR101079205B1 (ko) * 2008-08-22 2011-11-03 주식회사 하이닉스반도체 반도체 장치 및 그 제조 방법
US8080880B2 (en) * 2009-03-20 2011-12-20 Infineon Technologies Ag Semiconductor device with arrangement of parallel conductor lines being insulated, between and orthogonal to external contact pads
JP5486866B2 (ja) * 2009-07-29 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP2290686A3 (de) 2009-08-28 2011-04-20 STMicroelectronics S.r.l. Verfahren zum elektrischen Testen und zur Montage elektronischer Bauelemente
CN102299096B (zh) * 2010-06-22 2017-08-01 中国科学院微电子研究所 半导体器件的接触的制造方法及具有该接触的半导体器件
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
JP5401409B2 (ja) 2010-07-22 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置
US8668847B2 (en) * 2010-08-13 2014-03-11 Samsung Electronics Co., Ltd. Conductive paste and electronic device and solar cell including an electrode formed using the conductive paste
US20120228704A1 (en) * 2011-03-07 2012-09-13 Dong-Hyuk Ju High-Voltage MOSFET with High Breakdown Voltage and Low On-Resistance and Method of Manufacturing the Same
US8729699B2 (en) * 2011-10-18 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connector structures of integrated circuits
US9496458B2 (en) * 2012-06-08 2016-11-15 Cree, Inc. Semiconductor light emitting diodes with crack-tolerant barrier structures and methods of fabricating the same
US9018645B2 (en) * 2013-08-29 2015-04-28 Stmicroelectronics Pte Ltd Optoelectronics assembly and method of making optoelectronics assembly
US9997492B2 (en) * 2013-11-21 2018-06-12 Nxp Usa, Inc. Optically-masked microelectronic packages and methods for the fabrication thereof
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices

Also Published As

Publication number Publication date
JPWO2015132924A1 (ja) 2017-03-30
WO2015132924A1 (ja) 2015-09-11
US20160343627A1 (en) 2016-11-24
JP6207716B2 (ja) 2017-10-04
CN106068552A (zh) 2016-11-02
KR20160117597A (ko) 2016-10-10
US10192797B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
DE112013005295B4 (de) Halbleitervorrichtung
DE102014117723B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE2359152C2 (de)
DE102016203011A1 (de) Arraysubstrat, Farbfilmsubstrat und Berührungsanzeigevorrichtung
DE602004010116T2 (de) Verfahren und vorrichtung zum testen elektrischer eigenschaften eines zu prüfenden objekts
DE102014108124B4 (de) Display-vorrichtung und verfahren zur reparatur unterbrochener leitungen derselben
DE102014106025B4 (de) Integration einer Strommessung in eine Verdrahtungsstruktur einer elektronischen Schaltung und elektronische Schaltung
DE102016111470A1 (de) Berührungsbildschirm und elektronische vorrichtung mit berührungsanzeige
DE102015212864A1 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102014119161A1 (de) Testen von Halbleitervorrichtungen und Vorrichtungen und deren Auslegung
DE102012205786A1 (de) Haltevorrichtung für Halbleitertest
DE102015114183A1 (de) Array-Substrat, Touch-Bildschirmpanel und Touch-Bildschirm-Vorrichtung
DE102015118309B4 (de) Verfahren zum bearbeiten eines substrats
DE102015108412A1 (de) Integrierter Temperatursensor
DE102014209932A1 (de) Verfahren zum Testen einer Halbleitervorrichtung
DE102011076109A1 (de) Halbleitertestverfahren und -gerät und Halbleitervorrichtung
DE102014111102B4 (de) Sondenkarte und Verfahren zum Ausführen eines ungeklemmten induktiven Schalttests
DE102015101200B4 (de) Elektronische Anordnung und Chipbaugruppe
DE102021112974A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE202013105955U1 (de) Sensorbaustein
DE112017004495T5 (de) Leistungshalbleitereinrichtung
DE112014006443T5 (de) Halbleitervorrichtung
WO2020187630A1 (de) Verfahren und vorrichtung zum elektrischen kontaktieren von bauelementen in einem halbleiterwafer
DE102011077778B4 (de) Verfahren zum Messen der Eigenschaften eines Halbleiterelements und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10335336B4 (de) Feldeffektbauelemente und Kondensatoren mit Elektrodenanordnung in einer Schichtebene

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021660000

Ipc: H01L0023485000

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final