DE112014004620T5 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE112014004620T5
DE112014004620T5 DE112014004620.5T DE112014004620T DE112014004620T5 DE 112014004620 T5 DE112014004620 T5 DE 112014004620T5 DE 112014004620 T DE112014004620 T DE 112014004620T DE 112014004620 T5 DE112014004620 T5 DE 112014004620T5
Authority
DE
Germany
Prior art keywords
signal
semiconductor chip
signal lines
wires
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112014004620.5T
Other languages
English (en)
Inventor
Masaki Aoshima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112014004620T5 publication Critical patent/DE112014004620T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Halbleitermodul 2 umfasst: einen ersten Halbleiterchip 31, der eine Oberfläche 33 umfasst, die mit einer ersten Signalelektrode 41 versehen ist; einen zweiten Halbleiterchip 32, der getrennt von dem ersten Halbleiterchip 31 angeordnet ist und eine Oberfläche 33 auf der Seite zu dem ersten Halbleiterchip 31 umfasst, die mit einer zweiten Signalelektrode versehen ist; eine erste Signalleitung 51, die elektrisch mit der ersten Signalelektrode 41 verbunden ist; und eine zweite Signalleitung 52, die elektrisch mit der zweiten Signalelektrode 42 verbunden ist. Die erste Signalleitung 51 und die zweite Signalleitung 52 sind derart angeordnet, dass eine Höhenposition der ersten Signalleitung 51 und eine Höhenposition der zweiten Signalleitung 52 in einer Höhenrichtung übereinstimmen, die in Richtung des zweiten Halbleiterchips 32 von dem ersten Halbleiterchip 31 ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleitermodul.
  • Hintergrund der Erfindung
  • Eine Patentdruckschrift 1 ( japanische Patentveröffentlichung Nr. 2009-295794 ) offenbart eine Halbleitervorrichtung, die mit einem Paar von Halbleiterchips versehen ist, die benachbart zueinander in einer Oben-Unten-Richtung angeordnet sind. Das Paar von Halbleiterchips ist derart angeordnet, dass zugehörige Emitterelektroden einander gegenüberliegen. Jeder Halbleiterchip ist über einen Draht mit einem Steuerungsanschluss verbunden. Die Steuerungsanschlüsse sind jeweils benachbart zueinander mit einem Intervall dazwischen in der Oben-Unten-Richtung angeordnet.
  • Kurzzusammenfassung der Erfindung
  • Technisches Problem
  • In der in der Patentdruckschrift 1 offenbarten Technik sind die Steuerungsanschlüsse für jeden der Halbleiterchips benachbart zueinander mit einem Intervall dazwischen in der Oben-Unten-Richtung angeordnet, wobei als Ergebnis hiervon eine Höhe einer Gesamtheit der Halbleitervorrichtung in der Oben-Unten-Richtung hoch wird, wobei es ein Problem gegeben hat, dass die Vorrichtung eine große Größe aufweisen musste. Somit zielt die vorliegende Offenbarung darauf ab, ein Halbleitermodul bereitzustellen, dessen Größe verringert werden kann.
  • Lösung für das technische Problem
  • Ein hier offenbartes Halbleitermodul kann umfassen: einen ersten Halbleiterchip, der eine Oberfläche umfasst, die mit einer ersten Signalelektrode versehen ist, und einen zweiten Halbleiterchip, der getrennt von dem ersten Halbleiterchip angeordnet ist und eine Oberfläche auf der Seite zu dem ersten Halbleiterchip umfasst, die mit einer zweiten Signalelektrode versehen ist. Ferner kann das Halbleitermodul eine erste Signalleitung, die elektrisch mit der ersten Signalelektrode verbunden ist, und eine zweite Signalleitung umfassen, die elektrisch mit der zweiten Signalelektrode verbunden ist. Die erste Signalleitung und die zweite Signalleitung können derart angeordnet sein, dass eine Höhenposition der ersten Signalleitung und eine Höhenposition der zweiten Signalleitung in einer Höhenrichtung übereinstimmen, die in Richtung des zweiten Halbleiterchips von dem ersten Halbleiterchip ist.
  • Gemäß einer derartigen Konfiguration kann, da die erste Signalleitung und die zweite Signalleitung angeordnet sind, um zugehörige Höhenpositionen aufzuweisen, die in der Höhenrichtung von dem ersten Halbleiterchip in Richtung des zweiten Halbleiterchips übereinstimmen, eine Breite des Halbleitermoduls in dieser Richtung klein gemacht werden.
  • Das vorstehend beschriebene Halbleitermodul kann ferner einen Isolator, der zwischen dem ersten Halbleiterchip und dem zweiten Halbleiterchip angeordnet ist, ein erstes Signalmuster, das auf einer Oberfläche des Isolators auf der Seite zu dem ersten Halbleiterchip bereitgestellt ist, und ein zweites Signalmuster umfassen, das auf einer Oberfläche des Isolators auf der Seite zu dem zweiten Halbleiterchip bereitgestellt ist. Die erste Signalelektrode kann elektrisch mit der ersten Signalleitung durch das erste Signalmuster verbunden sein, und die zweite Signalelektrode kann elektrisch mit der zweiten Signalleitung über das zweite Signalmuster verbunden sein.
  • Kurzbeschreibung der Zeichnung
  • 1 zeigt eine vertikale Querschnittsdarstellung eines Halbleitermoduls gemäß einem Ausführungsbeispiel.
  • 2 zeigt eine II-II-Querschnittsdarstellung aus 1.
  • 3 zeigt eine perspektivische Darstellung, die eine vergrößerte Darstellung eines Teils von einen Bestandteil bildenden Merkmalen des Halbleitermoduls zeigt.
  • 4 zeigt eine perspektivische Darstellung, die eine vergrößerte Darstellung eines Teils von einen Bestandteil bildenden Merkmalen des Halbleitermoduls zeigt.
  • 5 zeigt eine Querschnittsdarstellung eines Halbleitermoduls gemäß einem anderen Ausführungsbeispiel, die 2 entspricht.
  • 6 zeigt eine vertikale Querschnittsdarstellung eines Halbleitermoduls noch eines weiteren Ausführungsbeispiels.
  • 7 zeigt eine VII-VII-Querschnittsdarstellung aus 6.
  • 8 zeigt eine perspektivische Darstellung, die eine vergrößerte Darstellung eines Teils von einen Bestandteil bildenden Merkmalen des Halbleitermoduls zeigt.
  • 9 zeigt eine vertikale Querschnittsdarstellung eines Halbleitermoduls noch eines weiteren Ausführungsbeispiels.
  • 10 zeigt eine Querschnittsdarstellung eines Halbleitermoduls noch eines weiteren Ausführungsbeispiels, die 2 entspricht.
  • Beschreibung der Ausführungsbeispiele
  • Nachstehend werden Ausführungsbeispiele unter Bezugnahme auf die beigefügte Zeichnung beschrieben. Wie es in 1 bis 3 gezeigt ist, umfasst ein Halbleitermodul 2 gemäß einem Ausführungsbeispiel ein Paar von Halbleiterchips 3 (erster Halbleiterchip 31 und zweiter Halbleiterchip 32) und eine Vielzahl von Signalleitungen 5 (erste Signalleitungen 51 und zweite Signalleitungen 52). Es ist anzumerken, dass in 3 der erste Halbleiterchip 31 und der zweite Halbleiterchip 32 sowie die ersten Signalleitungen 51 und die zweiten Signalleitungen 52 in einem Zustand gezeigt sind, bei dem sie in einer Oben-Unten-Richtung (z-Richtung) für eine einfachere Betrachtung getrennt sind. Ferner umfasst das Halbleitermodul 2 Emitterleitungen 53 und Kollektorleitungen 54, die jeweils den Halbleiterchips 3 entsprechen. Ferner umfasst das Halbleitermodul 2 ein Versiegelungsharz 6, das eine Gesamtheit hiervon versiegelt.
  • In dem Ausführungsbeispiel werden IGBTs (Bipolartransistoren mit isolierter Gateelektrode) als die Halbleiterchips 3 verwendet. Der erste Halbleiterchips 31 und der zweite Halbleiterchip 32 sind mit einem Intervall dazwischen in der Oben-Unten-Richtung (z-Richtung) angeordnet. In dem in 1 gezeigten Beispiel ist der erste Halbleiterchip 31 über dem zweiten Halbleiterchip 32 angeordnet. Jeder des Paares von Halbleiterchips 3 (erster Halbleiterchip 31 und zweiter Halbleiterchip 32) umfasst eine vordere Oberfläche 33 und eine hintere Oberfläche 34, wobei sie derart angeordnet sind, dass zugehörige vordere Oberflächen 33 einander gegenüberliegen. Das heißt, die vordere Oberfläche 33 des ersten Halbleiterchips 31 blickt nach unten und die vordere Oberfläche 33 des zweiten Halbleiterchips 32 blickt nach oben (die hintere Oberfläche 34 des ersten Halbleiterchips blickt nach oben und die hintere Oberfläche 34 des zweiten Halbleiterchips 32 blickt nach unten). Eine Emitterelektrode (in der Zeichnung weggelassen) ist auf der vorderen Oberfläche 33 bereitgestellt und eine Kollektorelektrode (in der Zeichnung weggelassen) ist auf der hinteren Oberfläche 34 jedes Halbleiterchips 3 bereitgestellt. Eine Emitterleitung 53 ist bei einer Position angeordnet, die benachbart zu jeder Emitterelektrode ist. Jede Emitterelektrode ist mit der zugehörigen benachbarten Emitterleitung 53 durch ein Lötmittel 22 verbunden. Eine Kollektorleitung 54 ist bei einer Position angeordnet, die benachbart zu jeder Kollektorelektrode ist. Jede Kollektorelektrode ist mit der zugehörigen benachbarten Kollektorleitung 54 durch ein Lötmittel 23 verbunden. Das heißt, jeder Halbleiterchip 3 ist zwischen einer zugehörigen Emitterleitung 53 und einer zugehörigen Kollektorleitung 54 angeordnet. Die Kollektorleitungen 54 fungieren als Wärmesenken. Eine Wärme, die jeweils in den Halbleiterchips 3 (erster Halbleiterchip 31 und zweiter Halbleiterchip 32) erzeugt wird, wird über die Kollektorleitungen 54 (Wärmesenken) nach außen abgegeben.
  • Ein plattenförmiger Isolator 7 ist zwischen den oberen und unteren Emitterleitungen 53 angeordnet. Metallschichten sind jeweils auf vorderen und hinteren Oberflächen des Isolators 7 bereitgestellt. Die Metallschichten auf den vorderen und hinteren Oberflächen des Isolators 7 sind an entsprechenden Emitterleitungen 53 über Lötmittel 24 fixiert. Die oberen und unteren Emitterleitungen 53 sind durch den Isolator 7 isoliert.
  • Eine Kühleinrichtung (in der Zeichnung weggelassen) zur Kühlung der Halbleiterchips 3 ist bei einer Außenseite jeder der Kollektorleitungen 54 angeordnet. Ferner ist das Versiegelungsharz 6 zur Versiegelung des Halbleiterchips 3 zwischen den oberen und unteren Kollektorleitungen 54 eingefüllt.
  • Der obere erste Halbleiterchip 31 umfasst eine Vielzahl von ersten Signalelektroden 41, die auf der zugehörigen vorderen Oberfläche 33 bereitgestellt sind, und der untere zweite Halbleiterchip 32 umfasst eine Vielzahl von zweiten Signalelektroden 42, die auf der zugehörigen vorderen Oberfläche 33 bereitgestellt sind. Jede der Signalelektroden 4 (erste Signalelektroden 41 und zweite Signalelektroden 42) ist benachbart zu einer zugehörigen entsprechenden Emitterelektrode bereitgestellt. Die Signalelektroden 4 sind Elektroden für ein Senden und Empfangen von Steuerungssignalen zwischen den Halbleiterchips 3 und externen Vorrichtungen (in der Zeichnung weggelassen). Die Vielzahl von Signalelektroden 4 ist benachbart zueinander mit Intervallen dazwischen in einer Draufsicht bereitgestellt, wie es in 2 gezeigt ist. Die ersten Signalelektroden 41 und die zweiten Signalelektroden 42 sind bereitgestellt, um seitlich versetzt zu sein, sodass sie einander in der Draufsicht nicht überlappen bzw. überschneiden. In dem vorliegenden Ausführungsbeispiel sind die ersten Signalelektroden 41 und die zweiten Signalelektroden 42 angeordnet, um in der Draufsicht abwechselnd zueinander zu sein. Aufgrund dessen sind die ersten Signalelektroden 41 und die zweiten Signalelektroden 42 konfiguriert, um einander in der Oben-Unten-Richtung (z-Richtung) nicht zu überlappen bzw. zu überschneiden.
  • Jede der Signalleitungen 5 ist teilweise durch das Versiegelungsharz 6 bedeckt und weist einen Teil auf, der zu der Außenseite des Versiegelungsharzes 6 herausragt. Jede der Signalleitungen 5 (erste Signalleitungen 51 und zweite Signalleitungen 52) ist mit einer entsprechenden Signalelektrode 4 (erste Signalelektrode 41 oder zweite Signalelektrode 42) über einen Metalldraht (erster Draht 43 oder zweiter Draht 44) verbunden. Die ersten Signalleitungen 51 sind elektrisch mit den ersten Signalelektroden 41 über die ersten Drähte 43 verbunden, und die zweiten Signalleitungen 52 sind elektrisch mit den zweiten Signalelektroden 42 über die zweiten Drähte 44 verbunden. Die Signalleitungen 5 sind angeordnet, um sich parallel mit Intervallen dazwischen zu erstrecken. Die ersten Signalleitungen und die zweiten Signalleitungen sind abwechselnd angeordnet. Dementsprechend sind die ersten Drähte 43 und die zweiten Drähte 44 abwechselnd angeordnet. Wie es in 3 gezeigt ist, sind die ersten Drähte 43 gebogen, um nach unten zu ragen. Die einen Enden der ersten Drähte 43 sind mit den ersten Signalelektroden 41 von unterhalb der ersten Signalelektroden 41 verbunden, und die zugehörigen anderen Enden sind mit den ersten Signalleitungen 51 von unterhalb der ersten Signalleitungen 51 verbunden. Die zweiten Drähte sind gebogen, um nach oben zu ragen. Die einen Enden der zweiten Drähte 44 sind mit den zweiten Signalelektroden 42 von oberhalb der Signalelektroden 42 verbunden, und die zugehörigen anderen Enden sind mit den zweiten Signalleitungen 52 von oberhalb der zweiten Signalleitungen 52 verbunden.
  • Die jeweiligen Signalleitungen 5 (erste Signalleitungen 51 und zweite Signalleitungen 52) sind in einer Linie entlang einer seitlichen Richtung (y-Richtung) angeordnet, wie es in 4 gezeigt ist. Ferner erstrecken sich die jeweiligen Signalleitungen 5 (erste Signalleitungen 51 und zweite Signalleitungen 52) von der Außenseite des Versiegelungsharzes 6 in Richtung eines Bereichs, der zwischen den Halbleiterchips 3 (d. h. entlang einer x-Richtung) angeordnet ist (siehe 1). Ferner sind die Signalleitungen 5 (erste Signalleitungen 51 und zweite Signalleitungen 52) derart angeordnet, dass zugehörige Höhenpositionen in einer Höhenrichtung entlang der Oben-Unten-Richtung (z-Richtung) übereinstimmen, d. h. in der Höhenrichtung von dem ersten Halbleiterchip 31 in Richtung des zweiten Halbleiterchips 32. In der vorliegenden Beschreibung ist der Zustand, dass ”die Höhenpositionen übereinstimmen”, nicht streng auf eine identische Höhe begrenzt, sondern ist ein Konzept, das einen Zustand umfasst, in dem Höhen sich ein wenig unterscheiden können. Eine Abweichung der Höhenpositionen unter der Vielzahl von Signalleitungen 5 liegt vorzugsweise in einem Bereich eines Herstellungsfehlers von einem Standpunkt eines Erreichens einer Größenverringerung in dem Halbleitermodul. Der Bereich eines Herstellungsfehlers ist vorzugsweise ein Bereich von 0 bis 100 μm. Das heißt, eine Differenz zwischen den Höhenpositionen der Signalleitungen 5 ist vorzugsweise kleiner oder gleich 100 μm im Maximum. Ferner sind die Signalleitungen 5 (erste Signalleitungen 51 und zweite Signalleitungen 52) vorzugsweise derart konfiguriert, dass die ersten Signalleitungen 51 und die zweiten Signalleitungen 52 einander zumindest teilweise überlappen bzw. überschneiden, wenn sie entlang einer Richtung betrachtet werden, entlang der die Signalleitungen 5 ausgerichtet sind (y-Richtung). Indem die Signalleitungen 5 sich überlappen, wenn sie entlang der y-Richtung betrachtet werden, wird die Abweichung in den Höhenpositionen der Signalleitungen 5 in der z-Richtung kleiner.
  • Gemäß dem Halbleitermodul 2, das die vorstehend beschriebene Konfiguration aufweist, kann eine zugehörige Breite in der Oben-Unten-Richtung klein gemacht werden, indem veranlasst wird, dass die Höhenpositionen der Vielzahl von Signalleitungen 5 in der Oben-Unten-Richtung (z-Richtung) übereinstimmen. Dementsprechend kann die Größenverringerung des Halbleitermoduls 2 erreicht werden.
  • Vorstehend ist ein Ausführungsbeispiel beschrieben worden, wobei jedoch die spezifische Konfiguration nicht auf das vorstehend beschriebene Ausführungsbeispiel begrenzt ist. Beispielsweise werden die ersten Signalelektroden 41 und die zweiten Signalelektroden 42 abwechselnd in der Draufsicht in dem vorstehend beschriebenen Ausführungsbeispiel ausgerichtet, wobei jedoch keine Einschränkung auf diese Konfiguration vorliegt. Wie es in 5 gezeigt ist, kann die Konfiguration eine Vielzahl von ersten Signalelektroden 41 aufweisen, die angeordnet sind, indem sie auf einer Seite angesammelt sind, wobei die zweiten Signalelektroden angeordnet sind, indem sie auf der anderen Seite in der Draufsicht angesammelt sind. Es ist anzumerken, dass die Konfigurationen gemäß 5, die identisch zu 2 sind, mit den gleichen Bezugszeichen versehen werden, wobei eine Beschreibung hiervon weggelassen wird. Auch gemäß einer derartigen Konfiguration überlappen die ersten Signalelektroden 41 und die zweiten Signalelektroden 42 sich nicht in der Oben-Unten-Richtung (z-Richtung). Es kann verhindert werden, dass die ersten Drähte 43 und die zweiten Drähte 44 einen Kontakt miteinander herstellen, indem die Positionen der ersten Signalelektroden 41 und der zweiten Signalelektroden 42 versetzt werden.
  • Ferner ist die Konfiguration, die die Signalelektroden 4 und die Signalleitungen 5 elektrisch verbindet, nicht auf das vorstehend beschriebene Ausführungsbeispiel begrenzt. Beispielsweise können, wie es in 6 und 7 gezeigt ist, die Signalelektroden 4 und die Signalleitungen 5 durch Signalmuster 9 elektrisch verbunden werden. Die Konfigurationen gemäß 6 und 7, die identisch zu 1 und 2 sind, werden mit den gleichen Bezugszeichen versehen, wobei eine Beschreibung hiervon weggelassen wird. In dem in 6 und 7 gezeigten Ausführungsbeispiel umfasst das Halbleitermodul 2 den Isolator 72, der zwischen dem Paar von Halbleiterchips 3 angeordnet ist, und die Signalmuster 9 (erste Signalmuster 91 und zweite Signalmuster 92), die jeweils auf den Oberflächen des Isolators 72 angeordnet sind. Der Isolator 72 ist aus isolierenden Keramikmaterialien konfiguriert. Der Isolator 72 ist zwischen dem ersten Halbleiterchip 31 und dem zweiten Halbleiterchip 32 angeordnet. Die ersten Signalmuster 91 sind auf der vorderen Oberfläche (obere Oberfläche) des Isolators 72 bereitgestellt, und die zweiten Signalmuster 92 sind auf der hinteren Oberfläche (untere Oberfläche) des Isolators 72 bereitgestellt. Das heißt, die ersten Signalmuster 91 sind auf der Oberfläche des Isolators 72 auf der Seite zu dem ersten Halbleiterchip 31 bereitgestellt, und die zweiten Signalmuster 92 sind auf der Oberfläche des Isolators 72 auf der Seite zu dem zweiten Halbleiterchip 32 bereitgestellt. Ferner sind Emittermuster 153 auf den vorderen und hinteren Oberflächen des Isolators 72 bereitgestellt. Die Signalmuster 91 und die Emittermuster 153 sind aus einem Metall, wie beispielsweise Aluminium oder Kupfer, konfiguriert. Die Signalmuster 9 und die Emittermuster 153 sind voneinander getrennt.
  • Die Signalmuster 9 sind elektrisch mit den Signalelektroden 4 (erste Signalelektroden 41 oder zweite Signalelektroden 42) über ein Metalllötmittel (erste Lötmittel 93 oder zweite Lötmittel 94) verbunden. Die ersten Signalmuster 91 sind an den ersten Signalelektroden 41 durch die ersten Lötmittel 93 fixiert. Die zweiten Signalmuster 92 sind an den zweiten Signalelektroden 42 durch die zweiten Lötmittel 94 fixiert.
  • Die Signalleitungen 5 (erste Signalleitungen 51 oder zweite Signalleitungen 52) sind mit den Signalmustern 9 (erste Signalmuster 91 oder zweite Signalmuster 92) durch Metalldrähte (erste Drähte 143 oder zweite Drähte 144) verbunden. Die einen Enden der ersten Drähte 143 sind mit den ersten Signalmustern 91 von oberhalb der ersten Signalmuster 91 verbunden, und die zugehörigen anderen Enden sind mit den ersten Signalleitungen 51 von oberhalb der ersten Signalleitungen 51 verbunden, wie es in 8 gezeigt ist. Die einen Enden der zweiten Drähte 144 sind mit den zweiten Signalmustern 92 von unterhalb der zweiten Signalmuster 92 verbunden, und die zugehörigen anderen Enden sind mit den zweiten Signalleitungen 52 von unterhalb der zweiten Signalleitungen 52 verbunden. Die ersten Drähte 143 erstrecken sich von den ersten Signalmustern 91 und den ersten Signalleitungen 51 nach oben. Die zweiten Drähte 144 erstrecken sich von den zweiten Signalmustern 92 und den zweiten Signalleitungen 52 nach unten. Die ersten Signalleitungen 51 sind elektrisch mit den ersten Signalelektroden 41 über die ersten Drähte 143, die ersten Signalmuster 91 und die ersten Lötmittel 93 verbunden. Die zweiten Signalleitungen 52 sind elektrisch mit den zweiten Signalelektroden 42 über die zweiten Drähte 144, die zweiten Signalmuster 92 und die zweiten Lötmittel 94 verbunden.
  • Die Emittermuster 153 sind jeweils an den vorderen Oberflächen 33 der Halbleiterchips 3 durch Lötmittel 122 fixiert. Aufgrund dessen sind die Emitterelektroden auf den vorderen Oberflächenseiten der Halbleiterchips 3 elektrisch mit den Emittermustern 153 verbunden.
  • Gemäß einer derartigen Konfiguration können Kontakte zwischen den Drähten (erste Drähte 143 und zweite Drähte 144) verhindert werden, indem die Signalelektroden 4 und die Signalleitungen 5 über die Signalmuster 9 elektrisch verbunden werden, wie es in 8 gezeigt ist. Das heißt, ohne das Eingreifen der Signalmuster 9 gibt es eine Möglichkeit, dass die Drähte 143 und 144 einen Kontakt herstellen, indem sich die ersten Drähte 143 und die zweiten Drähte 144 einander schneiden. Mit dem Eingreifen der Signalmuster 9 kann jedoch der Kontakt zwischen den Drähten 143 und 144 verhindert werden, da die ersten Drähte 143 und die zweiten Drähte 144 einander nicht schneiden.
  • Ferner werden in dem vorstehend beschriebenen Ausführungsbeispiel die Drähte verwendet, um die Signalelektroden 4 und die Signalleitungen 5 elektrisch zu verbinden, wobei jedoch nicht notwendigerweise Drähte verwendet werden müssen. Beispielsweise können, wie es in 9 gezeigt ist, die Signalleitungen 5 (erste Signalleitungen 51 und zweite Signalleitungen 52) konfiguriert sein, um direkt mit den Signalmustern 9 (erste Signalmuster 91 und zweite Signalmuster 92) verbunden zu werden. In 9 werden die Konfigurationen, die identisch zu 6 sind, mit den gleichen Bezugszeichen versehen, wobei eine Beschreibung hiervon weggelassen wird. In dem in 9 gezeigten Ausführungsbeispiel biegen sich die ersten Signalleitungen 51 nach oben, wobei sich die zweiten Signalleitungen 52 nach unten biegen. Die einen Enden der ersten Signalleitungen 51 decken obere Oberflächen der ersten Signalmuster 91 ab, und die einen Enden der zweiten Signalleitungen 52 decken untere Oberflächen der zweiten Signalmuster 52 ab. Die ersten Signalleitungen 51 sind an den ersten Signalmustern 91 durch Lötmittel (in der Zeichnung weggelassen) fixiert, wobei die zweiten Signalleitungen 52 an den zweiten Signalmustern 92 durch Lötmittel (in der Zeichnung weggelassen) fixiert sind.
  • Ferner ist die Anordnung der Vielzahl von Signalleitungen 5 (erste Signalleitungen 51 und zweite Signalleitungen 52) nicht auf die vorstehend beschriebenen Ausführungsbeispiele begrenzt. Beispielsweise kann, wie es in 10 gezeigt ist, die Vielzahl von Signalleitungen 5 in einem Zustand angeordnet sein, bei dem Positionen zugehöriger ferner Enden in einer longitudinalen Richtung bzw. Längsrichtung versetzt sind. In 10 werden die Konfigurationen, die zu 2 identisch sind, mit den gleichen Bezugszeichen versehen, wobei eine Beschreibung hiervon weggelassen wird. In dem vorliegenden Ausführungsbeispiel sind die Positionen der fernen Enden in drei Stufen versetzt. Die Signalleitungen 5, die weiter von den Halbleiterchips 3 entfernt sind, können länger gemacht werden als die Signalleitungen 5, die näher bei den Halbleiterchips 3 sind. Die ersten Signalleitungen 51 und die zweiten Signalleitungen 52 sind abwechselnd angeordnet. Ferner schneiden sich eine Richtung, entlang der sich die Vielzahl von Signalleitungen 5 (erste Signalleitungen 51 und zweite Signalleitungen 52) erstreckt, und eine Richtung, entlang der sich die Drähte (erste Drähte 43 und zweite Drähte 44) erstrecken, einander.
  • Ferner werden in den vorstehend beschriebenen Ausführungsbeispielen IGBTs als die Halbleiterchips 3 verwendet, wobei jedoch keine Einschränkung hierauf besteht, wobei MOSFETs oder dergleichen als die Halbleiterchips 3 verwendet werden können.
  • Spezifische Beispiele der vorliegenden Erfindung sind ausführlich beschrieben worden, wobei diese jedoch lediglich beispielhafte Angaben sind und somit den Umfang der Patentansprüche nicht begrenzen. Die in den Patentansprüchen beschriebene Technologie umfasst Modifikationen und Variationen der spezifischen Beispiele, die vorstehend präsentiert sind. Technische Merkmale, die in der Beschreibung und der Zeichnung beschrieben sind, können alleine oder in verschiedenen Kombinationen nützlich sein, wobei sie nicht auf die Kombinationen begrenzt sind, die ursprünglich beansprucht sind. Ferner kann die Technologie, die in der Beschreibung und der Zeichnung beschrieben ist, gleichzeitig eine Vielzahl von Zielen erreichen, wobei eine technische Bedeutung hiervon in einem Erreichen irgendeines von derartigen Zielen liegt.
  • Bezugszeichenliste
    • 2
    Halbleitermodul
    3
    Halbleiterchip
    4
    Signalelektrode
    5
    Signalleitung
    6
    Versiegelungsharz
    7
    Isolator
    9
    Signalmuster
    22
    Lötmittel
    23
    Lötmittel
    24
    Lötmittel
    31
    erster Halbleiterchip
    32
    zweiter Halbleiterchip
    33
    vordere Oberfläche
    34
    hintere Oberfläche
    35
    Emitterelektrode
    36
    Kollektorelektrode
    41
    erste Signalelektrode
    42
    zweite Signalelektrode
    43
    erster Draht
    44
    zweiter Draht
    51
    erste Signalleitung
    52
    zweite Signalleitung
    53
    Emitterleitung
    54
    Kollektorleitung (Wärmesenke)
    72
    Isolator
    91
    erstes Signalmuster
    92
    zweites Signalmuster
    93
    erstes Lötmittel
    94
    zweites Lötmittel
    143
    erster Draht
    144
    zweiter Draht
    153
    Emittermuster

Claims (2)

  1. Halbleitermodul mit einem ersten Halbleiterchip, der eine Oberfläche umfasst, die mit einer ersten Signalelektrode versehen ist; einem zweiten Halbleiterchip, der getrennt von dem ersten Halbleiterchip angeordnet ist und eine Oberfläche auf einer Seite zu dem ersten Halbleiterchip umfasst, die mit einer zweiten Signalelektrode versehen ist; einer ersten Signalleitung, die elektrisch mit der ersten Signalelektrode verbunden ist; und einer zweiten Signalleitung, die elektrisch mit der zweiten Signalelektrode verbunden ist, wobei die erste Signalleitung und die zweite Signalleitung derart angeordnet sind, dass eine Höhenposition der ersten Signalleitung und eine Höhenposition der zweiten Signalleitung in einer Höhenrichtung übereinstimmen, die in Richtung des zweiten Halbleiterchips von dem ersten Halbleiterchip ist.
  2. Halbleitermodul nach Anspruch 1, ferner mit: einem Isolator, der zwischen dem ersten Halbleiterchip und dem zweiten Halbleiterchip angeordnet ist; einem ersten Signalmuster, das auf einer Oberfläche des Isolators auf der Seite zu dem ersten Halbleiterchip bereitgestellt ist; und einem zweiten Signalmuster, das auf einer Oberfläche des Isolators auf einer Seite zu dem zweiten Halbleiterchip bereitgestellt ist, wobei die erste Signalelektrode elektrisch mit der ersten Signalleitung durch das erste Signalmuster verbunden ist und die zweite Signalelektrode elektrisch mit der zweiten Signalleitung durch das zweite Signalmuster verbunden ist.
DE112014004620.5T 2013-10-07 2014-08-27 Halbleitermodul Withdrawn DE112014004620T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-210188 2013-10-07
JP2013210188A JP2015076440A (ja) 2013-10-07 2013-10-07 半導体モジュール
PCT/JP2014/072455 WO2015053002A1 (ja) 2013-10-07 2014-08-27 半導体モジュール

Publications (1)

Publication Number Publication Date
DE112014004620T5 true DE112014004620T5 (de) 2016-07-14

Family

ID=52812822

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014004620.5T Withdrawn DE112014004620T5 (de) 2013-10-07 2014-08-27 Halbleitermodul

Country Status (5)

Country Link
US (1) US20160260691A1 (de)
JP (1) JP2015076440A (de)
CN (1) CN105612616A (de)
DE (1) DE112014004620T5 (de)
WO (1) WO2015053002A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164858B (zh) * 2018-02-16 2023-05-05 株式会社电装 半导体器件
JP7196761B2 (ja) * 2019-05-15 2022-12-27 株式会社デンソー 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US6181718B1 (en) * 1997-01-08 2001-01-30 Matsushita Electric Industrial Co., Ltd. Electronically cooled semiconductor laser module with modified ground line inductance
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
US7205656B2 (en) * 2005-02-22 2007-04-17 Micron Technology, Inc. Stacked device package for peripheral and center device pad layout device
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
US7800211B2 (en) * 2007-06-29 2010-09-21 Stats Chippac, Ltd. Stackable package by using internal stacking modules
JP5003418B2 (ja) * 2007-11-08 2012-08-15 トヨタ自動車株式会社 半導体装置とその製造方法
US8030743B2 (en) * 2008-01-07 2011-10-04 Fairchild Semiconductor Corporation Semiconductor package with an embedded printed circuit board and stacked die
KR101454321B1 (ko) * 2008-01-22 2014-10-23 페어차일드코리아반도체 주식회사 절연 금속 기판을 구비하는 반도체 패키지 및 그 제조방법
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
WO2009150875A1 (ja) * 2008-06-12 2009-12-17 株式会社安川電機 パワーモジュールおよびその制御方法
CN102612747B (zh) * 2010-01-08 2014-12-03 丰田自动车株式会社 半导体模块
US8878347B2 (en) * 2011-05-16 2014-11-04 Toyota Jidosha Kabushiki Kaisha Power module
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
US9240371B2 (en) * 2011-08-10 2016-01-19 Denso Corporation Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
JP2013191788A (ja) * 2012-03-15 2013-09-26 Denso Corp 半導体モジュール及び半導体装置
US9123555B2 (en) * 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
KR102320046B1 (ko) * 2014-09-19 2021-11-01 삼성전자주식회사 캐스케이드 칩 스택을 갖는 반도체 패키지

Also Published As

Publication number Publication date
CN105612616A (zh) 2016-05-25
JP2015076440A (ja) 2015-04-20
US20160260691A1 (en) 2016-09-08
WO2015053002A1 (ja) 2015-04-16

Similar Documents

Publication Publication Date Title
DE102005057401B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE112011105247T5 (de) Leistungsmodul
DE112013007376T5 (de) Halbleitervorrichtung
DE112019000660T5 (de) Halbleitervorrichtung
DE102016110235A1 (de) Halbleitervorrichtung mit Clipvorrichtung
DE112018002137T5 (de) Halbleiterbauteil
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE112016000588B4 (de) Schaltungsanordnung
DE102018126311B4 (de) Leistungshalbleitermodul
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE112016000586T5 (de) Schaltungsanordnung
DE112014004620T5 (de) Halbleitermodul
DE112014003204B4 (de) Leistungsmodul
DE102004047306B4 (de) Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten
DE112015003374B4 (de) Schaltungsanordnung
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist
DE212018000086U1 (de) Halbleitervorrichtung
WO2022263543A1 (de) Leiterplattenanordnung
DE102014107271B4 (de) Halbleitermodul
DE4444808B4 (de) Halbleitervorrichtung
DE102013102828B4 (de) Leistungsbaugruppe mit einer als Folienverbund ausgebildeten Verbindungseinrichtung
DE112020006695T5 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee