DE112014003568T5 - Doppelseitiges Verstärkungsflussmittel zur Einkapselung - Google Patents

Doppelseitiges Verstärkungsflussmittel zur Einkapselung Download PDF

Info

Publication number
DE112014003568T5
DE112014003568T5 DE112014003568.8T DE112014003568T DE112014003568T5 DE 112014003568 T5 DE112014003568 T5 DE 112014003568T5 DE 112014003568 T DE112014003568 T DE 112014003568T DE 112014003568 T5 DE112014003568 T5 DE 112014003568T5
Authority
DE
Germany
Prior art keywords
double
dsr
substrate
sided reinforcing
reinforcing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112014003568.8T
Other languages
English (en)
Inventor
Ribas Morgana De Avila
Siuli Sarkar
Ramakrishna Hosur Venkatagiriyappa
Sutapa Mukherjee
Harish Hanchina Siddappa
Bawa Singh
Rahul Raut
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha Metals Ltd
Alpha Assembly Solutions Inc
Original Assignee
Alpha Metals Ltd
Alpha Metals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha Metals Ltd, Alpha Metals Inc filed Critical Alpha Metals Ltd
Publication of DE112014003568T5 publication Critical patent/DE112014003568T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81026—Applying a precursor material to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

Doppelseitige Verstärkungs-(DSR)Materialien und Verfahren zur Halbleiterherstellung. Die DSR-Materialien weisen die Eigenschaften herkömmlicher Unterfüllmaterialien mit verbesserter Stabilität bei Raumtemperatur auf.

Description

  • GEBIET DER TECHNOLOGIE
  • Ein oder mehrere Aspekte betreffen im Allgemeinen die Elektronikindustrie und insbesondere Materialien und Verfahren für ein Halbleiter-Packaging.
  • HINTERGRUND
  • Es liegt ein steigender Bedarf an innovativen Produkten vor, die als Alternative zu herkömmlichen Unterfüllungsmaterialien im Halbleiter-Packaging sowohl auf Platten- wie auch Komponentenebene verwendet werden können. Schaltanlagenbaubetriebe suchen alternative, hochstabile Unterfüllmaterialien, die eine einfache Verarbeitung von Packaging-Material in der Elektronikindustrie unter verschiedenen Bedingungen erleichtern sollen.
  • ZUSAMMENFASSUNG
  • Gemäß einem oder mehreren Aspekten werden doppelseitige Verstärkungsmaterialien und -verfahren bereitgestellt.
  • Ein Aspekt der vorliegenden Offenbarung betrifft ein Verfahren zum Auftragen eines doppelseitigen Verstärkungs-(DSR)Materials auf eine Vorrichtung während eines Montageprozesses. In einer Ausführungsform umfasst das Verfahren ein Drucken eines Lötpastenmaterials auf ein Substrat einer gedruckten Leiterplatte, Aufnehmen einer Ball Grid Array-Vorrichtung mit einem Bestückungsapparat, Eintauchen der Vorrichtung in eine Druckflussmittel-Package-on-Package-(PoP)Maschine und Anordnen der Vorrichtung auf einem Lötpasten-Pad auf dem Substrat.
  • Aspekte des Verfahrens können ferner ein Anwenden von Wärme an dem Substrat enthalten, um die Vorrichtung wieder aufzuschmelzen, um die Vorrichtung an dem Substrat zu befestigen. Das Verfahren kann ferner nach dem Anwenden von Wärme an dem Substrat zum Wiederaufschmelzen der Vorrichtung ein vollständiges Auffüllen eines Spalts zwischen der Vorrichtung und dem Substrat mit härtbarem DSR-Material umfassen. Das Verfahren kann ferner ein Analysieren des härtbaren DSR-Materials unter der Vorrichtung durch ein Rasterelektronenmikroskop umfassen.
  • Ein weiterer Aspekt der Offenbarung betrifft ein doppelseitiges Verstärkungsmaterial, das die Eigenschaften von Unterfüllmaterialien mit verbesserter Stabilität bei Raumtemperatur aufweist. In einer Ausführungsform umfasst das Material ein Gemisch aus Harz, Härter, Katalysator und zumindest einem anderen Zusatzstoff, die bei Raumtemperatur stabil sind. Aspekte des doppelseitigen Verstärkungsmaterials enthalten ferner das Material, das mechanische Eigenschaften herkömmlicher Unterfüllmaterialien erreicht, und/oder das Material, das die Fall-/Schockeigenschaften herkömmlicher Unterfüllmaterialien erreicht. Weitere Aspekte, Ausführungsformen und Vorteile dieser beispielhaften Aspekte und Ausführungsformen sind in der Folge näher besprochen. Ferner ist klar, dass sowohl die vorangehenden Informationen wie auch die folgende ausführliche Beschreibung nur veranschaulichende Beispiele verschiedener Aspekte und Ausführungsformen sind und dazu bestimmt sind, einen Überblick oder ein Rahmenwerk für ein Verständnis der Art und Eigenschaft der beanspruchten Aspekte und Ausführungsformen zu bieten. Die beiliegenden Zeichnungen sind enthalten, um eine Darstellung und nähere Erklärung der verschiedenen Aspekte und Ausführungsformen zu bieten und sind in diese Patentschrift eingegliedert und stellen einen Teil derselben dar. Die Zeichnungen, gemeinsam mit dem Rest der Patentschrift, dienen der Erklärung von Prinzipien und Abläufen der beschriebenen und beanspruchten Aspekte und Ausführungsformen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen in allen verschiedenen Ansichten auf dieselben Teile. Ebenso sind die Zeichnungen nicht unbedingt im Maßstab, sondern die Betonung liegt vielmehr auf einer Darstellung der Prinzipien der offenbarten Ausführungsformen und ist nicht als Definition der Grenzen solcher Ausführungsformen gedacht. Der Klarheit wegen mag nicht jede Komponente in jeder Zeichnung bezeichnet sein. In der folgenden Beschreibung sind verschiedene Ausführungsformen unter Bezugnahme auf die folgenden Zeichnungen beschrieben, von welchen:
  • 1 ein Ablaufdiagramm eines Verfahrens zum Auftragen eines doppelseitigen Verstärkungs-(DSR)Materials gemäß einer oder mehreren Ausführungsform(en) ist;
  • 2 eine Fotografie ist, die mit einem Rasterelektronenmikroskop (SEM) von einem mit DSR-Material gefüllten Package gemäß einer oder mehreren Ausführungsform(en) aufgenommen wurde;
  • 3 Fall-/Schockdaten zeigt, die in einem beiliegenden Beispiel diskutiert werden;
  • 4 eine Grafik ist, die eine Viskositätsstabilität eines DSR-Materials gemäß einer oder mehreren Ausführungsform(en) zeigt;
  • 5 und 6 Daten von einer Temperaturwechselprüfung zeigen, die in einem beiliegenden Beispiel besprochen sind; und
  • 7 Fall-/Schockdaten zeigt, die in einem beiliegenden Beispiel besprochen sind.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Verschiedene hier beschriebene Ausführungsformen sind in ihrer Anwendung nicht auf die Konstruktionsdetails und die Anordnung von Komponenten beschränkt, die in der folgenden Beschreibung dargelegt oder in den Zeichnungen gezeigt sind. Eine oder mehrere Ausführungsform(en) können auf unterschiedliche Weisen durch- oder ausgeführt werden, die über die hier beispielhaft dargestellten hinausgehen.
  • Gegenwärtig werden allgemein herkömmliche wärmehärtende Unterfüllmaterialien auf Polymerbasis als Packaging-Material zur Verbesserung oder Erhöhung der mechanischen Eigenschaften des Materials verwendet. Unterfüllmaterialien, die allgemein im Einkapselungsprozess in der Elektronikindustrie verwendet werden, sind temperaturempfindlich und können Probleme verursachen, wenn sie Raumtemperatur ausgesetzt werden, wie ein vorzeitiges Härten. Dies und eine Lufteinwirkung können wiederum zu einem Viskositätsaufbau im Unterfüllmaterial führen, woraus Verarbeitungsprobleme resultieren. Daher hat die Verwendung herkömmlicher Unterfüllmaterialien an sich einige Nachteile, da ein separater Härtungsprozess getrennt von einem standardmäßigen Wiederaufschmelzungsprozess notwendig ist und die Unterfüllmaterialien unter –4 °C gelagert werden müssen.
  • Gemäß einer oder mehreren Ausführungsform(en) können Materialien und Verfahren diese Nachteile herkömmlicher Unterfüllmaterialien beheben. In einigen Ausführungsformen kann hier offenbartes Material aufgetragen werden und dient als herkömmliches Unterfüllmaterial und kann in standardmäßigen Wiederaufschmelzungsprozessen zum Härten des Materials verwendet werden. Nach dem Härten neigt das Material dazu, Eigenschaften eines Unterfüllmaterials zu haben, Raumtemperaturstabilität aufzuweisen und kann ohne zusätzliche Maßnahmen gelagert und verwendet werden. Das offenbarte DSR-Material ist ein Material, das ausgezeichnete Raumtemperaturstabilität hat. In einigen nicht einschränkenden Ausführungsformen ist das DSR-Material bei Raumtemperatur zumindest zwanzig Tage stabil. Die offenbarten Materialien sind auch im Sinne der Viskosität stabil. Von Vorteil ist, dass kein separater Härtungsprozess getrennt von standardmäßigen Wiederaufschmelzungsprozessen erforderlich ist.
  • Wie hier verwendet, kann Wiederaufschmelzlöten allgemein als ein Prozess bezeichnet werden, in dem Lötpaste auf eine Oberfläche einer gedruckten Leiterplatte gedruckt oder auf diese abgegeben wird, oder eine Lötmittelvorform darauf angeordnet wird, oder beides davon stattfindet, Komponenten in oder nahe dem abgeschiedenen Lötmittel angeordnet werden und die Baugruppe auf eine ausreichende Temperatur erwärmt wird, um das Lötmittel wiederaufzuschmelzen.
  • Gemäß einer oder mehreren Ausführungsform(en) kann ein doppelseitiges Verstärkungs-(DSR)Material Eigenschaften herkömmlicher Unterfüllmaterialien aber mit verbesserter Stabilität bei Raumtemperatur aufweisen. In zumindest einigen Ausführungsformen enthält das DSR-Material ein Gemisch aus einem Harz, einem Härter, einem Katalysator und zumindest einem anderen Zusatzstoff, die alle bei Raumtemperatur stabil sind.
  • Gemäß einer oder mehreren Ausführungsform(en) sind Verfahren zum Auftragen des DSR-Materials offenbart. Zum Auftragen des DSR-Materials enthält ein Verfahren ein Drucken von Lötpastenmaterial auf ein Substrat einer gedruckten Leiterplatte, ein Aufnehmen einer Ball Grid Array-Vorrichtung mit einem Bestückungsapparat, Eintauchen der Vorrichtung in eine Druckflussmittel-Package-on-Package-(PoP)Maschine und Anordnen der Vorrichtung auf einem Lötpasten-Pad auf dem Substrat.
  • Der Begriff “doppelseitiges Verstärkungsmaterial” oder “DSR-Material”, wie hier verwendet, kann sich auf eine Art von Flussmittel enthaltender härtbarer Zusammensetzung beziehen. Die Zusammensetzung kann eines oder mehrere von einem Harz, einem Härter und einem Katalysator und sämtlichen anderen erforderlichen Zusatzstoffen enthalten. Ein Flussmittelagens kann darin vorhanden sein oder nicht. In zumindest einigen Ausführungsformen ist kein Flussmittelagens vorhanden. Wenn das DSR-Material Wärme ausgesetzt wird, wie durch einen Wiederaufschmelzungsprozess, kann das Material eine dreidimensionale Vernetzungsreaktion zur Bildung einer harten festen Masse und die Lötmittelverbindung und jedem Spalt zwischen den BGA-Kugeln und dem Substrat erfahren, wodurch es als Unterfüllmaterial dient.
  • Gemäß einer oder mehreren nicht einschränkenden Ausführungsform(en) kann ein DSR-Material eine oder mehrere der folgenden Komponente(n) bei den angegebenen Gewichtsprozenten enthalten:
    • a) 30–40 Gew.-% organische Lösemittel mit hohen Siedepunkten
    • b) 5–10 Gew.-% Epoxidharze unterschiedlicher Funktionalität
    • c) 15–30 Gew.-% feste Epoxidharze mit hohem Molekulargewicht und bifunktionell
    • d) 3–10 Gew.-% Dicarbonsäuren als Aktivator
    • e) 2–8 Gew.-% substituiertes aromatisches Amin als Katalysator
    • f) 1–5 Gew.-% auf Phosphen basierendes Salz als Katalysator
    • g) 1–5 Gew.-% flüssiger, anhydridartiger Härter/Katalysator
    • h) 0,1 bis 4 Gew.-% flüssiger Dehnungsmodifikator
    • i) 0,1–3 Gew.-% Adhäsionspromotoren
    • j) 20–50 Gew.-% Verstärkungsfüllstoffe
  • Gemäß einer oder mehreren Ausführungsform(en) kann die Stabilität und gewünschte Viskosität des Materials dem Verhältnis zwischen der Art von Epoxidharz und dem Härtungsmittel zugeschrieben werden. Der verwendete Katalysator sollte im Allgemeinen bei Raumtemperatur schwach reaktionsfähig sein und die Vernetzung sollte nur bei erhöhter Temperatur (Bearbeitungstemperatur) stattfinden. Vorzugsweise sollte die Vernetzung beginnen, sobald das Lötmittel schmilzt. Wenn das Epoxid eine Vernetzung erfährt, bevor das Lötmittel schmilzt, kann das vernetzte Epoxid hart werden und das gehärtete Epoxid kann dem geschmolzenen Lötmittel nicht ermöglichen, eine richtige Verbindung auf der elektronischen Leiterplatte zu bilden. Gemäß einer oder mehreren Ausführungsform(en) kann die Kombination aus Epoxid und Härtungsmittel die Vernetzungsreaktion bei erhöhten Temperaturen auslösen, sobald das Lötmittel schmilzt. Das gehärtete/vernetzte Epoxid kann einen Kranz um die Lötmittelverbindung bilden und kann die Übertragung einer auf die Lötmittelverbindung ausgeübten Belastung verringern.
  • In zumindest einigen Ausführungsformen können die Komponenten in einem gewünschten Verhältnis gemischt und einem Mahlen, wie einem Drei-Walzen-Mahlen, unterzogen werden. Nach einer Bestätigung von zum Beispiel FOG < 10 Mikron wird der Mahlprozess gestoppt. Die gemahlene Probe kann dann mit einer gewünschten Menge Verstärkungsfüllstoffen gemischt werden, um ein DSR-Fertigprodukt zu erhalten.
  • Gemäß einer oder mehreren nicht einschränkenden Ausführungsform(en) kann die Viskosität des DSR-Materials im Bereich von etwa 100 bis 500 Pa·S liegen. Die kalorimetrische Eigenschaft der DSR-Materialien kann durch DSC gemessen werden, um die Spitzenhärtungstemperatur zu bestimmen, die im Allgemeinen über dem Lötmittelschmelzpunkt liegen sollte. Die Glasübergangstemperatur (Tg) und der Wärmeausdehnungskoeffizient (CTE) des DSR-Materials können mit einem thermomechanischen Analysegerät (TMA) gemessen werden und der Speichermodul des Materials kann durch dynamische mechanische Analyse (DMA) gemessen werden.
  • Gemäß einigen Ausführungsformen wird ein Verfahren zum Auftragen eines DSR-Materials bereitgestellt, das leicht von einer PoP Maschine aufgetragen werden kann. Das DSR-Material, das als Unterfüllmaterial dienen soll, kann eine nicht fließende Eigenschaft haben. Nach dem Auftragen des DSR-Material (manchmal als “Flussmittel” bezeichnet) durch PoP kann das DSR-Material eine Vernetzung unter einer standardmäßigen SMT-Wiederaufschmelzung erfahren.
  • 1 zeigt eine beispielhafte Ausführungsform eines Verfahrens zum Auftragen von DSR-Material. Wie dargestellt, kann das Verfahren ein Drucken eines Lötpastenmaterials auf ein Substrat einer gedruckten Leiterplatte, ein Aufnehmen einer Ball Grid Array-Vorrichtung mit einem Bestückungsapparat, ein Eintauchen der Vorrichtung in eine Druckflussmittel-Package-on-Package-(PoP)Maschine und Anordnen der Vorrichtung auf einem Lötpasten-Pad auf dem Substrat beinhalten. Nach dem Wiederaufschmelzungsprozess kann ein Spalt zwischen der Komponente und der Platte vollständig mit härtbarem DSR-Material gefüllt sein.
  • Gemäß einer oder mehreren Ausführungsform(en) können verschiedene Verfahrensparameter des Verfahrens gesteuert werden. Diese können zum Beispiel Eintauchzeit, Eintauchtiefe und Aufstiegsgeschwindigkeit der eingetauchten Komponente enthalten. Die Eintauchzeit kann dahingehend signifikant sein, dass sie die Menge an Flussmittelüberführung auf jede Lötmittelkugel im BGA bestimmt. Die Menge einer Flussmittelüberführung auf jede Kugel kann die endgültigen mechanischen Zuverlässigkeitseigenschaften des zusammengebauten Packages beeinflussen. Eine längere Eintauchzeit kann zu höheren mechanischen Eigenschaften des Packages führen. Für gewöhnlich kann die Eintauchzeit von kleineren Packages zu größeren Packages variieren. In einigen nicht einschränkenden Ausführungsformen kann eine Eintauchzeit von etwa 0,1 Sek. bis etwa 5 Sek. empfohlen werden. Die Eintauchtiefe kann auch dazu beitragen, eine hohe mechanische Festigkeit im fertigen Package zu erreichen. In einigen nicht einschränkenden Ausführungsformen kann die Eintauchtiefe von etwa 50% bis etwa 90% variieren, abhängig von dem Package und der abschließenden Anforderung an die mechanische Zuverlässigkeit für das gegebene Package. In einigen speziellen Ausführungsformen wird etwa 90% der Kugelhöhe des BGA Packages als Eintauchtiefe empfohlen. Die Aufstiegsgeschwindigkeit ist allgemein als die Geschwindigkeit bekannt, bei der das Gerät die Komponente aus der Flussmittelschale aus DSR-Material hebt. Die Aufstiegsgeschwindigkeit sollte vor der Bearbeitung für verschiedene Arten von Packages optimiert werden.
  • Gemäß einer oder mehreren Ausführungsform(en) hat ein DSR-Material die Eigenschaften herkömmlicher Unterfüllmaterialien, aber mit ausgezeichneter Stabilität bei Raumtemperatur. Herkömmliche Unterfüllmaterialien sind bei Raumtemperatur nicht stabil und ihre Viskosität ist beeinträchtigt, was ihre Fließfähigkeit und Härtbarkeit bei Verarbeitung negativ beeinflusst. Die gegenwärtig offenbarten DSR-Materialien sind bei Raumtemperatur stabil und neigen dazu, alle günstigen mechanischen Eigenschaften von Unterfüllmaterialien zu liefern.
  • Das Verfahren und die Zusammensetzungen, wie hier beschrieben, können in Anwendungen verwendet werden, welche die Herstellung einer gedruckten Leiterplatte, LED-Montage, Herstellung von Photovoltaikzellen, Halbleiterherstellung und Die-Befestigung enthalten, ohne aber darauf beschränkt zu sein.
  • Die Funktion und der Vorteil dieser und anderer Ausführungsformen der hier offenbarten Materialien und Verfahren gehen aus den folgenden Beispielen deutlicher hervor. Die folgenden Beispiele sollen die Vorteile der offenbarten Materialien und Verfahren zeigen, veranschaulichen aber nicht deren vollen Umfang.
  • BEISPIEL 1
  • Die Analyse eines härtbaren DSR-Materials unter einer Komponente erfolgte durch ein Rasterelektronenmikroskop (SEM), wie in 2 dargestellt. Aus dem SEM-Bild geht hervor, dass der Spalt zwischen der Platte und BGA-Komponente vollständig mit härtbarem DSR-Material gefüllt ist und dass keine Poren vorhanden sind. Dieses porenlose, vollständig gefüllte DSR-Material ist für eine Verbesserung der mechanischen Zuverlässigkeit der Komponenten auf der Platte verantwortlich.
  • BEISPIEL 2
  • Fall-/Schockeigenschaften des DSR-Materials wurden mit einem standardmäßigen Unterfüllmaterial Stay Chip 3082 verglichen, wie in 3 dargestellt.
  • Die Weibull-Kurve von 3 zeigt Fall-/Schockdaten einer standardmäßigen SMT-Lötpaste, standardmäßigen SMT-Lötpaste mit Unterfüllmaterial Staychip 3082 und einer standardmäßigen SMT-Lötpaste mit DSR-Material (NHHV4 + 40% Si). Bei dem Vergleich ist erkennbar, dass die Fall-/Schockeigenschaft einer Lötpaste mit Unterfüllmaterial im Vergleich zur standardmäßigen Lötpaste viel höher ist.
  • Ferner wird auch bestätigt, dass das DSR-Material der unterfüllten und wiederaufgeschmolzenen Platte äquivalent ist. Diese Fall-/Schockdaten sind eine gute Bestätigung, dass sich das DSR-Material wie ein Unterfüllmaterial verhält.
  • BEISPIEL 3
  • Die Stabilität des DSR-Materials wurde mit einem Malcolm-Viskosimeter bestimmt und die Viskosität des DSR-Materials wurde in regelmäßigen Zeitintervallen gemessen. Die Viskositätsdaten vom Malcolm-Viskosimeter sind in 4 dargestellt. Das DSR-Material zeigte eine ausgezeichnete Stabilität.
  • BEISPIEL 4
  • Es wurde eine Temperaturwechselprüfung nach dem IPC 9701-A Standard (0°C (10 min) bis +125 °C (10 min) über 1000 Zyklen) durchgeführt. Querschnitts- und mikroskopische Beobachtung von BGAs nach den 1000 Zyklen wurden zur Fehleranalyse durchgeführt. Ein Fehler wurde als ein 20% Anstieg im Nennwiderstand innerhalb von maximal 5 aufeinanderfolgenden Leseabtastungen definiert. Die Daten sind in der beiliegenden 5 angegeben. Wie dargestellt, erhöhte sich der elektrische Widertand bei keiner der Pasten um mehr als 20%. 6 zeigt die Querschnitte nach der Temperaturwechselbeanspruchung. Sowohl SH2 wie auch NHHV4-S bestanden 1000 Temperaturwechselbeanspruchungen von 0 C° bis +125 C° (10 min Verweildauer). Bei SH2 und NHHV4-S wurden keine Risse auf der Lötmittelkugel oder dem Flussmittelmaterial bis zu 1000 Temperaturwechselbeanspruchungen beobachtet. Bei der Sn3Ag0,5Cu CVP390 Lötpaste, ohne Zugabe von SH2 oder NHHV4-S, traten nach 750 Zyklen Risse auf. Somit boten SH2 und NHHV4-S der Lötmittelverbindung zusätzlichen Widertand gegen eine zyklische Ausdehnung (verursacht durch eine CTE-Fehlabstimmung) während der Temperaturwechselprüfung.
  • BEISPIEL 5
  • Fall-/Schockeigenschaften der offenbarten DSR-Materialien wurden mit einer herkömmlichen Lötpaste nach dem JEDEC Standard JESD22-B111 “Board Level Drop Test Method of Components for Handheld Electronic Products” mit der Service-Bedingung B (1500Gs, 0,5msec Puls, halbe Sinuskurve) verglichen. Eine Fehlererfassung wurde als das erste Ereignis einer intermittierenden Diskontinuität definiert, gefolgt von 3 zusätzlichen solchen Ereignissen während 5 anschließenden Fallereignissen.
  • Die Daten sind in 7 angegeben. Die NHHV4-S und SH2 Fall-/Schockkennlinien waren 2x bzw. 3x höher als nur mit der herkömmlichen Lötpaste. Die SH5-F Fall-/Schockkennlinie war fast 6x höher als nur mit der herkömmlichen Lötpaste.
  • Es ist klar, dass hier besprochene Ausführungsformen der Zusammensetzungen und Verfahren nicht in ihrer Anwendung auf die Konstruktionsdetails und die Anordnung, wie hier dargelegt, begrenzt sind. Die Zusammensetzungen und Verfahren können auch in anderen Ausführungsformen implementiert und auf verschiedene Weise praktiziert oder ausgeführt werden. Beispiele für spezielle Implementierungen sind hier zur veranschaulichenden Zwecken dargestellt und sind nicht als Einschränkung gedacht. Insbesondere sollen Vorgänge, Elemente und Merkmale, die in Verbindung mit einer oder mehreren Ausführungsform(en) besprochen sind, nicht von einer ähnlichen Rolle in einer anderen Ausführungsform ausgeschlossen sein.
  • Ebenso dient die hier verwendete Phraseologie und Terminologie der Beschreibung und ist nicht als Einschränkung auszulegen. Die Verwendung von “enthaltend”, “umfassend”, “habend”, “beinhaltend”, “einschließend” und Variationen davon sollen die in der Folge aufgelisteten Punkte und Äquivalente davon wie auch zusätzliche Punkte umfassen.
  • Nachdem zuvor mehrere Aspekte zumindest einer Ausführungsform beschrieben wurden, ist klar, dass verschiedene Änderungen, Modifizierungen und Verbesserungen für Fachleute auf dem Gebiet sofort klar sind. Solche Änderungen, Modifizierungen und Verbesserungen sollen Teil dieser Offenbarung sein und sollen im Umfang der Offenbarung liegen. Daher sind die vorangehende Beschreibung und die Beispiele nur beispielhaft.

Claims (12)

  1. Verfahren zum Auftragen von doppelseitigem Verstärkungs-(DSR)Material auf eine Vorrichtung während eines Montageprozesses, wobei das Verfahren umfasst: Drucken von Lötpastenmaterial auf ein Substrat einer gedruckten Leiterplatte; Aufnehmen einer Ball Grid Array-Vorrichtung mit einem Bestückungsapparat; Eintauchen der Vorrichtung in eine Druckflussmittel-Package-on-Package-(PoP)Maschine; und Anordnen der Vorrichtung auf einem Lötpasten-Pad auf dem Substrat.
  2. Verfahren nach Anspruch 1, des Weiteren umfassend ein Anwenden von Wärme an dem Substrat zum Wiederaufschmelzen der Vorrichtung, um die Vorrichtung am Substrat zu befestigen.
  3. Verfahren nach Anspruch 2, des Weiteren umfassend, nach dem Anwenden von Wärme an dem Substrat zum Wiederaufschmelzen der Vorrichtung, Füllen eines Spalts zwischen der Vorrichtung und dem Substrat mit härtbarem DSR-Material.
  4. Verfahren nach Anspruch 3, des Weiteren umfassend ein Analysieren des härtbaren DSR-Materials unter der Vorrichtung durch ein Rasterelektronenmikroskop.
  5. Verfahren nach Anspruch 1, gekennzeichnet durch eine Eintauchzeit von etwa 0,1 Sek. bis etwa 5 Sek.
  6. Verfahren nach Anspruch 1, gekennzeichnet durch eine Eintauchtiefe von etwa 50% bis etwa 90%.
  7. Doppelseitiges Verstärkungsmaterial, welches Eigenschaften von Unterfüllmaterialien und verbesserte Stabilität bei Raumtemperatur aufweist, wobei das Material ein Gemisch aus Harzen, einem Härter, einem Katalysator und zumindest einem anderen Zusatzstoff umfasst, die bei Raumtemperatur stabil sind.
  8. Doppelseitiges Verstärkungsmaterial nach Anspruch 7, wobei das Material die mechanischen Eigenschaften herkömmlicher Unterfüllmaterialien erreicht.
  9. Doppelseitiges Verstärkungsmaterial nach Anspruch 7, wobei das Material Fall-/Schock Eigenschaften herkömmlicher Unterfüllmaterialien erreicht.
  10. Doppelseitiges Verstärkungsmaterial nach Anspruch 7, wobei das Gemisch aus Harz funktionelle Epoxidharze, die mit etwa 5 bis etwa 10 Gewichtsprozent vorhanden sind, und ein bifunktionelles, festes Epoxidharz hohen Molekulargewichts umfasst, das mit etwa 15 bis etwa 30 Gewichtsprozent vorhanden ist.
  11. Doppelseitiges Verstärkungsmaterial nach Anspruch 10, wobei der Härter mit etwa 1 bis etwa 5 Gewichtsprozent vorhanden ist.
  12. Doppelseitiges Verstärkungsmaterial nach Anspruch 7, mit einer Viskosität von etwa 100 bis 500 Pa·S.
DE112014003568.8T 2013-08-02 2014-07-31 Doppelseitiges Verstärkungsflussmittel zur Einkapselung Pending DE112014003568T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IN3497CH2013 2013-08-02
IN3497/CHE/2013 2013-08-02
PCT/US2014/049046 WO2015017615A1 (en) 2013-08-02 2014-07-31 Dual-side reinforcement flux for encapsulation

Publications (1)

Publication Number Publication Date
DE112014003568T5 true DE112014003568T5 (de) 2016-04-14

Family

ID=52432416

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014003568.8T Pending DE112014003568T5 (de) 2013-08-02 2014-07-31 Doppelseitiges Verstärkungsflussmittel zur Einkapselung

Country Status (7)

Country Link
US (1) US9786629B2 (de)
JP (1) JP6573882B2 (de)
KR (2) KR102338917B1 (de)
CN (1) CN105453240B (de)
DE (1) DE112014003568T5 (de)
TW (1) TWI627226B (de)
WO (1) WO2015017615A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110763699B (zh) * 2019-10-12 2022-12-20 广州兴森快捷电路科技有限公司 线路板的内层互连缺陷的分析方法及线路板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780682B2 (en) * 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
US7331502B2 (en) * 2001-03-19 2008-02-19 Sumitomo Bakelite Company, Ltd. Method of manufacturing electronic part and electronic part obtained by the method
JP3608536B2 (ja) * 2001-08-08 2005-01-12 松下電器産業株式会社 電子部品実装方法
US6833629B2 (en) * 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
US7037399B2 (en) * 2002-03-01 2006-05-02 National Starch And Chemical Investment Holding Corporation Underfill encapsulant for wafer packaging and method for its application
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
US7279223B2 (en) 2003-12-16 2007-10-09 General Electric Company Underfill composition and packaged solid state device
KR20080003002A (ko) * 2005-04-27 2008-01-04 린텍 가부시키가이샤 시트상 언더필재 및 반도체장치의 제조방법
US7169641B2 (en) * 2005-05-03 2007-01-30 Stats Chippac Ltd. Semiconductor package with selective underfill and fabrication method therfor
JP4757070B2 (ja) * 2006-03-27 2011-08-24 富士通株式会社 半田付け用フラックス及び半導体素子の接合方法
WO2009013210A1 (en) 2007-07-23 2009-01-29 Henkel Limited Solder flux
WO2009117476A2 (en) * 2008-03-19 2009-09-24 Henkel Corporation Method of fabricating a semiconductor package or circuit assembly using a fluxing underfill composition applied to solder contact points in a dip process
US8008419B2 (en) * 2008-08-13 2011-08-30 Designer Molecules, Inc. Siloxane monomers and methods for use thereof
KR20110092553A (ko) * 2010-02-09 2011-08-18 삼성전자주식회사 자기조립된 절연 박막을 포함하는 반도체 패키지 모듈 및 그 제조 방법
JP5278385B2 (ja) * 2010-06-22 2013-09-04 信越化学工業株式会社 実装用封止材及びそれを用いて封止した半導体装置
KR20130124070A (ko) * 2012-05-04 2013-11-13 삼성전자주식회사 플립칩 패키지 제조 장치 및 이를 이용한 플립칩 패키지 제조 방법

Also Published As

Publication number Publication date
TWI627226B (zh) 2018-06-21
JP6573882B2 (ja) 2019-09-11
CN105453240A (zh) 2016-03-30
KR102338917B1 (ko) 2021-12-13
CN105453240B (zh) 2018-05-01
KR20160039617A (ko) 2016-04-11
TW201512294A (zh) 2015-04-01
WO2015017615A1 (en) 2015-02-05
JP2016535451A (ja) 2016-11-10
US9786629B2 (en) 2017-10-10
KR20220009982A (ko) 2022-01-25
US20160163672A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
KR102623878B1 (ko) 요변성제 그리고 이것을 함유하는 플럭스 및 솔더 페이스트
DE69636971T2 (de) Weichlotflussmittel auf epoxybasis ohne flüchtige organische verbindungen
DE3806738C1 (de)
DE60224581T2 (de) Doppelaufhärtungs-b-stapelbare unterfüllung für das wafer-niveau
DE19823615A1 (de) Flußmittelzusammensetzung
DE112005000364T5 (de) Leitfähiger Klebstoff
DE4003842A1 (de) Epoxidharzmassen zum einkapseln von halbleitern
DE102011122672A1 (de) Aktive Harzzusammensetzung, Verfahren zur Oberflächenmontage und gedruckte Leiterplatte
DE112015000621B4 (de) Flussmittel zum Löten und Lotzusammensetzung
DE112010000752T5 (de) Bleifreie Lotlegierung, ermüdungsbeständige Lötmaterialien, die die Lotlegierung enthalten, und kombinierte Produkte, die die Lötmaterialien verwenden
DE102011120404A1 (de) Härtbare Flussmittelzusammensetzung und Lötverfahren
DE4119552A1 (de) Epoxidharzmassen und damit eingekapselte halbleiterbauteile
CN114340836A (zh) 焊料合金及包含所述合金的焊膏
EP2886245B1 (de) Lotpaste mit adipinsäure, oxalsäure und aminkomponente
DE112014003568T5 (de) Doppelseitiges Verstärkungsflussmittel zur Einkapselung
DE60116126T2 (de) Haftungspaste und halbleitervorrichtung
DE102011120100A1 (de) Flussmittelzusammensetzung und Lötverfahren
DE102017108256A1 (de) Wärmehärtbare harzzusammensetzung und leiterplatte mit darauf montiertem elektronischem bauelement
DE102020127817A1 (de) Lotpaste und verbindungsstruktur
DE102020128093A1 (de) Lotpaste und montagestruktur
DE2060201B2 (de) Haertbare mischungen und deren verwendung
EP2886244A1 (de) Verfahren zur Befestigung eines Bauteils auf einem Substrat
DE102010046930B4 (de) Verfahren zur Oberflächenmontage
EP3524653B1 (de) Elektrisch leitfähige zusammensetzung
US20230151154A1 (en) Viscosity modifier and film-forming agent containing same

Legal Events

Date Code Title Description
R012 Request for examination validly filed