KR20110092553A - 자기조립된 절연 박막을 포함하는 반도체 패키지 모듈 및 그 제조 방법 - Google Patents

자기조립된 절연 박막을 포함하는 반도체 패키지 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20110092553A
KR20110092553A KR1020100012031A KR20100012031A KR20110092553A KR 20110092553 A KR20110092553 A KR 20110092553A KR 1020100012031 A KR1020100012031 A KR 1020100012031A KR 20100012031 A KR20100012031 A KR 20100012031A KR 20110092553 A KR20110092553 A KR 20110092553A
Authority
KR
South Korea
Prior art keywords
metal wiring
thin film
wiring pattern
insulating thin
self
Prior art date
Application number
KR1020100012031A
Other languages
English (en)
Inventor
정진산
이주한
조중찬
최현석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100012031A priority Critical patent/KR20110092553A/ko
Priority to US13/017,452 priority patent/US20110194260A1/en
Publication of KR20110092553A publication Critical patent/KR20110092553A/ko
Priority to US14/340,242 priority patent/US20140334108A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

자기조립된 유기 분자막을 포함하는 반도체 패키지 모듈 및 그 제조 방법에 대하여 개시한다. 반도체 패키지 모듈은 복수의 금속 배선 패턴 및 복수의 실장 패드가 형성되어 있는 모듈 PCB와, 복수의 금속 배선 패턴 중에서 선택된 일부 금속 배선 패턴 위에 자기조립되어 있는 절연 박막을 포함한다. 반도체 패키지 모듈을 형성하기 위하여, 복수의 비아홀이 형성된 모듈 PCB에 복수의 금속 배선 패턴을 형성한 후, 복수의 금속 배선 패턴 중에서 선택되는 적어도 1 개의 금속 배선 패턴의 표면에 유기 화합물을 자기조립시켜 절연 박막을 형성한다.

Description

자기조립된 절연 박막을 포함하는 반도체 패키지 모듈 및 그 제조 방법 {Semiconductor package module having self-assembled insulation thin film and method for manufacturing the same}
본 발명은 반도체 패키지 모듈 및 그 제조 방법에 관한 것으로, 특히 금속 배선들을 포함하는 PCB (printed circuit board)를 구비한 반도체 패키지 모듈 및 그 제조 방법에 관한 것이다.
최근, 각종 전자 제품이 소형화 및 고기능화 되어감에 따라, 전자 제품에 사용되는 전자 소자의 고집적화 및 고속화가 요구된다. 이에 따라 반도체 산업에서 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위하여 지속적으로 발전되어 왔다. 특히, 반도체 패키지 모듈의 집적도 향상에 따라 전자 기기들의 핵심 소자인 패키지가 고밀도화 및 고실장화되면서 모듈 내에서 배선 간격이 매우 좁아지고 있다. 이에 따라, 반도체 패키지 모듈 내에서 배선들간에 원하지 않는 단락이 발생되는 것을 방지할 수 있는 제조 기술이 필요하다.
본 발명의 목적은 서로 인접해 있는 복수의 배선들간의 원하지 않는 단락을 방지함으로써 신뢰성이 향상된 반도체 패키지 모듈을 제공하는 것이다.
본 발명의 다른 목적은 미세하고 복잡한 배선 구조를 포함하는 경우에도 단순화된 공정을 이용하여 짧은 공정 시간 내에 실용적인 방법으로 구현 가능하며, 서로 인접해 있는 복수의 배선들 간의 원하지 않는 단락을 방지할 수 있는 반도체 패키지 모듈의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제1 양태에 따른 반도체 패키지 모듈은 복수의 금속 배선 패턴 및 복수의 실장 패드가 형성되어 있는 모듈 PCB (printed circuit board)와, 상기 복수의 금속 배선 패턴 중에서 선택된 일부 금속 배선 패턴 위에 자기조립되어 있는 절연 박막을 포함한다.
상기 절연 박막은 상기 금속 배선 패턴의 표면에 자기조립되어 있는 정착기를 가지는 유기 분자들로 이루어지는 단일 분자층으로 이루어질 수 있다. 상기 정착기는 티올 유도체로 이루어질 수 있다. 그리고, 상기 절연 박막은 다음 식으로 표시되는 분자 구조를 포함할 수 있다.
-S-(CH2)n-X
식중, n 은 1 내지 20의 정수이고, X는 -CH3, -COOH, -OH, -SH, 또는 NH2 이다.
본 발명의 제1 양태에 따른 반도체 패키지 모듈에서, 상기 절연 박막은 상기 금속 배선 패턴의 표면에 자기조립되어 있는 제1 유기 분자층과, 상기 제1 유기 분자층에 수소 결합되어 있는 제2 유기 분자층을 포함하는 복수의 유기 분자층으로 이루어질 수 있다.
또한, 본 발명의 제1 양태에 따른 반도체 패키지 모듈에서, 상기 모듈 PCB에는 상기 모듈 PCB를 관통하는 비아홀 (via hole)이 형성되고, 상기 복수의 금속 배선 패턴은 상기 비아홀을 관통하여 상기 비아홀의 내부 측벽으로부터 상기 모듈 PCB의 외측 표면까지 연장되어 있는 제1 금속 배선 패턴을 포함할 수 있다. 그리고, 상기 절연 박막은 상기 제1 금속 배선 패턴의 표면에 자기조립될 수 있다. 또한, 상기 절연 박막은 상기 모듈 PCB의 외부로 상기 제1 금속 배선 패턴이 노출되지 않도록 상기 제1 금속 배선 패턴의 표면을 덮도록 형성될 수 있다.
또한, 상기 목적을 달성하기 위하여, 본 발명의 제2 양태에 따른 반도체 패키지 모듈은 비아홀, 상기 비아홀을 관통하는 금속 배선 패턴, 및 상기 비아홀의 주위에서 상기 금속 배선 패턴과 이웃하는 실장 패드가 형성되어 있는 모듈 PCB와, 상기 모듈 PCB상의 실장 패드 위에 실장되어 있는 반도체 칩 패키지와, 상기 금속 배선 패턴 위에 자기조립되어 있는 티올 유도체를 포함하는 복수의 유기 분자로 이루어지는 절연 박막을 포함할 수 있다.
상기 비아홀 내부에는 상기 절연 박막이 노출되는 빈 공간이 존재할 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 반도체 패키지 모듈의 제조 방법에서는 복수의 비아홀이 형성된 모듈 PCB에 복수의 금속 배선 패턴과, 복수의 실장 패드와, 복수의 탭 단자를 형성한다. 상기 복수의 금속 배선 패턴 중에서 선택되는 적어도 1 개의 금속 배선 패턴의 표면에 유기 화합물을 자기조립시켜 절연 박막을 형성한다.
본 발명에 따른 반도체 패키지 모듈의 제조 방법에서, 상기 복수의 금속 배선 패턴은 상기 복수의 비아홀 중에서 선택되는 어느 하나의 비아홀을 관통하여 상기 비아홀의 내부 측벽으로부터 상기 모듈 PCB의 외측 표면까지 연장되는 구리 배선층을 포함할 수 있다. 그리고, 상기 절연 박막을 형성하는 단계는 상기 구리 배선층의 노출 표면 위에 상기 유기 화합물을 자기조립시키는 단계를 포함할 수 있다.
또한, 본 발명에 따른 반도체 패키지 모듈의 제조 방법에서, 상기 절연 박막을 형성하는 단계는 상기 복수의 금속 배선 패턴 중에서 선택되는 적어도 1 개의 금속 배선 패턴을 노출시키는 마스크 패턴을 상기 복수의 실장 패드 및 상기 복수의 탭 단자 위에 형성하는 단계와, 상기 마스크 패턴을 통해 노출되는 상기 적어도 1 개의 금속 배선 패턴의 표면에 상기 유기 화합물을 자기조립시키는 단계를 포함할 수 있다.
상기 절연 박막을 형성하는 단계는 티올 유도체를 포함하는 유기 화합물이 용해된 용매 내에 상기 마스크 패턴이 형성된 상기 모듈 PCB를 딥핑 (dipping)하는 단계를 포함할 수 있다.
상기 유기 화합물은 다음 식으로 표시될 수 있다.
HS-(CH2)n-X
식중, n 은 1 내지 20의 정수이고, X는 -CH3, -COOH, -OH, -SH, 또는 NH2 이다.
상기 절연 박막을 형성하는 단계는 무수 및 무산소 분위기하에서 행해질 수 있다.
또한, 본 발명에 따른 반도체 패키지 모듈의 제조 방법에서, 상기 절연 박막을 형성하는 단계는 상기 적어도 1 개의 금속 배선 패턴의 표면에 제1 유기 화합물을 자기조립시켜 제1 유기 분자층을 형성하는 단계와, 상기 제1 유기 분자층에 제2 유기 화합물을 결합시켜 제2 유기 분자층을 형성하는 단계를 포함할 수 있다.
상기 제1 유기 분자층 및 제2 유기 분자층은 -NH2 기들 사이의 수소 결합에 의해 상호 결합될 수 있다. 또는, 상기 제1 유기 분자층 및 제2 유기 분자층은 -COOH 기들 사이의 수소 결합에 의해 상호 결합될 수 있다.
상기 제2 유기 분자층을 형성하는 단계는 상기 제1 유기 분자층을 형성하는 단계와 인시츄 (in-situ)로 행해질 수 있다.
본 발명의 기술적 사상에 따른 반도체 패키지 모듈은 모듈 PCB에서 비아홀을 관통하여 형성되는 금속 배선 패턴의 표면에 자기조립 방식에 의해 형성된 절연 박막을 포함한다. 따라서, 상기 금속 배선 패턴에 매우 근접한 위치에서 상기 금속 배선 패턴과 이웃하고 있는 도전 패턴들과 상기 금속 배선 패턴과의 사이에 단락이 발생될 염려가 없다.
또한, 본 발명에 따른 반도체 패키지 모듈의 모듈 PCB에서, 다양한 사이즈의 직경을 가지는 복수의 비아홀이 형성된 경우에도, 복수의 비아홀 내에 각각 균일한 두께의 절연 박막을 동시에 형성하는 것이 가능하다. 따라서, 모듈 PCB의 설계시 비아홀의 사이즈에 제한받지 않으므로 설계 자유도를 향상시킬 수 있다.
또한, 본 발명의 기술적 사상에 따른 반도체 패키지 모듈의 제조 방법에 따르면, 모듈 PCB의 외부에 노출되어 있는 복수의 외부 금속 배선 패턴의 표면 및 비아홀을 관통하여 형성되는 비아홀 금속 배선 패턴의 표면에서 외부와의 절연이 필요한 부분에 각각 자기조립 방식에 의해 절연 박막을 형성함으로써, 통상의 플러깅 공정 및 PSR 공정을 생략할 수도 있다. 따라서, 본 발명에 따르면 공정 시간이 단축되고 공정 단가가 감소됨으로써 생산성을 향상시킬 수 있다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 패키지 모듈의 구성을 개략적으로 보여주는 일부 절개 사시도이다.
도 2는 도 1의 반도체 패키지 모듈의 평면도이다.
도 3은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지 모듈의 요부 구성을 설명하기 위한 일부 단면도이다.
도 4는 도 3에 예시된 반도체 패키지 모듈에서 비아홀 금속 배선 패턴의 표면에 자기조립되어 있는 절연 박막의 구조를 예시한 도면이다.
도 5는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 패키지 모듈의 요부 구성을 설명하기 위한 일부 단면도이다.
도 6은 도 5에 예시된 반도체 패키지 모듈에서 비아홀 금속 배선 패턴의 표면에 자기조립되어 있는 절연 박막의 구조를 예시한 도면이다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지 모듈의 제조 방법을 설명하기 위한 플로차트이다.
도 8은 본 발명의 기술적 사상에 따른 구성이 적용될 수 있는 또 다른 반도체 패키지 모듈을 개략적으로 도시한 도면이다.
도 9는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 패키지 모듈을 포함하는 전자 시스템을 설명하는 도면이다.
도 10은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 패키지 모듈을 포함하는 메모리 카드를 설명하는 도면이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 패키지 모듈(100)의 구성을 개략적으로 보여주는 일부 절개 사시도이고, 도 2는 도 1의 반도체 패키지 모듈(100)의 평면도이다.
도 1 및 도 2를 참조하면, 반도체 패키지 모듈(100)은 복수의 층 구조를 갖는 다층 기판으로 이루어질 수 있다. 상기 반도체 패키지 모듈(100)은 복수의 회로 배선층(121 내지 126)을 포함하는 모듈 PCB(120)과, 상기 복수의 회로 배선층(121 내지 126)에 각각 형성되어 있는 복수의 금속 배선 패턴(130)을 포함한다. 상기 복수의 금속 배선 패턴(130)은 복수의 내부 금속 배선 패턴(132) 및 복수의 외부 금속 배선 패턴(134)과, 복수의 비아홀 금속 배선 패턴(136)을 포함한다.
상기 반도체 패키지 모듈(100)의 외부 표면에는 복수의 탭 단자(140)가 형성되어 있다. 상기 복수의 탭 단자(140)는 모듈 PCB(120)의 외측 표면의 에지 부분에 형성될 수 있다. 상기 복수의 탭 단자(140)는 외부와의 전기적인 접속을 위하여 제공되는 것으로, 복수의 내부 금속 배선 패턴(132) 및 복수의 외부 금속 배선 패턴(134)에 연결되어 있다.
또한, 상기 반도체 패키지 모듈(100)의 외부 표면에는 복수의 실장 패드(150)가 형성되어 있다. 상기 복수의 실장 패드(150)는 복수의 금속 배선 패턴(130)의 필요한 부분에 각각 전기적으로 연결되어 있다. 또한, 상기 복수의 실장 패드(150)는 상기 모듈 PCB(120) 위에 실장되는 반도체 칩 패키지(도시 생략)와 상기 모듈 PCB(120)와의 전기적인 연결을 위하여 제공될 수 있다.
상기 반도체 패키지 모듈(100)에는 상기 모듈 PCB(120)를 관통하는 복수의 비아홀(170)이 형성되어 있다. 상기 복수의 비아홀 금속 배선 패턴(136)은 비아홀(170)의 내부 측벽으로부터 상기 모듈 PCB(120)의 외측 표면까지 연장되도록 형성될 수 있다.
상기 비아홀 금속 배선 패턴(136)은 그 표면에 자기조립되어 있는 절연 박막(도 3의 "250" 및 도 5의 "350" 참조)으로 덮여 있다. 절연 박막(250, 350)에 대한 보다 상세한 사항은 도 3 내지 도 6을 참조하여 후술한다.
도 3은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지 모듈(100A)의 요부 구성을 설명하기 위한 일부 단면도이다. 도 3은 도 1 및 도 2의 III - III'선의 확대된 단면에 대응될 수 있다. 도 3에 있어서, 도 1 및 도 2에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명은 생략한다.
도 3을 참조하면, 상기 모듈 PCB(120)를 관통하는 비아홀(170)의 측벽은 비아홀 금속 배선 패턴(136)으로 덮여 있다. 상기 비아홀 금속 배선 패턴(136)은 도 3에 예시된 바와 같이 비아홀(170)의 내부 측벽으로부터 상기 모듈 PCB(120)의 외측 표면까지 연장될 수 있다. 상기 비아홀 금속 배선 패턴(136)은 구리 도금막으로 이루어질 수 있다.
반도체 패키지 모듈의 집적도가 향상됨에 따라 디자인이 조밀화되고, 그에 따라 상기 모듈 PCB(120)에서 상기 비아홀 금속 배선 패턴(136)과 실장 패드(150)와의 간격이 좁아지게 된다. 이와 같이 비아홀 금속 배선 패턴(136)과 실장 패드(150)와의 간격이 좁은 상태에서, 상기 모듈 PCB(120)상에 상기 반도체 칩 패키지(도시 생략)를 실장하기 위하여 상기 모듈 PCB(120)상에 형성된 실장 패드(150) 위에 솔더 페이스트(230)를 프린팅(printing)하기 위한 SMT (surface mounting technology) 공정을 행할 때, 상기 솔더 페이스트(230)가 정확한 위치에 프린팅되지 않는 경우 상기 비아홀 금속 배선 패턴(136)과 실장 패드(150)와의 사이에 단락이 발생될 수 있다.
본 발명에서는 상기 모듈 PCB(120)에서 상기 비아홀 금속 배선 패턴(136)과 실장 패드(150)와의 간격이 좁아지더라도 이들 사이에 단락이 발생되는 것을 방지하기 위하여, 상기 비아홀 금속 배선 패턴(136)의 표면에 자기조립되어 있는 절연 박막(250)을 포함한다.
상기 절연 박막(250)은 티올 유도체를 포함하는 화합물이 상기 티올 유도체를 정착기 (anchoring group)로 하여 상기 비아홀 금속 배선 패턴(136)의 표면에 자기조립 방식에 의해 선택적으로 결합되어 형성된 분자층으로 이루어질 수 있다. 티올 (thiol, -SH) 또는 디티올 (dithiol, -S-S-) 기를 가지는 티올 유도체는 구리 (Cu), 금 (Au), 백금 (Pt), 은 (Ag), 팔라듐 (Pd) 등과 같은 금속 물질과 안정적인 자기조립 단분자막 (self-assembled monolayer, SAM)를 형성할 수 있다.
상기 절연 박막(250)은 상기 비아홀 금속 배선 패턴(136)의 표면에 자기조립되어 있는 유기 분자들로 이루어지는 단일 분자층으로 이루어질 수 있다.
예를 들면, 상기 절연 박막(250)은 화학식 1로 표시되는 자기조립된 분자 구조를 포함할 수 있다.
Figure pat00001
화학식 1에서, n 은 1 내지 20의 정수이고, X는 -CH3, -COOH, -OH, -SH, 또는 NH2 이다.
도 4는 도 3에 예시된 반도체 패키지 모듈(100A)에서 비아홀 금속 배선 패턴(136)의 표면에 자기조립되어 있는 절연 박막(250)의 구조를 예시한 도면이다.
도 4에는 상기 절연 박막(250)이 화학식 1로 표시되는 분자들로 이루어지는 단일 분자층으로 구성된 경우를 예시하였다.
도 3 및 도 4에 예시된 절연 박막(250)의 두께를 조절하기 위하여, -(CH2)n-을 구성하는 n의 값을 적절히 선택함으로써 탄화수소기의 탄소 체인 길이를 조절할 수 있다.
도 5는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 패키지 모듈(100B)의 요부 구성을 설명하기 위한 일부 단면도이다. 도 5는 도 1 및 도 2의 III - III'선의 확대된 단면에 대응될 수 있다. 도 5에 있어서, 도 1 내지 도 3에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명은 생략한다.
도 5를 참조하면, 상기 모듈 PCB(120)를 관통하는 비아홀(170)의 측벽은 비아홀 금속 배선 패턴(136)으로 덮여 있다. 상기 비아홀 금속 배선 패턴(136)의 표면에는 복수층의 유기 분자층으로 이루어지는 절연 박막(350)이 형성되어 있다. 상기 절연 박막(350)을 구성하는 복수층의 유기 분자층은 상기 비아홀 금속 배선 패턴(136)의 표면에 자기조립되어 있는 제1 유기 분자층(352)과, 상기 제1 유기 분자층(352)에 수소 결합되어 있는 제2 유기 분자층(354)을 포함할 수 있다.
상기 제1 유기 분자층(352)은 티올 유도체를 포함하는 화합물이 상기 티올 유도체를 정착기로 하여 상기 비아홀 금속 배선 패턴(136)의 표면에 자기조립 방식에 의해 선택적으로 결합되어 형성된 분자층으로 이루어질 수 있다.
도 6은 도 5에 예시된 반도체 패키지 모듈(100B)에서 비아홀 금속 배선 패턴(136)의 표면에 자기조립되어 있는 절연 박막(350)의 구조를 예시한 도면이다.
도 6에는 HS-(CH2)n-NH2 (식중, n은 1 내지 20의 정수)의 구조를 가지는 유기 화합물이 상기 비아홀 금속 배선 패턴(136)의 표면에 자기조립되어 얻어진 제1 유기 분자층(352) 및 제2 유기 분자층(354)으로 구성되는 이중 분자층 구조를 가지는 절연 박막(350)을 예시하였다. 도 6에서, 상기 절연 박막(350)을 구성하는 제1 유기 분자층(352) 및 제2 유기 분자층(354)은 도 6의 "A"로 표시된 부분에서와 같이 -NH2 기 사이의 수소 결합에 의해 상호 결합될 수 있다.
도 6에서, 상기 제1 유기 분자층(352) 및 제2 유기 분자층(354)이 -NH2 기 사이의 수소 결합에 의해 상호 결합되어 있는 경우를 예시하였으나, 본 발명은 이에 한정되는 것은 아니다. 예를 들면, HS-(CH2)n-COOH (식중, n은 1 내지 20의 정수)의 구조를 가지는 화합물을 사용하여 상기 절연 박막(350)을 형성한 경우, 상기 제1 유기 분자층(352) 및 제2 유기 분자층(354)은 -COOH 기 사이의 수소 결합에 의해 상호 결합될 수 있다.
도 5 및 도 6에서, 상기 절연 박막(350)의 두께를 조절하기 위하여, -(CH2)n-을 구성하는 n의 값을 적절히 선택함으로써 탄화수소기의 탄소 체인 길이를 조절할 수 있다.
본 발명에 따른 반도체 패키지 모듈(100, 100A, 100B)의 모듈 PCB(120)에서, 비아홀(170)을 관통하여 형성되는 비아홀 금속 배선 패턴(136)의 표면에 상기 절연 박막(250 또는 350)을 형성함으로써, 상기 비아홀 금속 배선 패턴(136)에 매우 근접한 위치에서 상기 비아홀 금속 배선 패턴(136)과 이웃하고 있는 도전 패턴들, 예들 들면 실장 패드(150)와 상기 비아홀 금속 배선 패턴(136)과의 사이에 단락이 발생될 염려가 없다.
본 발명에 따른 반도체 패키지 모듈(100, 100A, 100B)의 모듈 PCB(120)에서, 상기 비아홀(170)을 관통하여 형성된 비아홀 금속 배선 패턴(136)의 표면에는 절연 박막(250 또는 350)이 자기조립되어 있으므로, 통상의 기술에서와 같이 플러깅 잉크 (plugging ink) 또는 플러깅 페이스트 (plugging paste)를 이용하여 비아홀(170) 내부를 채우는 공정을 생략할 수 있다. 즉, 본 발명에 따른 반도체 패키지 모듈(100, 100A, 100B)의 모듈 PCB(120)에서, 상기 비아홀(170) 내부에는 상기 절연 박막(250 또는 350)이 노출되는 빈 공간이 존재할 수 있다.
특히, 상기 반도체 패키지 모듈(100, 100A, 100B)에는 다양한 사이즈의 직경을 가지는 복수의 비아홀(170)이 형성될 수 있다.
통상의 플러깅 공정에 의해 상기 비아홀(170)의 내부 공간에 플러깅 잉크 또는 플러깅 페이스트를 채우는 경우, 서로 다른 사이즈의 직경을 가지는 복수의 비아홀에 대하여는 상기 플러깅 공정을 동시에 행할 수 없는 문제가 있다.
반면, 본 발명에 따른 반도체 패키지 모듈(100, 100A, 100B)에서는, 비아홀 금속 배선 패턴(136) 위에 형성되는 절연 박막(250 또는 350)이 자기조립 방식에 의해 형성되므로, 상기 절연 박막(250 또는 350)은 상기 비아홀(170)의 직경에 상관 없이, 노출되어 있는 비아홀 금속 배선 패턴(136)의 표면에 자기조립 방식에 의해 균일하게 형성될 수 있다. 따라서, 본 발명에 따른 반도체 패키지 모듈(100A)에서는 모듈 PCB(120)에 다양한 사이즈의 직경을 가지는 복수의 비아홀(170)이 형성된 경우에도, 복수의 비아홀(170) 내에 각각 균일한 두께의 절연 박막(250)을 동시에 형성하는 것이 가능하다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지 모듈의 제조 방법을 설명하기 위한 플로차트이다.
도 7을 참조하면, 복수의 비아홀(170)이 형성된 모듈 PCB(120)에 금속 배선 패턴(130), 복수의 실장 패드(150), 및 복수의 탭 단자(140)를 포함하는 다양한 단위 소자들을 형성한다 (프로세스 410).
상기 금속 배선 패턴(130)은 도 1 및 도 2를 참조하여 설명한 바와 같이 복수의 내부 금속 배선 패턴(132), 복수의 외부 금속 배선 패턴(134), 및 복수의 비아홀 금속 배선 패턴(136)을 포함할 수 있다. 상기 모듈 PCB(120)상에 형성되는 단위 소자들로서 다양한 배선들, 저항 소자, 능동 소자 등이 포함될 수 있다.
그 후, 상기 금속 배선 패턴(130) 중에서 선택되는 일부 영역의 표면에 유기 화합물을 자기조립시켜 절연 박막(250 또는 350)을 형성한다 (프로세스 420).
상기 절연 박막은 도 3 및 도 4를 참조하여 설명한 절연 박막(250), 또는 도 5 및 도 6을 참조하여 설명한 절연 박막(350)으로 이루어질 수 있다.
프로세스 420에서 사용되는 상기 유기 화합물은 화학식 2로 표시되는 유기 화합물로 이루어질 수 있다.
Figure pat00002
화학식 2에서, n 은 1 내지 20의 정수이고, X는 -CH3, -COOH, -OH, -SH, 또는 NH2 이다.
도 3 내지 도 6에 예시된 바와 같이 상기 비아홀 금속 배선 패턴(136)의 표면에만 선택적으로 절연 박막(250 또는 350)을 형성하기 위하여, 마스크 패턴(도시 생략)을 이용할 수 있다. 상기 마스크 패턴은 도 7의 프로세스 410에 따라 복수의 금속 배선 패턴(130)이 형성된 후, 절연 박막(250 또는 350)의 형성을 원하지 않는 영역, 예들 들면 상기 모듈 PCB(120)의 외측 표면에 노출되어 있는 복수의 외부 금속 배선 패턴(134) 중 일부 영역, 상기 복수의 실장 패드(150), 및 복수의 탭 단자(140)를 형성할 수 있다. 그 후, 상기 마스크 패턴을 통해 노출된 부분에만 선택적으로 화학식 2로 표시되는 유기 화합물이 자기조립되도록 함으로써 상기 복수의 비아홀 금속 배선 패턴(136)의 표면에 절연 박막(250 또는 350)을 형성할 수 있다.
상기 절연 박막(250 또는 350)을 형성하기 위하여, 예를 들면 화학식 2로 표시되는 유기 화합물이 용해되어 있는 유기 용매 내에 상기 비아홀 금속 배선 패턴(136)을 노출시키는 마스크 패턴(도시 생략)이 형성된 모듈 PCB(120)를 수 분 내지 수 십 시간, 예들 들면 30 분 내지 48 시간 동안 딥핑 (dipping)한 후, 세정 및 건조 공정을 차례로 행할 수 있다.
상기 마스크 패턴은 DFR (dry film resist)용 필름으로 이루어질 수 있다. 또는, 상기 마스크 패턴은 유기 화합물이 자기조립되지 않는 소수성 (hydrophobic) 표면 특성을 가지는 재료로 이루어질 수 있다.
상기 딥핑 공정은 무수 및 무산소 분위기하에서 행해질 수 있다. 상기 유기 용매로서 예를 들면 에탄올, CHCl3 (chloroform), DMF (dimethylformamide) 등을 사용할 수 있다.
특히, 도 5 및 도 6을 참조하여 설명한 바와 같이 절연 박막(350)이 제1 유기 분자층(352) 및 제2 유기 분자층(354)을 포함하는 복수의 유기 분자층으로 이루어지는 경우, 상기 비아홀 금속 배선 패턴(136)의 표면에 상기 제1 유기 분자층(352)이 자기조립되는 공정과, 상기 제1 유기 분자층(352) 위에 상기 제2 유기 분자층(354)이 수소 결합되는 공정은 인시튜 (in-situ)로 이루어질 수 있다.
도 7의 프로세스 420은, 프로세스 410에 따라 복수의 비아홀(170)이 형성된 모듈 PCB(120)에 금속 배선 패턴(130), 복수의 실장 패드(150), 및 복수의 탭 단자(140)를 포함하는 다양한 단위 소자들이 형성된 결과물에 대하여, PSR (photo-imageable solder resist) 공정을 행한 후 행해질 수 있다. 즉, 상기 모듈 PCB(120)상에 상기 금속 배선 패턴(130)중 절연 박막(250 또는 350)의 형성이 필요한 부분과 상기 복수의 실장 패드(150)와, 상기 복수의 탭 단자(140)를 노출시키는 PSR 패턴을 형성한 후, 상기 PSR 패턴을 통해 노출되는 부분들 중 절연 박막(250 또는 350)의 형성을 원하지 않는 부분들, 예들 들면 상기 복수의 실장 패드(150) 및 상기 복수의 탭 단자(140)를 마스크 패턴(도시 생략)으로 덮은 상태에서 프로세스 420을 행하여 원하는 부분에만 선택적으로 화학식 2로 표시되는 유기 화합물이 자기조립되도록 할 수 있다. 그 후, 상기 마스크 패턴을 제거하여, 복수의 비아홀 금속 배선 패턴(136)을 포함하는 원하는 부분에 절연 박막(250 또는 350)이 선택적으로 형성된 결과물을 얻을 수 있다.
도시하지는 않았으나, 상기 PSR 패턴의 형상 및 마스크 패턴의 형상을 적절히 설계함으로써, 상기 절연 박막(250 또는 350)이 상기 비아홀 금속 배선 패턴(136)의 표면뿐만 아니라 상기 복수의 외부 금속 배선 패턴(134)중 원하는 부분의 표면에도 형성되도록 할 수 있다.
모듈 PCB(120)의 외부에 노출되어 있는 복수의 외부 금속 배선 패턴(134) 및 비아홀 금속 배선 패턴(136)의 표면중 외부와의 절연이 필요한 부분에 각각 상기 절연 박막(250 또는 350)을 형성함으로써, 상기 절연 박막(250 또는 350)이 통상의 PSR 패턴의 기능을 대체할 수 있다. 따라서, 본 발명에 따르면, 반도체 패키지 모듈의 제조 공정에서 PSR 공정을 생략할 수도 있다.
이상, 본 발명의 기술적 사상에 의한 실시예들에 대하여 절연 박막(250 또는 350)이 형성된 모듈 PCB(120)를 포함하는 반도체 패키지 모듈(100, 100A, 100B)을 예로 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니다. 본 발명의 기술적 사상에 따른 구성은 다양한 종류의 반도체 소자들 및 이를 구비하는 다양한 종류의 패키지 모듈에 적용될 수 있다.
도 8은 본 발명의 기술적 사상에 따른 구성이 적용될 수 있는 반도체 패키지 모듈(500)을 개략적으로 도시한 도면이다.
도 8을 참조하면, 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 패키지 모듈(500)은 모듈 PCB(120)상에 실장된 다양한 형태의 반도체 칩 패키지(530)를 포함할 수 있다. 예를 들면, 상기 반도체 칩 패키지(530)는 BGA (ball grid array) 타입의 제1 반도체 칩 패키지(532)와, QFP (Quad Flat Package) 타입의 제2 반도체 칩 패키지(534)를 포함할 수 있다. 상기 반도체 패키지 모듈(500)은 모듈 PCB(120)의 일측에 구비된 외부 연결 단자인 복수의 탭 단자(140)를 통해 외부 전자 장치와 연결될 수 있다.
상기 제1 반도체 칩 패키지(532) 및 상기 제2 반도체 칩 패키지(534)는 각각 도 1 내지 도 7을 참조하여 설명한 절연 박막(250 또는 350)을 포함할 수 있다.
도 9는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 패키지 모듈을 포함하는 전자 시스템(600)을 설명하는 도면이다.
도 9를 참조하면, 전자 시스템(600)은 제어기(610), 입출력 장치(620) 및 기억 장치(630)를 포함할 수 있다. 상기 제어기(610), 입출력 장치(620) 및 기억 장치(630)는 버스(650)를 통하여 결합될 수 있다.
상기 제어기(610)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 선택되는 적어도 하나를 포함할 수 있다.
상기 제어기(610)는 도 1 내지 도 7을 참조하여 설명한 절연 박막(250 또는 350)을 포함하는 반도체 패키지 모듈(100, 100A, 100B, 또는 500)을 포함할 수 있다.
상기 입출력 장치(620)는 키패드, 키보드 또는 표시 장치(display device)를 포함할 수 있다.
상기 기억 장치(630)는 데이터를 저장하는 장치로서, 데이터, 또는 상기 제어기(610)에 의해 실행되는 명령어 등을 저장할 수 있다. 상기 기억 장치(630)는 도 1 내지 도 7을 참조하여 설명한 절연 박막(250 또는 350)을 포함하는 반도체 패키지 모듈(100, 100A, 100B, 또는 500)을 포함할 수 있다.
상기 전자 시스템(600)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(640)를 더 포함할 수 있다. 상기 인터페이스(640)는 유무선 형태일 수 있다. 예를 들면, 상기 인터페이스(640)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다.
도시하지는 않았으나, 상기 전자 시스템(600)에는 응용 칩셋 (Application Chipset), 카메라 이미지 프로세서 (Camera Image Processor: CIS), 입출력 장치 등이 더 제공될 수 있다.
상기 전자 시스템(600)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 시스템 등으로 구현될 수 있다. 예를 들면, 상기 모바일 시스템은 개인 휴대용 정보 단말기 (PDA: Personal Digital Assistant), 휴대용 컴퓨터, 웹 타블렛 (web tablet), 모바일폰 (mobile phone), 무선폰 (wireless phone), 랩탑 (laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템 (digital music system), 또는 정보 전송/수신 시스템 등을 구성할 수 있다. 상기 전자 시스템(600)이 무선 통신을 수행할 수 있는 장비인 경우, 상기 전자 시스템(600)은 CDMA, GSM, NADC, E-TDMA, WCDAM, CDMA2000 등의 3 세대 통신 시스템 같은 통신 인터페이스 프로토콜에서 사용될 수 있다.
도 10은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 패키지 모듈을 포함하는 메모리 카드(700)를 설명하는 도면이다.
도 10을 참조하면, 메모리 카드(700)는 비휘발성 기억 소자로 이루어지는 기억 장치(710)와, 메모리 콘트롤러(720)를 포함할 수 있다. 상기 기억장치(710)는 데이터를 저장하거나 저장된 데이터를 판독할 수 있다.
상기 기억장치(710)는 도 1 내지 도 7을 참조하여 설명한 절연 박막(250 또는 350)을 포함하는 반도체 패키지 모듈(100, 100A, 100B, 또는 500)을 포함할 수 있다.
상기 메모리 콘트롤러(720)는 호스트(730)의 판독/쓰기 요청에 응답하여 저장된 데이터를 독출하거나, 데이터를 저장하도록 상기 기억장치(710)를 제어할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
100, 100A, 100B, 500: 반도체 패키지 모듈, 120: 모듈 PCB, 121, 122, 123, 124, 125, 126: 회로 배선층, 130: 금속 배선 패턴, 132: 내부 금속 배선 패턴, 134: 외부 금속 배선 패턴, 136: 비아홀 금속 배선 패턴, 140: 탭 단자, 150: 실장 패드, 170: 비아홀, 230: 솔더 페이스트, 250, 350: 절연 박막, 352: 제1 유기 분자층, 354: 제2 유기 분자층, 530: 반도체 칩 패키지, 532: 제1 반도체 칩 패키지, 534: 제2 반도체 칩 패키지, 600: 전자 시스템, 700: 메모리 카드.

Claims (10)

  1. 복수의 금속 배선 패턴 및 복수의 실장 패드가 형성되어 있는 모듈 PCB (printed circuit board)와,
    상기 복수의 금속 배선 패턴 중에서 선택된 일부 금속 배선 패턴 위에 자기조립되어 있는 절연 박막을 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
  2. 제1항에 있어서,
    상기 절연 박막은 상기 금속 배선 패턴의 표면에 자기조립되어 있는 정착기를 가지는 유기 분자들로 이루어지는 단일 분자층으로 이루어지는 것을 특징으로 하는 반도체 패키지 모듈.
  3. 제2에 있어서,
    상기 정착기는 티올 유도체인 것을 특징으로 하는 반도체 패키지 모듈.
  4. 제2항에 있어서,
    상기 절연 박막은 다음 식으로 표시되는 분자 구조를 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
    -S-(CH2)n-X
    식중, n 은 1 내지 20의 정수이고, X는 -CH3, -COOH, -OH, -SH, 또는 NH2 임.
  5. 제1항에 있어서,
    상기 절연 박막은 상기 금속 배선 패턴의 표면에 자기조립되어 있는 제1 유기 분자층과, 상기 제1 유기 분자층에 수소 결합되어 있는 제2 유기 분자층을 포함하는 복수의 유기 분자층으로 이루어지는 것을 특징으로 하는 반도체 패키지 모듈.
  6. 제1항에 있어서,
    상기 모듈 PCB에는 상기 모듈 PCB를 관통하는 비아홀 (via hole)이 형성되어 있고,
    상기 복수의 금속 배선 패턴은 상기 비아홀을 관통하여 상기 비아홀의 내부 측벽으로부터 상기 모듈 PCB의 외측 표면까지 연장되어 있는 제1 금속 배선 패턴을 포함하고,
    상기 절연 박막은 상기 제1 금속 배선 패턴의 표면에 자기조립되어 있는 것을 특징으로 하는 반도체 패키지 모듈.
  7. 제6항에 있어서,
    상기 절연 박막은 상기 모듈 PCB의 외부로 상기 제1 금속 배선 패턴이 노출되지 않도록 상기 제1 금속 배선 패턴의 표면을 덮는 것을 특징으로 하는 반도체 패키지 모듈.
  8. 비아홀, 상기 비아홀을 관통하는 금속 배선 패턴, 및 상기 비아홀의 주위에서 상기 금속 배선 패턴과 이웃하는 실장 패드가 형성되어 있는 모듈 PCB와,
    상기 모듈 PCB상의 실장 패드 위에 실장되어 있는 반도체 칩 패키지와,
    상기 금속 배선 패턴 위에 자기조립되어 있는 티올 유도체를 포함하는 복수의 유기 분자로 이루어지는 절연 박막을 포함하는 것을 특징으로 하는 반도체 패키지 모듈.
  9. 제8항에 있어서,
    상기 비아홀 내부에는 상기 절연 박막이 노출되는 빈 공간이 존재하는 것을 특징으로 하는 반도체 패키지 모듈.
  10. 복수의 비아홀이 형성된 모듈 PCB에 복수의 금속 배선 패턴과, 복수의 실장 패드와, 복수의 탭 단자를 형성하는 단계와,
    상기 복수의 금속 배선 패턴 중에서 선택되는 적어도 1 개의 금속 배선 패턴의 표면에 유기 화합물을 자기조립시켜 절연 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 모듈의 제조 방법.
KR1020100012031A 2010-02-09 2010-02-09 자기조립된 절연 박막을 포함하는 반도체 패키지 모듈 및 그 제조 방법 KR20110092553A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100012031A KR20110092553A (ko) 2010-02-09 2010-02-09 자기조립된 절연 박막을 포함하는 반도체 패키지 모듈 및 그 제조 방법
US13/017,452 US20110194260A1 (en) 2010-02-09 2011-01-31 Semiconductor package module having self-assembled insulation thin film and method of manufacturing the semiconductor package module
US14/340,242 US20140334108A1 (en) 2010-02-09 2014-07-24 Semiconductor package module having self-assembled insulation thin film and method of manufacturing the semiconductor package module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100012031A KR20110092553A (ko) 2010-02-09 2010-02-09 자기조립된 절연 박막을 포함하는 반도체 패키지 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20110092553A true KR20110092553A (ko) 2011-08-18

Family

ID=44353568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100012031A KR20110092553A (ko) 2010-02-09 2010-02-09 자기조립된 절연 박막을 포함하는 반도체 패키지 모듈 및 그 제조 방법

Country Status (2)

Country Link
US (2) US20110194260A1 (ko)
KR (1) KR20110092553A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8995144B1 (en) * 2010-06-22 2015-03-31 Marvell International Ltd. On board wireless module architecture
US9831170B2 (en) * 2011-12-30 2017-11-28 Deca Technologies, Inc. Fully molded miniaturized semiconductor module
JP6573882B2 (ja) * 2013-08-02 2019-09-11 アルファ・アセンブリー・ソリューションズ・インコーポレイテッドＡｌｐｈａ Ａｓｓｅｍｂｌｙ Ｓｏｌｕｔｉｏｎｓ Ｉｎｃ． カプセル化用のデュアルサイド補強フラックス
KR102414185B1 (ko) * 2015-06-16 2022-06-28 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
KR20170009652A (ko) * 2015-07-17 2017-01-25 삼성전자주식회사 배선 기판 및 이를 포함하는 메모리 시스템
US10304804B2 (en) 2017-03-31 2019-05-28 Intel Corporation System on package architecture including structures on die back side
US10304686B2 (en) 2017-03-31 2019-05-28 Intel Corporation Electronic devices with components formed by late binding using self-assembled monolayers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235139A (en) * 1990-09-12 1993-08-10 Macdermid, Incorprated Method for fabricating printed circuits
US5536908A (en) * 1993-01-05 1996-07-16 Schlumberger Technology Corporation Lead-free printed circuit assembly
US5637835A (en) * 1995-05-26 1997-06-10 The Foxboro Company Automatic test detection of unsoldered thru-hole connector leads
US6044550A (en) * 1996-09-23 2000-04-04 Macdermid, Incorporated Process for the manufacture of printed circuit boards
US6630743B2 (en) * 2001-02-27 2003-10-07 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
US6858527B2 (en) * 2003-04-14 2005-02-22 Intel Corporation Method to increase electromigration resistance of copper using self-assembled organic thiolate monolayers
DE10320898A1 (de) * 2003-05-09 2004-12-02 Iongate Biosciences Gmbh Biokompatible Sensorelektrodenanordnung und Verfahren zu deren Herstellung
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
KR100723489B1 (ko) * 2005-06-17 2007-05-31 삼성전자주식회사 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법
US7420058B2 (en) * 2005-11-28 2008-09-02 Electronics And Telecommunications Research Institute Compound for molecular electronic device having thiol anchoring group, method of synthesizing the compound, and molecular electronic device having molecular active layer obtained from the compound

Also Published As

Publication number Publication date
US20140334108A1 (en) 2014-11-13
US20110194260A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
US10051733B2 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
US8237255B2 (en) Multi-layer printed circuit board having built-in integrated circuit package
TW557521B (en) Integrated circuit package and its manufacturing process
KR20110092553A (ko) 자기조립된 절연 박막을 포함하는 반도체 패키지 모듈 및 그 제조 방법
US6803664B2 (en) Semiconductor package
US7405103B2 (en) Process for fabricating chip embedded package structure
TWI815963B (zh) 可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置
US8728864B2 (en) Method of fabricating a memory card using SIP/SMT hybrid technology
US20090001365A1 (en) Memory card fabricated using sip/smt hybrid technology
US20020070446A1 (en) Semiconductor device and method for the production thereof
US20060252248A1 (en) Method for fabricating electrically connecting structure of circuit board
US20080257742A1 (en) Method of manufacturing printed circuit board for semiconductor package
US20070075405A1 (en) System and method to control signal line capacitance
US20130029500A1 (en) Connector and fabrication method thereof
CN101090074A (zh) 用于电子元件封装件的印刷电路板及其制造方法
JP2013065811A (ja) プリント回路基板及びその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
US6896173B2 (en) Method of fabricating circuit substrate
KR20220077751A (ko) 인쇄회로기판 및 전자부품 패키지
US20070105270A1 (en) Packaging methods
JP2005079129A (ja) プラスチックパッケージ及びその製造方法
US20010000156A1 (en) Package board structure and manufacturing method thereof
JP2003249743A (ja) 配線基板及びその製造方法、半導体装置並びに電子機器
KR20100071623A (ko) 리지드-플렉시블 기판 및 그 제조방법
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application