DE112011103491T5 - Suszeptor und Verfahren zum Herstellen eines Epitaxialwafers - Google Patents

Suszeptor und Verfahren zum Herstellen eines Epitaxialwafers Download PDF

Info

Publication number
DE112011103491T5
DE112011103491T5 DE112011103491T DE112011103491T DE112011103491T5 DE 112011103491 T5 DE112011103491 T5 DE 112011103491T5 DE 112011103491 T DE112011103491 T DE 112011103491T DE 112011103491 T DE112011103491 T DE 112011103491T DE 112011103491 T5 DE112011103491 T5 DE 112011103491T5
Authority
DE
Germany
Prior art keywords
susceptor
wafer
peripheral portion
back surface
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112011103491T
Other languages
English (en)
Other versions
DE112011103491B4 (de
Inventor
Masato Ohnishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of DE112011103491T5 publication Critical patent/DE112011103491T5/de
Application granted granted Critical
Publication of DE112011103491B4 publication Critical patent/DE112011103491B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Die vorliegende Erfindung sieht einen Suszeptor vor, der die Wärmekapazität eines äußeren Umfangsabschnitts des Suszeptors erhöhen kann, indem die Dicke des Suszeptors verstärkt wird und die Wärmebedingungen für einen äußeren Umfangsabschnitt und den inneren Umfangsabschnitt eines Wafers angeglichen werden, sowie ein Verfahren zum Herstellen eines Epitaxialwafers, das diesen Suszeptor verwendet, um eine Dampfphasenepitaxie einer Epitaxialschicht durchzuführen. Der vorliegende Erfinder hat aus den früheren Versuchsergebnissen oder der Erfahrung den Schluss gezogen, dass Rückflächenabscheidungen eine enge Beziehung zur Wärmeübertragung haben, die zwischen einem Wafer und einem Suszeptor auftritt, d. h. dass ein äußerer Umfangsabschnitt eines Wafers eine höhere Temperatur als ein innerer Umfangsabschnitt eines Wafers hat, da der Wafer mit dem Suszeptor in Kontakt steht oder sich der Wafer in der Nähe des Suszeptors am äußeren Umfangsabschnitt des Wafers befindet und daher die Tendenz besteht, dass Rückflächenabscheidungen erzeugt werden, und der Erfinder hat versucht, das Problem durch Angleichen der Wärmebedingungen für den äußeren Umfangsabschnitt und den inneren Umfangsabschnitt der Waferrückfläche zu lösen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf einen Suszeptor und ein Verfahren zum Herstellen eines Epitaxialwafers, und insbesondere auf einen Suszeptor, der Abscheidungen reduzieren kann, die während eines epitaxialen Dampfphasenwachstums am äußeren Umfang einer Wafer-Rückfläche erzeugt werden, sowie auf ein Verfahren zum Herstellen eines Epitaxialwafers mittels des Suszeptors.
  • STAND DER TECHNIK
  • Beim epitaxialen Züchten eines Siliziumwafers wird zum Zwecke des Erhöhens einer Außenumfangswiderstandsverteilung oder des Verbesserns des Erscheinungsbilds einer Rückfläche oft ein Suszeptor mit Durchgangslöchern verwendet, die bis zur Suszeptorrückfläche hindurchgeführt und geöffnet sind (siehe Patentdokument 1). Obwohl mit den im Suszeptor vorgesehenen Durchgangslöchern verschiedene Arten von Qualitätsverbesserung erzielt werden, werden auch lokale Abscheidungen auf einem äußeren peripheren Abschnitt einer Waferrückfläche (nachfolgend als „Rückflächenabscheidungen” bezeichnet) erzeugt.
  • Üblicherweise kann ein Rohstoffgas zu einer Wafervorderseite strömen. Das Rohstoffgas strömt dann manchmal aufgrund eines Mechanismus einer epitaxialen Herstellungsvorrichtung in die Rückfläche des Suszeptors. Das Rohstoffgas, das in die Rückflächenseite des Suszeptors geströmt ist, fließt dann über die Durchgangslöcher des Suszeptors in die Rückflächenseite des Wafers und reagiert auf der Rückfläche des Wafers; auf diese Weise werden die Rückflächenabscheidungen erzeugt.
  • Zu dieser Zeit werden die Rückflächenabscheidungen des Wafers lokal in der Umgebung eines Kontaktabschnitts des Suszeptors und des Wafers erzeugt, d. h. eines äußeren Umfangsabschnitts der Waferrückfläche (im Fall eines Wafers mit einem Durchmesser von 300 mm ein Abschnitt, der ungefähr 147 bis 149 mm im Radius vom Wafermittelpunkt liegt), und variiert deren Höhe zwar in Übereinstimmung mit der Reaktionszeit, erreicht aber mehrere Hundert Nanometer.
  • Wenn die Ebenheit des Epitaxialwafers, auf dem die Rückflächenablagerungen erzeugt wurden, auf der Grundlage der Stelle der Rückfläche gemessen wird, nimmt die Dicke des Epitaxialwafers stark am äußeren Umfangsabschnitt zu, was zu einer Verschlechterung der Ebenheit führt. In den letzten Jahren werden Baugruppen miniaturisiert, und es wird eine hohe Ebenheit selbst für den äußeren Umfangsabschnitt eines Wafers verlangt, wobei die Rückflächenabscheidungen ein beträchtliches Hindernis für die Herstellung der jüngsten Produkte sein können.
  • Bei herkömmlichen Beispielen werden die Rückflächenabscheidungen intensiv in einem Abschnitt erzeugt, in dem ein Wafer und ein Suszeptor miteinander in Kontakt stehen oder sich eng überlappen, nämlich einem Rand zum Anbringen des Suszeptors, schwankt die Rückflächenabscheidungshöhe gemäß der thermischen Dosis auf der Suszeptorseite und werden daher hauptsächlich ein Verfahren zum weitestgehenden Reduzieren des Rands zum Anbringen des Suszeptors, ein Verfahren zum Vergrößern des Rands zum Anbringen des Suszeptors und zum kontinuierlichen Erzeugen der Rückflächenabscheidungen oder ein Verfahren zum Reduzieren einer Lampenheizung mittels einer Lampe an der unteren Seite des Suszeptors übernommen, um das Problem zu behandeln.
  • Zwar sind die oben beschriebenen Verfahren für die Rückflächenabscheidungen wirksam, aber sie haben Nachteile, z. B. gibt es die Tendenz zum Auftreten einer Schlupfverlagerung, ist die Nanotopologiequalität auf der Vorderseite verschlechtert oder ist die Außenumfangswiderstandsverteilungsqualität verschlechtert.
  • Weiterhin offenbart das Patentdokument 2, dass ein Vorsprung an einer Stelle vorgesehen ist, die einem äußeren Umfangsabschnitt des Wafers auf der Suszeptorrückseite entspricht, die Wärmekapazität des Suszeptors erhöht ist, die wärmehaltende Wirkung verstärkt ist, der äußere Umfangsabschnitt des Wafers erwärmt wird und das Auftreten einer Schlupfverlagerung dadurch unterdrückt wird.
  • BEZUGSLISTE
  • PATENTLITERATUR
    • Patentdokument 1: ungeprüfte japanische Patentveröffentlichung (Kokai) Nr. 2003-229370
    • Patentdokument 2: ungeprüfte japanische Patentveröffentlichung (Kokai) Nr. 2003-37071
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • Der vorliegende Erfinder hat aus den vergangenen Versuchsergebnissen oder der Erfahrung den Schluss gezogen, dass Rückflächenabscheidungen eine enge Beziehung zur Wärmeübertragung haben, die zwischen einem Wafer und einem Suszeptor auftritt, d. h. dass ein äußerer Umfangsabschnitt des Wafers eine höhere Temperatur als ein innerer Umfangsabschnitt des Wafers aufweist, da der Wafer mit dem Suszeptor in Kontakt ist oder sich der Wafer in der Nähe des Suszeptors am äußeren Umfangsabschnitt des Wafers befindet und es daher eine Tendenz zur Erzeugung von Rückflächenabscheidungen gibt, und der Erfinder hat versucht, das Problem zu lösen, indem der die Wärmebedingungen für den äußeren Umfangsabschnitt und den inneren Umfangsabschnitt des Wafers angleicht.
  • Zum Lösen es zuvor beschriebenen Problems ist es daher eine Aufgabe der vorliegenden Erfindung, einen Suszeptor zur Verfügung zu stellen, der die Wärmekapazität eines äußeren Umfangsabschnitts des Suszeptors durch Vergrößern der Dicke des Suszeptor erhöhen und die Wärmebedingungen für den äußeren Umfangsabschnitt und den inneren Umfangsabschnitt eines Wafers angleichen kann und auch ein Verfahren zum Herstellen eines Epitaxialwafers vorsieht, das so konfiguriert ist, dass eine Dampfphasenepitaxie einer Epitaxialschicht unter Verwendung dieses Suszeptors durchgeführt wird.
  • LÖSUNG DES PROBLEMS
  • Um das Problem zu lösen, sieht die vorliegende Erfindung einen Suszeptor zum Halten eines Halbleitersubstrats während des Durchführens der Dampfphasenepitaxie einer Epitaxialschicht vor, wobei eine Tasche, in der das Halbleitersubstrat anzuordnen ist, auf einer oberen Suszeptorfläche ausgebildet ist, die Tasche einen zweistufigen Aufbau mit einem Oberstufen-Taschenabschnitt zum Halten eines äußeren Umfangsrandabschnitts des Halbleitersubstrats und einem Unterstufen-Taschenabschnitt hat, der unter dem Oberstufen-Taschenabschnitt und auf einer zentralen Seite der Tasche ausgebildet ist, Lochabschnitte, die bis zur Rückfläche des Suszeptors hindurchgeführt und während des Durchführens des Dampfphasenwachstums geöffnet sind, im Unterstufen-Taschenabschnitt ausgebildet sind und ein vorstehender Abschnitt auf der Rückfläche des Suszeptors zumindest an einer Stelle vorgesehen ist, die der des Oberstufen-Taschenabschnitts entspricht.
  • Da bei dieser Konfiguration die Dicke des Suszeptors an der Stelle, die dem Oberstufen-Taschenabschnitt entspricht, verstärkt ist und die Wärmekapazität dadurch erhöht ist, wird die Temperatur am äußeren Umfangsabschnitt des Wafers kaum steigen; daher können die Wärmebedingungen für den äußeren Umfangsabschnitt und den inneren Umfangsabschnitt des Wafers angeglichen werden, und die Erzeugung der Rückflächenabscheidungen kann ohne Verschlechterung der Nanotopologiequalität auf der Vorderfläche des Wafers oder der Außenumfangswiderstandsverteilungsqualität unterdrückt werden.
  • In diesem Fall beträgt die Dicke des vorstehenden Abschnitts vorzugsweise nicht mehr als das Dreifache der Dicke des Suszeptors ohne den vorstehenden Abschnitt an der Stelle, die dem Oberstufen-Taschenabschnitts entspricht.
  • Da die Wärmebedingungen für den äußeren Umfangsabschnitt und den inneren Umfangsabschnitt des Wafers weiter genau angeglichen werden können, können bei dieser Konfiguration die Rückflächenabscheidungen als Wirkung der vorliegenden Erfindung weiter wirksam unterdrückt werden.
  • Darüber hinaus sind Nuten vorzugsweise auf dem vorstehenden Abschnitt ausgebildet.
  • Da der Abschnitt, der im Hinblick auf die Lampenheizung als Schatten fungiert, zwangsläufig auf dem vorstehenden Abschnitt erzeugt werden kann und seine Oberfläche vergrößert ist, um die Wärmeabstrahlung zu erleichtern, kann die Temperatur des vorstehenden Abschnitts bei einer solchen Konfiguration gesenkt werden; daher können die Rückflächenabscheidungen weiter als Wirkung der vorliegenden Erfindung wirksam unterdrückt werden.
  • Darüber hinaus besitzen die Nuten vorzugsweise ein gitterartiges Muster.
  • Bei einer solchen Konfiguration kann die Temperatur des vorstehenden Abschnitts weiter wirksam reduziert werden, und die Rückflächenabscheidungen können unterdrückt werden.
  • Außerdem beträgt die Tiefe der Nuten vorzugsweise nicht weniger als 1/10 der Dicke des Suszeptors an der Stelle, die der des Oberstufen-Taschenabschnitts entspricht.
  • Bei einer solchen Konfiguration kann die Temperatur des vorstehenden Abschnitts weiter wirksam gesenkt werden, und die Erzeugung der Rückflächenabscheidungen kann unterdrückt werden.
  • Die vorliegende Erfindung sieht auch ein Verfahren zum Herstellen eines Epitaxialwafers vor, umfassend: Verwenden eines Suszeptors gemäß der vorliegenden Erfindung, um einen Wafer auf der Tasche des Suszeptors anzuordnen; und Durchführen einer Dampfphasenepitaxie einer Epitaxialschicht auf dem Wafer, während ein Rohstoffgas strömen gelassen wird.
  • Wenn die Dampfphasenepitaxie auf diese Weise durchgeführt wird, kann ein Epitaxialwafer, bei dem die Erzeugung der Rückflächenabscheidungen unterdrückt wird, ohne Verschlechterung der Nanotopologiequalität auf der Vorderfläche des Wafers oder der Außenumfangswiderstandsverteilungsqualität hergestellt werden.
  • VORTEILHAFTE WIRKUNGEN DER ERFINDUNG
  • Wie zuvor beschrieben können gemäß der vorliegenden Erfindung während des Unterwerfens der Epitaxialschicht einer Dampfphasenepitaxie auf der Vorderfläche des Wafers die Wärmebedingungen für den äußeren Umfangsabschnitt und den inneren Umfangsabschnitt des Wafers angeglichen werden, und die Erzeugung der Rückflächenabscheidungen kann unterdrückt werden, ohne dass die Nanotopologiequalität auf der Vorderfläche des Wafers oder die Außenumfangswiderstandsverteilungsqualität verschlechtert wird. Wenn weiterhin ein solcher Suszeptor für die Dampfphasenepitaxie der Epitaxialschicht auf der Wafervorderfläche verwendet wird, kann ein Epitaxialwafer hergestellt werden, bei dem die Erzeugung der Rückflächenabscheidungen unterdrückt wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine schematische Querschnittsansicht einer Epitaxialwachstumsvorrichtung, die in der vorliegenden Erfindung verwendet wird;
  • 2 zeigt eine schematische Bodenansicht und eine schematische Querschnittsansicht eines Suszeptors der vorliegenden Erfindung sowie eine vergrößerte Ansicht eines Teils der vorstehenden Abschnitte;
  • 3 zeigt ein Ergebnis des Durchführens der Dampfphasenepitaxie der Epitaxialschicht der Wafervorderfläche jeweils mittels eines herkömmlichen Suszeptors und des Suszeptors gemäß der vorliegenden Erfindung und des Bewertens jeder Waferrückfläche mittels WaferSight im Versuchsbeispiel der vorliegenden Erfindung;
  • 4 zeigt ein Ergebnis des Durchführens der Dampfphasenepitaxie einer Epitaxialschicht auf der Wafervorderfläche mittels des Suszeptors gemäß der vorliegenden Erfindung und des Bewertens der Waferrückfläche unter Verwendung von UA3P im Versuchsbeispiel der vorliegenden Erfindung; und
  • 5 ist ein Fließdiagramm eines Verfahrens zum Herstellen eines Epitaxialwafers, auf den die vorliegende Erfindung angewendet wird.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Obwohl Ausführungsformen gemäß der vorliegenden Erfindung nun nachfolgend ausführlich mit Bezug auf die beigefügten Zeichnungen beschrieben sind, ist die vorliegende Erfindung nicht darauf beschränkt.
  • 5 zeigt ein Fließdiagramm hinsichtlich des Ablaufs eines Verfahrens zum Herstellen eines Epitaxialwafers, auf den die vorliegende Erfindung Anwendung findet.
  • Zuerst wird im Schritt (a) ein Wafer (ein Siliziumwafer) hergestellt, auf dem eine Epitaxialschicht wachsen gelassen werden soll. Hier ist die vorliegende Erfindung nicht auf den Siliziumwafer begrenzt, und sie kann gleichermaßen für einen Verbund-Halbleiterwafer, wie beispielsweise einen Siliziumcarbidwafer, einen GaP-Wafer und einen GaAs-Wafer, verwendet werden.
  • Dann wird im Schritt (b) das Reinigen, wie beispielsweise das RCA-Reinigen, in geeigneter Weise auf dem Siliziumwafer durchgeführt.
  • Als Reinigungsverfahren ist es in diesem Reinigungsschritt möglich, ein Verfahren anzuwenden, bei dem die Konzentration oder die Chemikalienarten Anwendung finden, die neben dem typischen RCA-Reinigen im normalen Bereich geändert sind.
  • Im Schritt (c) und in nachfolgenden Schritten wird der Siliziumwafer auf eine Epitaxialwachstumsvorrichtung für Dampfphasenepitaxie überführt. 1 zeigt eine schematische Ansicht eines Beispiels der Epitaxialwachstumsvorrichtung, die im Schritt (c) und in anschließenden Schritten verwendet wird.
  • Eine Epitaxialwachstumsvorrichtung 51 besteht aus einer Kammer 52, einem in der Kammer angeordneten Suszeptor 71, einem Suszeptorhaltemittel 53, das den Suszeptor von der unteren Seite her hält und sich drehen und nach oben und unten bewegen kann, eine Wafertransportöffnung 54, durch die ein Wafer in die Kammer 52 befördert und nach außen transportiert wird, ein Gaseinleitungsrohr 55, durch das verschiedene Gasarten in die Kammer eingeleitet werden, nicht veranschaulichte, mit dem Gaseinleitungsrohr 55 verbundene Wasserstoffgas-Zuführmittel zum Zuführen eines Wasserstoffgases in die Kammer, nicht veranschaulichte, mit dem Gaseinleitungsrohr 55 verbundene Rohstoffgas-Zuführmittel zum Zuführen eines Rohstoffgases, wie beispielsweise Silan, ein Gasableitungsrohr 57, durch das verschiedene Gasarten aus der Kammer abgeleitet werden, Erwärmungsmittel 58, die außerhalb der Kammer 52 vorgesehen sind, nicht veranschaulichte Waferüberführungsmittel zum Überführen eines Siliziumwafers in die Kammer und zum Überführen des Siliziumwafers aus der Kammer 52, und anderen.
  • Es ist zu beachten, dass Anhebestift-Durchgangslöcher 73 im Suszeptor 71 ausgebildet sein können. Ein Anhebstift 75 ist in jedes Anhebestift-Durchgangsloch 73 eingeführt.
  • Außerdem kann in der Kammer 52 ein Anhebestift-Hebemittel vorgesehen sein, das jeden Anhebestift 75 im Hinblick auf den Suszeptor jeweilig nach oben und unten bewegen kann.
  • Darüber hinaus zeigt 2 eine vergrößerte schematische Ansicht des Suszeptors 71 gemäß der vorliegenden Erfindung. 2(a) ist eine Bodenansicht, und 2(b) ist eine Querschnittsansicht. Weiter ist 2(c) eine vergrößerte Ansicht eines Teils eines vorstehenden Abschnitts 76.
  • Eine Tasche 72 zum Positionieren eines anzuordnenden Siliziumwafers ist auf dem Suszeptor 71 ausgebildet, und die Tasche 72 hat einen zweistufigen Aufbau mit einem Oberstufen-Taschenabschnitt 72a, der einen äußeren Umfangsrandabschnitt eines Wafers W hält, und einen Unterstufen-Taschenabschnitt 72b, der unter dem Oberstufen-Taschenabschnitt und auf der zentralen Seite der Tasche ausgebildet ist. Weiterhin sind viele Durchgangslöcher 74 in der weitgehend gesamten Fläche des Unterstufen-Taschenabschnitts 72b ausgebildet.
  • Darüber hinaus ist ein vorstehender Abschnitt 76 (der nachfolgend auch als Block bezeichnet sein kann) auf der Suszeptor-Rückfläche an einer Stelle vorgesehen, die dem Oberstufen-Taschenabschnitt entspricht.
  • Es ist zu beachten, dass der vorstehende Abschnitt 76 ausgebildet werden kann, indem ein blockartiger Vorsprung gegen die Suszeptor-Rückfläche gedrückt wird oder vorher auf der Suszeptor-Rückfläche mittels einer Rückflächenverarbeitung ausgebildet werden kann, wenn ein Suszeptor als solches ausgebildet wird.
  • Da der vorstehende Abschnitt 76 dazu vorgesehen ist, die Dicke des Suszeptors an der Stelle, die dem Oberstufen-Taschenabschnitt entspricht, und seine Wärmekapazität zu erhöhen, lässt sich die Temperatur dieses Abschnitts nur schwer erhöhen, und die Wärmebedingungen für den äußeren Umfangsabschnitt und den inneren Umfangsabschnitt des Wafers können angeglichen werden; daher kann die Erzeugung von Rückflächenabscheidungen unterdrückt werden, ohne die Nanotopologiequalität der Waferhauptvorderseite oder die Außenumfangswiderstandsverteilungsqualität zu verschlechtern.
  • Wenn darüber hinaus die Dicke des vorstehenden Abschnitts 76 nicht mehr als das Dreifache der Dicke des Suszeptors ohne den vorstehenden Abschnitt an der Stelle beträgt, die dem Oberstufen-Taschenabschnitt entspricht, kann eine Beschädigung des Suszeptors während des Erwärmens aufgrund eines zu hohen Wärmekapazitätsunterschieds vermieden werden.
  • Zusätzlich ist es, wie in 2(c) gezeigt ist, möglich, einen Suszeptor zu verwenden, der einen vorstehenden Abschnitt mit Nuten 77 aufweist. Weiter kann ein Suszeptor mit den Nuten 77, die ein gitterartiges Muster aufweisen, verwendet werden. Außerdem ist es möglich, einen Suszeptor zu verwenden, bei dem die Tiefe jeder Nut 77 nicht weniger als 1/10 der Dicke des Suszeptors an der Stelle ist, die dem Oberstufen-Taschenabschnitt entspricht.
  • Da die Nuten 77 auf dem vorstehenden Abschnitt 76 ausgebildet sind, ein Abschnitt, der im Hinblick auf die Lampenheizung als Schatten dient, zwangsweise auf dem vorstehenden Abschnitt erzeugt werden kann, die Nuten 77 die Oberfläche vergrößern, um die Wärmestrahlung zu erleichtern, und die Temperatur des vorstehenden Abschnitts auf diese Weise reduziert werden kann, kann eine Unterdrückung der Rückflächenabscheidungen als Wirkung der vorliegenden Erfindung erleichtert werden. Wenn weiter der Suszeptor mit den Nuten 77, die ein gitterartiges Muster aufweisen, verwendet wird oder wenn der Suszeptor verwendet wird, bei dem die Tiefe jeder Nut 77 nicht weniger als 1/10 der Dicke des Suszeptors an der Stelle beträgt, die der Oberstufen-Tasche 72a entspricht, können die Rückflächenabscheidungen weiter wirksam unterdrückt werden.
  • Eine Epitaxialwachstumsvorrichtung 51, die einen solchen Suszeptor 71 umfasst, wird verwendet, um eine Epitaxialschicht mittels Dampfphasenexpitaxie auf der Siliziumwaferoberfläche wie folgt wachsen zu lassen.
  • Zuerst wird im Schritt (c) ein nicht veranschaulichtes Waferüberführungsmittel verwendet, um einen Siliziumwafer in die Kammer 52 zu überführen, und der Siliziumwafer auf der Tasche 72 des Suszeptors angeordnet. Als Verfahren zum Anordnen des Siliziumwafers auf dem Suszeptor 71 ist es möglich, ein normalerweise verwendetes Anordnungsverfahren sowie ein Verfahren zum Verwenden der Anhebestifte 75 zu nutzen.
  • Dann wird im natürlicher Oxidfilmentfernungs-Schritt (d) ein Wasserstoffgas vom Wasserstoffgas-Zuführmittel durch das Gaseinleitungsrohr 55 in die Kammer 52 eingeleitet und das Innere der Kammer mittels des Erwärmungsmittels 58 zum Hydrotreating erwärmt, so dass ein natürlicher Oxidfilm, der auf der Vorderfläche des Siliziumwafers erzeugt wird, entfernt wird.
  • Danach wird im Schritt (e) die Dampfphasenepitaxie der Epitaxialschicht auf der Vorderfläche des Siliziumwafers durchgeführt. Diese Dampfphasenepitaxie der Epitaxialschicht wird durch Einleiten eines Rohstoffgases wie beispielsweise Monosilan, Trichlorsilan und Siliziumtetrachlorid und des Wasserstoffgases, das als Trägergas verwendet wird, in die Kammer 52 und Erwärmen des Kammerinneren durchgeführt.
  • Auf diese Weise kann der Epitaxialwafer, bei dem die Epitaxialschicht auf der Vorderfläche des Siliziumwafers ausgebildet ist, hergestellt werden. Da der vorstehende Abschnitt auf dem Abschnitt der Suszeptor-Rückfläche vorgesehen ist, die dem Oberstufen-Taschenabschnitt entspricht, die Dicke des Suszeptors an der Stelle zunimmt, die dem Oberstufen-Taschenabschnitt entspricht, und die Wärmekapazität auch erhöht wird, können bei der in dieser Ausführungsform verwendeten Epitaxialwachstumsvorrichtung die Wärmebedingungen für den äußeren Umfangsabschnitt und den inneren Umfangsabschnitt des Wafers angeglichen werden, und die Erzeugung der Rückflächenabscheidungen kann ohne Verschlechterung der Nanotopologiequalität der Waferhauptfläche und der Außenumfangswiderstandsverteilungsqualität unterdrückt werden.
  • Obwohl die vorliegende Erfindung nun auf der Grundlage eines Versuchsbeispiels genauer erläutert wird, ist die vorliegende Erfindung nicht darauf beschränkt.
  • (Versuchsbeispiel)
  • Bei der Epitaxialwachstumsvorrichtung, bei der ein Siliziumwafer auf der Tasche des Suszeptors angeordnet ist und die Dampfphasenepitaxie einer Epitaxialschicht auf der Vorderfläche des Siliziumwafers durchgeführt wird, während ein Rohstoffgas strömen gelassen wird, wie in 4 gezeigt ist, wurden ein 3,8 mm dicker Block, ein 7,6 mm dicker Block, ein 7,6 mm dicker, mit Nuten mit einer Tiefe von 3,8 mm ausgebildeter Block und ein Abschnitt ohne Block gleichermaßen auf einem Umfangsabschnitt auf der Rückfläche eines Suszeptors an der Stelle vorgesehen, die einem 4 mm dicken Oberstufen-Taschenabschnitt entspricht. Die Dampfphasenepitaxie einer Epitaxialschicht mit einer Dicke von 5 μm wurde auf der Vorderfläche des Siliziumwafers mit einem Durchmesser von 300 mm bei einem normalen Reaktionsdruck bei einer Reaktionstemperatur von 1100°C und einer Wachstumsrate von 2,7 μm/min durchgeführt. Im Ergebnis konnte die Wirkung der vorliegenden Erfindung verifiziert werden, während die Bedingungen außer zum Beispiel das Vorhandensein/Fehlen des vorstehenden Abschnitts auf der Suszeptor-Rückfläche vollständig erfüllt wurden.
  • Zu dieser Zeit wurde in einem Bereich von ungefähr 145 mm bis 149 mm im Radius vom Mittelpunkt der Siliziumwafer-Rückfläche, d. h. die Siliziumwafer-Rückfläche in einem Bereich, der der Rückfläche des Suszeptors entspricht, auf dem der vorstehende Abschnitt gemäß der vorliegenden Erfindung vorgesehen war, mittels einer Bewertungsvorrichtung, wie beispielsweise WaferSight (hergestellt von Panasonic Corporation) und UA3P (hergestellt von KLA-Tencor Corporation) bewertet, und die Höhe der Rückflächenabscheidungen gemessen. 3 zeigt ein Messergebnis, das mit WaferSight erhalten wurde, und 4 zeigt ein Messergebnis, das in diesem Beispiel mittels UA3P erhalten wurde. Tabelle 1 zeigt Ergebnisse des vorliegenden Versuchs.
  • Hier ist WaferSight ein Messinstrument, das im Prinzip eine Verlagerung der Wafervorderfläche von der Zahl und Breite der Interferenzlinien misst, die aufgrund der optischen Interferenz von reflektiertem Licht vom Wafer und reflektiertem Licht von einer Bezugsfläche erzeugt werden, wenn Licht in den Wafer gelangen kann. Bei der tatsächlichen Messung werden beide Waferflächen gemessen und eine Änderung der gesamten Dicke wird aus der Dicke eines vorher gemessenen spezifischen Punkts berechnet.
  • Weiterhin ist UA3P ein Messinstrument, das die Messung auf der Grundlage einer Kontaktflächenverlagerung durchführt. Es drückt eine Sonde gegen ein Ziel unter einer geringen konstanten Last und misst mit einem Laser eine Verlagerung der Sonde, die in Übereinstimmung mit Unregelmäßigkeit des Ziels grundsätzlich schwankt. [Tabelle 1]
    7,6 mm dicker Block und Nuten 7,6 mm dicker Block 3,8 mm dicker Block Herkömmlicher Suszeptor
    Höhe der Rückflächenabscheidungen (WS) 0,108 0,109 0,156 0,225
    Höhe der Rückflächenabscheidungen (UA3P) 0,054 0,068 0,104 0,126
    Einheit: μm
  • Wie aus 3, 4 und Tabelle 1 ersichtlich ist, sind die Höhen der Rückflächenabscheidungen auf dem Suszeptor mit den Blöcken gemäß der vorliegenden Erfindung niedriger als die des herkömmlichen Suszeptorabschnitts ohne Block auf einem Abschnitt, der dem Oberstufen-Taschenabschnitt auf der Rückfläche entspricht. Selbst wenn die Blöcke auf der Rückfläche des Suszeptors vorgesehen sind, kann weiter verhindert werden, dass der Suszeptor beim Erwärmen aufgrund eines extrem großen Wärmekapazitätsunterschieds beschädigt wird, solange die Dicke jedes Blocks nicht mehr als das Dreifache der Dicke des Suszeptors unter Ausschluss des vorstehenden Abschnitts an der Stelle beträgt, die dem Oberstufen-Taschenabschnitt entspricht. Wenn die Nuten im Block ausgebildet sind, kann weiterhin der Abschnitt, der im Hinblick auf die Lampenheizung als Schatten dient, zwangsläufig auf dem Block ausgebildet sein, kann die Fläche mit erhöhter Oberfläche leicht Wärme abstrahlen und kann daher die Temperatur des Blocks reduziert werden, wodurch die Erzeugung der Rückflächenabscheidungen wirksam unterdrückt wird. Zu dieser Zeit ist das Versuchsergebnis, das vom Abschnitt ohne Block erhalten wird, dasselbe wie das, das erhalten wird, wenn ein herkömmlicher Suszeptor ohne umfangsmäßig vorstehenden Abschnitt verwendet wurde, um die Dampfphasenepitaxie der Epitaxialschicht unter denselben Bedingungen wie die obigen Epitaxialwachstumsbedingungen durchzuführen.
  • Es ist zu beachten, dass die vorliegende Erfindung nicht auf die vorstehende Ausführungsform beschränkt ist. Die vorstehende Ausführungsform ist ein veranschaulichendes Beispiel, und jedes Beispiel, das weitgehend dieselbe Konfiguration hat und die gleichen Funktionen und Wirkungen wie das in den Ansprüchen beschriebene technische Konzept anwendet, ist vom technischen Umfang der vorliegenden Erfindung umfasst.

Claims (6)

  1. Suszeptor zum Halten eines Halbleitersubstrats während des Durchführens einer Dampfphasenepitaxie einer Epitaxialschicht, wobei eine Tasche, in der das Halbleitersubstrat anzuordnen ist, auf einer oberen Fläche des Suszeptors ausgebildet ist, die Tasche einen zweistufigen Aufbau mit einem Oberstufen-Taschenabschnitt zum Halten eines äußeren Umfangsrandabschnitts des Halbleitersubstrats und einem Unterstufen-Taschenabschnitt aufweist, der unter dem Oberstufentaschenabschnitt und auf einer zentralen Seite der Tasche ausgebildet ist, Lochabschnitte, die bis zur Rückfläche des Suszeptors hindurchgeführt sind und während des Durchführens des Dampfphasenwachstums geöffnet sind, im Unterstufen-Taschenabschnitt ausgebildet sind, und ein vorstehender Abschnitt auf der Rückfläche des Suszeptors zumindest an einer Stelle vorgesehen ist, der dem Oberstufen-Taschenabschnitt entspricht.
  2. Suszeptor nach Anspruch 1, wobei eine Dicke des vorstehenden Abschnitts nicht mehr als das Dreifache der Dicke des Suszeptors ohne den vorstehenden Abschnitt an der Stelle beträgt, die dem Oberstufen-Taschenabschnitt entspricht.
  3. Suszeptor nach Anspruch 1 oder 2, wobei Nuten auf dem vorstehenden Abschnitt ausgebildet sind.
  4. Suszeptor nach Anspruch 3, wobei die Nuten ein gitterartiges Muster aufweisen.
  5. Suszeptor nach Anspruch 3 oder 4, wobei die Tiefe der Nuten nicht weniger als 1/10 der Dicke des Suszeptors an der Stelle beträgt, die dem Oberstufen-Taschenabschnitt entspricht.
  6. Verfahren zum Herstellen eines Epitaxialwafers, umfassend: Verwenden eines Suszeptors nach einem der Ansprüche 1 bis 5, um einen Wafer auf der Tasche des Suszeptors anzuordnen; und Durchführen der Dampfphasenepitaxie einer Epitaxialschicht auf dem Wafer, während ein Rohstoffgas strömen gelassen wird.
DE112011103491.1T 2010-11-15 2011-11-10 Suszeptor und Verfahren zum Herstellen eines Epitaxialwafers Active DE112011103491B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-255313 2010-11-15
JP2010255313 2010-11-15
PCT/JP2011/006284 WO2012066752A1 (ja) 2010-11-15 2011-11-10 サセプタ及びエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
DE112011103491T5 true DE112011103491T5 (de) 2013-09-26
DE112011103491B4 DE112011103491B4 (de) 2020-09-24

Family

ID=46083704

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011103491.1T Active DE112011103491B4 (de) 2010-11-15 2011-11-10 Suszeptor und Verfahren zum Herstellen eines Epitaxialwafers

Country Status (6)

Country Link
US (1) US9797066B2 (de)
JP (1) JP5565472B2 (de)
KR (1) KR101808054B1 (de)
CN (1) CN103210475B (de)
DE (1) DE112011103491B4 (de)
WO (1) WO2012066752A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5477314B2 (ja) * 2011-03-04 2014-04-23 信越半導体株式会社 サセプタ及びこれを用いたエピタキシャルウェーハの製造方法
JP6539929B2 (ja) 2015-12-21 2019-07-10 昭和電工株式会社 ウェハ支持機構、化学気相成長装置およびエピタキシャルウェハの製造方法
JP6847199B2 (ja) * 2016-07-22 2021-03-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ エピの均一性調整を改善するための加熱変調器
CN106252209B (zh) * 2016-08-30 2017-05-24 四川广瑞半导体有限公司 一种功率芯片用外延片生产工艺
WO2019043865A1 (ja) * 2017-08-31 2019-03-07 株式会社Sumco サセプタ、エピタキシャル成長装置、エピタキシャルシリコンウェーハの製造方法、ならびにエピタキシャルシリコンウェーハ
CN111286723A (zh) * 2018-12-10 2020-06-16 昭和电工株式会社 基座和化学气相沉积装置
KR102460313B1 (ko) * 2018-12-13 2022-10-28 주식회사 원익아이피에스 기판 처리 장치의 서셉터 및 기판 처리 장치
CN110429050B (zh) * 2019-08-05 2022-02-08 西安奕斯伟材料科技有限公司 一种外延生长基座
JP7557860B2 (ja) 2020-09-28 2024-09-30 エピクルー株式会社 気相成長装置及びエピタキシャルウェーハの製造方法
CN113699586B (zh) * 2021-08-27 2022-07-26 江苏第三代半导体研究院有限公司 一种带空气桥结构的托盘及外延生长方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037071A (ja) 2001-07-25 2003-02-07 Shin Etsu Handotai Co Ltd サセプタ、気相成長装置および気相成長方法
JP2003229370A (ja) 2001-11-30 2003-08-15 Shin Etsu Handotai Co Ltd サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03184325A (ja) * 1989-12-13 1991-08-12 Mitsubishi Electric Corp 半導体製造装置
EP0448346B1 (de) * 1990-03-19 1997-07-09 Kabushiki Kaisha Toshiba Vorrichtung zur Dampfphasenabscheidung
JPH0963966A (ja) 1995-08-24 1997-03-07 Toshiba Microelectron Corp 気相成長装置
JP2001010894A (ja) * 1999-06-24 2001-01-16 Mitsubishi Materials Silicon Corp 結晶成長用サセプタとこれを用いた結晶成長装置、およびエピタキシャル・ウェーハとその製造方法
US6902622B2 (en) * 2001-04-12 2005-06-07 Mattson Technology, Inc. Systems and methods for epitaxially depositing films on a semiconductor substrate
JP2003197532A (ja) 2001-12-21 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長方法及びエピタキシャル成長用サセプター
US20050000449A1 (en) 2001-12-21 2005-01-06 Masayuki Ishibashi Susceptor for epitaxial growth and epitaxial growth method
CN1864245A (zh) * 2003-10-01 2006-11-15 信越半导体株式会社 硅外延片的制造方法及硅外延片
JP2007224375A (ja) * 2006-02-24 2007-09-06 Nuflare Technology Inc 気相成長装置
TW200802552A (en) * 2006-03-30 2008-01-01 Sumco Techxiv Corp Method of manufacturing epitaxial silicon wafer and apparatus thereof
JP4868522B2 (ja) * 2006-03-30 2012-02-01 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及び製造装置
JP2010016183A (ja) 2008-07-03 2010-01-21 Sumco Corp 気相成長装置、エピタキシャルウェーハの製造方法
US9758871B2 (en) 2008-12-10 2017-09-12 Sumco Techxiv Corporation Method and apparatus for manufacturing epitaxial silicon wafer
JP2010141061A (ja) * 2008-12-10 2010-06-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法に用いる冶具

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037071A (ja) 2001-07-25 2003-02-07 Shin Etsu Handotai Co Ltd サセプタ、気相成長装置および気相成長方法
JP2003229370A (ja) 2001-11-30 2003-08-15 Shin Etsu Handotai Co Ltd サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Also Published As

Publication number Publication date
JP5565472B2 (ja) 2014-08-06
CN103210475A (zh) 2013-07-17
JPWO2012066752A1 (ja) 2014-05-12
WO2012066752A1 (ja) 2012-05-24
KR101808054B1 (ko) 2017-12-12
DE112011103491B4 (de) 2020-09-24
US20130180447A1 (en) 2013-07-18
US9797066B2 (en) 2017-10-24
KR20140018189A (ko) 2014-02-12
CN103210475B (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
DE112011103491B4 (de) Suszeptor und Verfahren zum Herstellen eines Epitaxialwafers
DE112012000726T5 (de) Suszeptor und Verfahren zum Herstellen eines Epitaxialwafers unter Verwendung desselben
DE60022221T2 (de) Apparat für die bearbeitung von halbleitern
DE102005045081B4 (de) Suszeptor
DE112011101625B4 (de) Epitaktische Siliciumcarbid-Wafer und Herstellungsverfahren für diese, Siliciumcarbid-Massensubstrat für epitaktisches Wachstum und Herstellungsverfahren für dieses
DE19712556B4 (de) Verfahren und Vorrichtung zur Wärmebehandlung eines Halbleiterwafers
DE60127036T2 (de) Linienbreitenausgleich unter Verwendung räumlicher Variationen der Teilkohärenz
DE112008003277T5 (de) Suszeptor für das Dampfphasenwachstum und Dampfphasenwachstumsvorrichtung
DE112012001458B4 (de) Halbleiterwafer und Herstellungsverfahren dafür
DE112015005650B4 (de) Verfahren zur herstellung epitaktischer wafer
DE112010003694B4 (de) Verfahren und Vorrichtung zur Herstellung eines Epitaxialwafers
DE112010004736T5 (de) Aufnahmefür cvd und verfahren zur herstellung eines films unterverwendung derselben
DE102018102592A1 (de) Substratbearbeitungsvorrichtung und Vorrichtung zum Herstellen einer integrierten Schaltungsvorrichtung
DE112011105826B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE112008003029T5 (de) Werkstückträger mit Fluidzonen zur Temperatursteuerung
DE112016002106T5 (de) Siliciumcarbid-halbleitersubstrat, verfahren zum herstellen eines siliciumcarbid-halbleitersubstrats, halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112007001207T5 (de) Verfahren zum Herstellen eines lichtemittierenden Halbleiterelements
DE19534574C2 (de) Dotierverfahren zur Herstellung von Homoübergängen in Halbleitersubstraten
DE112008003535T5 (de) Suszeptor für das epitaxiale Wachstum
DE112014006413T5 (de) Herstellungsverfahren für epitaktischen Siliciumwafer und epitaktischer Siliciumwafer
DE112016003399T5 (de) Verfahren zur Vorbereitung eines Reaktorneustarts zur Herstellung eines epitaktischen Wafers
DE112014001924B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE602004007756T2 (de) Ein Lichtbestrahlungsverfahren und ein Lichtbestrahlungsapparat
DE102010026987A1 (de) Herstellvorrichtung und -verfahren für Halbleiterbauelement
DE112008003330T5 (de) Epitaktisches Wachstumsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final