DE112011100252B4

DE112011100252B4 - Verfahren zur Takt- und Datenwiedergewinnung

Info

Publication number: DE112011100252B4
Application number: DE112011100252.1T
Authority: DE
Inventors: lan KYLES
Original assignee: Vitesse Semiconductor Corp
Current assignee: Microsemi Solutions Sdn Bhd
Priority date: 2010-01-14
Filing date: 2011-01-14
Publication date: 2015-02-05
Anticipated expiration: 2031-01-15
Also published as: US8804892B2; GB2489857A; GB201212452D0; CN102763336B; DE112011100252T5; US20130009682A1; WO2011088368A2; US20110169535A1; US8284888B2; WO2011088368A3; CN102763336A; GB2489857B

Abstract

Verfahren zur Takt- und Datenwiedergewinnung, das Folgendes umfasst: Messen eines Frequenzvergleichs, der die relativen Frequenzen des ersten Taktsignals und eines Ausgangstaktsignals angibt; Messen einer Datenübergangsdichte, die eine Übergangsdichte eines Dateneingangssignals relativ zu der Frequenz des Ausgangstaktsignals angibt; Suchen nach Schaltungseinstellungen, die eine Verriegelung einer digitalen Takt- und Daten-Wiedergewinnungsschaltung mit dem Dateneingangssignal ermöglichen, wobei die Verriegelung auf dem gemessenen Frequenzvergleich und der gemessenen Datenübergangsdichte beruht.

Description

HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung bezieht sich im Allgemeinen auf Takt- und Daten-Wiedergewinnungsschaltungen und insbesondere auf ein Verfahren zur Takt- und Datenwiedergewinnung mit einer Takt- und Daten-Wiedergewinnungsschaltung, die ohne externen Referenztakt betreibbar ist.
Obwohl eine Verarbeitungsschaltungsanordnung oftmals Daten parallel verarbeitet, werden die Daten oftmals zwischen Punkten seriell übermittelt. Serielle Daten können ohne ein explizites Taktsignal beispielsweise unter Verwendung eines Formats ohne Rückkehr nach Null gesendet werden. Ein Empfänger, der das serielle Signal empfängt, arbeitet, um die gesendeten Daten und ein entsprechendes Taktsignal wiederzugewinnen, wobei eine Schaltungsanordnung des Empfängers, die derartige Operationen ausführt, oftmals Takt- und Daten-Wiedergewinnungsschaltung, oder üblicher CDR, genannt wird.
Viele Takt- und Daten-Wiedergewinnungsschaltungen verwenden in ihrer Operation ein Referenztaktsignal, um beispielsweise die Taktwiedergewinnung mittels eines Referenztaktsignals, dessen Frequenz nahe bei der Datenrate liegt, zu unterstützen. Das Referenztaktsignal stammt oftmals von einem Referenztakt in Form eines Kristalloszillators oder einer ähnlichen Präzisionsquelle. Das Bereitstellen des Referenztakts kann teuer sein, einen großen Raum einnehmen oder andere unerwünschte Auswirkungen haben.
In einigen Anwendungen können serielle Daten mit unterschiedlichen Raten empfangen werden. In solchen Anwendungen kann eine CDR mit mehreren Referenztaktsignalen bereitgestellt werden, eine für jede Datenrate, die von mehreren Referenztakten stammen. Dies kann die Kosten oder den Raum, der für die Takt- und Daten-Wiedergewinnungsschaltungen, die Referenztaktsignale verwenden, erforderlich ist, wesentlich erhöhen.
In dem Dokument US 7 251 296 B1 ist eine Takt- und Daten-Wiedergewinnungsschaltung beschrieben, die einen Oszillator, einem Taktselektor, einen Phasendetektor, ein Schleifenfilter und eine Steuereinheit aufweist.
Weitere Takt- und Daten-Wiedergewinnungsschaltungen sind in dem Dokument US 2005/0058235 A1 und dem Dokument US 7 778 375 B2 beschrieben.
KURZE ZUSAMMENFASSUNG DER ERFINDUNG
Die Erfindung stellt ein Verfahren zur Takt- und Datenwiedergewinnung ohne Referenztaktsignale gemäß Anspruch 1 bereit. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Danach schafft die Erfindung ein Verfahren zur Takt- und Datenwiedergewinnung, das Folgendes umfasst: Messen eines Frequenzvergleichs, der die relativen Frequenzen eines ersten Taktsignals und eines Ausgangstaktsignals angibt; Messen einer Datenübergangsdichte, die die Übergangsdichte eines Dateneingangssignals in Bezug auf die Frequenz des Ausgangstaktsignals angibt; Suchen nach Schaltungseinstellungen, die das Verriegeln einer digitalen Takt- und Daten-Wiedergewinnungsschaltung mit dem seriellen Datensignal ermöglichen, wobei die Verriegelung auf dem gemessenen Frequenzvergleich und der gemessenen Datenübergangsdichte beruht.
Das Verfahren wird gemäß einer Ausgestaltung der Erfindung durch eine Schaltungsanordnung ausgeführt, die eine Takt- und Daten-Wiedergewinnungs-schaltung enthält.
In einer Ausführungsvariante umfasst eine solche Takt- und Daten-Wiedergewinnungsschaltung Folgendes: einen Oszillator, der konfiguriert ist, um als Reaktion auf ein Frequenzsteuersignal ein erstes Taktsignal zu erzeugen; ein Taktselektor, die konfiguriert ist, das erste Taktsignal zu empfangen und anhand eines Phasensteuersignals ein Ausgangstaktsignal zu erzeugen; einen Phasendetektor, der konfiguriert ist, ein Dateneingangssignal und das Ausgangstaktsignal zu empfangen und ein Datenausgangssignal sowie ein Phasendetektionssignal zu erzeugen; ein Schleifenfilter, das konfiguriert ist, das Phasensteuersignal durch Filtern des Phasendetektionssignals zu erzeugen; und eine Steuereinheit, die konfiguriert ist, die Frequenz des Oszillators unter Verwendung des Frequenzsteuersignals anhand von Messungen des ersten Taktsignals, des Ausgangstaktsignals und des Dateneingangssignals zu steuern.
In einer weiteren Ausführungsvariante umfasst eine solche Takt- und Daten-Wiedergewinnungsschaltung Folgendes: einen Oszillator, der konfiguriert ist, ein erstes Taktsignal mit mehreren Phasen mit einer Oszillationsfrequenz anhand eines Frequenzsteuersignals und eines Bereichssteuersignals zu erzeugen; eine Steuereinheit, die konfiguriert ist, das Frequenzsteuersignal, das Bereichssteuersignal und ein Vorskalierungs-Steuersignal anhand eines Frequenzvergleichsmaßes und eines Datenübergangsdichtemaßes zu erzeugen; einen Phaseninterpolator, der konfiguriert ist, um das erste Taktsignal zu empfangen und ein zweites Taktsignal anhand eines Phasensteuersignals zu erzeugen, wobei das zweite Taktsignal aus zwei Phasen der mehreren Phasen des ersten Taktsignals interpoliert wird; einen Vorskalierer, der konfiguriert ist, um das zweite Taktsignal zu empfangen und ein Ausgangstaktsignal durch Dividieren des zweiten Taktsignals durch einen Wert des Vorskalierer-Steuersignals zu erzeugen; einen Phasendetektor, der konfiguriert ist, um ein Dateneingangssignal und das Ausgangstaktsignal zu empfangen und ein Datenausgangssignal sowie ein Phasendetektionssignal zu erzeugen; ein Schleifenfilter, das konfiguriert ist, um das Phasensteuersignal durch Filtern des Phasendetektionssignals zu erzeugen; ein Frequenzvergleichsmodul, das konfiguriert ist, um das Frequenzvergleichsmaß anhand relativer Frequenzen des ersten Taktsignal und des Ausgangstaktsignals zu erzeugen; und einen Übergangsdichtedetektor, der konfiguriert ist, um das Datenübergangsdichtemaß anhand relativer Frequenzen des Dateneingangssignals und des Ausgangstaktsignals zu erzeugen.
In einer weiteren Variante umfasst eine solche Takt- und Daten-Wiedergewinnungsschaltung Folgendes: einen Oszillator, der konfiguriert ist, um als Reaktion auf ein erstes Frequenzsteuersignal und ein zweites Frequenzsteuersignal ein erstes Taktsignal zu erzeugen; einen Teiler, der konfiguriert ist, um das erste Taktsignal zu empfangen und ein Ausgangstaktsignal zu erzeugen; einen Phasendetektor, der konfiguriert ist, um ein Dateneingangssignal und das Ausgangstaktsignal zu empfangen und ein Datenaungangssignal sowie ein Phasendetektionssignal zu erzeugen; ein Schleifenfilter, das konfiguriert ist, um das zweite Frequenzsteuersignal durch Filtern des Phasendetektionssignals zu erzeugen; und eine Steuereinheit, die konfiguriert ist, um die Frequenz des Oszillators unter Verwendung des Frequenzsteuersignals anhand von Messungen des ersten Taktsignals, des Ausgangstaktsignals und des Dateneingangssignals zu steuern.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockschaltplan einer Takt- und Daten-Wiedergewinnungsschaltung.
2 ist ein Blockschaltplan einer Takt- und Daten-Wiedergewinnungsschaltung.
3 ist ein Blockschaltplan einer Takt- und Daten-Wiedergewinnungsschaltung.
4 ist ein Zustandsdiagramm eines Prozesses für eine Takt- und Datenwiedergewinnung gemäß Aspekten der Erfindung.
5 ist ein Ablaufplan eines Prozesses einer Takt- und Datenwiedergewinnung gemäß Aspekten der Erfindung.
6 ist ein Ablaufplan eines Prozesses einer Takt- und Datenwiedergewinnung gemäß Aspekten der Erfindung.
7 ist ein Ablaufplan eines Prozesses einer Takt- und Datenwiedergewinnung gemäß Aspekten der Erfindung.
GENAUE BESCHREIBUNG
1 ist ein Blockschaltplan einer Takt- und Daten-Wiedergewinnungsschaltung (CDR). Die CDR empfängt ein serielles Eingangssignal DIN, das einen sequentiellen Strom aus Datenbits führt, aus dem die CDR ein Ausgangsdatensignal DOUT und ein zugeordnetes CDR-Ausgangstaktsignal CLK erzeugt. Die CDR arbeitet, um das Ausgangsdatensignal DOUT so zu erzeugen, dass Werte in dem Ausgangsdatensignal DOUT im Wesentlichen mit Werten übereinstimmen, die von einem Sender verwendet werden, um das serielle Eingangssignal DIN zu erzeugen, und um das CDR-Ausgangstaktsignal CLK, das mit dem Ausgangsdatensignal DOUT synchronisiert ist, zu erzeugen. Wenn die CDR-Operation mit dem seriellen Eingangssignal synchronisiert ist, wird gesagt, dass sie verriegelt ist.
Die CDR von 1 empfängt das serielle Eingangssignal DIN mit irgendeiner Datenrate, die aus einem Bereich von Operationsdatenraten gewählt ist. Beispielsweise können in einigen Ausführungsformen möglicherweise in Abhängigkeit davon, welches Kommunikationsprotokoll von der Quelle des seriellen Eingangssignals DIN gewählt wird, Daten mit einer der folgenden Raten empfangen werden: 3,125 Gbit/s, 3,175 Gbit/s, 6,25 Gbit/s oder 6,375 Gbit/s. In solchen Ausführungsformen stellt die CDR ihre Operation so ein, dass sie mit der Rate, mit der Daten empfangen werden, übereinstimmt. Vorzugsweise arbeitet die CDR ohne externe Signalgebung wie beispielsweise ein extern zugeführtes Referenztaktsignal oder einen Datenratenindikator. Außerdem sich kann die Datenrate mit der Zeit allmählich ändern, beispielsweise um zehn Teile pro Million über Millionen von Taktzyklen. Die CDR verfolgt solche zeitlichen Änderungen durch Detektieren von Änderungen der Datenrate und durch Ausführen entsprechender Änderungen der Taktraten der CDR.
Die CDR enthält eine erste Zeitvorgabeschleife und eine zweite Zeitvorgabeschleife, wobei von einem gemeinsamen Knoten der beiden Schleifen ein Taktsignal erzeugt wird. Die erste Zeitvorgabeschleife kann so betrachtet werden, dass sie eine grobe Frequenz des Taktsignals einstellt, während die zweite Zeitvorgabeschleife so betrachtet werden kann, dass sie eine feine Frequenz des Taktsignals einstellt. Im Allgemeinen stellt die erste Schleife die Frequenz des gemeinsamen Taktsignals so ein, dass sie ungefähr mit einer empfangenen Datenrate übereinstimmt, jedoch mit einer Abstufung, die für eine erfolgreiche Datenwiedergewinnung zu weit beabstandet sein könnte. Die zweite Schleife stellt die Frequenz des gemeinsamen Taktsignals mit ausreichend feiner Abstufung für eine erfolgreiche Datenwiedergewinnung ein.
Die erste Zeitvorgabeschleife enthält in einer in 1 gezeigten Ausführungsform einen spannungsgesteuerten Oszillator 102, der ein VCO-Taktsignal CLKVCO anhand eines Frequenzsteuersignals FREQ erzeugt. Ein Taktselektor 104 verwendet das VCO-Taktsignal CLKVCO und ein Phasensteuersignal PHASE von der zweiten Zeitvorgabeschleife, um das CDR-Ausgangstaktsignal CLK zu erzeugen. Ein Frequenzkomparator 110 und ein Übergangsdichtedetektor 112 erzeugen Messungen, die eine Steuereinheit 120 für die Einstellung des Frequenzsteuersignals FREQ und daher der Frequenz, mit der der spannungsgesteuerte Oszillator 102 oszilliert, verwendet.
Die zweite Zeitvorgabeschleife enthält den Taktselektor 104, der auch in der ersten Zeitvorgabeschleife enthalten ist, der das Phasensteuersignal PHASE von dem Schleifenfilter 108 empfängt. Das Schleifenfilter 108 erzeugt das Phasensteuersignal PHASE durch Filtern von Phasenvergleichen des CDR-Ausgangstaktsignals CLK und des seriellen Eingangssignals DIN von einem Phasendetektor 106. Der Phasendetektor 106 empfängt das serielle Eingangssignal DIN und das CDR-Ausgangstaktsignal CLK und erzeugt außerdem das Ausgangsdatensignal DOUT.
Die erste und die zweite Zeitvorgabeschleife arbeiten auf zusammengeschaltete Weise, um Takt und Daten aus dem seriellen Eingangssignal DIN wiederzugewinnen. Die erste Zeitvorgabeschleife ist über einen weiten Frequenzbereich, beispielsweise mehrere Oktaven, unabhängig betreibbar und erzeugt das VCO-Taktsignal CLKVCO für die Verwendung durch die zweite Zeitvorgabeschleife. Die erste Zeitvorgabeschleife stellt die Frequenz des VCO-Taktsignals CLKVCO so ein, dass es eine Frequenz besitzt, die der zweiten Zeitvorgabeschleife ermöglicht, Takt und Daten aus dem seriellen Eingangssignal DIN wiederzugewinnen. Die zweite Zeitvorgabeschleife passt sich hinsichtlich der Verwendung des Taktsignals von der ersten Zeitvorgabeschleife anhand der relativen Zeitvorgabe des CDR-Ausgangstaktsignals CLK und des seriellen Eingangssignals DIN an. Diese Anpassung erfolgt, um hinsichtlich Frequenz und Phase das CDR-Ausgangstaktsignal CLK und das serielle Eingangssignal DIN zu synchronisieren. In einigen Ausführungsformen ist der Frequenzeinstellbereich der zweiten Zeitvorgabeschleife schmal, beispielsweise fünf Prozent bezogen auf den Bereich der ersten Zeitvorgabeschleife.
Genauer erzeugt der spannungsgesteuerte Oszillator 102 das VCO-Taktsignal CLKVCO, das mit einer Frequenz oszilliert, die durch den Wert des Frequenzsteuersignals FREQ gesteuert wird. In einigen Ausführungsformen besitzt das VCO-Taktsignal CLKVCO mehrere Phasen, beispielsweise Phasen mit 45°-Beziehungen. In einigen Ausführungsformen meldet das Frequenzsteuersignal FREQ eine digitale Darstellung einer gewünschten Taktsignalfrequenz, beispielsweise in Hertz. Andere Ausführungsformen können eine analoge Darstellung verwenden, beispielsweise eine Spannung oder einen Strom. In anderen Ausführungsformen kann das Frequenzsteuersignal FREQ eine gewünschte Taktsignalfrequenz indirekt, beispielsweise mit einem Teilungswert, melden. Obwohl die Frequenz des VCO-Taktsignals CLKVCO durch das Frequenzsteuersignal FREQ gesteuert wird, kann die Beziehung ungenau sein und sich mit der Zeit ändern.
Der Taktselektor 104 empfängt das VCO-Taktsignal CLKVCO und das Phasensteuersignal PHASE von dem Schleifenfilter 108 und erzeugt das CDR-Ausgangstaktsignal CLK. In einigen Ausführungsformen erzeugt der Taktselektor 104 das CDR-Ausgangstaktsignal CLK, so dass seine nächste Flanke der vorhergehenden Flanke nach einer Anzahl von Zyklen des VCO-Taktsignals CLKVCO, die durch den Wert des Phasensteuersignals PHASE gemeldet wird, folgt. Das heißt, das Phasensteuersignal PHASE kann die Anzahl von Zyklen des VCO-Taktsignals CLKVCO in einem Zyklus des CDR-Ausgangstaktsignals CLK melden. Wenn beispielsweise das Phasensteuersignal PHASE einen Wert von 4,5 hat, wird die nächste Flanke des CDR-Ausgangstaktsignals CLK 4,5 Zyklen nach der vorhergehenden Flanke des CDR-Ausgangstaktsignals CLK liegen. In einigen Ausführungsformen ist das Phasensteuersignal PHASE auf positive ganzzahlige Werte beschränkt und arbeitet der Taktselektor 104 als ein Mehrfachmodulus-Teiler. Das Phasensteuersignal PHASE kann sich auf regulärer Basis ändern, beispielsweise in jeder Periode des CDR-Ausgangstaktsignals CLK.
Der Frequenzkomparator 110 empfängt das VCO-Taktsignal CLKVCO und das CDR-Ausgangstaktsignal CLK und erzeugt einen Wert einer Frequenzvergleichsmessung für die Verwendung durch die Steuereinheit 120. Der Wert der Frequenzvergleichsmessung kann ein Verhältnis, ein Versatz oder eine Kombination aus einem Verhältnis und einem Versatz sein. In einigen Ausführungsformen zählt der Frequenzkomparator 110 die Anzahl von Zyklen eines der Taktsignale, das verglichen wird, die in einer eingestellten Anzahl von Zyklen des anderen Taktsignals, das verglichen wird, auftreten. Beispielsweise kann der Frequenzkomparator 110 die Anzahl von Zyklen des VCO-Taktsignals CLKVCO zählen, die in 1000 Zyklen des CDR-Ausgangstaktsignals CLK auftreten. Ein Zählwert von 200 würde beispielsweise einem Frequenzverhältnis von 0,2 entsprechen. Die Anzahl von Taktsignalzyklen kann mit ganzzahliger Genauigkeit approximiert werden, indem Anstiegs- oder Abstiegsflanken des Taktsignals gezählt werden. Wenn die zweite Zeitvorgabeschleife mit dem seriellen Eingangssignal DIN verriegelt ist, ist der Wert der Frequenzvergleichsmessung ein Maß der Frequenz des VCO-Taktsignals CLKVCO relativ zu der Datenrate des seriellen Eingangssignals DIN.
Der Übergangsdichtedetektor 112 empfängt das CDR-Ausgangstaktsignal CLK und das serielle Eingangssignal DIN und erzeugt eine Übergangsdichtemessung für die Verwendung durch die Steuereinheit 120. Die Übergangsdichtemessung gibt an, wie oft sich das serielle Eingangssignal DIN relativ zu der Frequenz des CDR-Ausgangstaktsignals CLK ändert. Da die Anstiegs- und Abstiegsflanken eines binären Signals vorhersagbar wechseln, kann die Übergangsdichte durch Messen der Dichte von Anstiegs- oder Abstiegsflanken genau geschätzt werden. In einer Ausführungsform zählt der Übergangsdichtedetektor 112 die Anzahl von Flanken des seriellen Eingangssignals DIN während einer eingestellten Anzahl von Zyklen des CDR-Ausgangstaktsignals CLK. Beispielsweise kann der Übergangsdichtedetektor 112 die Anzahl der Anstiegsflanken des seriellen Eingangssignals DIN zählen, die in 1000 Zyklen des CDR-Ausgangstaktsignals CLK auftreten. Ein Zählwert von 400 würde beispielsweise einer Übergangsdichte von 0,8, nachdem er verdoppelt worden ist, um die Abstiegsflanken zu berücksichtigen, entsprechen. Die Übergangsdichte ist für die Detektion, ob die CDR verriegelt ist, nützlich, indem die gemessene Übergangsdichte mit einer erwarteten Übergangsdichte verglichen wird. Die erwartete Übergangsdichte verändert sich in Abhängigkeit von dem Verfahren, das verwendet wird, um die seriellen Daten zu erzeugen. Beispielsweise besitzt ein gleich wahrscheinlicher, nicht korrelierter Bitstrom eine Übergangsdichte von 0,5, während ein Bitstrom von einem üblichen 8b10b-Codierer eine Übergangsdichte von ungefähr 0,65 besitzt. Eine Übergangsdichte-Messung, die wesentlich niedriger ist als die erwartete Übergangsdichte, gibt an, dass die CDR nicht mit dem seriellen Eingangssignal DIN verriegelt ist, und kann von der Steuereinheit 120 verwendet werden, um zu bestimmen, dass der spannungsgesteuerte Oszillator 102 mit einer niedrigeren Frequenz oszillieren sollte. Eine Übergangsdichtemessung, die wesentlich höher ist als die erwartete Übergangsdichte, gibt an, dass die CDR nicht auf das serielle Eingangssignal DIN verriegelt ist, und kann von der Steuereinheit 120 verwendet werden, um zu bestimmen, dass der spannungsgesteuerte Oszillator 120 mit einer höheren Frequenz oszillieren sollte.
Die Steuereinheit 120 stellt die Frequenz des spannungsgesteuerten Oszillators 102 anhand der Frequenzvergleichsmessung und der Übergangsdichtemessung ein. In einigen Ausführungsformen kann die Steuereinheit 120 zusätzliche Signale, beispielsweise einen Signalverlustindikator oder ein Rücksetzsignal, empfangen. Die Steuereinheit 120 kann eine kundenspezifische Schaltungsanordnung, eine programmierbare Schaltungsanordnung, einen programmierbaren Prozessor mit Software oder eine Kombination hiervon enthalten.
Die Steuereinheit 120 arbeitet, um einen Wert für das Frequenzsteuersignal FREQ zu bestimmen, bei dem die zweite Zeitvorgabeschleife mit den ankommenden Daten verriegelt. Die Steuereinheit 120 kann bestimmen, dass die zweite Zeitvorgabeschleife mit den ankommenden Daten verriegelt ist, wenn der Wert der Übergangsdichtemessung nahe bei dem statistisch erwarteten Wert liegt. Wenn beispielsweise in einer Ausführungsform der statistisch erwartete Wert für die Übergangsdichte 0,65 ist, kann die Steuereinheit 120 bestimmen, dass die zweite Zeitvorgabeschleife verriegelt ist, wenn die Übergangsdichtemessung im Bereich von 0,55 bis 0,75 liegt.
In einigen Ausführungsformen arbeitet die Steuereinheit 120 außerdem, um einen Wert für das Frequenzsteuersignal FREQ zu bestimmen, so dass die zweite Zeitvorgabeschleife in der Nähe eines Mittelpunkts ihres Einstellbereichs arbeitet. Die Steuereinheit 120 kann den Wert der Frequenzvergleichsmessung verwenden, um die Nähe zum Mittelpunkt zu beurteilen. Beispielsweise kann die Steuereinheit 120 in einer Ausführungsform, in der der Taktselektor 104 als ein Mehrfachmodulus-Teiler mit Teilungswerten von 18, 19 und 20 arbeitet, bestimmen, dass die zweite Zeitvorgabeschleife in der Nähe des Mittelpunkts arbeitet, wenn der Wert der Frequenzvergleichsmessung im Bereich von 0,0536 bis 0,0546 liegt.
Die Steuereinheit 120 sucht zunächst in einer Ausführungsform nach einem Wert des Frequenzsteuersignals FREQ, der gewünschte Frequenzvergleichs- und Übergangsdichtewerte zur Folge hat, in den für das Frequenzsteuersignal FREQ ein Bereich möglicher Werte abgetastet wird. In einer weiteren Ausführungsform verwendet die Steuereinheit 120 eine sukzessive Approximation, um nach einem gewünschten Wert für das Frequenzsteuersignal FREQ zu suchen. Der gewünschte Wert kann ein Wert sein, der eine Verriegelung der CDR auf das Eingangssignal und einen Betrieb der zweiten Zeitvorgabeschleife in der Nähe des Mittelpunkts ihres Arbeitsbereichs zur Folge hat.
Die Steuereinheit 120 kann außerdem das serielle Eingangssignal verfolgen, um die Verriegelung mit dem seriellen Eingangssignal aufrecht zu erhalten. Während der Verfolgung kann die Steuereinheit 120 das Frequenzsteuersignal FREQ einstellen, um die gewünschten Betriebsbedingungen aufrecht zu erhalten. Beispielsweise kann die Steuereinheit 120 das Frequenzsteuersignal FREQ erhöhen oder erniedrigen, wenn der Wert der Frequenzvergleichsmessung höher bzw. niedriger als gewünscht ist.
Die Steuereinheit 120 kann außerdem einen Wert des Frequenzsteuersignals FREQ als Reaktion auf Unterbrechungen des seriellen Eingangssignals halten. In einer Ausführungsform können Unterbrechungen im seriellen Eingangssignal durch einen Signalverlustsensor angegeben werden, die beispielsweise auf einer niedrigen empfangenen Signalleistung beruhen. In einer weiteren Ausführungsform können Unterbrechungen im seriellen Ausgangssignal auf einer sehr niedrigen Übergangsdichtemessung beruhen. Während des Haltens hält die Steuereinheit den Wert des Frequenzsteuersignals FREQ so lange konstant, bis das serielle Eingangssignal zurückkehrt und nicht länger unterbrochen ist.
Der Phasendetektor 106 empfängt das serielle Eingangssignal DIN und das CDR-Ausgangstaktsignal CLK und erzeugt das Ausgangsdatensignal DOUT und ein Phasenvergleichssignal. Der Phasendetektor 106 erzeugt das Ausgangsdatensignal DOUT durch Abtasten des seriellen Eingangssignals DIN mit dem CDR-Ausgangstaktsignal CLK. In einigen Ausführungsformen taktet der Phasendetektor 106 das serielle Eingangssignal DIN in ein Flipflop, das durch das CDR-Ausgangstaktsignal CLK getaktet wird, um das Ausgangsdatensignal DOUT zu erzeugen. Zwischen dem Dateneingang und dem Datenausgang können beispielsweise zusätzliche Flipflops vorhanden sein, um Metastabilitätsprobleme zu verringern.
Das Phasenvergleichssignal vom Phasendetektor 106 ist ein Hinweis auf die Zeitvorgabe des seriellen Eingangssignals DIN im Vergleich zu der Zeitvorgabe des CDR-Ausgangstaktsignals CLK. In einigen Ausführungsformen enthält der Phasendetektor 106 einen Phasendetektor des Hogge- oder Alexander-Typs. Das Phasenvergleichssignal kann ein Paar von Signalen enthalten, um anzugeben, ob das CDR-Ausgangstaktsignal CLK im Vergleich zu dem seriellen Eingangssignal DIN früh oder spät ist. Wenn das CDR-Ausgangstaktsignal CLK früh ist, arbeiten das Schleifenfilter 108 und der Taktselektor 104 zusammen, um nachfolgende Zyklen des CDR-Ausgangstaktsignals CLK zu verzögern. Wenn das CDR-Ausgangstaktsignal CLK spät ist, arbeiten das Schleifenfilter 108 und der Taktselektor 104 zusammen, um nachfolgende Zyklen des CDR-Ausgangstaktsignals CLK voreilen zu lassen.
Das Schleifenfilter 108 empfängt das Phasenvergleichssignal von dem Phasendetektor 106 und erzeugt das Phasensteuersignal PHASE. Das Schleifenfilter 108 wendet eine Übertragungsfunktion von dem Phasenvergleichssignal effektiv an, um das Phasensteuersignal PHASE zu erzeugen, so dass die zweite Zeitvorgabeschleife eine geeignete Antwort zum Verriegeln mit dem und Verfolgen des seriellen Eingangssignals DIN besitzt. Das heißt, der Taktselektor 104, der Phasendetektor 106 und das Schleifenfilter 108 ergeben in Kombination ein CDR-Ausgangstaktsignal CLK, das mit dem seriellen Eingangssignal DIN synchronisiert ist, wobei Werte in dem Ausgangsdatensignal DOUT mit den Werten, die in dem seriellen Eingangssignal DIN enthalten sind, im Wesentlichen übereinstimmen. In einigen Ausführungsformen ist die Übertragungsfunktion des Schleifenfilters 108 ein Tiefpassfilter und kann Integral- und Proportionalkomponenten enthalten.
2 ist ein Blockschaltplan einer Takt- und Daten-Wiedergewinnungsschaltung. Die CDR empfängt ein serielles Eingangssignal DIN, das einen sequentiellen Datenstrom transportiert, und erzeugt ein Ausgangsdatensignal DOUT und ein zugeordnetes CDR-Ausgangstaktsignal CLK. Die CDR arbeitet, um das Ausgangsdatensignal DOUT zu erzeugen, so dass Werte in dem Ausgangsdatensignal DOUT mit Werten, die verwendet werden, um das serielle Eingangssignal DIN zu erzeugen und um das CDR-Ausgangstaktsignal CLK, das mit dem Ausgangsdatensignal DOUT synchronisiert ist, zu erzeugen, im Wesentlichen übereinstimmen. Die CDR ist zu der oben mit Bezug auf 1 beschriebenen CDR ähnlich und enthält eine erste Zeitvorgabeschleife und eine zweite Zeitvorgabeschleife.
Die erste Zeitvorgabeschleife enthält in einer in 2 gezeigten Ausführungsform einen spannungsgesteuerten Oszillator 202, der anhand von Signalen von einer Steuereinheit 220 ein VCO-Taktsignal CLKVCO, das mehrere Phasen besitzt, erzeugt. Ein Phaseninterpolator 204 empfängt das VCO-Taktsignal CLKVCO und ein Phasensteuersignal PHASE von der zweiten Zeitvorgabeschleife und liefert ein Taktsignal zum Vorskalierer 205. Der Vorskalierer 205 teilt das Taktsignal von dem Phaseninterpolator 204 anhand eines Vorskalierer-Steuersignals PRESCALE von der Steuereinheit 220, um das CDR-Ausgangstaktsignal CLK zu erzeugen. Die erste Zeitvorgabeschleife enthält außerdem einen ersten, einen zweiten und einen dritten Zähler (209, 211 bzw. 213), die Übergänge des CDR-Ausgangstaktsignals CLK, des VCO-Taktsignals CLKVCO bzw. des seriellen Eingangssignals DIN zählen. Ein Frequenzkomparator 210 und ein Übergangsdichtedetektor 212 verwenden Zählwerte von dem ersten, dem zweiten und dem dritten Zähler 209, 211 bzw. 213, um Messungen zu erzeugen, die die Steuereinheit 220 verwenden soll. Die Steuereinheit 220 liefert ein Frequenzsteuersignal FREQ über einen Digital/Analog-Umsetzer 222 und ein Bereichssteuersignal RANGE zu dem spannungsgesteuerten Oszillator 202 und das Vorskalierer-Steuersignal PRESCALE zu dem Vorskalierer 205.
Die zweite Zeitvorgabeschleife enthält den Phaseninterpolator 204 und den Vorskalierer 205, die auch in der ersten Zeitvorgabeschleife enthalten sind. Ein Schleifenfilter 208 liefert das Phasensteuersignal PHASE zu dem Phaseninterpolator 204 durch Filtern von Phasenvergleichen des CDR-Ausgangstaktsignals CLK und des seriellen Eingangssignals DIN, das von dem Phasendetektor 206 empfangen wird. Der Phasendetektor 206 empfängt das serielle Eingangssignal DIN und das CDR-Ausgangstaktsignal CLK und erzeugt außerdem das Ausgangsdatensignal DOUT.
Genauer empfängt der spannungsgesteuerte Oszillator 202 ein analoges Steuersignal von dem Digital/Analog-Umsetzer 222 und das Bereichssteuersignal RANGE von der Steuereinheit 220 und erzeugt das VCO-Taktsignal CLKVCO. Das VCO-Taktsignal CLKVCO besitzt mehrere Phasen, beispielsweise vier Phasen, die um 90° getrennt sind. Das VCO-Taktsignal CLKVCO oszilliert mit einer Frequenz, die auf dem analogen Steuersignal und dem Bereichssteuersignal RANGE beruht. Der spannungsgesteuerte Oszillator 202 verwendet das Bereichssteuersignal RANGE, um aus mehreren Frequenzbereichen auszuwählen, wobei der spannungsgesteuerte Oszillator 202 das analoge Steuersignal verwendet, um eine Frequenz mit dem gewählten Bereich einzustellen. In einer Ausführungsform ist das analoge Steuersignal ein Spannungssignal, das beispielsweise verwendet wird, um eine Kapazität in dem spannungsgesteuerten Oszillator 202 zu ändern und um dadurch die Frequenz des VCO-Taktsignals CLKVCO zu ändern. In einer Ausführungsform enthält der spannungsgesteuerte Oszillator 202 mehrere Schaltungselemente, beispielsweise Induktionsspulen, wobei das Bereichssteuersignal RANGE verwendet wird, um zu wählen, welches der mehreren Schaltungselemente verwendet wird, um das VCO-Taktsignal CLKVCO zu erzeugen.
Der Digital/Analog-Umsetzer 222 empfängt das Frequenzsteuersignal FREQ von der Steuereinheit 220 und erzeugt das analoge Steuersignal für den spannungsgesteuerten Oszillator 202. Das analoge Steuersignal ist eine analoge Darstellung, beispielsweise eine Spannung oder ein Strom, eines digital codierten Werts in dem Frequenzsteuersignal FREQ.
Der Phaseninterpolator 204 empfängt das VCO-Taktsignal CLKVCO, das mehrere Phasen besitzt, und das Phasensteuersignal PHASE und erzeugt ein interpoliertes Taktsignal. In einer Ausführungsform erzeugt der Phaseninterpolator 204 das interpolierte Taktsignal durch Wählen einer der Phasen des VCO-Taktsignals CLKVCO. In anderen Ausführungsformen erzeugt der Phaseninterpolator 204 das interpolierte Taktsignal durch Interpolieren zwischen zwei ausgewählten Phasen des VCO-Taktsignals CLKVCO. Das Phasensteuersignal PHASE kann sich auf regulärer Basis, beispielsweise in jeder Periode des CDR-Ausgangstaktsignals CLK, ändern.
Der Vorskalierer 205 empfängt das interpolierte Taktsignal von dem Phaseninterpolator 204 und das Vorskalierer-Steuersignal PRESCALE von der Steuereinheit 220 und erzeugt das CDR-Ausgangstaktsignal CLK. Der Vorskalierer 205 kann das CDR-Ausgangstaktsignal CLK durch Teilen des interpolierten Taktsignals durch den Wert des Vorskalierer-Steuersignals PRESCALE erzeugen. Das heißt, die Periode des CDR-Ausgangstaktsignals CLK hat eine Periode, die die Periode des interpolierten Taktsignals, multipliziert mit dem Wert des Vorskalierer-Steuersignals PRESCALE, ist. Der Wert des Vorskalierer-Steuersignals PRESCALE bleibt für wenigstens eine Periode des CDR-Ausgangstaktsignals CLK und in vielen Ausführungsformen viel länger konstant. In einer Ausführungsform ist der Vorskalierer 205 auf eine Teilung durch Eins eingeschränkt und das interpolierte Taktsignal und das CDR-Ausgangstaktsignal CLK haben die gleiche Periode.
Der erste Zähler 209 empfängt das CDR-Ausgangstaktsignal CLK und erzeugt einen Zählwert von Zyklen des CDR-Ausgangstaktsignals CLK. In einer Ausführungsform zählt der erste Zähler 209 ausgehend von null bis zu einem eingestellten Wert, beispielsweise 4095, und beginnt dann erneut ausgehend von null zu zählen.
Der zweite Zähler 211 empfängt das VCO-Taktsignal CLKVCO und erzeugt einen Zählwert von Zyklen des VCO-Taktsignals CLKVCO. In einer Ausführungsform zählt der zweite Zähler 211 Zyklen des VCO-Taktsignals CLKVCO über ein Intervall des ersten Zählers 209. Beispielsweise kann der zweite Zähler 211 einen Zählwert auf null setzen, wenn der erste Zähler 209 einen Zählwert von null erreicht, woraufhin er Zyklen des VCO-Taktsignals CLKVCO zählt, bis der erste Zähler 209 erneut einen Zählwert von null erreicht.
Der dritte Zähler 213 empfängt das serielle Eingangssignal DIN und erzeugt einen Zählwert von Zyklen des seriellen Eingangssignals DIN. In einer Ausführungsform zählt der dritte Zähler 213 Zyklen des seriellen Eingangssignals DIN über ein Intervall des ersten Zählers 209. Beispielsweise kann der dritte Zähler 213 einen Zählwert auf null setzen, wenn der erste Zähler 209 einen Zählwert von null erreicht, woraufhin er Zyklen des seriellen Eingangssignals DIN zählt, bis der erste Zähler 209 erneut einen Zählwert von null erreicht. In einer weiteren Ausführungsform zählt der dritte Zähler 213 sowohl Anstiegs- als auch Abstiegsflanken des seriellen Eingangssignals DIN.
Der Frequenzkomparator 210 empfängt die Zählwerte von dem ersten Zähler 209 und dem zweiten Zähler 211 und erzeugt den Wert der Frequenzvergleichsmessung für die Verwendung durch die Steuereinheit 220. Da der erste Zähler 209 Zyklen des CDR-Ausgangstaktsignals CLK zählt und der zweite Zähler 211 Zyklen des VCO-Taktsignals CLKVCO zählt, kann der Frequenzkomparator 210 die Zählwerte verwenden, um einen Vergleich der Frequenzen des CDR-Ausgangstaktsignals CLK und des VCO-Taktsignals CLKVCO zu erzeugen. In einer Ausführungsform ist der Wert der Frequenzvergleichsmessung das Verhältnis der Zählwerte. Wenn die zweite Zeitvorgabeschleife mit dem seriellen Eingangssignal DIN verriegelt ist, ist der Wert der Frequenzvergleichsmessung ein Maß für die Frequenz des VCO-Taktsignals CLKVCO relativ zu der Datenrate des seriellen Eingangssignals DIN.
Der Übergangsdichtedetektor 212 empfängt die Zählwerte von dem ersten Zähler 209 und dem dritten Zähler 213 und erzeugt die Übergangsdichtemessung für die Verwendung durch die Steuereinheit 220. Da der erste Zähler 209 Zyklen des CDR-Ausgangstaktsignals CLK zählt und der dritte Zähler 213 Zyklen des seriellen Eingangssignals DIN zählt, kann der Übergangsdichtedetektor 212 die Zählwerte verwenden, um eine Angabe der Übergangsdichte des seriellen Eingangssignals DIN relativ zu der Frequenz des CDR-Ausgangstaktsignals CLK zu erzeugen. In einer Ausführungsform ist die Übergangsdichtemessung gleich dem doppelten Zählwert von dem dritten Zähler 213, dividiert durch den Zählwert von dem ersten Zähler 209.
Die Steuereinheit 220 stellt die Frequenz des spannungsgesteuerten Oszillators 202 und die Teilungsrate des Vorskalierers 205 anhand der Frequenzvergleichsmessung und der Übergangsdichtemessung ein. Die Steuereinheit 220 ist zu der Steuereinheit 120 der Ausführungsform von 1 ähnlich. In einigen Ausführungsformen kann die Steuereinheit 220 zusätzliche Signale empfangen, beispielsweise einen Signalverlustindikator oder ein Rücksetzsignal. Die Steuereinheit 220 arbeitet, um eine Einstellung von Werten für das Vorskalierungs-Steuersignal PRESCALE, das Bereichssteuersignal RANGE und das Frequenzsteuersignal FREQ, bei dem die zweite Zeitvorgabeschleife mit den ankommenden Daten verriegelt, zu bestimmen. Die Steuereinheit 220 kann bestimmen, dass die zweite Zeitvorgabeschleife mit den ankommenden Daten verriegelt ist, wenn der Wert der Übergangsdichtemessung nahe bei einem statistisch erwarteten Wert oder einem im Voraus festgelegten Wert liegt. In einigen Ausführungsformen arbeitet die Steuereinheit 220 zusätzlich, um die Einstellung von Werten zu bestimmen, die eine CDR-Operation in der Nähe des Mittelpunkts des Einstellbereichs der zweiten Zeitvorgabeschleife ergibt. Die Steuereinheit 220 kann den Wert der Frequenzvergleichsmessung verwenden, um die Nähe zu dem Mittelpunkt zu beurteilen. Beispielsweise kann die Steuereinheit 220 bestimmen, dass die zweite Zeitvorgabeschleife in der Nähe des Mittelpunkts arbeitet, wenn der Wert der Frequenzvergleichsmessung innerhalb von zehn Prozent des Vorskalierungswerts liegt.
Die Steuereinheit 220 sucht in einer Ausführungsform zunächst nach einer Einstellung von Werten, die gewünschte Frequenzvergleichswerte und Übergangsdichtewerte ergeben, indem sie für das Vorskalierungssteuersignal PRESCALE, das Bereichssteuersignal RANGE und das Frequenzsteuersignal FREQ Bereiche möglicher Werte abtastet. In einer Ausführungsform verwendet die Steuereinheit 220 ein verschachteltes Schleifenausführungsschema, um die gewünschte Einstellung von Werten zu ermitteln. In einer weiteren Ausführungsform verwendet die Steuereinheit 220 eine sukzessive Approximation, um die gewünschte Einstellung von Werten zu ermitteln. Die gewünschte Einstellung von Werten ist eine Einstellung, die eine CDR-Verriegelung mit dem Eingangssignal und die Operation der zweiten Zeitvorgabeschleife in der Nähe der Mitte ihres Arbeitsbereichs ergibt.
Die Steuereinheit 220 kann außerdem das serielle Eingangssignal verfolgen, um mit dem seriellen Eingangssignal zu verriegeln. In einigen Ausführungsformen ist die Verfolgung ähnlich oder gleich der Verfolgung, die oben mit Bezug auf 1 beschrieben wurde.
Die Steuereinheit 220 kann außerdem Werte des Vorskalierungssteuersignals PRESCALE, des Bereichssteuersignals RANGE und des Frequenzsteuersignals FREQ als Reaktion auf Unterbrechungen in dem seriellen Eingangssignal halten. In einigen Ausführungsformen ist das Halten ähnlich oder gleich dem Halten, das oben mit Bezug auf 1 beschrieben wurde.
Der Phasendetektor 206 empfängt das serielle Eingangssignal DIN und das CDR-Ausgangstaktsignal CLK und erzeugt das Ausgangsdatensignal DOUT und ein Phasenvergleichssignal. In einigen Ausführungsformen ist der Phasendetektor 206 ähnlich oder gleich dem Phasendetektor 106 der CDR von 1.
Das Schleifenfilter 208 empfängt das Phasenvergleichssignal von dem Phasendetektor 206 und erzeugt das Phasensteuersignal PHASE. Das Schleifenfilter 208 wendet eine Übertragungsfunktion von dem Phasenvergleichssignal effektiv an, um das Phasensteuersignal PHASE zu erzeugen, so dass die zweite Zeitvorgabeschleife eine geeignete Antwort zum Verriegeln mit dem oder Verfolgen des seriellen Eingangssignals DIN besitzt. Das heißt, der Phaseninterpolator 204, der Vorskalierer 205, der Phasendetektor 206 und das Schleifenfilter 208 ergeben in Kombination ein CDR-Ausgangstaktsignal CLK, das mit dem seriellen Eingangssignal DIN synchronisiert ist, wobei Werte in dem Ausgangsdatensignal DOUT mit den Werten, die in dem seriellen Eingangssignal DIN enthalten sind, im Wesentlichen übereinstimmen. In einigen Ausführungsformen ist das Schleifenfilter 208 ähnlich oder gleich dem Schleifenfilter 108 der Ausführungsform von 1.
3 ist ein Blockschaltplan einer Takt- und Daten-Wiedergewinnungsschaltung. Die CDR ist zu der CDR von 2 ähnlich. Die CDR empfängt ein serielles Eingangssignal DIN, das einen sequentiellen Datenstrom transportiert, und erzeugt ein Ausgangsdatensignal DOUT und ein zugeordnetes CDR-Ausgangstaktsignal CLK. Die CDR arbeitet, um das Ausgangsdatensignal DOUT zu erzeugen, so dass Werte in dem Ausgangsdatensignal DOUT im Wesentlichen mit Werten übereinstimmen, die verwendet werden, um das serielle Eingangssignal DIN zu erzeugen und um das CDR-Ausgangstaktsignal CLK zu erzeugen, das mit dem Ausgangsdatensignal DOUT synchronisiert ist.
Die CDR enthält eine erste Zeitvorgabeschleife und eine zweite Zeitvorgabeschleife.
Die erste Zeitvorgabeschleife enthält in einer in 3 gezeigten Ausführungsform einen spannungsgesteuerten Oszillator 302, der anhand von Signalen von einer Steuereinheit 320 und eines Feinabstimmsignals FINE von der zweiten Schleife ein VCO-Taktsignal CLKVCO erzeugt. Ein Vorskalierer 305 teilt das VCO-Taktsignal CLKVCO anhand eines Vorskalierer-Steuersignals PRESCALE von der Steuereinheit 320, um das CDR-Ausgangstaktsignal CLK zu erzeugen. Die erste Zeitvorgabeschleife enthält außerdem einen ersten, einen zweiten und einen dritten Zähler 309, 311 bzw. 313, die Übergänge des CDR-Ausgangstaktsignals CLK, des VCO-Taktsignals CLKVCO bzw. des seriellen Eingangssignals DIN zählen. Ein Frequenzkomparator 310 und ein Übergangsdichtedetektor 312 verwenden die Zählwerte von dem ersten, dem zweiten und dem dritten Zähler 309, 311 bzw. 313, um Messungen zu erzeugen, die die Steuereinheit 320 verwenden soll. Die Steuereinheit 320 liefert ein Frequenzsteuersignal FREQ über einen Digital/Analog-Umsetzer 322 und ein Bereichssteuersignal RANGE zu dem spannungsgesteuerten Oszillator 302 und das Vorskalierer-Steuersignal PRESCALE zu dem Vorskalierer 305.
Die zweite Zeitvorgabeschleife enthält den spannungsgesteuerten Oszillator 302 und den Vorskalierer 305, die ebenfalls in der ersten Zeitvorgabeschleife enthalten sind. Ein Schleifenfilter 308 liefert das Feinabstimmsignal FINE zu dem spannungsgesteuerten Oszillator 302 durch Filterungsphasenvergleiche des CDR-Ausgangstaktsignals CLK und des seriellen Eingangssignals DIN, das von dem Phasendetektor 306 empfangen wird. Der Phasendetektor 306 empfängt das serielle Eingangssignal DIN und das CDR-Ausgangstaktsignal CLK und erzeugt außerdem das Ausgangsdatensignal DOUT.
Genauer empfängt der spannungsgesteuerte Oszillator 302 ein analoges Steuersignal von dem Digital/Analog-Umsetzer 222, das Bereichssteuersignal RANGE von der Steuereinheit 220 und das Feinabstimmsignal FINE von dem Schleifenfilter 308 und erzeugt das VCO-Taktsignal CLKVCO. Der spannungsgesteuerte Oszillator 302 verwendet das Bereichssteuersignal RANGE, um aus mehreren Frequenzbereichen zu wählen. Der spannungsgesteuerte Oszillator 302 verwendet außerdem das analoge Steuersignal, um eine Frequenz mit dem gewählten Bereich einzustellen. Der spannungsgesteuerte Oszillator 302 verwendet das Feinabstimmsignal FINE, um weitere kleinere Einstellungen der Frequenz des VCO-Taktsignals CLKVCO vorzunehmen. In einer Ausführungsform sind das analoge Steuersignal und das Feinabstimmsignal FINE Spannungssignale, die beispielsweise verwendet werden, um Kapazitäten in dem spannungsgesteuerten Oszillator 302 zu ändern und um dadurch die Frequenz des VCO-Taktsignals CLKVCO zu ändern. Die Frequenzänderung des VCO-Taktsignals CLKVCO ist für eine gegebene Änderung des analogen Steuersignals wesentlich größer als für die gleiche Änderung im Feinabstimmsignal FINE. Beispielsweise kann der spannungsgesteuerte Oszillator 302 eine Verstärkung von 2 GHz/V in Bezug auf das analoge Steuersignal und eine Verstärkung von 100 MHz/V in Bezug auf das Feinabstimmsignal FINE haben. In einer Ausführungsform enthält der spannungsgesteuerte Oszillator 302 mehrere Schaltungselemente, beispielsweise Induktionsspulen, wobei das Bereichssteuersignal RANGE verwendet wird, um zu wählen, welches der mehreren Schaltungselemente verwendet wird, um das VCO-Steuersignal CLKVCO zu erzeugen.
Der Digital/Analog-Umsetzer 322 empfängt das Frequenzsteuersignal FREQ von der Steuereinheit 320 und erzeugt das analoge Steuersignal für den spannungsgesteuerten Oszillator 302. Das analoge Steuersignal ist eine analoge Darstellung, beispielsweise eine Spannung oder ein Strom, eines digital codierten Werts in dem Frequenzsteuersignal FREQ.
Der Vorskalierer 305 empfängt das VCO-Taktsignal CLKVCO und das Vorskalierer-Steuersignal PRESCALE von der Steuereinheit 320 und erzeugt das CDR-Ausgangstaktsignal CLK. Der Vorskalierer 305 kann das CDR-Ausgangstaktsignal CLK durch Teilen des VCO-Taktsignals CLKVCO durch den Wert des Vorskalierer-Steuersignals PRESCALE erzeugen. Das heißt, die Periode des CDR-Ausgangstaktsignals CLK besitzt eine Periode, die die Periode des VCO-Taktsignals CLKVCO, multipliziert mit dem Wert des Vorskalierer-Steuersignals PRESCALE, ist. Der Wert des Vorskalierer-Steuersignals PRESCALE bleibt für wenigstens eine Periode des CDR-Ausgangstaktsignals CLK und in vielen Ausführungsformen viel länger konstant. In einer Ausführungsform ist der Vorskalierer 305 auf das Teilen durch Eins eingeschränkt und haben das VCO-Taktsignal CLKVCO und das CDR-Ausgangstaktsignal CLK die gleiche Periode.
Der erste Zähler 309 empfängt das CDR-Ausgangstaktsignal CLK und erzeugt einen Zählwert von Zyklen des CDR-Ausgangstaktsignals CLK. In einer Ausführungsform zählt der erste Zähler 309 von null zu einem eingestellten Wert, beispielsweise 4095, und beginnt dann erneut mit dem Zählen ausgehend von null.
Der zweite Zähler 311 empfängt das VCO-Taktsignal CLKVCO und erzeugt einen Zählwert von Zyklen des VCO-Taktsignals CLKVCO. In einer Ausführungsform zählt der zweite Zähler 311 Zyklen des VCO-Taktsignals CLKVCO über ein Intervall des ersten Zählers 309. Beispielsweise kann der zweite Zähler 311 einen Zählwert auf null einstellen, wenn der erste Zähler 309 einen Zählwert null erreicht, um dann Zyklen des VCO-Taktsignals CLKVCO zu zählen, bis der erste Zähler 309 erneut einen Zählwert von null erreicht.
Der dritte Zähler 313 empfängt das serielle Eingangssignal DIN und erzeugt einen Zählwert von Zyklen des seriellen Eingangssignals DIN. In einer Ausführungsform zählt der dritte Zähler 313 Zyklen des seriellen Eingangssignals DIN über ein Intervall des ersten Zählers 309. Beispielsweise kann der dritte Zähler 313 einen Zählwert auf null einstellen, wenn der erste Zähler 309 einen Zählwert von null erreicht, um dann Zyklen des seriellen Eingangssignals DIN zu zählen, bis der erste Zähler 309 erneut einen Zählwert von null erreicht. In einer weiteren Ausführungsform zählt der dritte Zähler 313 sowohl Anstiegs- als auch Abstiegsflanken des seriellen Eingangssignals DIN.
Der Frequenzkomparator 310 empfängt die Zählwerte von dem ersten Zähler 309 und dem zweiten Zähler 311 und erzeugt den Wert der Frequenzvergleichsmessung für die Verwendung durch die Steuereinheit 320. Da der erste Zähler 309 Zyklen des CDR-Ausgangstaktsignals CLK zählt und der zweite Zähler 311 Zyklen des VCO-Taktsignals CLKVCO zählt, kann der Frequenzkomparator 310 die Zählwerte verwenden, um einen Vergleich der Frequenzen des CDR-Ausgangstaktsignals CLK und des VCO-Taktsignals CLKVCO zu erzeugen. In einer Ausführungsform ist der Wert der Frequenzvergleichsmessung das Verhältnis der Zählwerte. Wenn die zweite Zeitvorgabeschleife mit dem seriellen Eingangssignal DIN verriegelt ist, ist der Wert der Frequenzvergleichsmessung ein Maß für die Frequenz des VCO-Taktsignals CLKVCO relativ zu der Datenrate des seriellen Eingangssignals DIN.
Der Übergangsdichtedetektor 312 empfängt die Zählwerte von dem ersten Zähler 309 und dem dritten Zähler 313 und erzeugt die Übergangsdichtemessung für die Verwendung durch die Steuereinheit 320. Da der erste Zähler 309 Zyklen des CDR-Ausgangstaktsignals CLK zählt und der dritte Zähler 313 Zyklen des seriellen Eingangssignals DIN zählt, kann der Übergangsdichtedetektor 312 die Zählwerte verwenden, um eine Angabe der Übergangsdichte des seriellen Eingangssignals DIN relativ zu der Frequenz des CDR-Ausgangstaktsignals CLK zu erzeugen. In einer Ausführungsform ist die Übergangsdichtemessung gleich dem doppelten Zählwert von dem dritten Zähler 313, geteilt durch den Zählwert von dem ersten Zähler 309.
Die Steuereinheit 320 stellt die Frequenz des spannungsgesteuerten Oszillators 302 und die Teilungsrate des Vorskalierers 305 anhand der Frequenzvergleichsmessung und der Übergangsdichtemessung ein. In einigen Ausführungsformen kann die Steuereinheit 320 zusätzliche Signale empfangen, beispielsweise einen Signalverlustindikator oder ein Rücksetzsignal. Die Steuereinheit 320 arbeitet, um eine Einstellung von Werten für das Vorskalierungs-Steuersignal PRESCALE, das Bereichssteuersignal RANGE und das Frequenzsteuersignal FREQ, bei dem die zweite Zeitvorgabeschleife mit den ankommenden Daten verriegelt, zu bestimmen. Die Steuereinheit 320 kann bestimmen, dass die zweite Zeitvorgabeschleife mit den ankommenden Daten verriegelt ist, wenn der Wert der Übergangsdichte-Messung nahe bei dem statistisch erwarteten Wert liegt. In einigen Ausführungsformen arbeitet die Steuereinheit 320 außerdem, um die Einstellung von Werten zu bestimmen, die die CDR-Operation in der Nähe des Mittelpunkts des Einstellbereichs der zweiten Zeitvorgabeschleife zur Folge hat. Die Steuereinheit 320 kann den Wert der Frequenzvergleichsmessung verwenden, um die Nähe zum Mittelpunkt zu beurteilen. Beispielsweise kann die Steuereinheit 320 bestimmen, dass die zweite Zeitvorgabeschleife in der Nähe des Mittelpunkts arbeitet, wenn der Wert der Frequenzvergleichsmessung innerhalb von zehn Prozent des Vorskalierungswertes liegt.
Die Steuereinheit 320 sucht in einer Ausführungsform zunächst nach einer Einstellung von Werten, die gewünschte Frequenzvergleichswerte und Übergangsdichtewerte ergibt, indem für das Vorskalierungs-Steuersignal PRESCALE, das Bereichssteuersignal RANGE und das Frequenzsteuersignal FREQ Bereiche möglicher Werte abgetastet werden. In einer Ausführungsform verwendet die Steuereinheit 320 ein verschachteltes Schleifenausführungsschema, um die gewünschte Einstellung von Werten zu ermitteln. In einer weiteren Ausführungsform verwendet die Steuereinheit 320 eine sukzessive Approximation, um die gewünschte Einstellung von Werten zu ermitteln. Die gewünschte Einstellung von Werten ist eine Einstellung, die eine CDR-Verriegelung mit dem Eingangssignal und die Operation der zweiten Zeitvorgabeschleife in der Nähe der Mitte ihres Arbeitsbereichs zur Folge hat.
Die Steuereinheit 320 kann außerdem das serielle Eingangssignal verfolgen, um die Verriegelung des seriellen Eingangssignals aufrecht zu erhalten. In einigen Ausführungsformen ist die Verfolgung ähnlich oder gleich der Verfolgung, die oben mit Bezug auf die 1 und 2 beschrieben wurde.
Die Steuereinheit 320 kann außerdem Werte des Vorskalierungs-Steuersignals PRESCALE, des Bereichssteuersignals RANGE und des Frequenzsteuersignals FREQ als Reaktion auf Unterbrechungen in dem seriellen Eingangssignal halten. In einigen Ausführungsformen ist das Halten ähnlich oder gleich dem Halten, das oben mit Bezug auf die 1 und 2 beschrieben wurde.
Der Phasendetektor 306 empfängt das serielle Eingangssignal DIN und das CDR-Ausgangstaktsignal CLK und erzeugt das Ausgangsdatensignal DOUT und ein Phasenvergleichssignal. In einigen Ausführungsformen ist der Phasendetektor 306 ähnlich oder gleich dem Phasendetektor 206 der CDR von 2.
Das Schleifenfilter 308 empfängt das Phasenvergleichssignal von dem Phasendetektor 306 und erzeugt das Feinabstimmsignal FINE. Das Schleifenfilter 308 wendet eine Übertragungsfunktion von dem Phasenvergleichssignal effektiv an, um das Feinabstimmsignal FINE zu erzeugen, so dass die zweite Zeitvorgabeschleife eine geeignete Antwort zum Verriegeln mit dem oder Verfolgen des seriellen Eingangssignals DIN besitzt. Das heißt, der spannungsgesteuerte Oszillator 302, der Vorskalierer 305, der Phasendetektor 306 und das Schleifenfilter 308 ergeben in Kombination ein CDR-Ausgangstaktsignal CLK, das mit dem seriellen Eingangssignal DIN synchronisiert ist, wobei Werte in dem Ausgangsdatensignal DOUT mit den Werten, die in dem seriellen Eingangssignal DIN enthalten sind, im Wesentlichen übereinstimmen.
4 ist ein Zustandsdiagramm eines Prozesses zur Takt- und Datenwiedergewinnung gemäß Aspekten der Erfindung. Der Prozess kann durch eine CDR wie etwa eine der oben mit Bezug auf die 1, 2 oder 3 beschriebenen CDRs ausgeführt werden. Der Prozess empfängt ein serielles Eingangssignal und erzeugt ein Ausgangsdatensignal und ein zugeordnetes Taktsignal. In einigen Ausführungsformen kann der Prozess weitere Signale wie etwa ein Rücksetzsignal oder einen Signalverlustindikator empfangen. In einigen Ausführungsformen erzeugt der Prozess Zustandssignale, die beispielsweise angeben, in welchem Zustand der Prozess ist.
Der CDR-Prozess enthält, wie in 4 gezeigt ist, einen Suchzustand 410, einen Verfolgungszustand 450 und einen Haltezustand 470. Im Suchzustand 410 sucht der CDR-Prozess nach Schaltungseinstellungen, die erfüllte Verriegelungskriterien zur Folge haben. In einigen Ausführungsformen sucht der CDR-Prozess durch Abtasten von Bereichen von Werten für die Einstellungen. Das Erfüllen der Verriegelungskriterien gibt an, dass der CDR-Prozess mit dem seriellen Eingangssignal verriegelt hat und entsprechende Ausgangsdaten- und Taktsignale erzeugt. Der CDR-Prozess verbleibt in dem Suchzustand 410, bis die Verriegelungskriterien erfüllt sind. Wenn Verriegelungskriterien erfüllt sind, geht der CDR-Prozess in den Verfolgungszustand 450 über. Der CDR-Prozess kann in den Suchzustand 410 bei Bestätigung eines Rücksetzsignals, wenn es in einer Ausführungsform vorhanden ist, eintreten.
Im Verfolgungszustand 450 setzt der CDR-Prozess das Messen der Verriegelungskriterien fort. In einigen Ausführungsformen kann der CDR-Prozess die Schaltungseinstellungen anhand der Verriegelungskriterien einstellen. Beispielsweise kann der CDR-Prozess eine Oszillatorfrequenz erhöhen, wenn die Datenrate des empfangenen Signals höher als erwartet ist. Der CDR-Prozess verbleibt in dem Verfolgungszustand 450, wenn die Verriegelungskriterien erfüllt sind. Wenn die Verriegelungskriterien nicht erfüllt sind, geht der CDR-Prozess in den Haltezustand 470 über. Die Verriegelungskriterien könnten beispielsweise aufgrund einer Unterbrechung in dem seriellen Eingangssignal nicht erfüllt werden.
Im Haltezustand 470 behält der CDR-Prozess die Schaltungseinstellungen bei und setzt das Messen der Verriegelungskriterien fort. Bei Eintreten in den Haltezustand 470 kann der CDR-Prozess einen Zeitgeber starten. Wenn der Zeitgeber eine Grenze, beispielsweise eine Millisekunde, überschreitet, geht der CDR-Prozess in den Suchzustand 410 über. Wenn die Verriegelungskriterien erfüllt sind, geht der CDR-Prozess in den Verfolgungszustand 450 über. Andernfalls setzt der CDR-Prozess den Haltezustand 470 fort. Der CDR-Prozess kann auch anhand einer Bestätigung eines Signalverlustindikators, wenn in einer Ausführungsform vorhanden, im Haltezustand 470 bleiben.
5 ist ein Ablaufplan einer Ausführungsform eines Suchprozesses für eine Takt- und Datenwiedergewinnung gemäß Aspekten der Erfindung. Der Suchprozess kann durch die Steuereinheit von 2 oder beispielsweise eine andere Schaltungsanordnung ausgeführt werden. Der Suchprozess kann auch im Suchzustand 410 des CDR-Prozesses von 4 ausgeführt werden. Der Suchprozess erzeugt eine Vorskalierungseinstellung, eine Bereichseinstellung und eine DAC-Einstellung. Jede der Einstellungen besitzt einen Bereich diskreter möglicher Werte. Die Vorskalierungs-, Bereichs- und DAC-Einstellungen können dem Vorskalierungs-Steuersignal PRESCALE, dem Bereichssteuersignal RANGE bzw. dem DAC-Steuersignal FREQ der oben mit Bezug auf 2 beschriebenen CDR entsprechen. Der Suchprozess verläuft im Allgemeinen durch die Bereiche von Werten für die Vorskalierungs-, Bereichs- und DAC-Einstellungen in einer verschachtelten sequentiellen Reihenfolge, bis ein gewünschter Operationspunkt erreicht ist.
Im Block 411 initialisiert der Suchprozess die Vorskalierungs-, Bereichs- und DAC-Einstellungen durch Einstellungen jeder von ihnen auf einen ersten Wert in ihrem jeweiligen Wertebereich. In einigen Ausführungsformen ist der Vorskalierungswert das Minimum oder das Maximum des Bereichs möglicher Werte für die Vorskalierungseinstellung; der erste Bereichswert ist das Minimum oder das Maximum des Bereichs möglicher Werte für die Bereichseinstellung; und der erste DAC-Wert ist das Minimum oder das Maximum des Bereichs möglicher Werte für die DAC-Einstellung. Der Suchprozess geht dann zum Block 417 weiter.
Im Block 417 wartet der Suchprozess ein Zeitintervall ab. Die Wartezeit kann eine Anzahl von Zyklen eines CDR-Ausgangstaktsignals, beispielsweise 32 768 Zyklen, sein. Die Wartezeit ermöglicht der Schaltungsanordnung, die durch die Vorskalierungs-, Bereichs- und DAC-Einstellungen beeinflusst wird, stabile Zustände zu erreichen, falls dies für die Werte der Einstellungen möglich ist. Der Suchprozess geht dann weiter zum Block 419.
Im Block 419 misst der Suchprozess eine Datenübergangsdichte. Die Datenübergangsdichte ist ein Maß der Rate von Übergängen in einem seriellen Eingangssignal der CDR relativ zu dem CDR-Ausgangstaktsignal. In einer Ausführungsform wird die Datenübergangsdichte durch Zählen von seriellen Eingangsdatenflanken über eine Anzahl von beispielsweise 4096 Zyklen des CDR-Ausgangstaktsignals gemessen. Der Suchprozess geht dann weiter zum Block 421. In einigen Ausführungsformen wird die Datenübergangsdichte-Messung gleichzeitig mit dem Warten im Block 417 oder hiermit zeitlich überlappend ausgeführt.
Im Block 421 prüft der Suchprozess, ob die im Block 419 gemessene Datenübergangsdichte ein Kriterium erfüllt. Das Kriterium kann beispielsweise ein Bereich in einem Suchprozess sein, der eine Datenübergangsdichte von 0,65 erwartet, wobei das Kriterium erfüllt werden kann, wenn die gemessene Datenübergangsdichte im Bereich von 0,45 bis 0,85 liegt. Falls die Datenübergangsdichte das Kriterium erfüllt, geht der Suchprozess weiter zum Block 423; andernfalls geht der Suchprozess weiter zum Block 427.
Im Block 423 misst der Suchprozess einen Frequenzvergleich. Der Frequenzvergleich ist ein Maß dafür, wie nahe die Operationsrate eines Abschnitts der CDR bei der Mitte des Bereichs von Operationsraten des Abschnitts liegt. In einigen Ausführungsformen ist der Frequenzvergleich ein Maß der Frequenz eines Taktsignals von einer ersten Zeitvorgabeschleife relativ zu der Frequenz eines Taktsignals von einer zweiten Zeitvorgabeschleife. Die erste und die zweite Zeitvorgabeschleife können beispielsweise die erste bzw. die zweite Zeitvorgabeschleife der oben mit Bezug auf 2 beschriebenen CDR sein. In einer Ausführungsform wird der Frequenzvergleich durch Zählen der Anzahl von Zyklen des Taktsignals von der ersten CDR-Zeitvorgabeschleife über eine Anzahl von beispielsweise 4096 Zyklen des Taktsignals von der zweiten CDR-Zeitvorgabeschleife gemessen. Der Suchprozess geht dann weiter zum Block 425. In einigen Ausführungsformen wird der Frequenzvergleich gleichzeitig mit der Übergangsdichtemessung von Block 419 oder hiermit zeitlich überlappend ausgeführt.
Im Block 425 prüft der Suchprozess, ob der Frequenzvergleich ein Kriterium erfüllt. Das Kriterium kann ein Bereich von beispielsweise 0,9 bis 1,1 sein. In einer Ausführungsform, die den Frequenzvergleich durch Zählen von Zyklen des Taktsignals von der ersten Zeitvorgabeschleife über 4096 Zyklen des Taktsignals von der zweiten Zeitvorgabeschleife ausführt, kann das Kriterium durch Frequenzvergleichswerte im Bereich von 3686 bis 4505 erfüllt werden. Der Bereich kann von den Werten von einigen der Einstellungen abhängen, beispielsweise kann der Bereich durch den Wert der Vorskalierungseinstellung skaliert sein. Falls der Frequenzvergleich das Kriterium erfüllt, endet der Suchprozess; andernfalls geht der Suchprozess weiter zum Block 427. In einer Ausführungsform, in der der Suchprozess in dem Suchzustand 410 des CDR-Prozesses von 4 ausgeführt wird, kann der Suchprozess zu dem Verfolgungszustand 450 des CDR-Prozesses austreten.
Im Block 427 prüft der Suchprozess, ob der Wert der DAC-Einstellung gleich dem Letzten der DAC-Einstellwerte ist. Falls der Wert der DAC-Einstellung gleich dem Letzten der DAC-Einstellwerte ist, stellt der Suchprozess die DAC-Einstellung auf den ersten DAC-Wert ein und geht weiter zum Block 431; andernfalls geht der Suchprozess weiter zum Block 429.
Im Block 429 stellt der Suchprozess die DAC-Einstellung auf einen nächsten DAC-Wert ein. In einer Ausführungsform, die im Block 411 den ersten DAC-Wert auf das Minimum des Bereichs möglicher Werte für die DAC-Einstellung einstellt, kann der nächste DAC-Wert ein Inkrement des vorhergehenden DAC-Wertes sein. In einer Ausführungsform, die im Block 411 den ersten DAC-Wert auf das Maximum des Bereichs möglicher Werte für die DAC-Einstellung einstellt, kann der nächste DAC-Wert ein Dekrement des vorhergehenden DAC-Werts sein. Der Suchprozess kehrt dann zum Block 417 zurück.
Im Block 431 prüft der Suchprozess, ob der Wert der Bereichseinstellung gleich dem Letzten der Bereichseinstellwerte ist. Falls der Wert der Bereichseinstellung gleich dem Letzten der Bereichseinstellwerte ist, stellt der Suchprozess die Bereichseinstellung auf den ersten Bereichswert ein und geht weiter zum Block 435; andernfalls geht der Suchprozess weiter zum Schritt 433.
Im Block 433 stellt der Suchprozess die Bereichseinstellung auf einen nächsten Bereichswert ein. In einer Ausführungsform, die im Block 411 den ersten Bereichswert auf das Minimum des Bereichs möglicher Werte für die Bereichseinstellung einstellt, kann der nächste Bereichswert ein Inkrement des vorhergehenden Bereichswerts sein. In einer Ausführungsform, die im Block 411 den ersten Bereichswert auf das Maximum des Bereichs möglicher Werte für die Bereichseinstellung einstellt, kann der nächste Bereichswert ein Dekrement des vorhergehenden Bereichswerts sein. Der Suchprozess kehrt dann zum Block 417 zurück.
Im Block 435 prüft der Suchprozess, ob der Wert der Vorskalierungseinstellung gleich dem Letzten der Vorskalierungseinstellwerte ist. Falls der Wert der Vorskalierungseinstellung gleich dem Letzten der Vorskalierungseinstellwerte ist, kehrt der Suchprozess zum Block 411 zurück; andernfalls geht der Suchprozess weiter zum Block 437.
Im Block 437 stellt der Suchprozess die Vorskalierungseinstellung auf einen nächsten Vorskalierungswert ein. In einer Ausführungsform, die im Block 411 den ersten Vorskalierungswert auf das Minimum der Vorskalierung möglicher Werte für die Vorskalierungseinstellung einstellt, kann der nächste Vorskalierungswert ein Inkrement des vorhergehenden Vorskalierungswert sein. In einer Ausführungsform, die im Block 411 den ersten Vorskalierungswert auf das Maximum des Bereichs möglicher Werte für die Vorskalierungseinstellung einstellt, kann der nächste Bereichswert ein Dekrement des vorhergehenden Vorskalierungswerts sein. Der Suchprozess kehrt dann zum Block 417 zurück.
6 ist ein Ablaufplan einer Ausführungsform eines Verfolgungsprozesses für die Takt- und Datenwiedergewinnung gemäß Aspekten der Erfindung. Der Verfolgungsprozess kann durch die Steuereinheit von 2 oder beispielsweise eine andere Schaltungsanordnung ausgeführt werden. Der Verfolgungsprozess kann in dem Verfolgungszustand 450 des CDR-Prozesses von 4 ausgeführt werden. Der Verfolgungsprozess überwacht, dass Takt und Daten erfolgreich wiedergewonnen werden, und kann Einstellungen festlegen, um zeitliche Änderungen im seriellen Eingangssignal zu verfolgen.
Im Block 451 wartet der Verfolgungsprozess ein Zeitintervall ab. Die Wartezeit kann eine Anzahl von Zyklen eines CDR-Ausgangstaktsignals, beispielsweise 32 768 Zyklen, sein. Die Wartezeit ermöglicht der CDR-Schaltungsanordnung, stabile Zustände zu erreichen, falls dies für die Werte der Einstellungen möglich ist. Der Verfolgungsprozess geht dann weiter zum Block 453.
Im Block 453 misst der Verfolgungsprozess eine Datenübergangsdichte. Die Messung kann wie oben für den Block 419 des Suchprozesses von 5 beschrieben ausgeführt werden. Der Verfolgungsprozess geht dann weiter zum Schritt 455.
Im Block 455 prüft der Verfolgungsprozess, ob die Datenübergangsdichte ein Kriterium erfüllt. Das Kriterium kann auf eine Weise, die zu jener, die oben für den Block 421 des Suchprozesses von 5 beschrieben wurde, geprüft werden. Selbst wenn jedoch der Verfolgungsprozess in Verbindung mit einem Suchprozess ausgeführt wird, können die Datenübergangsdichte-Kriterien für den Verfolgungs- und den Suchprozess unterschiedlich sein. Falls die Datenübergangsdichte das Kriterium erfüllt, geht der Verfolgungsprozess weiter zum Block 457; andernfalls tritt der Verfolgungsprozess aus. In einer Ausführungsform, in der der Verfolgungsprozess in dem Verfolgungszustand 450 des CDR-Prozesses von 4 ausgeführt wird, kann der Verfolgungsprozess zu dem Haltezustand 470 des CDR-Prozesses austreten.
Im Block 457 misst der Verfolgungsprozess einen Frequenzvergleich. Der Frequenzvergleich kann wie oben für den Block 423 des Suchprozesses von 5 beschrieben ausgeführt werden. Der Verfolgungsprozess geht dann weiter zum Block 459.
Im Block 459 prüft der Verfolgungsprozess, ob der Frequenzvergleich ein Kriterium erfüllt. Das Kriterium kann auf eine Weise geprüft werden, die zu jener, die oben für den Block 425 des Suchprozesses von 5 beschrieben wurde, analog ist. Selbst wenn jedoch der Verfolgungsprozess in Verbindung mit dem Suchprozess ausgeführt wird, können die Frequenzvergleichskriterien für den Verfolgungs- und den Suchprozess unterschiedlich sein. Falls der Frequenzvergleich das Kriterium erfüllt, kehrt der Prozess zum Block 451 zurück; andernfalls geht der Verfolgungsprozess weiter zum Block 461.
Im Block 461 stellt der Verfolgungsprozess eine Frequenzeinstellung ein. Die Einstellung hängt von dem gemessenen Frequenzvergleich ab. Wenn die Frequenz von Schaltungen, die durch den Wert der Frequenzeinstellung beeinflusst werden, zu hoch ist, wird die Frequenzeinstellung so eingestellt, dass eine niedrigere Frequenz erzeugt wird. Wenn die Frequenz von Schaltungen, die durch den Wert der Frequenzeinstellung beeinflusst werden, zu niedrig ist, wird die Frequenzeinstellung so eingestellt, dass höhere Frequenzen erzeugt werden. Der Verfolgungsprozess kehrt dann zum Block 451 zurück.
7 ist ein Ablaufplan einer Ausführungsform eines Halteprozesses für die Takt- und Datenwiedergewinnung gemäß Aspekten der Erfindung. Der Halteprozess kann durch die Steuereinheit von 2 oder beispielsweise eine andere Schaltungsanordnung ausgeführt werden. Der Halteprozess kann auch in dem Haltezustand 470 des CDR-Prozesses von 4 ausgeführt werden. Der Halteprozess kann Steuereinstellungen stabil halten, falls eine Signalunterbrechung auftritt, und auf eine Signalrückkehr warten.
Im Block 471 startet der Halteprozess einen Zeitgeber. Der Zeitgeber kann beispielsweise in einer Millisekunde ablaufen. Der Halteprozess geht dann weiter zum Block 473. In einer Ausführungsform mit einem Signalverlustindikator kann der Zeitgeber anhand einer Angabe eines Signalverlusts neu gestartet werden.
Im Block 473 wartet der Halteprozess ein Zeitintervall ab. Die Wartezeit kann eine Anzahl von Zyklen eines CDR-Ausgangstaktsignals, beispielsweise 32 768 Zyklen, sein. Der Halteprozess geht dann weiter zum Block 475.
Im Block 475 misst der Halteprozess eine Datenübergangsdichte. Die Messung kann wie oben für den Block 419 des Suchprozesses von 5 oder den Block 453 des Verfolgungsprozesses von 6 beschrieben ausgeführt werden. Der Halteprozess geht dann weiter zum Block 477.
Im Block 477 prüft der Halteprozess, ob die Datenübergangsdichte ein Kriterium erfüllt. Das Kriterium kann auf eine Weise geprüft werden, die zu jener, die oben für den Block 421 des Suchprozesses von 5 oder für den Block 455 des Verfolgungsprozesses von 6 beschrieben wurde, analog ist. Selbst wenn jedoch der Halteprozess in Verbindung mit einem Suchprozess oder einem Verfolgungsprozess ausgeführt wird, können die Datenübergangskriterien für den Halte-, den Verfolgungs- und den Suchprozess unterschiedlich sein. Falls die Datenübergangsdichte das Kriterium erfüllt, tritt der Halteprozess aus; andernfalls geht der Halteprozess weiter zum Block 479. In einer Ausführungsform, in der der Halteprozess in dem Haltezustand 470 des CDR-Prozesses von 4 ausgeführt wird, kann der Halteprozess zu dem Verfolgungsprozess 480 des CDR-Prozesses austreten.
Im Block 479 prüft der Halteprozess, ob der im Block 471 gestartete Zeitgeber abgelaufen ist. Falls der Zeitgeber abgelaufen ist, tritt der Halteprozess aus; andernfalls kehrt der Halteprozess zum Block 473 zurück. In einer Ausführungsform, in der der Halteprozess im Haltezustand 470 des CDR-Prozesses von 4 ausgeführt wird, kann der Suchprozess zu dem Suchzustand 410 des CDR-Prozesses austreten.

Claims

Verfahren zur Takt- und Datenwiedergewinnung, das Folgendes umfasst: Messen eines Frequenzvergleichs, der die relativen Frequenzen des ersten Taktsignals und eines Ausgangstaktsignals angibt; Messen einer Datenübergangsdichte, die eine Übergangsdichte eines Dateneingangssignals relativ zu der Frequenz des Ausgangstaktsignals angibt; Suchen nach Schaltungseinstellungen, die eine Verriegelung einer digitalen Takt- und Daten-Wiedergewinnungsschaltung mit dem Dateneingangssignal ermöglichen, wobei die Verriegelung auf dem gemessenen Frequenzvergleich und der gemessenen Datenübergangsdichte beruht.
Verfahren nach Anspruch 1, das ferner das Verfolgen des Dateneingangssignals umfasst, wobei das Verfolgen des Dateneingangssignals das Einstellen der Schaltungseinstellungen der digitalen Takt- und Daten-Wiedergewinnungsschaltung, um eine Frequenz des Dateneingangssignals zu verfolgen, umfasst und ausgeführt wird, nachdem die Suche ein Suchkriterium erfüllt.
Verfahren nach Anspruch 2, das ferner das Halten der Schaltungseinstellungen der digitalen Takt- und Daten-Wiedergewinnungsschaltung umfasst, wobei das Halten der Schaltungseinstellungen der digitalen Takt- und Daten-Wiedergewinnungsschaltung ausgeführt wird, wenn die Verfolgung ein Verfolgungskriterium nicht erfüllt.
Verfahren nach Anspruch 1, wobei das Suchen Folgendes umfasst: Abtasten eines Bereichs von Werten für eine Einstellung, bis die gemessene Datenübergangsdichte ein Kriterium erfüllt, wobei das Messen der Datenübergangsdichte eine Übergangsdichte des Dateneingangssignals relativ zu der Frequenz des Ausgangstaktsignals angibt und für jeden Wert der Einstellung ausgeführt wird.
Verfahren nach Anspruch 1, wobei das Verfahren durch die Schaltungsanordnung ausgeführt wird, die eine Takt- und Daten-Wiedergewinnungsschaltung mit einem Vorskalierer (202, 305) und einem spannungsgesteuerten Oszillator (202, 302) mit Bereichssteuerung und Frequenzsteuerung enthält, wobei das Suchen nach Schaltungseinstellungen, die die Verriegelung der digitalen Takt- und Daten-Wiedergewinnungsschaltung mit dem Dateneingangssignal ermöglichen, Folgendes umfasst: Abtasten eines Bereichs von Vorskalierungs-Steuerwerten für eine Vorskalierungssteuerung; Abtasten eines Bereichs von Bereichssteuerwerten für eine Bereichssteuerung für jeden Wert der Vorskalierungssteuerung; und Abtasten eines Bereichs von Frequenzsteuerwerten für eine Frequenzsteuerung für jeden Wert der Bereichssteuerung, bis die gemessene Datenübergangsdichte ein Kriterium erfüllt.
Verfahren nach Anspruch 1, wobei das Verfahren durch eine Schaltungsanordnung ausgeführt wird, die eine Takt- und Daten-Wiedergewinnungsschaltung mit einem Vorskalierer (205, 305) und einem spannungsgesteuerten Oszillator (202, 302) mit Bereichssteuerung und Frequenzsteuerung enthält, wobei die Suche nach Schaltungseinstellungen, die eine Verriegelung der digitalen Takt- und Daten-Wiedergewinnungsschaltung mit dem Dateneingangssignal ermöglichen, Folgendes umfasst: Abtasten eines Bereichs von Vorskalierungssteuerwerten für eine Vorskalierungssteuerung; Abtasten eines Bereichs von Bereichssteuerwerten für eine Bereichssteuerung für jeden Wert der Vorskalierungssteuerung; und Abtasten eines Bereichs von Frequenzsteuerwerten für eine Frequenzsteuerung für jeden Wert der Bereichssteuerung, bis die gemessene Datenübergangsdichte und der gemessene Frequenzvergleich Kriterien erfüllen.