DE10393309T5 - Nitrid- und Polysiliziumgrenzschicht mit Titanschicht - Google Patents

Nitrid- und Polysiliziumgrenzschicht mit Titanschicht Download PDF

Info

Publication number
DE10393309T5
DE10393309T5 DE10393309T DE10393309T DE10393309T5 DE 10393309 T5 DE10393309 T5 DE 10393309T5 DE 10393309 T DE10393309 T DE 10393309T DE 10393309 T DE10393309 T DE 10393309T DE 10393309 T5 DE10393309 T5 DE 10393309T5
Authority
DE
Germany
Prior art keywords
layer
metal
nitride
silicon
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10393309T
Other languages
English (en)
Inventor
Cyril Cabral Jr.
Roy C. Iggulden
Irene Lennox Mcstay
Lawrence A. Dr. Clevenger
Yun Yu Wang
Keith Kwong Hon Wong
Werner Dr. Robl
Oleg Gluschenkov
Rajeev Malik
Ronald J. Schutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of DE10393309T5 publication Critical patent/DE10393309T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zum Ausbilden einer leitfähigen Struktur, umfassend:
(a) Abscheiden einer ein Grenzschichtmetall enthaltenden Schicht über einer siliziumhaltigen, elektrisch leitfähigen Schicht;
(b) Abscheiden einer ein elektrisch leitfähiges Metallnitrid enthaltenden Schicht über dem Grenzschichtmetall und
(c) Abscheiden einer Schicht aus Leitermetall über dem Nitrid.

Description

  • Querverweise auf verwandte Anmeldungen
  • Die vorliegende Anmeldung beansprucht Rechte aus der am 18. September 2002 eingereichten vorläufigen US-Patentanmeldung 60/411,710.
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft leitfähige Strukturen, die in Halbleiterbauelementen verwendet werden, und Verfahren zu ihrer Herstellung.
  • Strukturen aus polykristallinem Silizium oder "Polysilizium" werden gemeinhin als leitfähige Elemente in integrierten Schaltungen verwendet. Beispielsweise liegt bei Speichern und anderen Bauelementen eine oxidisolierende Schicht über dem Kanalgebiet eines Feldeffekt-Transistors ("FET"), und eine über der Oxidschicht liegende leitfähige Polysiliziumschicht dient als die Gate-Elektrode des FET. Die Menge an elektrischer Ladung an der Gate-Elektrode steuert die Leitfähigkeit durch das Kanalgebiet des FET. Somit steht die Geschwindigkeit, mit der der Transistor aus einem leitenden Zustand in einen nichtleitenden Zustand oder umgekehrt umgeschaltet werden kann, in direkter Beziehung zu der Geschwindigkeit, mit der Ladung zu der Gate-Elektrode geliefert oder von dieser entfernt werden kann. Bei vielen integrierten Schaltungen dient die leitfähige Struktur, die die Gate-Elektrode bildet, auch als länglicher Leiter, der innerhalb der integrierten Schaltung verläuft. Beispielsweise kann ein länglicher Streifen aus leitfähigem Material als die Gate-Elektrode von zahlreichen FETs dienen. Ein derartiger Streifen ist mit einem anderen Element der integrierten Schaltung verbunden, das Ladung liefert. Bei einer gegebenen Streifengeometrie wird die Geschwindigkeit, mit der Ladung an den von der Ladungsquelle entfernten Abschnitt des die Gate-Elektrode eines FET bildenden Streifens geliefert werden kann, durch den elektrischen Widerstand des Streifens begrenzt.
  • Polysilizium weist einen relativ hohen spezifischen Widerstand auf. Deshalb weist ein Streifen oder ein anderes längliches Element, das völlig aus einer dünnen Schicht aus Polysilizium mit einer kleinen Querschnittsfläche ausgebildet ist, einen relativ hohen Widerstand auf. Damit man in einer vergleichbaren Querschnittsfläche einen niedrigeren Widerstand erhält, sind bisher leitfähige Elemente mit einer Schicht aus Polysilizium mit einer zusätzlichen Schicht aus einem gut leitfähigen Material wie etwa elementaren Metallen (z.B. Wolfram W, Molybdän Mo, Tantal Ta, Niob Nb, Rhenium Re, Iridium Ir, Hafnium Hf, Cobalt Co, Nickel Ni) oder metallischen Verbindungen wie etwa Metallsiliziden (z.B. Wolframsilizid WSix, Titansilizid TiSix, Cobaltsilizid CoSix, Nickelsilizid NiSix) oder Metallnitriden (z.B. Titannitrid TiNx, Wolframnitrid WNx, Tantalnitrid TaNx) über der Polysiliziumschicht hergestellt worden. Die elementaren Metalle weisen in der Regel einen niedrigeren spezifischen Widerstand als jeweilige Metallverbindungen auf und werden deshalb sehr bevorzugt. Dementsprechend werden bei einigen Nutzanwendungen von niederohmigen Gate-Strukturen gut leitfähige Leiter aus elementarem Metall auf einem siliziumhaltigen Material mit einem höheren Widerstand wie etwa polykristallinem Silizium, polykristallinem Silizium-Germanium und/oder Metallsiliziden (z.B. Wsi, CoSi, NiSi) ausgebildet. Solche Verbundelemente mit Leitern aus elementarem Metall sind jedoch für eine unbeabsichtigte Ausbildung von Metallsiliziden aus den Metallen in den Leitern aus elementarem Metall anfällig. Solche Silizide können beispielsweise entstehen, wenn eine das elementare Metall enthaltende integrierte Schaltung und ein benachbartes siliziumhaltiges leitfähiges Element zur Herstellung von zusätzlichen Strukturen nach der Abscheidung des leitfähigen Verbundelements einer Hochtemperaturverarbeitung unterzogen wird. Die Umwandlung des Metalls in das Metallsilizid ist deshalb unerwünscht, weil es den Widerstand der Verbundstruktur anhebt.
  • Die Entstehung von Metallsiliziden kann erheblich unterdrückt werden, indem eine stickstoffreiche Barrierenschicht zwischen der Metallschicht und der siliziumhaltigen Schicht abgeschieden wird. Beispielsweise enthält eine Struktur für ein leitfähiges Element eine Schicht aus Polysilizium, wobei eine Schicht aus Wolframnitrid WNx oder Wolframsiliziumnitrid WSixNy über dem Polysilizium und eine Schicht aus metallischem Wolfram über der nitridbasierten Silizidbildungsbarriere liegt. Die tiefgestellten Buchstaben x und y beziehen sich auf relative Molanteile. Bei einem weiteren Beispiel enthält eine typische Kontaktstruktur eine Barriere aus Titannitrid TiNx oder Tantalnitrid TaNx zwischen einem Kontaktplug aus elementarem Wolfram W und einem siliziumhaltigen leitfähigen Element wie etwa dotiertem Silizium und/oder Metallsilizid (z.B. WSi, CoSi, NiSi) was die folgenden Stapel ergibt: W/TiN/Si, W/TiN/WSi, W/TiN/CoSi, W/TiN/NiSi oder die entsprechenden Tantalnitridstapel. Bei noch einem weiteren Beispiel offenbart Clevenger et al. (US-Patent 6,444,516) eine leitfähige Gate-Struktur, bei der eine Silizidbildungsbarriere Siliziumoxid (SiO2), Siliziumnitrid (SiNx) oder Siliziumoxinitrid (SiNxOy) zwischen einer elementaren Wolframschicht und einer leitfähigen Polysiliziumschicht enthält. Diese Strukturen werden im Folgenden der Zweckmäßigkeit halber kollektiv als W/SiON/PolySi-Strukturen bezeichnet, wohingegen sich SiON auf eine beliebige der Barrierenschichten bezieht, die aus US-Patent 6,444,516 bekannt sind, das im Folgenden in seiner Gänze durch Bezugnahme aufgenommen ist.
  • Jedes dieser drei Beispiele ist jedoch mit einigen Einschränkungen behaftet.
    • 1. W/TiN/Si, W/TiN/WSi, W/TiN/CoSi, W/TiN/NiSi oder jeweilige Tantalnitridstrukturen können nicht bei Temperaturen verwendet werden, die in der Regel während oder nach der Gateleiterverarbeitung verwendet werden (z.B. bei etwa 900°C oder darüber) und nicht einer oxidierenden Umgebung ausgesetzt werden können, die in der Regel während der Verarbeitung bei der Entstehung von Gateleitern erforderlich ist.
    • 2. WN oder WSiN können während oder nach der Abscheidung mit Polysilizium reagieren, wobei eine dicke halb-isolierende Barriere entsteht, die zu einem höheren Grenzschichtwiderstand (Kontaktwiderstand) zwischen dem Metall und der darunterliegenden Polysilizium-Gate-Elektrode führt. Wenn beispielsweise derartige Strukturen einer Hochtemperaturverarbeitung wie beispielsweise bei etwa 1.000°C unterzogen werden, entsteht in diesem Abschnitt der Polysiliziumschicht, der an die Wolframnitridschicht anstößt, ein stickstoffreiches Grenzschichtgebiet, das Silizium-Stickstoff-Verbindungen wie etwa Siliziumnitrid enthält. Ohne durch irgendeine Theorie über die Wirkung beschränkt zu werden, wird angenommen, dass die halb-isolierenden Silizium-Stickstoff-Verbindungen eine Barriere gegenüber der Diffusion von Wolfram aus den Wolfram- und Wolframnitridschichten in die Polysiliziumschicht oder von Silizium aus der Polysiliziumschicht in die Wolframschicht bilden, was wiederum die Ausbildung von Wolframsilizid im Wesentlichen verhindert. Außerdem gehen die Anmelder davon aus, dass während der Abscheidung von WN das reaktive Stickstoffplasma (N), das in dem Abscheidungsprozess verwendet wird, mit dem nativen Siliziumoxid reagiert, das auf der Oberfläche des Polysiliziums entsteht, und mit dem Polysilizium, wobei eine halb-isolierende dicke Barriere entsteht. Ein W/WSiN/PolySi-Stapel würde auch eine halb-isolierende Schicht mit höherem Widerstand nach der Hochtemperatur-Gatestapelverarbeitung entwickeln. Somit weisen typische leitfähige Verbundstrukturen wie etwa W/WN/PolySi nach einer Hochtemperaturbehandlung zwischen der Wolframschicht und der Polysiliziumschicht einen relativ hohen Grenzschichtwiderstand auf. Beispielsweise weisen typische Strukturen dieser Art einen Grenzschichtwiderstand von etwa 5.000–10.000 Ω–μm2 auf. Obwohl der Flächenwiderstand dieser Struktur insgesamt niedriger ist als der von WSix, führt die SiON-Schicht zu einem relativ höheren Kontaktwiderstand für den Stapel als für einen Stapel, der W/WSix/PolySi umfaßt. Dies führt zu einer reduzierten Geschwindigkeit beim Laden/Entladen der Gate-Elektrode und folglich zu einer schlechteren Leistung von Hochgeschwindigkeitsschaltungen.
    • 3. Die elektrische Leitfähigkeit der aus US-Patent 6,444,516 bekannten SiON-Barriere nimmt mit abnehmender Dicke der Barriere zu, doch wenn die Barriere zu dünn ist, kann sich das nachteilig auf die Wärmestabilität der Struktur auswirken. Bei typischen Gate-Anwendungen wird die minimale Wärmestabilitätsanforderung durch Ausheilprozesse für die Aktivierung von Dotierungsgebieten und mehrere thermische Oxidationsschritte wie etwa Gate-Seitenwandoxidation bedingt. Die Gatestruktur sollte dementsprechend in der Lage sein, Ausheilungen von mindestens 950°C und 30 Sek. und bevorzugt bis zu 1.000°C bei 30 Sek. standzuhalten. Der aus US-Patent 6,444,516 bekannte kapazitive Koppelmechanismus gestattet eine Reduzierung der Leitfähigkeitsanforderung der halb-isolierenden Barriere, eignet sich aber nicht für bestimmte Hochgeschwindigkeitsschaltungen oder -signale. Beispielsweise würde eine Kette aus Hochgeschwindigkeitsinvertern unter Verwendung des kapazitiven Koppelmechanismus die Ausbreitung eines einzelnen impulsförmigen Signals wesentlich ändern, weil jede Inverter-Gate-Elektrode ein eingebautes kapazitives Hochpassfilter aufweist. Ein derartiges kapazitives Hochpassfilter beschneidet eine niederfrequente Komponente des angelegten Signals bei jeder Stufe. Bei einem einzelnen impulsförmigen Signal führt dieser Filtereffekt zu einem schmaleren und kleineren Impuls am Ausgang jedes Inverters. Deshalb kann ein kurzes einzelnes impulsförmiges Signal nach dem Durchlaufen einer großen Kette derartiger Inverter vollständig verloren gehen, wobei jeder Inverter einen kapazitiv gekoppelten Gateleiter und Gate-Elektrode aufweist. Das Laden der Gate-Elektrode unter Verwendung eines rein kapazitiven Koppelmechanismus eignet sich deshalb für viele digitale Schaltungen nicht.
  • Eine weitere Verbesserung wäre dementsprechend wünschenswert. Es wäre wünschenswert, ein leitfähiges Element mit den wünschenswerten Eigenschaften von Strukturen wie etwa W/WN/PolySi einschließlich der Fähigkeit, Hochtemperaturverarbeitung während des Herstellungsverlaufs standzuhalten, aber auch mit einem niedrigeren Grenzschichtwiderstand bereitzustellen. Es wäre außerdem wünschenswert, Verfahren zur Herstellung derartiger leit fähiger Strukturen und solche leitfähigen Elemente enthaltenden integrierten Schaltungen bereitzustellen.
  • Offenbarung der Erfindung
  • Ein Aspekt der vorliegenden Erfindung stellt ein Verfahren zum Ausbilden einer leitfähigen Struktur bereit, das die folgenden Schritte beinhaltet: Abscheiden einer Schicht, die ein Metall enthält, im Weiteren als ein "Grenzschichtmetall" bezeichnet, über einer siliziumhaltigen Schicht wie etwa Polysilizium, Abscheiden einer Schicht, die ein Metallnitrid enthält, über dem Grenzschichtmetall und Abscheiden einer Schicht, die ein weiteres Metall enthält, hier als ein "Leitermetall" bezeichnet, über dem Nitrid. Bei dem Grenzschichtmetall handelt es sich bevorzugt um ein Metall, das mit Stickstoff stark reagiert und das ein elektrisch leitfähiges Nitrid bildet. Als das Grenzschichtmetall wird Titan insbesondere bevorzugt. Die das Grenzschichtmetall enthaltende Schicht ist nach Abscheidung wünschenswerterweise relativ arm an Stickstoff. Das heißt, das Grenzschichtmetall liegt im Wesentlichen nicht in Form eines Nitrids wie abgeschieden vor. Das Leitermetall ist wünschenswerterweise so ausgewählt, dass es Hochtemperaturverarbeitung standhält, wobei in dieser Hinsicht Wolfram besonders bevorzugt wird. Zwecks Einfachheit des Prozesses kann das Metallnitrid wahlweise das Nitrid des Leitermetalls oder das Nitrid des Grenzschichtmetalls sein. Bei einem besonders bevorzugten Verfahren besteht die das Grenzschichtmetall enthaltende Schicht im Wesentlichen aus Titan, die das leitfähige Metallnitrid enthaltende Schicht besteht im Wesentlichen aus Wolframnitrid und die Leitermetallschicht besteht im Wesentlichen aus Wolfram. Die Grenzschicht-Metallschicht ist wünschenswerterweise höchstens etwa 10 nm (100 Å) dick, besonders bevorzugt etwa 0,25 bis 2,5 nm und ganz besonders bevorzugt 0,5 nm bis etwa 1 nm dick. Die Dicke, wie auf sie Bezug genommen wird, ist die mittlere Dicke der Schicht. Die ganz besonders bevorzugte Schichtdicke des Grenzschicht-Metalls entspricht etwa einer einzelnen Atomschicht. Die Grenzschicht-Metallschicht braucht keine gleichförmige Dicke aufzuweisen oder durchgehend zu sein; sie kann als Inseln aus Grenz- Schichtmetall auf der darunterliegenden siliziumhaltigen Schicht abgeschieden sein, die wünschenswerterweise einem unten definierten Diskontinuitätskriterium entsprechen. Die Schichtdicke des Grenzschicht-Metalls kann aus einer bekannten Rate der Grenzschicht-Metallabscheidung in einem Prozess wie etwa Sputtern und der Dauer des Abscheidungsprozesses deduziert oder durch Messen der mittleren Grenzschicht-Metalloberflächenatomdichte (z.B. unter Verwendung einer Totalreflexions-Röntgenfluoreszenzanalysetechnik (TXRF – Total Reflection X-ray Fluorescence) oder alternativ über die Messung des optischen Reflexionsgrads im Ultraviolettbereich (UV) des Spektrums bestimmt werden.
  • Das ganz besonders erwünschte Verfahren beinhaltet den Schritt des Verarbeitens der Struktur bei einer erhöhten Temperatur über etwa 800°C und am typischsten etwa 1.000°C nach dem Abscheiden der oben erwähnten Schichten.
  • Die abgeschiedene Struktur ist gegenüber der Ausbildung von Metallsiliziden während des Hochtemperaturverarbeitungsschritts und während des Betriebs im Wesentlichen beständig. Die Struktur weist jedoch nach der Hochtemperaturverarbeitung einen Grenzschichtwiderstand auf, der erheblich niedriger ist als eine vergleichbare Struktur mit einer Metallnitridschicht, aber ohne das Grenzschichtmetall. Somit weisen Strukturen gemäß bevorzugter Ausführungsformen der vorliegenden Erfindung mit dem Grenzschichtmetall wünschenswerterweise einen Grenzschichtwiderstand unter 500 Ω–μm2 und am typischsten unter etwa 200 Ω–μm2 nach Hochtemperaturverarbeitung auf. Die ganz besonders bevorzugten Strukturen weisen einen Grenzschichtwiderstand in der Größenordnung von 70–80 Ω–μm2 auf. Obwohl die vorliegende Erfindung durch keinerlei Theorie über die Wirkung beschränkt ist, wird angenommen, dass das Grenzschichtmetall mit einem Teil des aus der Metallnitridschicht während der Hochtemperaturverarbeitung in die Polysiliziumschicht diffundierenden Stickstoffs reagiert und somit die Menge der Silizium-Stickstoff-Verbindungen begrenzt, die in dem Grenzschichtgebiet der Polysiliziumschicht ausgebildet werden. Es wird angenommen, dass dies wiederum zu einem Grenz- Schichtwiderstand führt, der kleiner ist, als wenn er bei Fehlen des Grenzschichtmetalls auftreten würde. Es wird jedoch außerdem angenommen, dass das Grenzschichtmetall keine vollständige Barriere gegenüber der Diffusion von Stickstoff in die Polysiliziumschicht bildet und dass einige Silizium-Stickstoff-Verbindungen in dem Grenzschichtgebiet der Polysiliziumschicht entstehen und als eine Barriere gegenüber der Diffusion von Metall in die siliziumhaltige Schicht oder der Diffusion von Silizium in die Metallschicht dienen.
  • Ein weiterer Aspekt der Erfindung liefert leitfähige Strukturen zur Aufnahme in ein monolithisches mikroelektronisches Bauelement. Eine leitfähige Struktur gemäß diesem Aspekt der Erfindung enthält eine siliziumhaltige Schicht wie etwa Polysilizium, eine Grenzschicht-Metallschicht, die ein Grenzschichtmetall über der Polysiliziumschicht und ein Metallnitrid über der Grenzschicht-Metallschicht enthält zusammen mit einer Schicht aus einem Leitermetall über der Metallnitridschicht. Wie oben in Verbindung mit den Verfahren erläutert, handelt es sich bei dem Grenzschichtmetall wünschenswerterweise um ein Metall, das bei erhöhten Temperaturen stark mit Stickstoff unter Ausbildung eines leitfähigen Metallnitrids reagiert, und ganz besonders bevorzugt ist das Grenzschichtmetall Titan. Bei der fertiggestellten Struktur kann das Grenzschichtmetall nach der Hochtemperaturverarbeitung ganz oder teilweise als das Metallnitrid vorliegen. Die siliziumhaltige Schicht enthält wünschenswerterweise ein Grenzschichtgebiet, wie oben erörtert, neben der Grenzschicht-Metallschicht, wobei das Grenzschichtgebiet bevorzugt unter etwa 15 Å, besonders bevorzugt zwischen etwa 5 Å und etwa 10 Å, beträgt. Dieses Grenzschichtgebiet wird mit Stickstoff relativ zum Rest der siliziumhaltigen Schicht angereichert und enthält in der Regel Stickstoff in Form von Silizium-Stickstoff-Verbindungen wie etwa Siliziumnitrid. Leitfähige Strukturen gemäß diesem Aspekt der Erfindung können beispielsweise durch die oben erörterten Verfahren ausgebildet werden. Auch hier ist die Metallnitridschicht wünschenswerterweise das Nitrid des Leitermaterials, und das wünschenswerteste Leitermaterial ist Wolfram.
  • Wünschenswerterweise ist die Metallnitridschicht etwa 1–24 nm (10–240 Å) dick und bevorzugt etwa 4 nm bis etwa 16 nm dick und ganz besonders wünschenswert etwa 4 nm bis etwa 10 nm dick, wenngleich dickere Nitridschichten verwendet werden können. Die relativ dicke Nitridschicht liefert im allgemeinen eine feinkörnige Struktur an der von der Grenzschicht-Metallschicht und der siliziumhaltigen Schicht entfernten Oberfläche, was wiederum das Aufwachsen relativ großer Körner in dem Leitermetall begünstigt. Dies wiederum verbessert die Leitfähigkeit des Leitermetalls und somit die Leitfähigkeit der ganzen Struktur.
    •
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine schematische Teilschnittansicht einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung.
  • 2 ist eine schematische Teilansicht des in 1 angezeigten Bereichs mit vergrößertem Maßstab.
  • 3 ist eine Teilansicht entlang der Linie 3-3 in 1.
  • 4 ist ein EELS-Spektrum einer gemäß einer Ausführungsform der vorliegenden Erfindung ausgebildeten Halbleiterstruktur.
  • 5 ist ein Satz von REM-Bildern, die Testergebnisse über die Barrierenstabilität veranschaulichen.
  • 6 ist ein weiterer Satz von REM-Bildern, die Testergebnisse über die Barrierenstabilität veranschaulichen.
  • Ausführungen der Erfindung
  • Wie in 1 dargestellt, kann eine leitfähige Struktur 10 gemäß einer Ausführungsform der Erfindung in eine integrierte Schaltung eingebaut werden. Ein derartiges Bauelement kann große Anzahlen von elektronischen Elementen in einer unitären Struktur wie etwa einem Chip oder Wafer enthalten. Ein kleiner Teil der unitären Struktur 12 ist in 1 gezeigt. Bei der dargestell ten Struktur dient das leitfähige Element 10 als die Gate-Elektrode eines Feldeffekttransistors oder FET 14. Der FET enthält ein Paar n+-dotierter Siliziumgebiete 16 und 18, die als Source- und Drain-Elektroden des FET dienen, und ein den Kanal bildendes p-dotiertes Gebiet 19. Die leitfähige Struktur 10 ist durch eine Isolierschicht 20 von dem Kanalgebiet 19 getrennt. Der FET 14 kann Teil einer CMOS-Struktur sein, die einen weiteren FET 22 enthält, der entgegengesetzte Dotierung aufweist und einem weiteren leitfähigen Element 24 zugeordnet ist.
  • Die Gate-Isolatorschicht 20 kann verschiedene isolierende Materialien enthalten wie Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid und sogenannte "hoch-k"-Isolatoren mit einer dielektrischen Permittivität k über der von Siliziumnitrid. Zu Beispielen für Isoliermaterialien mit einem hohen k-Wert zählen isolierende Verbindungen auf Hafniumbasis wie etwa HfO2, HfOxNy und HfSixOyNz, isolierende Verbindungen auf Aluminiumbasis wie etwa Oxid Al2O3 und AlOxNy und Verbindungen auf Titanbasis wie etwa TiOx, TiOxNy und TiSixOyNz. Weiterhin kann der Gate-Isolator 20 isolierendes Halbleitermaterial wie etwa potentialfreie Gate-Elektroden und potentialfreie Nanoteilchen und geladene Grenzschichten wie etwa Siliziumoxid-Siliziumnitrid-Grenzflächen enthalten, die in der Regel dort verwendet würden, wo die Struktur in einem nichtflüchtigen, elektrisch programmierbaren Speicher verwendet wird.
  • Die unitäre Struktur 12 mit den FETs 14 und 22 ist in einem Halbleitersubstrat ausgebildet. Das Halbleitersubstrat kann jedes halbleitende Material enthalten, einschließlich Si, SiGe, SiC, SiGeC, GaAs, InAs, InP oder andere III/V-Verbindungshalbleiter. Das Halbleitersubstrat kann auch eine mehrschichtige Struktur umfassen, bei der mindestens die Deckschicht halbleitend ist. Zu Beispielen für mehrschichtige Strukturen zählen beispielsweise Si/SiGe, ein Silizium-auf-Isolator (SOI) und ein SiGe-auf-Isolator (SGOI) Das Halbleitersubstrat kann auch verschiedene Nutzstrukturen wie etwa Speicherzellen, Isolationsstruktur (z.B. Isolationsgräben), Dotierstoffwannen, dreidimensionale Transistorelemente wie etwa Rippen und Säulen und vergrabene Kontakte und Zwischenverbindungen enthalten.
  • Im Fall von dreidimensionalen FETs können der Gate-Isolator 20 und das zugeordnete Transistorkanalgebiet 19 unter einem Winkel zur Substratoberfläche und/oder äußeren Oberfläche des leitfähigen Elements 10 orientiert sein. Ein veranschaulichendes Beispiel eines dreidimensionalen FET ist ein an Wänden eines Grabens ausgebildeter vertikaler FET. Im Fall des vertikalen FET ist das Transistorkanalgebiet 19 vertikal oder senkrecht zu der Substratoberfläche orientiert, wobei eines der dotierten Gebiete 16 sich unter dem Kanalgebiet 19 und das andere dotierte Gebiet sich 18 über dem Kanalgebiet 19 befindet. In diesem Fall kann das leitfähige Element 10 einen vertikal gestreckten Abschnitt, um eine vertikale Gate-Elektrode zu bilden, und einen horizontal gestreckten Abschnitt, um eine lokale Zwischenverbindung auszubilden, umfassen. Die gezeigte besondere integrierte Schaltungsstruktur ist nur zu Zwecken der Veranschaulichung dargestellt; die gleichen leitfähigen Elemente können in anderen Strukturen verwendet werden.
  • Wie man am besten unter Bezugnahme auf 3 erkennen kann, ist das leitfähige Element 10 ein horizontal gestrecktes Element und wechselwirkt mit zahlreichen zusätzlichen FET-Strukturen 14a, 14b, 14c zusätzlich zu der in 1 gezeigten besonderen FET-Struktur. Das leitfähige Element 10 ist durch einen Bus 26 mit einer weiteren Struktur verbunden, wie etwa einem ansteuernden CMOS-Inverterschaltungselement oder einer anderen Ladungsquelle (nicht gezeigt). Das leitfähige Element 24 (1) weist ein ähnliches Layout auf. Die gezeigte besondere integrierte Schaltungsstruktur ist nur zu Zwecken der Veranschaulichung dargestellt; die gleichen leitfähigen Elemente können in anderen Strukturen verwendet werden.
  • Wie man am besten in 2 erkennen kann, enthält das leitfähige Element 10 eine siliziumhaltige, elektrisch leitfähige Schicht 30, bei der es sich in dieser Ausführungsform um eine Polysiliziumschicht handelt; eine über der Polysiliziumschicht liegende Grenzschicht-Metallschicht 32; eine über der Grenzschicht-Metallschicht 32 liegende Metallnitridschicht 34 und ei ne über der Metallnitridschicht 34 liegende Leitermetallschicht 36. Eine Isolierschicht 38, wie etwa Siliziumnitrid, kann die Polysiliziumschicht 30 bedecken. Die Polysiliziumschicht 30 ist wünschenswerterweise etwa 20 bis etwa 200 Nanometer dick, obwohl dickere oder dünnere Polysiliziumschichten verwendet werden können. Die Polysiliziumschicht 30 dieser besonderen Struktur ist n+-dotiert; andere siliziumhaltige leitfähige Schichten können p+-dotiertes Polysilizium oder eine dotierte Polysiliziumschicht enthalten, bedeckt mit einem Metallsilizid (z.B. WSi, CoSi, NiSi) Die Polysiliziumschicht oder die anderen siliziumhaltigen leitfähigen Schichten können durch herkömmliche Prozesse wie etwa verschiedene Arten der chemischen Gasphasenabscheidung (CVD) ausgebildet werden, einschließlich beispielsweise Niederdruck-CVD (LPCVD), Ultrahochvakuum-CVD (UHV-CVD), Atomschicht- oder gepulste CVD (ALCVD), RTCVD (rapid thermal CVD), plasmaunterstütztes CVD (PECVD), Remote-Plasma-CVD, metallorganische CVD (MOCVD), Strahlgasphasen-CVD sowie physikalische Gasphasenabscheidung (PVD) oder Sputtern oder Molekularstrahlabscheidung. Die Polysiliziumdotierstoffe können während eines Abscheidungsprozesses über ein Dotierstoffvorläufergas (z.B. AsH3, PH3, B2H6) oder nach der Ausbilung der Polysiliziumschicht über Ionenimplantierung oder Gasphasendotierung eingeführt werden.
  • Nach der Ausbildung der Polysilizium- oder einer anderen siliziumhaltigen leitfähigen Schicht 30 wird die Grenzschicht-Metallschicht 32 aufgebracht. Bevorzugt wird vor dem Aufbringen des Grenzschichtmetalls die Oberfläche der Schicht 30 gereinigt, um entstandenes natives Oxid zu entfernen, so dass die Oberfläche der Schicht von nativem Oxid im Wesentlichen frei ist, d.h., die Dicke eines etwaigen verbleibenden SiOx oder SiOxNy liegt unter etwa 10–14 Å. Ein natives Oxid kann durch Techniken wie etwa Naßreinigung, durch Erwärmen des Substrats in einer reduzierenden Umgebung oder durch Aussetzen einem Plasma zum Wegsputtern des Oxids von einer Polysiliziumoberfläche entfernt werden. Eine bevorzugte Naßreinigung wird unter Verwendung einer verdünnten Flußsäurelösung (DHF-Lösung) bei einem Verdünnungsverhältnis von Wasser zu HF von etwa 200:1 Molanteil, bevorzugt etwa 200–400 Sekunden lang, besonders bevorzugt etwa 360 Sekunden lang, aus geführt. Die HF-basierte Lösung kann wahlweise verschiedene Additive enthalten, um die Siliziumoberfläche mit einer nichtoxidierenden Spezies zu passivieren. Das Entfernen des nativen Oxids durch Härten in einer reduzierenden Umgebung kann durch Kontakt mit reinem Wasserstoffgas oder einer Mischung aus Wasserstoffgas und einem neutralen Gas (z.B. Stickstoff, Argon) ausgeführt werden, beispielsweise bei einer Temperatur von etwa 900°C für etwa 1 min. Das native Oxid kann durch Plasmakontakt in einem Ionenenergiebereich von etwa beispielsweise 50 eV bis 1.000 eV entfernt werden, wobei ein Plasma auf Argonbasis verwendet wird. Eine kleinste Plasmaionendichte von 109 cm–3 in der Nähe des Substrats ist erforderlich, um den Prozess innerhalb einer annehmbaren Zeit von etwa 10 min. zu beenden. Die Plasmabehandlung wird bevorzugt in der gleichen Abscheidungskammer vorgenommen, die zum Durchführen der Abscheidung der Schicht 32 verwendet wird, damit die Exposition des Wafers an einer oxidierenden Umgebung nach der Reinigung auf ein Minimum reduziert wird. Alternativ wird der gereinigte Wafer bevorzugt in einer nichtoxidierenden Umgebung mit reduziertem Druck (unter etwa 10 Torr) zu der Abscheidungskammer transportiert.
  • Bevorzugt enthält das Grenzschichtmetall der Schicht 32, so wie abgeschieden, wenig oder keinen Stickstoff. Das heißt, der Molanteil an Stickstoff in der Grenzschicht-Metallschicht 32 liegt unter etwa 25% und ganz besonders erwünscht so nahe an Null wie möglich. Das Grenzschichtmetall ist bevorzugt hochreaktiv bezüglich nichtmetallischer Elemente wie etwa Sauerstoff oder Stickstoff. Beispiele für geeignete hochreaktive Metalle sind Übergangsmetalle wie etwa Ti, Zr, Hf, TA, La und Legierungen davon. Ganz besonders bevorzugt ist das Grenzschichtmetall Ti. Das Grenzschichtmetall kann durch im Wesentlichen jeden herkömmlichen Prozess abgeschieden werden, der die Struktur nicht verunreinigt, wie etwa chemische Gasphasenabscheidung (CVD), Atomlagenabscheidung oder besonders bevorzugt physikalische Gasphasenabscheidung (PVD) oder Sputtern von einem metallischen Target in einer Argon- oder einer anderen Inertgasatmosphäre, die wünschenswerterweise von Stickstoff im Wesentlichen frei ist. Das ganz besonders bevorzugte Grenzschichtmetall ist Titan, und die Grenzschicht-Metallschicht besteht, wie abgeschieden, ganz besonders erwünscht im Wesentlichen aus Titan. Die Grenzschicht-Metallschicht ist nach Abscheidung wünschenswerterweise unter 10 nm dick und besonders bevorzugt etwa 0,25 bis 2,5 nm dick und ganz besonders bevorzugt etwa 1 nm dick. Beispielsweise kann durch Sputtern unter Verwendung einer Vorrichtung des Typs, der unter der Bezeichnung "Endura 5500" vertrieben wird, für einige wenige Sekunden eine zufriedenstellende Schicht entstehen. Die Dicke der abgeschiedenen Grenzschicht-Metallschicht 32 wird über die Abscheidungszeit gesteuert. Eine ultradünne Schicht aus dem Grenzschichtmetall kann mit einer Leistung im Bereich von etwa 1 bis etwa 5 kW bei einer Abscheidungszeit von etwa 1 bis etwa 30 Sek., besonders bevorzugt unter etwa 10 Sek., bei Ar-Umgebungsdruck unter etwa 10 mTorr abgeschieden werden. Beispielsweise weist ein mit der Leistung 1 kW für etwa 5 Sek. abgeschiedener Ti-Film eine projizierte Dicke von etwa 5 Å (oder einfach eine oder zwei Monoschichten) auf. Das Grenzschichtmetall kann nach Abscheidung kontinuierlich oder diskontinuierlich sein. Wenn jedoch die Grenzschicht-Metallschicht 32 diskontinuierlich ist, sollte der größte Abstand zwischen zwei benachbarten Metallinseln nicht die Länge des kleinsten Transistorgates übersteigen. Gegenwärtige Transistoren nach dem Stand der Technik weisen eine Gate-Länge von etwa 100 nm oder weniger auf, was die charakteristische Größe von Grenzschicht-Metallschicht-Diskontinuitäten auf unter etwa 0,1 μm begrenzt. Die Struktur 12 wird während dieses Abscheidungsprozesses wünschenswerterweise bei einer Temperatur zwischen etwa 20°C und etwa 400°C, besonders bevorzugt 20°C und etwa 150°C, gehalten.
  • Die Menge an abgeschiedenem Grenzschichtmetall kann hinsichtlich mittlerer Oberflächendichte der Grenzschichtmetallatome über eine relativ große Testfläche von etwa mehreren Quadratmikrometern oder größer gemessen und überwacht werden. Die standardmäßige Totalreflexions-Röntgenstrahlenfluoreszenz-Messtechnik (TXRF) eignet sich zum Bestimmen dieser mittleren Oberflächendichte von abgeschiedenen Grenzschichtmetallatomen, wenn die Dicke der Grenzschicht-Metallschicht unter etwa 1,0 nm liegt. Im Fall von Ti-Grenzschichtmetall entspricht eine Ti-Dicke von etwa 0,25 nm der mittleren Ti-Atomoberflächendichte von etwa 5e14 Atomen/cm2, während eine Ti-Dicke von etwa 0,5 nm der mittleren Ti-Atomoberflächendichte von etwa 9,0e14 Atomen/cm2 entspricht. Standarddickenmesstechniken wie etwa Röntgenstrahlenfluoreszenz (XRF) und UV-Reflexionsgrad können ebenfalls beim Messen von abgeschiedenen Grenzschicht-Metallschichten verwendet werden. Sie eignen sich insbesondere für Schichten, die dicker sind als etwa 0,7 nm.
  • Nach der Abscheidung der Grenzschicht-Metallschicht 30 wird eine leitfähige Schicht 34 auf Nitridbasis unter Verwendung von in der Technik bekannten Verfahren abgeschieden, wie etwa CVD- oder PVD-Sputtern, und bevorzugt im gleichen Werkzeug durchgeführt, um Exposition an der Luft zu vermeiden. Bevorzugt wird die Schicht 34 auf Nitridbasis direkt auf der Grenzschicht-Metallschicht 32 abgeschieden. Die Metallnitridschicht 34 ist wünschenswerterweise etwa 1–24 nm dick und besonders bevorzugt etwa 4–16 nm dick und ganz besonders bevorzugt etwa 4–10 nm dick. Metallnitridschichten mit einer Dicke zwischen 4–24 nm und einer Dicke zwischen etwa 12–20 nm wie einer Dicke von etwa 16 nm können ebenfalls verwendet werden. Metallnitride, die dünner sind als etwa 4 nm, beeinträchtigen die Gesamtbarrierenstabilität, während Nitridschichten, die dicker sind als etwa 16 nm, die Barrierenfestigkeit nicht wesentlich ändern, dabei aber, was nicht erwünscht ist, die Höhe und das Seitenverhältnis des leitfähigen Stapels (z.B. Gate-Stapels) vergrößern. Wie in dieser Offenbarung verwendet, bezieht sich der Ausdruck "Metallnitride" auf Verbindungen aus einem oder mehreren Metallen und Stickstoff und beinhaltet auch Verbindungen aus einem oder mehreren Metallen, Silizium und Stickstoff. Der Ausdruck "reines Metallnitrid", wie er in dieser Offenlegung verwendet wird, bezieht sich auf Verbindungen aus einem oder mehreren Metallen mit Stickstoff, ohne nennenswerte Siliziummengen. Der Ausdruck "binäres reines Metallnitrid" bedeutet ein reines Metallnitrid, das im Wesentlichen aus einem Metall und Stickstoff besteht. Der Ausdruck "siliziumhaltiges Metallnitrid" bedeutet ein Metallnitrid, das nennenswerte Siliziummengen sowie ein oder mehrere Metalle und Stickstoff enthält. Die Metallnitridschicht 34 kann ein reines Metallnitrid wie etwa WN, TaN, TiN oder HfN oder ein siliziumhaltiges Metallnitrid wie etwa WSiN, TaSiN, TiSiN oder HfSiN sein. Das Metallnitrid braucht nicht genau stöchiometrisch zu sein; wünschenswerterweise weist es ein Atomverhältnis von Stickstoff zu anderen Bestandteilen von etwa 0,3:1 bis 1,5:1 auf. Ganz besonders bevorzugt besteht die Metallnitridschicht im Wesentlichen aus einem stöchiometrischen oder nichtstöchiometrischen Wolframnitrid. Wolframnitrid kann durch jeden geeigneten Prozess abgeschieden werden, ganz besonders bevorzugt durch Sputtern von einem Wolframtarget in einer Argon- und Stickstoffatmosphäre. Wünschenswerterweise wird die unitäre Struktur 12 während der Abscheidung der Metallnitridschicht bei einer Temperatur von etwa 20°C bis etwa 400°C, und besonders bevorzugt etwa 20°C bis etwa 150°C, gehalten.
  • Die Leitermetallschicht 36 kann jede beliebige Dicke aufweisen, die erforderlich ist, damit man die gewünschte Leitfähigkeit in der Struktur und die gewünschte Einheitslängenkapazität der Struktur erhält, ist aber am üblichsten zwischen etwa 10 und etwa 100 nm dick, wie beispielsweise etwa 40 nm dick. Bevorzugt handelt es sich bei dem Leitermaterial um ein Metall mit einer Schmelztemperatur über 1.000°C und ganz besonders bevorzugt über 2.000°C. Die Leitermetallschicht kann eine Legierung oder mehrere Schichten mit unterschiedlichen Zusammensetzungen enthalten, ist aber ganz besonders wünschenswert als eine einzelne Schicht aus einem einzelnen Metall ausgebildet. Das Leitermetall ist bevorzugt ein Metall ausgewählt aus der Gruppe bestehend aus W, Mo, Co, Ta, Nb, Re, Ir, Ni und Kombinationen und Legierungen daraus, besonders bevorzugt ein elementares Metall wie etwa W, Mo, Co, Ta, Nb, Re, Ir oder Ni. Ganz besonders bevorzugt besteht die Leitermetallschicht im Wesentlichen aus Wolfram. Wolfram kann durch einen beliebigen geeigneten Prozess abgeschieden werden, ganz besonders bevorzugt durch Sputtern von einem Wolframziel in einer Atmosphäre aus Argon oder einem anderen inerten Gas. Die Struktur wird während der Abscheidung des Wolframs wünschenswerterweise bei einer Temperatur von etwa 20°C bis etwa 400°C, ganz besonders bevorzugt etwa 20°C bis etwa 150°C, gehalten.
  • In der Regel werden das Polysilizium, das Grenzschichtmetall, die Metallnitrid- und leitfähige Metallschicht über der ganzen Oberfläche der Struktur abgeschieden und dann geätzt, damit diese Schichten nur an Stellen zurückbleiben, wo das leitfähige Element 10 ausgebildet werden soll. Natürlich können mehrere leitfähige Elemente gleichzeitig ausgebildet werden. Beispielsweise werden das Grenzschichtmetall, das Metallnitrid und die Leitermetallschicht des leitfähigen Elements 24 gleichzeitig mit den entsprechenden Schichten des leitfähigen Elements 10 abgeschieden.
  • Nach der Abscheidung der das leitfähige Element bildenden Schichten können die leitfähigen Elemente mit einer Schicht aus einem isolierenden Material wie etwa Siliziumnitrid 38 bedeckt werden. Zusätzliche, nicht gezeigte Strukturen, die Teile der unitären integrierten Schaltung 12 bilden, können über herkömmliche Techniken aufgewachsen und bearbeitet werden. Zu diesen Techniken können Hochtemperaturverarbeitungsschritte zählen wie etwa beispielsweise Verarbeitung bei einer Temperatur über etwa 800°C, in der Regel zwischen etwa 900°C und 1.100°C und ganz besonders typisch etwa 1.000°C für relativ kurze Perioden von in der Regel unter einer Minute und ganz besonders wünschenswert etwa 20 Minuten. Während dieser Verarbeitung, während der Abscheidung der Metallnitridschicht 34 oder während der Abscheidung der isolierenden Nitridschicht 38 oder während aller dieser Schritte entsteht an der Grenzfläche zwischen Grenzschicht-Metallschicht 32 und Polysiliziumschicht 30 ein stickstoffreiches Grenzschichtgebiet 40. Dieses Grenzschichtgebiet enthält Silizium-Stickstoff-Verbindungen wie etwa Siliziumnitrid (z.B. SiNx) und weist eine bevorzugte Dicke von unter etwa 15 Å, besonders bevorzugt zwischen etwa 5 Å und etwa 10 Å, auf. Wenn dies auch nicht bevorzugt wird, so kann das Grenzschichtgebiet beispielsweise ein Siliziumoxynitrid (z.B. SiOxNy) enthalten, wenn das native Oxid auf der Oberfläche der siliziumhaltigen Schicht vorlag.
  • Während der Hochtemperaturverarbeitung während der Abscheidung der Metallnitridschicht 34 oder während der Abscheidung der isolierenden Nitridschicht 38 oder während aller dieser Schritte wird auch die Grenzschicht-Metallschicht 32 mit Stickstoff angereichert. Das Metall in der Schicht 32 wird teilweise oder ganz in das entsprechende Nitrid oder Oxynitrid umgewandelt. Obwohl die vorliegende Erfindung durch keinerlei Theorie der Wirkung begrenzt ist, wird angenommen, dass die Entstehung des Grenzschicht-Metallnitrids oder -oxynitrids in der Schicht 32 im Wettbewerb mit der Ausbildung des Siliziumnitrids oder -oxynitrids im Grenzschichtgebiet 40 steht, so dass das Vorliegen der Grenzschicht-Metallschicht die in dem Grenzschichtgebiet ausgebildete Menge an Siliziumnitrid oder -oxynitrid begrenzt. Jedoch werden im Grenzschichtgebiet ausreichend Silizium-Stickstoff-Verbindungen ausgebildet, um die Diffusion von Metall aus der Leitermetall-, Metallnitrid- und Grenzschicht-Metallschicht oder Silizium aus der siliziumhaltigen Schicht 30 in die Leitermetallschicht 36 wesentlich zu verlangsamen oder die Diffusion von Silizium aus der siliziumhaltigen Schicht 30 in die Leitermetallschicht 36 zu verlangsamen und dadurch die Entstehung von Metallsiliziden in der siliziumhaltigen Schicht 30 oder der Leitermetallschicht 36 erheblich zu unterdrücken. Somit bilden nach der Hochtemperaturverarbeitung die Metallnitridschicht 34, die Grenzschicht-Metallschicht 32 und das Grenzschichtgebiet 40 zusammen eine Barriere mit einer ausreichenden Dicke, dass die Diffusion und die Vermischung zwischen der Leitermetallschicht 36 und der siliziumhaltigen Schicht 30 effektiv blockiert wird, die aber einen niedrigen Grenzschichtwiderstand aufweist, wünschenswerterweise unter etwa 500 Ω–μm2. Die Gesamtdicke der Barriere, die aus dem Grenzschichtgebiet 40, der Grenzschicht-Metallschicht 32 und der Metallnitridschicht 34 besteht, liegt bevorzugt im Bereich zwischen etwa 10 Å und etwa 200 Å und besonders bevorzugt im Bereich von etwa 25 Å und etwa 200 Å. Titan ist hochreaktiv mit Stickstoff und Sauerstoff unter Ausbildung von Titannitrid oder Titanoxynitrid. Anders ausgedrückt beträgt die freie Bildungsenergie von Titannitrid etwa 338 kJ/mol, was wesentlich über der freien Bildungsenergie von Siliziumnitrid (etwa 248 kJ/mol) liegt. Dadurch reagiert aktiver Stickstoff bevorzugt mit Titan. Es wird angenommen, dass andere Metalle, die ähnlich mit Stickstoff unter Entstehung von elektrisch leitfähigen Metallnitriden reagieren und die ansonsten in der Lage sind, Hochtemperaturverarbeitung Standzuhalten, als das Grenzschichtmetall an Stelle von Titan verwendet werden können. Beispielsweise beträgt die freie Bildungsenergie von Tantalnitrid etwa 252 kJ/mol, weshalb angenommen wird, dass Tantal oder andere hochreaktive Übergangsmetalle an Stelle von Titan verwendet werden können. Typische hochreaktive Übergangsmetalle weisen auf der äußeren Schale weniger als 5 d-Elektronen auf im Gegensatz zu edlen Übergangsmetallen mit mehr als 6 d-Elektronen auf der äußeren Schale. Es wird angenommen, dass zu hochreaktiven Übergangsmetallen, die für das Grenzschichtmetall der vorliegenden Erfindung verwendet werden können, Ti, Zr, Hf, Ta, La und Legierungen davon zählen. Die am höchsten reaktiven Übergangsmetalle sind solche mit 2 d-Elektronen auf der äußeren Schale, wie etwa Ti, Zr oder Hf.
  • Ein Beispiel einer endgültigen Silizidbildungsbarrieren-Struktur (nach allen Hochtemperaturausheilschritten und Abscheidungsschritten) wurde experimentell mit einem hochauflösenden Tunnelelektronenmikroskop (TEM) und Elektronen-Energieverlust-Spektroskopie-(EELS)-Technik untersucht. 4 zeigt ein typisches EELS-Spektrum eines etwa 60 Sek. lang bei einer Temperatur von etwa 950°C ausgeheilten PolySi/Ti/WN/W-Stapels. Unter Bezugnahme auf 4 enthält die Barriere (a) ein ultradünnes Grenzschichtgebiet 40, das aus halb-isolierenden Silizium-Stickstoff- und Silizium-Sauerstoff-Verbindungen wie etwa SiOxNy(SiN(O)) von unter etwa 15 Å besteht; (b) eine dünne leitfähige Schicht mit Ti-Grenzschichtmetall 32 umfassend in erster Linie Titanoxynitrid TiOxNy mit geringer Konzentration an Sauerstoff TiN(O) und (c) eine teilweise zersetzte Wolframnitrid-WN-Schicht 34. Man beachte, dass sich WN bei Temperaturen über 800°C zersetzt (viel niedriger als die Temperatur des Ausheilens); dennoch liegt in der Endstruktur immer noch eine dünne WN-Schicht (~10 Å) vor. Die räumliche Auflösung der EELS-Messtechnik liegt nach Beurteilung anhand der charakteristischen Elektronenstrahlgröße bei etwa 5 Å. Ohne die vorliegende Erfindung beschränken zu wollen, wird angenommen, dass die Ti-Grenzschicht-Metallschicht 32 die Entstehung einer dicken halb-isolierenden Schicht während der Abscheidung der leitfähigen Barriere 34 auf Metallnitridbasis und während der Zersetzung oder Reaktion mit Silizium einer derartigen Barriere auf Nitridbasis bei hoher Temperatur verhindert.
  • Die thermische Stabilität eines gemäß einer Ausführungsform der Erfindung ausgebildeten ausgeheilten Gatestapels aus Poly-Si/Ti/WN/W wurde in einer Versuchsreihe ausgewertet, bei der der Stapel bei einer festgelegten Temperatur und für eine festgelegte Zeit in einem schnellen thermischen Prozessor erhitzt wurde. Das Auftreten von Hohlräumen in Gate-Elektroden, von denen angenommen wird, dass sie beim Einsetzen der Silizidbildung des Gateleiters ausgebildet werden, sind Kennzeichen für den Verlust der thermischen Stabilität. Die Hohlräume wurden über REM-Mikroaufnahmen (Rasterelektronenmikroskop) überwacht, und die Grenze der thermischen Stabilität (Temperatur und Zeit) wurde für jede Barriere beim Einsetzen der Hohlraumbildung bestimmt.
  • Eine alternative Bestimmung der thermischen Stabilität wurde erhalten durch Messen des Flächenwiderstands Rs des ausgeheilten Gatestapels (Substrat/Polysilizium/Barriere/Wolfram) unter Verwendung einer standardmäßigen 4-Punkte-Sondenmessung an 49 Stellen innerhalb der Wafer. Der Mittelwert des Flächenwiderstands Rs des Gatestapels, die Standardabweichung von Rs (1 Sigma), der kleinste Rs-Wert Rs,min. und der größte Rs-Wert Rs,max wurden für jede Ausheiltemperatur und -zeit bestimmt. Der Verlust an thermischer Stabilität der Barriere zeigt sich als eine plötzliche Erhöhung von Rs,max und der Standardabweichung (1 Sigma). Es hat sich herausgestellt, dass die REM-basierte Technik geringfügig empfindlicher ist als die Flächenwiderstandstechnik, doch stimmen die Ergebnisse der Flächenwiderstandstechnik gut mit denen der REM-Technik überein.
  • Die Anmelder haben die thermische Stabilität einer Ti-enthaltenden Barriere als Funktion sowohl des Stickstoffgehalts in dem WN-Film und der Dicke des WN-Films untersucht. Der Stick stoffgehalt im WN-Film wurde durch Verändern des Strömungsverhältnisses zwischen dem in die Abscheidungskammer eingeleiteten Stickstoffgas und Argongas eingestellt. Ein WN-Film mit hohem Stickstoffgehalt wurde mit einem Argon-Stickstoffgas-Strömungsverhältnis von 2:11 abgeschieden. Entsprechend wurde ein WN-Film mit niedrigem Stickstoffgehalt mit einem Argon-Stickstoffgas-Strömungsverhältnis von 4:5 abgeschieden. Der WN-Film mit wenig Stickstoff wies die Stöchiometrie von etwa WN0,6 auf, während das WN mit viel Stickstoff eine Stöchiometrie von etwa WN1,6 aufwies, beides in abgeschiedener Form. Es wurden zwei WN-Filme mit niedrigem Stickstoffgehalt mit der Dicke 8 nm und 16 nm ausgebildet, und ein WN-Film mit hohem Stickstoffgehalt wurde mit einer Dicke von etwa 4 nm ausgebildet. Ein 40 nm-Wolframfilm wurde auf den WN-Filmen in dem gleichen Abscheidungssystem (ohne das Vakuum zu unterbrechen) abgeschieden. Die Stapel wurden dann verschiedenen Hochtemperaturausheilvorgängen unterzogen. Die Ergebnisse der Rs-Messungen sind in der unten stehenden Tabelle I zusammengefasst. Tabelle I zeigt die Ausheilungstemperatur- und Zeitabhängigkeit des Stapelfilmwiderstands und verwandter Parameter für drei verschiedene WN-Filme: (1) 4 nm dick, hoher N-Gehalt; (2) 8 nm dick, niedriger N-Gehalt und (3) 16 nm dick, niedriger N-Gehalt.
  • Tabelle I Niedriger Stickstoffgehalt, 16 nm
    Figure 00210001
  • Niedriger Stickstoffgehalt, 8 nm
    Figure 00210002
  • Figure 00220001
  • Hoher Stickstoffgehalt, 4 nm
    Figure 00220002
  • Die Stapel mit WN-Filmen mit einem niedrigen N-Gehalt zeigten, wenn sie 60 Sek. lang bei 1.000°C ausgeheilt wurden, Anzeichen von Silizidbildung, weil sowohl Rs,max als auch die Standardabweichung bei diesem Ausheilzustand zunehmen. Der Stapel mit dem 4 nm dicken WN-Film mit hohem N-Gehalt beginnt, seine thermische Stabilität bei dem 30 Sek. langen Ausheilen bei 1.025°C zu verlieren, während er bei 120 Sek. und 1.000°C keine Anzeichen für einen Stabilitätsverlust zeigt. Alle untersuchten Stapel sind bei dem 60 Sek. langen Ausheilen bei 950°C offensichtlich stabil.
  • Die Ergebnisse von Stabilitätsversuchen auf REM-Basis sind in 5 und 6 zusammengefasst. 5 zeigt Mikroaufnahmen der gleichen drei Stapel mit verschiedenen WN-Schichten, die alle einem 20 Sek. langen Ausheilen bei 1.000°C unterzogen wurden. Wenngleich die Stapel mit einem 4 nm dicken WN-Film mit hohem N-Gehalt (5a) und einem 8 nm dicken WN-Film mit niedrigem N-Gehalt (5b) keine Anzeichen eines Barrierenstabilitätsverlustes zeigten, zeigte der 16 nm dicke WN-Film mit niedrigem N-Gehalt (5c) deutliche Si-Hohlräume, die die Anzeichen des lokalen Barrierenstabilitätsverlusts und des Beginns der Wolframsilizidbildung sind. 6 zeigt Mikroaufnahmen der gleichen drei Stapel mit verschiedenen WN-Schichten, die alle einem 60 Sek. langen Ausheilen bei 1.000°C unterzogen wurden. Während der Stapel mit dem 4 nm dicken WN-Film mit hohem N-Gehalt (6) eine geringfügige Barrierenstabilität zeigte, zeigten die Stapel, die sowohl einen 8 nm dicken Film mit niedrigem N-Gehalt (6b) als auch den 16 nm dicken WN-Film mit niedrigem N-Gehalt (6c) aufwiesen, deutliche Si-Hohlräume, die Anzeichen für lokalen Barrierenstabilitätsverlust und den Beginn der Wolframsilizidbildung sind.
  • Auf der Basis der beschriebenen Versuche zur thermischen Stabilität folgerten die Anmelder, dass die Barriere mit dem WN-Film mit hohem N-Gehalt eine geringfügig bessere Stabilität aufwies als die Stapel mit einem WN-Film mit niedrigem N-Gehalt. Außerdem wurde die Schlussfolgerung gezogen, dass die Erhöhung der WN-Schichtdicke von 8 nm auf 16 nm zu keiner messbaren Verbesserung der Barrierenstabilität führt. Es wurde deshalb festgestellt, dass die bevorzugte Dicke des WN-Films zwischen etwa 2 nm und etwa 10 nm liegt, während die bevorzugte Zusammensetzung von WNx dort ist, wo X zwischen 1 und 2 liegt.
  • Der Hochtemperaturverarbeitungsschritt dient außerdem dazu, die anderen Elemente der Struktur auszuheilen und den spezifischen Widerstand der Struktur zu reduzieren. Beispielsweise weist eine Struktur, die eine 1 nm Titan-Grenzschicht-Metallschicht, eine 16 nm Wolframnitridschicht und eine 40 nm Wolfram-Leitermetallschicht enthält, einen Widerstand von etwa 10 Ohm pro Fläche, so wie abgeschieden, und etwa 4 bis etwa 5 Ohm pro Quadrat nach Hochtemperaturverarbeitung auf. Die gleiche Struktur weist einen Grenzschichtwiderstand von etwa 70 Ω–μm2 nach Hochtemperaturverarbeitung auf. Im Gegensatz dazu weist eine vergleichbare Struktur ohne die Titanschicht nach der Hochtemperaturverarbeitung einen spezifischen Grenzschichtwiderstand von etwa 5.000–10.000 Ω–μm2 auf.
  • Ein weiterer Vorteil von Strukturen gemäß bevorzugter Ausführungsformen der vorliegenden Erfindung besteht darin, dass sol che Strukturen, die das Titan-Grenzschichtmetall enthalten, im Wesentlichen stabil sind, wenn sie einer oxidierenden Gasmischung aus Wasserdampf und Wasserstoff ausgesetzt werden, wie beispielsweise Exposition an eine solche Mischung mit jeweiligen relativen Molanteilen von 10% und 90% bei einer erhöhten Temperatur von über etwa 900°C und unter etwa 1.050°C über einen Zeitraum von unter 180 Sek. Unter diesen Bedingungen reagieren titanhaltige Materialien wie etwa Ti, TiN, TiSix und dergleichen in der Regel mit dem Oxidierungsmittel, was zu einer schnellen Zerstörung der Barriere führt. Obwohl die vorliegende Erfindung durch keine Theorie über ihre Wirkung beschränkt ist, wird angenommen, dass der ultradünne Charakter der das Grenzschichtmetall enthaltenden Schicht, wie oben erörtert, zu dieser Stabilität beiträgt. Wenn die Struktur geätzt oder anderweitig verarbeitet wird, um Merkmale wie etwa längliche Leiter nach Abscheidung der verschiedenen Schichten zu bilden, werden somit Kanten der individuellen Schichten an den Kanten der Merkmale freigelegt. Die das Grenzschichtmetall enthaltende Schicht wird mit Ausnahme der Kanten durch die darüber liegende Leitermetall- und Nitridschicht geschützt. Somit würde zu erwarten sein, dass die Oxidation eines Titan-Grenzschichtmetalls seitlich von den freigelegten Kanten aus abläuft. Die Rate einer etwaigen seitlichen Oxidation wird bei einer extrem dünnen Zwischenschicht-Metallschicht (z.B. 2,5–25 Å) wesentlich reduziert, wodurch man eine Oxidationsresistenzeigenschaft der Barriere erhält.
  • Zahlreiche Abwandlungen und Kombinationen der oben beschriebenen Merkmale können angewandt werden, ohne von der vorliegenden Erfindung abzuweichen. Beispielsweise können andere Metalle außer Wolfram als das Leitermetall und als Bestandteile der Metallnitridschicht verwendet werden. Beispielsweise können Molybdän oder Chrom verwendet werden. Bei der Nitridschicht kann es sich um ein Nitrid der Grenzschicht-Metallschicht wie beispielsweise eine Schicht aus Titannitrid handeln, wobei das Grenzschichtmetall Titan ist. Bei einer anderen Alternative kann es sich bei der Nitridschicht um ein Nitrid eines Metalls oder andere Metalle als das Grenzschichtmetall und als die Leitermetallschicht handeln, wie beispielsweise eine Nitridschicht aus Tantal- Silizium-Nitrid, die mit einer Grenzschicht aus Titan und einer Leitermetallschicht aus Wolfram verwendet wird. Obwohl die verschiedenen Schichten oben getrennt erörtert sind, ist es weiterhin nicht wesentlich, für scharfe Übergänge zwischen den Schichten zu sorgen. Beispielsweise können die Nitridschicht und die Leitermetallschicht als Teile einer größeren Schicht mit progressiv abnehmendem Stickstoffgehalt abgeschieden werden, so dass der zuerst abgeschiedene Abschnitt der Schicht, der der Grenzschicht-Metallschicht am nächsten liegt, einen relativ hohen Stickstoffgehalt aufweist, wie oben in Verbindung mit der Nitridschicht erörtert, wohingegen der zuletzt abgeschiedene Abschnitt kaum oder keinen Stickstoff enthält. Außerdem können die oben erörterten leitfähigen Strukturen in jedem monolithischen mikroelektronischen Bauelement verwendet werden.
  • Da diese und weitere Abwandlungen und Kombinationen der oben erläuterten Merkmale verwendet werden können, ohne von der vorliegenden Erfindung abzuweichen, sollte die vorausgegangene Beschreibung der bevorzugten Ausführungsformen als eine Veranschaulichung denn als eine Einschränkung der Erfindung betrachtet werden. Die beigefügten Ansprüche definieren bestimmte Merkmale der Erfindung näher.
  • Industrielle Anwendbarkeit
  • Die vorliegende Erfindung lässt sich auf die Herstellung von in Halbleiterbauelementen verwendeten leitfähigen Strukturen anwenden und betrifft insbesondere Verfahren zum Erzeugen und Herstellen integrierter Schaltungen zur Verwendung bei der Produktion von elektronischen Bauelementen.
  • Zusammenfassung
  • Es wird eine leitfähige Struktur in einer integrierten Schaltung (12) und ein Verfahren zur Ausbildung der Struktur bereitgestellt, die eine Polysiliziumschicht (30), eine dünne titanhaltige Schicht über dem Polysilizium, eine Wolframnitridschicht (34) über der titanhaltigen Schicht und eine Wolframschicht über der Wolframnitridschicht enthält. Die Struktur enthält außerdem ein Siliziumnitridgrenzschichtgebiet (38) zwischen der Polysiliziumschicht und der titanhaltigen Schicht. Die Struktur widersteht Hochtemperaturverarbeitung ohne wesentliche Ausbildung von Metallsiliziden in der Polysiliziumschicht (30) und der Wolframschicht (32) und liefert einen niedrigen Grenzschichtwiderstand zwischen der Wolframschicht und der Polysiliziumschicht.

Claims (36)

  1. Verfahren zum Ausbilden einer leitfähigen Struktur, umfassend: (a) Abscheiden einer ein Grenzschichtmetall enthaltenden Schicht über einer siliziumhaltigen, elektrisch leitfähigen Schicht; (b) Abscheiden einer ein elektrisch leitfähiges Metallnitrid enthaltenden Schicht über dem Grenzschichtmetall und (c) Abscheiden einer Schicht aus Leitermetall über dem Nitrid.
  2. Verfahren nach Anspruch 1, wobei die siliziumhaltige, elektrisch leitfähige Schicht Polysilizium enthält.
  3. Verfahren nach Anspruch 2 wobei die Grenzschicht-Metallschicht direkt auf dem Polysilizium abgeschieden wird.
  4. Verfahren nach Anspruch 1, wobei das Grenzschichtmetall Titan enthält.
  5. Verfahren nach Anspruch 4, wobei der Schritt des Abscheidens der ein Grenzschichtmetall enthaltenden Schicht durchgeführt wird durch direktes Abscheiden von Titan auf der siliziumhaltigen Schicht.
  6. Verfahren nach Anspruch 5, wobei der Schritt des Abscheidens der ein Metallnitrid enthaltenden Schicht durchgeführt wird durch direktes Abscheiden des Nitrids auf dem Titan und der Schritt des Abscheidens des Leitermetalls durchgeführt wird durch direktes Abscheiden des Leitermetalls auf dem Nitrid.
  7. Verfahren nach Anspruch 6, wobei das Nitrid ein reines Metallnitrid ist.
  8. Verfahren nach Anspruch 6, wobei das Nitrid Wolframnitrid und das Leitermetall Wolfram enthält.
  9. Verfahren nach Anspruch 6, wobei das Nitrid ein siliziumhaltiges Metallnitrid ist.
  10. Verfahren nach Anspruch 1 oder Anspruch 8, weiterhin mit dem Ausheilen der Struktur nach den Abscheidungsschritten.
  11. Verfahren nach Anspruch 10, wobei der Ausheilschritt die weitere Verarbeitung der Struktur bei einer Temperatur über 800°C nach den Abscheidungsschritten beinhaltet.
  12. Verfahren nach Anspruch 5 oder Anspruch 9, wobei der Schritt des Abscheidens von Titan so durchgeführt wird, dass das Titan bis zu einer Dicke von zwischen 0,25 und 10 nm abgeschieden wird.
  13. Verfahren nach Anspruch 12, wobei der Schritt des Abscheidens des Nitrids so durchgeführt wird, dass das Nitrid bis auf eine Dicke von mindestens 4 nm abgeschieden wird.
  14. Verfahren nach Anspruch 13, wobei der Schritt des Abscheidens des Nitrids so durchgeführt wird, dass das Nitrid bis auf eine Dicke von mindestens 8 nm abgeschieden wird.
  15. Struktur, die durch einen Prozess nach Anspruch 10 gebildet ist.
  16. Struktur, die durch einen Prozess nach Anspruch 11 gebildet ist.
  17. Struktur, die durch einen Prozess nach Anspruch 12 gebildet ist.
  18. Struktur, die durch einen Prozess nach Anspruch 13 gebildet ist.
  19. Leitfähige Struktur, umfassend: (a) eine siliziumhaltige, elektrisch leitfähige Schicht; (b) eine ein Grenzschichtmetall enthaltende Schicht, die über der siliziumhaltigen Schicht liegt; (c) eine ein elektrisch leitfähiges Metallnitrid enthaltende Schicht, die über der ein Grenzschichtmetall enthaltenden Schicht liegt; und (d) eine ein Leitermetall enthaltende Schicht, die über der Nitridschicht liegt.
  20. Struktur nach Anspruch 19, wobei die siliziumhaltige Schicht Polysilizium enthält.
  21. Struktur nach Anspruch 20, wobei die siliziumhaltige Schicht im Wesentlichen aus Polysilizium besteht.
  22. Struktur nach Anspruch 19, wobei das Grenzschichtmetall ausgewählt ist aus der Gruppe bestehend aus Ti, Zr, Hf, Ta, La und Legierungen davon.
  23. Struktur nach Anspruch 21, wobei das Grenzschichtmetall Titan enthält.
  24. Struktur nach Anspruch 23, wobei das Metallnitrid Wolframnitrid und das Leitermetall Wolfram enthält.
  25. Struktur nach Anspruch 19 oder Anspruch 24, wobei die ein Grenzschichtmetall enthaltende Schicht zwischen 0,25 und 2,5 nm dick ist.
  26. Struktur nach Anspruch 25, wobei die ein Grenzschichtmetall enthaltende Schicht zwischen 0,25 und 1 nm dick ist.
  27. Struktur nach Anspruch 25, wobei die Nitridschicht zwischen 4 nm und 24 nm dick ist.
  28. Struktur nach Anspruch 19, wobei das Leitermetall eine Schmelztemperatur von über 1.000°C aufweist.
  29. Struktur nach Anspruch 19, wobei das Leitermetall ausgewählt ist aus der Gruppe bestehend aus W, Mo, Co, Ta, Nb, Re, Ir, Ni und Kombinationen und Legierungen davon.
  30. Struktur nach Anspruch 19, wobei die Nitridschicht ein reines Metallnitrid enthält.
  31. Struktur nach Anspruch 19, wobei die Nitridschicht ein siliziumhaltiges Metallnitrid enthält.
  32. Struktur nach Anspruch 19, wobei die siliziumhaltige Schicht ein Gebiet angrenzend an die Grenzschicht-Metallschicht enthält, das relativ zum Rest der siliziumhaltigen Schicht mit Stickstoff angereichert ist.
  33. Struktur nach Anspruch 32, wobei das Gebiet angrenzend an die Grenzschicht-Metallschicht, das mit Stickstoff angereichert ist, eine Dicke zwischen etwa 5 Å und etwa 15 Å aufweist.
  34. Struktur nach Anspruch 19, weiterhin umfassend eine unter der siliziumhaltigen Schicht liegende Oxidschicht.
  35. Struktur nach Anspruch 19 aufweisend einen Grenzschichtwiderstand zwischen der Leitermetallschicht und der siliziumhaltigen Schicht von 500 Ω–μm2 oder weniger.
  36. Integrierte Schaltung mit einer Struktur wie in Anspruch 19 beansprucht.
DE10393309T 2002-09-18 2003-09-16 Nitrid- und Polysiliziumgrenzschicht mit Titanschicht Ceased DE10393309T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US41171002P 2002-09-18 2002-09-18
US60/411,710 2002-09-18
PCT/US2003/029085 WO2004027824A2 (en) 2002-09-18 2003-09-16 Nitride and polysilicon interface with titanium layer

Publications (1)

Publication Number Publication Date
DE10393309T5 true DE10393309T5 (de) 2005-12-29

Family

ID=32030716

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10393309T Ceased DE10393309T5 (de) 2002-09-18 2003-09-16 Nitrid- und Polysiliziumgrenzschicht mit Titanschicht

Country Status (5)

Country Link
US (1) US20060001162A1 (de)
AU (1) AU2003273328A1 (de)
DE (1) DE10393309T5 (de)
TW (1) TWI254386B (de)
WO (1) WO2004027824A2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053459B2 (en) * 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
US20080268635A1 (en) * 2001-07-25 2008-10-30 Sang-Ho Yu Process for forming cobalt and cobalt silicide materials in copper contact applications
US8110489B2 (en) * 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US20060151846A1 (en) * 2005-01-13 2006-07-13 International Business Machines Corporation Method of forming HfSiN metal for n-FET applications
US8021277B2 (en) 2005-02-02 2011-09-20 Mad Dogg Athletics, Inc. Programmed exercise bicycle with computer aided guidance
JP2008311457A (ja) * 2007-06-15 2008-12-25 Renesas Technology Corp 半導体装置の製造方法
US9401279B2 (en) * 2013-06-14 2016-07-26 Sandisk Technologies Llc Transistor gate and process for making transistor gate
US10276562B2 (en) 2014-01-07 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple threshold voltage and method of fabricating the same
US11806577B1 (en) 2023-02-17 2023-11-07 Mad Dogg Athletics, Inc. Programmed exercise bicycle with computer aided guidance

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
US5846871A (en) * 1997-08-26 1998-12-08 Lucent Technologies Inc. Integrated circuit fabrication
US6271590B1 (en) * 1998-08-21 2001-08-07 Micron Technology, Inc. Graded layer for use in semiconductor circuits and method for making same
US6509254B1 (en) * 2000-01-20 2003-01-21 Matsushita Electric Industrial Co., Ltd. Method of forming electrode structure and method of fabricating semiconductor device
US6444516B1 (en) * 2000-07-07 2002-09-03 International Business Machines Corporation Semi-insulating diffusion barrier for low-resistivity gate conductors
US6774442B2 (en) * 2000-07-21 2004-08-10 Renesas Technology Corp. Semiconductor device and CMOS transistor
US6667344B2 (en) * 2001-04-17 2003-12-23 Dey, L.P. Bronchodilating compositions and methods
WO2005032483A2 (en) * 2003-10-01 2005-04-14 Momenta Pharmaceuticals, Inc. Polysaccharides for pulmonary delivery of active agents
US7886738B2 (en) * 2004-10-28 2011-02-15 Kelly Walker Apparatus for delivery of an aerosolized medication to an infant

Also Published As

Publication number Publication date
AU2003273328A8 (en) 2004-04-08
WO2004027824A2 (en) 2004-04-01
US20060001162A1 (en) 2006-01-05
TWI254386B (en) 2006-05-01
WO2004027824A3 (en) 2004-06-03
AU2003273328A1 (en) 2004-04-08
TW200419680A (en) 2004-10-01

Similar Documents

Publication Publication Date Title
DE102018104654B4 (de) Doppelte metalldurchkontaktierung für übergangswiderstand
DE102016117054B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102009021486B4 (de) Verfahren zur Feldeffekttransistor-Herstellung
DE112011100788B4 (de) Elektrisches Bauelement, insbesondere CMOS-Bauelement, und Verfahren zum Herstellen eines Halbleiterbauelements
DE112018006487B4 (de) Bildung eines selbstausgerichteten unteren abstandshalters für vertikale transistoren
DE69427959T2 (de) Integrierte Schaltung mit verbesserter Kontaktbarriere
DE19505947B4 (de) Halbleitervorrichtung mit verbesserter Barrierenmetallschicht in einer Elektrode oder Verdrahtungsschicht
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102007045074B4 (de) Halbleiterbauelement mit Gatestapelstruktur
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
DE102004056022A1 (de) Verfahren zur Bildung eines Nickelsalicids und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung desselben
DE69014998T2 (de) Lokalverbindungen für integrierte Schaltungen.
DE102009046250B4 (de) Verfahren zur Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102019109861A1 (de) Gatestapel-Behandlung
DE112011101378T5 (de) Epitaxie von Delta-Monoschicht-Dotierstoffen für eingebettetes Source/Drain-Silicid
DE102017212653A1 (de) IC-Struktur mit einem Grenzflächen-Liner und Verfahren zum Bilden selbiger
DE102009047891A1 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren durch Eckenverrundung vor dem vollständigen Entfernen eines Platzhaltermaterials
DE102007060238B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Gate-Stapelstruktur
DE102012223653B4 (de) Herstellung von Transistoreinheiten mit V-Nut-Source/Drain-Zone
US20060001162A1 (en) Nitride and polysilicon interface with titanium layer
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102009039419B4 (de) Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 10393309

Country of ref document: DE

Date of ref document: 20051229

Kind code of ref document: P

8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

8131 Rejection