TWI254386B - Nitride and polysilicon interface with titanium layer - Google Patents

Nitride and polysilicon interface with titanium layer Download PDF

Info

Publication number
TWI254386B
TWI254386B TW092125738A TW92125738A TWI254386B TW I254386 B TWI254386 B TW I254386B TW 092125738 A TW092125738 A TW 092125738A TW 92125738 A TW92125738 A TW 92125738A TW I254386 B TWI254386 B TW I254386B
Authority
TW
Taiwan
Prior art keywords
layer
metal
nitride
interface
conductive
Prior art date
Application number
TW092125738A
Other languages
English (en)
Other versions
TW200419680A (en
Inventor
Ronald J Schutz
Werner Robl
Rajeev Malik
Irene Mcstay
Larry Clevenger
Original Assignee
Infineon Technologies Corp
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp, Ibm filed Critical Infineon Technologies Corp
Publication of TW200419680A publication Critical patent/TW200419680A/zh
Application granted granted Critical
Publication of TWI254386B publication Critical patent/TWI254386B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1254386 玖、發明說明： 【交叉參照相關發明】 本發明申請案係主張2002年9月18日申請之美國特許專利 申請案60/411，710之權力。 【發明所屬之技術領域】 本發明係關於半導體裝置中所用之傳導結構及製造該結 構之方法。 【先前技術】 聚晶質矽或"聚矽”結構係普遍用於積體電路中作為傳導 元件。例如，在記憶體及其他裝置中，氧化物絕緣層係疊 在場效應電晶體（"EFT")之通道區上，而疊在氧化層上之^ 導聚石夕層係用作FET的£極。g極上之電荷量係控制通過 FET通道區之傳導性。因此電晶體從傳導態轉換至非傳導態 或反之的速度係直接與電荷運送至閘極或自閘極移出電= 的速度有關。在許多積體電路中，形成閘極之傳導結構也 可用作延伸於積體電路内之拉長導體。例如，經拉2之傳 導材料條可當作許多FET之閘極。此長條係連接至另_個供 應電何之積體電路兀件上。對於既定長條幾何，從遙遠的 電荷源將電荷運送至形成FET閘極之長條部份的速度係受 該條之電阻所限制。 聚矽具有相當高的電阻率。因此，完全由具有小截面積 之聚矽薄層所形成之長條或其他拉長特徵將具有極& 阻。為在類似截面積中提供較低電阻，迄今已可利用聚: 層及疊在該聚矽上之高傳導材料如元素金屬(如鎢
O:\88\88209.DOC 1254386
Mo、鈕Ta、鈮Nb、銖Re、銦Ir、鈐Hf、鈷c〇、鎳Ni)或金 屬化合物如金屬矽化物（如矽化鎢WSix、矽化鈦Tisix、矽化 鈷C〇Slx、矽化鎳NiSix)或金屬氮化物（氮化鈦τίΝχ、氮化鎢 WNX、氮化鈕TaNx)之附加層製造傳導特徵。元素金屬一般 具有比各金屬化合物低之電阻率，因此高度偏好之。因此， 在低電阻閘極結構之某些有用應用中，高傳導元素金屬導 體係形成於較高電阻含矽材料如聚晶質矽、聚晶質矽_鍺及 /或金屬矽化物（如WSl、CoSi、NlSi)頂面上。但是，此種含 有兀素金屬導體之複合特徵係容易從元素金屬導體中之金 屬不預期地形成金屬矽化物。例如，當摻有元素金屬及相 鄰含矽傳導元件之積體電路在沉積複合傳導元件後進行高 溫處理操作以製造附加結構時，可形成此㈣化物。不希 望金屬轉換成金屬矽化物，因為其將增加複合結構的電阻。 金屬矽化物的形成實質上可因沉積富含氮之障蔽層於金 屬層與含矽層之間而受到抑制。例如，一種傳導元件結構 係包含聚矽層與疊在該聚矽上之氮化鎢WNx層或氮化鎢矽 WSixNy層及疊在氮化物基質之矽化障蔽的金屬鎢層。下標X 及y係相§於相對莫耳分率。在另一實例中，典型接觸結構 係在70素鎢w接觸栓與含矽傳導元件如摻矽及/或金屬矽化 物（如WSi、CoSi、NiSi)之間包含氮化鈦丁丨队或氮化鈕TaNx 障蔽以產生下列堆疊 w/TiN/Si、w/TiN/wsi、w/TiN/c〇si、 W/TiN/NiSi或對應氮化鈕堆疊。在另一實例中，aevenger 等人（美國專利第6,444,5 16號）揭示一傳導閘極結構，其中 矽化障蔽係在元素鎢層與傳導聚矽層之間包含氧化矽
O:\88\88209.DOC 1254386 (Si〇2)、氮化矽（SiNx)或氧氮化矽（SiNxOy)。為了方便，這 些結構於下文係共同相當於W/SiON/聚Si結構，其中Si〇N 相當於任何美國專利第6,444,516號中所揭示之障蔽層，將 該案全文以引用方式併入下文中。 但是，這三個實例各有一些限制·· 」·w/TlN/Sl、w/TiN/WSi、w/TiN/c〇Si、w/彻/n⑻或各 風化叙結構無法用於—般閘極導體處理中或之後所用溫度 (如約_C或更高），而且無法暴露在_般形成閘極導體之 處理期間所需氧化氛圍中。 2.沉積期間或之後’ w_WSiN可與聚矽反應，形成厚 半絕緣障蔽於金屬與下方聚石夕間極之間造成較高界面電阻 (接觸電阻）。例如，當此結構進行高溫處理如，例如在約 下時’包含^氮化合物如氮切之富含氮的界面區 於緊鄰氮化鶴層之聚石夕層部分。不受任何操作理論 所限制，相信矽_氮半絕 物形成^敝以防鎢從鎢及氮 化鎢層擴散入聚矽層或矽從聚 攸K y層擴散入鎢層，因此JL實 貝上防止矽化鎢的形成。而 _ 甲明者相化沉積WN期間， 儿積転序中所用之反應性氮（ 之倶生氧切及聚秒反岸，Μ，/ 4表面上所形成 聚Si餘晶士产古、 "y成厗半絕緣障蔽。W/WsiN/ 人 $也在向溫閘極堆疊處理德开：占 層。因+ . ^ ^ 後形成一較高電阻半絕緣 … 溫處理後，典型複合傳導結構如W/WN/聚 心於鎢層與聚矽層之間係具♦ 业型此_刑紝姓 田回的界面電阻。例如， 乎^ 界面電阻係約Μ〇〇-10，_ω/平方微 ，、雖然此結構之總薄膜電阻係 巧趴VVSix的，Si〇N層使堆
O:\88\88209.DOC 1254386 璺之接觸電阻遠比含W/WSix/聚Si堆疊高。這使閘電極之充 電/放電速度變低並因此減低高速電路的性能。 3·美國專利第6,444,516號中所揭示之Sl0N障蔽的導電 率係卩早蔽厚度的降低而增加，但若障蔽太薄，對結構的 熱女疋性有不利影響。對於典型閘極應用，最小熱安定性 *长係L於/舌化退火結合數個熱氧化步驟如閘極側壁氧化 作用。因此，閘極結構應可承受至少95〇。〇，3〇秒的退火， 較佳係至高lOOOt;，30秒。美國專利第6,444,516號中所揭 不之電容耦合機制容許降低對半絕緣障蔽之傳導性的需 求，但不適合用於特定高速電路及/或訊號。例如，利用電 容麵合機制之高速變頻器鍵實質上將改變單脈衝訊號傳 播’因為此變頻器閘極具有内建高通電容遽波器。此電容 高通濾波器切除各階段所施訊號之低頻率部份。對於單脈 衝訊號’此濾波器作用於各變頻器之輸出產生較窄及較小 之脈衝。因此，短單脈衝訊號在通過此變頻器長鏈後完全 喪失’其中此長鏈之各變頻器係具有電容_合閘極導體及 閘電極因此，利用純電容耦合機制之閘電極的充電係不讀 適合許多數位電路。 因此，希望進一步改善之。彳望能提供一種傳導元件， 其具有結構如w/WNaSi之理想性質，包括承受製造操作 期間之高溫處理的能力’但也具有較低界面電阻。也希望 能提供製造此類傳導結構及摻有此類傳導元件之積體電路 的方法。 【發明内容】
O:\88\88209.DOC -10- 1254386 本么月-項特點係提供一種形成傳導結構之方法，其包 、匕積a金屬層於含矽層如聚矽上，其中該金屬係相當 於本文之界面金屬’’’沉積-含金屬氮化物層於該界面金 屬上及/儿積s另一金屬層於該氮化物上等步驟，其中該另 金屬係相當於本文中之，，導體金屬π。界面金屬最好是一 種對氮具有南反應性並可形成導電n化物之金屬。作為界 面金屬係以鈇為特佳。沉積時’含界面金屬層最好氣含量. ° 乂換σ之’界面金屬實質上不以氮化物形態沈積。導， 版金屬最好係經過選擇以承受高溫處理，在這點上以鶴為| 特佳。為了簡化程序，金屬氮化物視情況可為導體金屬之 氮化：或界面金屬之氮化物。在特佳方法中，含界面金屬 層本貝上係由鈦組成，含傳導金屬氣化物層本質上係由氮 :匕鎢、’且成’而導體金屬層本質上係由鎢組成。界面金屬層 f好係4 1G$微米（1GG埃）厚或更薄，較佳係約0 25至2 5毫 微米最it係約〇·5毫微米至約J毫微米厚。此相關厚度是 S層之平均厚度。最佳界面金屬層的厚度係相當於約一單 原子層。界面金屬層不必是均勻厚度或連續的；其可以界^ 面至屬島的形態沉積在下面含石夕層上，其最好符合下面所^ 疋義之不連續標準。界面金屬層的厚度可由程序如噴賤中 j ’儿積序期間已知界面金屬之沉積速率推論得到或藉測 里界面金屬平均表面原子密度（如利用全反射式χ_射線螢 光（TXRF)技術），或者經由光譜中紫外線區之光學反射率 測量得到。 此方去最好包括在上述各層沉積後，於較高溫度，高於
O:\88\88209.DOC 1254386 約80(TC，最普遍地係在約l，000°c下處理結構的步驟。 所 >儿積的結構實質上可在向溫處理步驟期間及使用期間 抵抗金屬矽化物的形成。但是，此結構在高溫處理後具有 貫質上比具有金屬氮化物層但無界面金屬之類似結構低的 界面電阻。因此，高溫處理後，根據本發明較佳具體實施 例含有界面金屬之結構最好具有低於500 Ω/平方微米，最 普遍地是低於約200 Ω/平方微米之界面電阻。最佳結構具 有70-80 Ω/平方微米大小之界面電阻。雖然本發明不受任何 刼作理論所限制，相信界面金屬與一些高溫處理期間由金 屬氛化物層擴散至聚石夕層之氮反應並因此限制聚砍層之界 面區中所形成的石夕-氮化合物量。因此，相信這使界面電阻 比無界面金屬存在時所發生的低。但是，也相信界面金屬 無法形成完整障蔽以防氮擴散入聚矽層中，而且部分矽-氮 化合物形成於聚石夕層之界面區中並作為障蔽以防金屬擴散 入含石夕層或矽擴散入金屬層。 曾^明另—項特點係提供用於併人單石微電子裝置之傳 I。構。根據本發明此項特點之傳導結構包 =在該聚石夕層上之含界面金屬的界面金屬層及:在該 = 金屬氮化物以及疊在該金屬氮化物層上之 — MU上㈣方法之討論，界面金屬最好是一種 下對氮具有高反應性可形成傳導金屬氮化物之 全或界面金屬為欽。高溫處理後，界面金屬可完 最好二彡存在於完成結構中。含石夕層 上所#論鄰近界面金屬層之界面區，其中該
O:\88\88209DOC -12- !254386 :面區最好是小於約15埃，較佳係 間。相對於剩餘含 & 买”，.〇1〇埃之 含石夕-氮化合物如^③界面區係富含氮，而且-般包 傳導結構可，例如！之氮。根據本發明此項特點之 氮化物層最…J面所討論之方法形成。在此金屬 二二冑金屬之氮化物，最佳導體金屬是鎢。 ，”屬氮化物層最好係約毫微米(10_24〇埃 厚，較佳係約4毫微米至約16毫微米厚，最佳係約4毫二) 至約如I切，雖然可使隸厚的氮化物層。相當厚的 见化物層易在遠離界面金屬層及含石夕層之表面上獲得細微 顆粒^構1此其有利於導體金屬中相當大顆粒的生長。 因此這提高導體金屬之導電率及整個結構之導電率。 【實施方式】 如圖丨所描繪般，將根據本發明一個具體實施例之傳導結 構10併入積體電路中。此裝置可包含大量電子元件於單二 結構如晶片或晶圓中。小片段之單一結構12係表示於圖i 中。在所繪結構中，傳導元件1〇係用作場效應電晶體或 14之閘極。FET包含一對用作FET源極及汲極之摻^矽區i6 及18和形成通道之摻卩區19。傳導結構1〇是藉由絕緣層2〇 與通道區19分開。FET 14可為CMOS結構的一部分，其中該 CMOS結構包含具相反摻雜之另一 FET 22及與其組合之另 一傳導元件24。 閘絕緣體層2 0可包含多種絕緣材料如氧化石夕、氧氣化 矽、氮化矽及介電度k高於氮化矽之所謂”高-k”絕緣體。高 -k絕緣材料之貫例包括給基質絕緣化合物如η f〇2、η f 〇 Ν O:\88\88209.DOC -13- 1254386 及HfSixOyNz、叙基質絕緣材料如氧化物Al2〇3及A1〇xNy和 欽基質化合物如Ti〇x、丁i〇xNy& TiSix〇yNz。此外，閘極絕 緣體20可包含隔離半導體材料如浮置閘極及浮置奈米粒子 和荷電界面如氧化矽-氮化矽界面，其一般可用於非揮發性 電子可程式化記憶體所用結構中。 包含FET 14及22之單一結構12係建立在半導體基板上。 半導體基板可包含任何半導體材料，包括Si、SiGe、Sic、 SiGeC、GaAs、InAs、InP或其他m/v化合物半導體。半導 體基板也包含多層結構，其中至少頂層是半導體的。多層 結構之實例包括，例如Si/SiGe、石夕於絕緣體上（3〇1)及§ — 於、、巴緣體上（SGQI)。半導體基板也可包含多種可用結構如 記憶體單元、隔離結構（如隔離溝渠）、摻雜劑井、三維電晶 體特徵如鰭狀物及柱狀物和埋藏接點及互連模組。 在三維FET例子中，閘極絕緣體2()及組合電晶體通道區 19可以一角度朝向基板表面及/或傳導元件1〇之外表面。三 維FET之說明性實例是溝渠壁上所形成之直立。在直立 FET的例子中，電日日日體通道區19係以摻雜區此—係、低於通 道區19而其他摻雜區18係高於通道區19的方式直立地或垂 直朝向基板表面。在此例中，傳導元件丨〇可包含直立拉長 部分以形成直立閘極和水平拉長部分以形成局部互連^ 組。描緣所示特定積體電路結構只為達說明目_;相同傳 導凡件可用於其他結構中。 藉參考圖 件，而且除
3可獲最佳了解，傳導元件1〇是一種水平拉長元 了圖1所示特定FET結構之外並與許多附加FET
O:\88\88209.DOC -14- 1254386 結構14a、14b、14c相交。傳導元件10係連接另一結構如驅 動CMOS變頻器電路元件或其他通過匯流排26之電荷來源 (未顯示出）。傳導元件24(圖1)具有類似配置。描繪所示特 疋積體電路結構只為達說明目的；相同傳導元件可用於其 他結構中。 最好如圖2所見，傳導元件10包含含矽導電層3〇,其在此 具體實施例中是一聚矽層；疊在該聚矽層上之界面金屬層 32;疊在該界面金屬層32上之金屬氮化物層34 ;及疊在該 金屬氮化物層34之導體金屬層36。絕緣層38如氮化矽可披 覆在該聚矽層30上。聚矽層30最好係約20至約200毫微米 厚’雖然可使用較厚或較薄的聚矽層。此特定結構之聚石夕 層30是摻雜n+;其他含矽傳導層可包含摻〆聚矽或經金屬 矽化物（如WSi、CoSi、NiSi)披覆之摻雜聚矽層。聚矽層或 其他含石夕傳導層可藉慣用方法形成，如各種類型之化學氣 相沉積（CVD)，包括但不限於低壓cVD (LPCVD)、超高真 空CVD (UHV CVD)、原子層或脈動式CVD (ALCVD)、快速 熱CVD (RTCVD)、電漿強化或輔助CVd (PECVD)、引控式 電漿CVD、金屬-有機（m〇cvd)、喷射氣相CVD以及物理氣 相沉積（PVD)或噴濺和分子束沉積。可在沉積程序期間經由 才多雜Μ剷驅物氣體（如AsH3、PH3、Β#6)，或在形成聚石夕層 後經由離子注入或氣相摻雜導入聚矽摻雜劑。 形成聚石夕或其他含矽傳導層30之後，塗佈界面金屬層 32。較佳地，在塗佈界面金屬之前，先清理層3〇表面以除 去所形成之倶生氧化物，因此該層表面實質上不含倶生氧
O:\88\88209.DOC -15- 1254386 化物’換言之μ壬何剩餘Sl〇x或Sl〇xNy的厚度係小於約ι〇_ΐ4 埃。^生氧化物可自聚石夕表面藉由如濕清理等技術、藉在 還原環境中烘烤基板或藉暴露於《中以錢除去氧化物 而除去。較佳濕清理係利用稀氫氟酸⑽F)溶液進行，較佳 係從約細至·秒，更佳係約则秒，其中在該稀氫氣酸溶 液中水對HF之稀釋比例以莫耳分率表示為約細：卜邪美 質溶液視情況可包含各種添加劑以利用非氧化物種純切 表面。藉還原環境中之烘烤除去俱生氧化物可，例如於約 之溫度下藉暴露於純氫氣或氫氣與中性氣體(如氮 氣、氬氣)之混合物中進行約1分鐘。藉電漿曝射除去佴生 氧化物可在約制錢贿之離子能量範圍中，例如利用 氬基質電漿進行。基板附近最少需要1〇9立方厘米·3之電漿 密度以在約U)分鐘之合理時間内完成程序。電衆處理最好 係在完成層32沈積所用相同沉積室中進行以減少在清理後 晶圓暴露於氧化環境中。或者，最好在非氧化低壓(低於約 10托）環境中將已清理晶圓移至沉積室中。 丄較佳地，所沉殺層32之界面金屬包含些微或不含氮。換 。之界面金屬層32中氮的莫耳分率係小於約25%，最佳 係盡量使用接近零。界面金屬相對於非金屬元素，如氧或 氮氣最好是高反應性的。適合的高反應性金屬實例是過渡 金屬如 Ti、Zr、Hf、Ta、T q + 甘人 r
La或其合金。最佳係界面金屬為 Τι界面金屬可藉本質上任何不會污染結構之慣用方法進 行沉積，如化學氣相沉積（CVD)、原子層沉積或更佳係藉物 理氣相沉積（PVD)或在氬或其他惰性氣體氛圍中由金屬標
O:\88\88209 DOC -16- 1254386 金屬θ、…惰性氣體最好實質上不含氮。最佳界面 成。疋：’而且所沉積之界面金屬層最好本質上係由鈦組 所"L積之界面金屬層最好小於1〇毫微米厚，較佳係約 〇·25至2.5毫微米厚，最佳係約!毫微米厚。例如，利用以
I— 55〇°”為名販售之類型的設備嗔濺數秒可形成令人 滿意層。所沉積界面金屬層32之厚度係經由沉積時間所控 制。界面金屬之超薄層可在低於約1〇毫托之斛週遭屢力下 利用從約!至約30秒，較佳係短於約1〇秒之沉積時間以範圍 仗約1至約5仟瓦之功率進行沉積。例如，在1仟瓦功率下約 :秒所沉積之T i膜具有約5埃之噴射厚度（或正好約一或兩 早層）。所沉積之界面金屬可為連續或不連續。但是，若界 面金制32是不連續的，兩相鄰金屬島間之最大距離應不 超過最小電晶體閘極的長度。目前最先進的電晶體具有約 100宅微米或更短之閘極長度，其將界面金屬層不連續性之 ㈣尺寸限制在約(M微米以下。在此沉積程序期間，、結構 12取好是保持在約2(rc至約4〇(rc ,較佳係2〇。匚至約 之溫度下。 J 所沉積界面金屬量可以約數平方微米或更大之極大測試 位置上界面金屬原Ή平均纟面密纟等項量得及監測得 到。當界面金屬層的厚度係小於約丨〇毫微米時，標準全反 射式X-射線螢光（TXRF)測量技術係適合用於測定此所沉積 界面金屬原子之平均表面密度。在丁丨界面金屬例子中，丁i 厚度為約0.25耄微米係相當於平均Ti原子表面密度為約 5e個原子/平方厘米，而丁丨厚度為約〇·5毫微米係相當於平
O:\88\88209 DOC -17- 1254386 均Ti原子表面密度為約9〇el4個原子/平方標準厚㈣ 量技術如Χ-射線勞光（XRF)及UV反射率也可用於測量所沉 積界面金屬層。他們是特別適合用於比約Q.7毫微米厚之 層0 沉積界面金屬層30後，利用技藝中已知技術，如⑽或 卿噴錢沉積傳導、氮化物基f_，較佳係以相同工具 中進行以減少暴露在空氣中。較佳地，氮化物基質層34係 直接:冗積在界面金屬層32上。金屬氮化物層邮好係約 1-24毫微米厚，較佳係約4_16毫微米厚，最佳係約4_ι〇毫微 米厚也可使用介於心24毫微米厚及約12_2〇毫微米厚，如 約16¾微米厚之金屬氮化物層。比約4毫微米薄之金屬氮化 物對整體障蔽安定性有不利影響，然而比約16毫微米厚之 鼠化物層實質上不改變障蔽強度，雖然不理想地增加傳導 (閘和）隹且之同和長兔> 比。如此揭示文中所用之丨丨金屬氮 化物”一詞相當於一或多種金屬與氮之化合物，也包括一或 夕種金屬矽與氮之化合物。如此揭示文中所用，，純金屬氮 化物 3係相當於一或多種金屬與氮但不含可估計量之 矽的化合物。 一元純金屬氮化物 至屬與氮組成之純金屬氮化物。，， 一—係指本質上由一種 含矽金屬氮化物，，一詞係 才曰3可估汁里之矽及一或多種金屬和氮之金屬氮化物。金 屬氮化物層34可為純金屬氮化物如wn、TaN、TiN或HfN或 含石夕金屬氮化物如WSiN、TaSiN、丁⑶職HfSiN。金屬氮 化物在化學計量上不必是精確的；其氮對其他組成份之原 子比例最好是約〇·3: 1至1.5:丨。最佳係金屬氮化物層本實
O:\88\88209 DOC -18- 1254386 貝上係由化學計量或非化學計量氮化鎢所組成。氮化鎢可 藉任何合適方法，最佳係在氬及氮氣氛圍中由鎢標的物喷 濺的方式沉積。在沉積金屬氮化物層期間，單一結構丨2最 好係保持在約20t至約40(TC，較佳係約2〇。〇至約15〇。〇之 溫度下。 導體金屬層3 6可為任何提供結構所需傳導性及結構所需 單位長度電容之所需厚度，但最普遍地是介於約1〇與約1〇〇 笔微米厚之間如，例如約40毫微米厚。較佳地，導體金屬 是熔化溫度高於l〇〇(TC，最佳係高於2〇〇〇<t之金屬。導體 金屬層可包含合金或許多不同組成之層，但最理想地係如 單金屬之單層般形成。導體金屬最好是選自包含W、M〇、 C〇、Ta、Nb' Re、Ir、Ni及其組合物和合金組成之群的金 屬’較佳係元素金屬如W、Mo、Co、Ta、Nb、Re、Ir或Ni。 最佳地’導體金屬層本質上係由鶴組成。鎮可藉任何適合 方法沉積’最佳係在氬或其他惰性氣體氛圍中由鶴標的物 嘴藏的方式沉積。在沉賴期間，此結構最好係保持在約 2CTC至約40(TC，較佳係約2〇χ：至約15〇它之溫度下。 双，眾石7、界 从丨匕仰久评导金屬層係 積在整個結構表面上’然後蝕刻這些層只留下欲形成傳 疋件10之位置。當然，可同時形成多個傳導元件。例如 界面金屬、金屬氮化物及傳導元件24之導體金屬層係與 應傳導元件10層層同時沉積。 ’、 沈積形成傳導元件之各層後，傳導元件可被_層絕緣 料如氮化矽38所披覆。附加結構（未顯示出）形成單I積體
O:\88\88209.DOC -19- 1254386 路12之-部分，其可藉慣用技術生長及處理。這些技術口 包括高溫處理步驟如，例如在高於約80(TC，八^可 贿至1，戰，最普遍係約叫之溫度下處當二 的時間，一般短於1分鐘，最佳係約20秒。此處理期間 積金屬虱化物層34期間或沉積絕緣氮化物層38期間或所 這些步驟期間，富含氮之界面區4〇在形成於界面金屬層^ 與聚石夕層30間之界面上。此界面區包含石夕氮化合物如氮化 矽（如SiNx)並具有小於約15埃，較佳係介於約5埃與約埃 間之較佳厚度。雖然不偏好，但界面區可包含氧氮化石夕（二 Si〇xNy)，例如若值生氧化物係存在於含矽層表面上。 高溫處理期間、沉積金屬氮化物層34期間或沉積絕緣氮 化物層38期間或所有這些步驟期間，界面金屬層32也是富 含氮。部分或所有層32之金屬係轉化成對應氮化物或氧^ 化物。雖然本發明不受任何操作理論所限制，相信層U中 界面金屬氮化物或氧氮化物之形成係與界面區4〇中氮化矽 或氧氮化石夕之形成競爭，因此界面金屬I的存在性限制界 面區所形成之氮切或氧氮切量。但是，足夠碎氮化合； 物形成於界面區中實質上可阻止金屬從導體金屬、金屬氮 化物及界面金屬層或矽從含矽層3〇擴散入導體金屬層刊或 阻止矽從含矽層30擴散入導體金屬層36，因此實質上抑制 含矽層30或導體金屬層36中金屬矽化物的形成。因此，高 溫處理後，金屬氮化物層34、界面金屬層32及界面區4〇一 起形成具有足夠厚度及低界面電阻，較佳係低於約5〇〇 ω/ 平方微米之障蔽，可有效阻擋擴散及導體金屬層％與含矽 O:\88\88209.DOC -20- 1254386 層30間之此合。由界面區*、界面金屬層μ與金屬氮化物 ^ 34組成之障蔽的總厚度最好係在從約1G埃至約2⑽埃之 範圍内，較佳係在從約25埃至約2〇〇埃之範圍内。欽對氮及 氧具有高反應性可形成氮化鈦或氧氮化鈦。換言之，：成 氮化鈦之自由能係約338仟焦/莫耳，其實質上係高於形成 氮化係之自由能（約248仟焦/莫耳）。結果，活性氮優先與鈦 反應。相信可使用其他同樣地可與氮反應形成導電金屬氮 化物並另外可承受高溫處理之金屬取代鈦作為界面金屬。 例如，形成氮化鈕之自由能係約252仟焦/莫耳，因此相信 可使用鈕或其他高反應性過渡金屬取代鈦。典型高反應性 過渡金屬在外層執道上的d電子少於5個，與外層執道上具 有超過6個d電子之貴重過渡金屬相反。相信可用於本發明 界面金屬之高反應性過渡金屬包括Ti、Zr、Hf、Ta、^及 其合金。最高反應性過渡金屬是這些外層軌道上具有2個4 電子之金屬，如Ti、Zr或Hf。 一個最終矽化障蔽結構實例（所有高溫退火及沉積步驟 後）係以高解析度穿隧電子顯微鏡（TEM)及電子能量損失光 譜儀（EELS)技術進行實驗研究。已在約95〇°C之溫度下退火 約60秒之聚Si/Ti/WN/W堆疊的典型EELS光譜係表示於圖 4。參考圖4,該障蔽包含（a)超薄界面區40，其包含小於約 15埃之半絕緣矽·氮及矽-氧化合物如SiOxNy(SiN(〇)) ; (b) 具界面Ti金屬32之薄傳導層，其中該界面Ti金屬32主要包 含氧氮化鈦TiOxNy及低濃度氧TiN(O);和（c)經部分分解的 氮化鎢WN層34。注意WN在高於約800°C之溫度下（遠低於 O:\88\88209.DOC -21 - 1254386 退火溫度）分解；不過薄WN層（〜1〇埃）仍存在於最終結構 中。如藉特徵電子束尺寸判定之EELS測量技術的空間解析 度係約5埃。不欲限制本發明，相信界面丁丨金屬層32可在沉 積金屬氮化物基質之傳導障蔽34期間及此氮化物基質障蔽 在高溫下分解或與矽反應期間防止厚半絕緣層的形成。 根據本發明一個具體實施例所形成聚Si/Ti/WN/W之已退 火閘極堆疊的熱安定性係以一組實驗評估，其中堆疊係在 、 快速熱處理器中特定溫度下加熱一段特定時間。相信在閘： 極導體開始矽化時形成閘極空隙外觀是熱安定性喪失之標| 誌。空隙係經由掃描電子顯微鏡（SEM)顯微相片監測，而各 障蔽之熱安定性極限（溫度及時間）係在空隙形成開始時測 得。 熱安定性之替代測定可利用標準仁點探針在晶圓内的個 位置處測量已退火閘極堆疊（基板/聚矽/障蔽/鎢）之薄膜電 阻Rs所獲得。測定各退火溫度及時間之閘極堆疊的薄膜電 阻Rs之平均值、Rs之標準偏差…、最小心值艮‘。及最大修 S值Rs，max。以Rsmax及標準偏差（1㈡快速增加證明障蔽本鲁^ 身喪失熱安定性。申請者已發現以SEM為基礎之技術稍比· 薄膜電阻技術靈敏，但薄膜電阻技術的結果與SEM技術極 為吻合。 申清者已調查含Ti障蔽之熱安定性是WN膜中之氮含量 及WN膜之厚度的函數。WN膜中之氮含量可藉改變送入沉 積室之氮氣與氬氣間的流量比調整之。高氮含量wn膜係以_ 2 : 11之氬對氮氣流量比進行沉積。對應地，低氮含量wn ，
O:\88\88209 DOC -22- 1254386 膜係利用4: 5之氬對氛氣流量比進行沉積。低氮wn膜具有 約WN〇.6之化學計量，而南氮WN具有約之化學計量， 兩者皆呈沉積形態。形成兩個厚度分別為8毫微米及16毫微 米之低氮含量WN膜並形成一厚度為約4毫微米之高氮含量 WN膜。40毫微米鎢膜是在相同沈積系統中（無破壞真空）沉 積於WN膜頂端上。然後令此堆疊進行各種高溫退火。& 測量結果係概述於下面表I中。表I顯示三種不同WN膜之堆 豐薄膜電阻及相關參數對退火溫度及時間之依賴性：（1 )4 毫微米厚， 高N含量；（2)8毫微米厚 ’低Ν含量 ;及（3) 16 毫微米厚， 低N含量。 表I 低氮含量，16毫 微米 Rs，平均 1 σ % Rs，最小 Rs，最大 沉積時 9.87-10.50 2.05-2.32 9.66-10.29 10.60-11.20 950〇C，60 秒 3.78-3.83 1.77-2.40 3.66-3.70 3.94-4.01 1000〇C，60 秒 3.9 5.46 3.56 4.42 1000°C，120 秒 3.69 8.12 3.29 4.29 1025°C，30 秒 3.84 7.21 3.32 4.39 1050°C，30 秒 4.54 23.31 3.36 7.61 低氮含量，8毫微米 Rs，平均 1 σ % Rs，最小 Rs，最大 沉積時 11.39-11.45 2.09-2.12 11.13-11.22 12.16-12.22 950〇C，60 秒 4.84-4.89 1.73-3.19 4.66-4.72 5.01-5.17 1000〇C，60 秒 4.96 6.09 4.57 5.94 1000°C，120 秒 4.58 8.57 3.97 5.49 1025°C，30 秒 4.75 6.71 4.14 5.36 1050〇C，30 秒 5.78 26.14 4.24 10.11 高氮含量，4毫微米 Rs，平均 1 σ °/〇 Rs，最小 Rs，最大 沉積時 13.33-13.40 2.03-2.08 13.06-13.45 14.19-14.25 O:\88\88209.DOC -23 - 1254386 950〇C，60 秒 5.83-6.00 1000°C，60 秒 5.51 1000°C，120 秒 5.04 1025°C，30 秒 5.32 1050°C，30 秒 5.34 2.41-4.58 5.48-5.58 6.08-6.47 3.81 5.25 6.18 2.21 4.83 5.29 3.17 5.09 5.92 14.99 4.84 8.57 具低N含量WN膜之堆疊在i〇〇〇°c下退火60秒時顯示出 矽化信號，因為在此退火條件下Rsmax與標準偏差皆增加。 4毫微米厚、高N含量WN膜之堆疊在1025。(：，30秒退火時喪 失其熱安定性，然而在l〇〇〇°C，120秒無顯示何安定性喪失 的信號。所調查所有堆疊顯然地在95〇ac，6〇秒退火時皆安 定0 以SEM為基礎之安定性實驗的結果係概述於圖5及6中< 圖5顯示具有不同WN層但皆進行i〇0〇t，2〇秒退火之3個才 同堆疊的顯微相片。雖然具有4毫微米厚、高N含量貿1^膜< 堆豐（圖5a)及具有8毫微米厚、低N含量WN膜（圖5b)之堆^ 皆無顯不任何障蔽安定性喪失的信號，但丨6毫微米厚、低] 含量WN膜（圖5c)顯示清楚以空隙，這是局部障蔽安定性普 失及開始鎢矽化的標誌。圖6顯示具有不同^^^^層但皆進^ 1000°C ’ 60秒退火之3個相同堆疊的相#。雖然具有*毫德 米厚、高N含量貿1^膜（圖6a)之堆疊顯示極小障蔽安定性， 但具有8毫微米厚、低N含量膜（圖讣）及“毫微米厚、低》 含量麗膜（圖6c)之堆疊顯示清楚的㈣障：，這是局部障鞍 安定性喪失及開始鎢矽化的標誌。 基於所述熱安疋性實驗，中請者推論具有高N含量卵膜 之P早蔽的女疋ί±稍優於具有低N含量膜之堆疊。而且， 推論WN層厚度從8毫微米增加至16毫微米對障蔽安定性不
Ο \88\88209 DOC -24- 1254386 造成任何可測量改善。 2毫微米至約1 0毫微米 間。 因此，決定WN膜的較佳厚度係從約 而WNX之較佳組成係χ介於1與2之 =溫處理步驟也用作Μ其減獻件鱗低結構之電 二=，併入〗毫微米鈦界面金屬層I毫微米 層及心《料體金屬層之結構在沈科具有每平方約 Ω’高溫處理後每平方約4至約^之薄膜電阻。相同处 構在南温處理後具有約7〇Ω/平方微米之界面電阻。相比之。 I ’無鈦層之類似結構在高溫處理後具有約5,〇〇〇娜⑽^ 平方微米之界面電阻率。 •根據树明較佳具體實施例之結構的另一項優點是當暴 :在水蒸氣與氫之氧化氣體混合物中如，例如暴露在相對 莫耳比例分別為跳及90%之此混合物中高於約卯吖但低 於約1050。。之高溫度下一段短於18〇秒之時間時，此包含鈦 界面金屬之結構實質上是安定的。在這些條件下，含欽材 料如Ή、ΉΝ、Τθ1χ及類似物一般與快速破壞障蔽之氧化劑 反應。雖然本發明不受任何操作理論所限制，相信如上所j 时論含界面金屬之層的超薄性質提供此安定性。因此，沉 積各層後，若蝕刻或處理結構以形成特徵如拉長導體時， 將於特徵邊緣暴露出各層邊緣。含界面金屬層係藉除邊緣 外壓亡導體金屬及氮化物層保護之。因此，預期欽界面金 屬之氧化作用將由所露出的邊緣朝橫向進行。任何橫向氧 =速率在㈣界面金屬層（如2·5_25埃）實質上減低，產生障 敗之耐氧化性質。
O:\88\88209.DOC -25- 1254386 可利用上述特徵之許多變化體及組合而不脫離本發明。 例如，可使用異於鎢之金屬作為導體金屬及作為金屬氮化 物層之組成份。例如，可使用钥或絡。氣化物層可為界面 金屬層之氮化物如，例如界面金屬是鈦之氮化鈦層。在另 7替代例中，氮化物層可為一或多種異於界面金屬且異於 導體金屬層之金屬的氮化物如，例如與鈦界面層及嫣導體 金屬層一起使用之氮化钽矽的氮化物層。此外，雖然各層 係分別討論於上，但不必規定層間有明顯轉變。例如，氮 化層及導體金屬層可沉積作為氮含量漸低之較大層的一部 因此該層取接近界面金屬層之先沉積部分如上所討論 般具有相當高的氮含量以與氮化物層連接，反之最後沉積 的^分包含些微或不含氮。而且，可將上面所討論之傳導 結構用於任何單石微電子裝置中。 可使用上面所討論特徵之這些及其他變化體及組合而不 脫離本發明，先前較佳具體實施例之描述應採說明方式而 非限制本發明的方式。所附申請專利範圍另定義本發明特 定特徵。 心我不'明特 工業應用性 本毛明可應用在半導體裝置中所用傳導^Γ # # 爭胜〜丄 丨⑺1寻導結構的製造上， 寺疋3之，關於創造及製造電子元件 電路的；η 作中所用之積體 【圖式簡單說明】 圖1是根據本發明—個具體實 略側面圖。 q之積體電路的片段概
O:\88\88209DOC -26 - 1254386 圖2是尺寸放大之圖1所指區域的片段概略圖。 圖3是沿線3-3所取圖1之片段圖。 圖4疋根據本發明一個具體實施例所形成半導體結構的 eels光譜。 圖5是一組說明障蔽安定性測試結果之Sem影像。 圖6是另一組說明障蔽安定性測試結果之SEM影像。 【圖式代表符號說明】 10 傳導結構；傳導元件 12 積體電路；單一結構 14 場效應電晶體；FET 14a，14b，14c FET結構 16，18 摻n+矽區；摻雜區 19 摻p區；通道區；電晶體通道區 20 絕緣層；閘極絕緣體 22 FET 24 傳導元件 26 匯流排 30 聚矽層；含矽導電層 32 鎮層；界面金屬層；界面Ti金屬層 34 氮化鎢層；金屬氮化物層；傳導障蔽 36 導體金屬層 38 氮化矽界面區；絕緣層 40 超薄界面區 O:\88\88209 DOC -27-

Claims (1)

1254%谷2125738號專利申請案 ^^年气月曰修(奚)正本 中文申請專利範圍替換本(94年9月）{ / ————— 拾、申請專利範園： 1 · 一種形成傳導結構之方法，其包括： (a) 沉積一含界面金屬層於一含矽導電層上； (b) 沉積一含導電金屬氮化物層於該界面金屬上丨及 (0沉積一導體金屬層於該氮化物上。 2·如申請專利範圍第旧之方法，其中該含矽導電層包含聚 石夕。 其中該界面金屬層係直接 其中該界面金屬包含鈦。 其中沈積該含界面金屬層 3·如申請專利範圍第2項之方法 沈積在該聚;5夕上。 4·如申請專利範圍第1項之方法 5 ·如申睛專利範圍第4項之方法 之該步驟係藉直接沈積鈦於該切層上的方式完成。 6.如申請專利範圍第5項之方法，其中該沈積該含金屬氮代 物層之⑦步驟係藉直接沈積該氮化物於該鈦上的方式究 成，而沈積料體金屬之該㈣係藉直接沈積該導體金 屬於泫氮化物上的方式完成。 7·如申請專利範圍第6項 、之方法，其中該氮化物是純金屬氮 化物。 8. 9. 如申請專利範圍第6項之方法 鎢，而該導體金屬包含鎢。 如申睛專利範圍第6項之方法 屬氮化物。 ’其中該氮化物包含氮化 其中該氮化物是一含石夕金 ，另在該沈積步驟後包括 1〇·如申請專利範圍第1或8項之方法 O:\88\88209-940913.DOC I254386 退火該結構。 申請專利範圍第1G項之方法，其中該退火步驟包括另在 μ此積步驟後咼於80(Γ(：之溫度下處理該結構。 12·如申請專利範圍第5或9項 貝〈方法，其中沈積鈦之該步驟係 仃以便沈積該鈦至介於〇25與1〇毫微米間之厚度。 13·如申請專利範圍第12項之方法’其中沈積該氮化物之該步 驟係進行以便沈積該氮化物至至少4毫微米之厚度。 14·如申請專利範 3 法 又 _ 万沄其中沈積該氮化物之該步 _糸進行以便沈積1¾氮化物i至少8毫微米之厚度。 15· 一種積體電路中之傳導結構，盆係 又 再/、你猎由申铂專利範圍第1 〇 項之方法所形成的。 16. 一種積體電路中之傳導結構，1 再八係精由申味專利範圍第11 員之方法所形成的。 17. 一種積體電路中之傳導結構，盆係 再八你精由申Μ專利範圍第12 項之方法所形成的。 18. 一種積體電路中之傳導結構， /、1乐精由肀睛專利範圍第13 項之方法所形成的。 19·—種傳導結構，其包含： (a) ~含矽導電層； (b) —壓在該含矽層上之含界面金屬層·， (c) 一壓在該含界面金屬層之含導電：屬氮化物層；及 (句―壓在該氮化物層上之含導體金屬層。 :二請專利範圍第19項之結構，其中該含矽層包含聚矽。 〇~9409^ # #，J ^ ® f 20 ^ ^ ^ ^ t 1¾ ^ ^ ^ f Jl #. ^ I I!254386 聚矽組成的。 22·如申請專利範圍第19項之結構，其中該界面金屬係選自包 含Ti、Zr、Hf、Ta、La及其合金組成之群。 23·如申請專利範圍第21項之結構，其中該界面金屬包含鈦。 24.如申請專利範圍第23項之結構，其中該金屬氮化物包含氮 化鎢，而該導體金屬包含鎢。 25·如申請專利範圍第19或24項之結構，其中該含界面金屬層 係介於0·25至2·5毫微米厚。 26.如申請專利範圍第25項之結構，其中該含界面金屬層係介 於0.25至1毫微米厚。 27·如申請專利範圍第25項之結構，其中該氮化物層係介於4 毫微米至24毫微米厚。 28.如申請專利範圍第19項之結構，其中該導體金屬之熔點係 高於 1000°c。 29·如申請專利範圍第19項之結構，其中該導體金屬係選自包 含W、Mo、Co、Ta、Nb、Re、Ir、Ni及其組合和合金組 成之群。 3 0 ·如申明專利範圍第19項之結構，其中該氮化物包含純金屬 氮化物。 31·如申請專利範圍第19項之結構，其中該氮化物層包含一含 矽金屬氮化物。 32.如申請專利範圍第19項之結構，其中該含矽層包含一鄰接 該界面金屬層之區域，其中該界面金屬層相對於該含矽 層剩餘部分係富含碳的。 O:\88\88209-940913.DOC 〇 1254386 33·如申請專利範圍第32項之結構，其中該鄰接該富含碳 面金屬層的區域具有介於約5埃與約15埃間之厚声之界 34·如申請專利範圍第19項之結構，另在該含矽層下=勺人 氧化層。 匕含一 35.如申請專利範圍第19項之結構，其在該導體金屬層與該八 矽層間之界面電阻係為500 Ω/平方微米或更低。、以合 36·—種積體電路’其包含如中請專利範圍第19項之結構。 O:\88\88209-940913.DOC
TW092125738A 2002-09-18 2003-09-18 Nitride and polysilicon interface with titanium layer TWI254386B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US41171002P 2002-09-18 2002-09-18

Publications (2)

Publication Number Publication Date
TW200419680A TW200419680A (en) 2004-10-01
TWI254386B true TWI254386B (en) 2006-05-01

Family

ID=32030716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092125738A TWI254386B (en) 2002-09-18 2003-09-18 Nitride and polysilicon interface with titanium layer

Country Status (5)

Country Link
US (1) US20060001162A1 (zh)
AU (1) AU2003273328A1 (zh)
DE (1) DE10393309T5 (zh)
TW (1) TWI254386B (zh)
WO (1) WO2004027824A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053459B2 (en) * 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
US8110489B2 (en) * 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US20080268635A1 (en) * 2001-07-25 2008-10-30 Sang-Ho Yu Process for forming cobalt and cobalt silicide materials in copper contact applications
US20060151846A1 (en) * 2005-01-13 2006-07-13 International Business Machines Corporation Method of forming HfSiN metal for n-FET applications
US8021277B2 (en) 2005-02-02 2011-09-20 Mad Dogg Athletics, Inc. Programmed exercise bicycle with computer aided guidance
JP2008311457A (ja) * 2007-06-15 2008-12-25 Renesas Technology Corp 半導体装置の製造方法
US9401279B2 (en) 2013-06-14 2016-07-26 Sandisk Technologies Llc Transistor gate and process for making transistor gate
US10276562B2 (en) 2014-01-07 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple threshold voltage and method of fabricating the same
US11806577B1 (en) 2023-02-17 2023-11-07 Mad Dogg Athletics, Inc. Programmed exercise bicycle with computer aided guidance

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
US5846871A (en) * 1997-08-26 1998-12-08 Lucent Technologies Inc. Integrated circuit fabrication
US6271590B1 (en) * 1998-08-21 2001-08-07 Micron Technology, Inc. Graded layer for use in semiconductor circuits and method for making same
US6509254B1 (en) * 2000-01-20 2003-01-21 Matsushita Electric Industrial Co., Ltd. Method of forming electrode structure and method of fabricating semiconductor device
US6444516B1 (en) * 2000-07-07 2002-09-03 International Business Machines Corporation Semi-insulating diffusion barrier for low-resistivity gate conductors
US6774442B2 (en) * 2000-07-21 2004-08-10 Renesas Technology Corp. Semiconductor device and CMOS transistor
US6667344B2 (en) * 2001-04-17 2003-12-23 Dey, L.P. Bronchodilating compositions and methods
AU2004278013B2 (en) * 2003-10-01 2009-01-15 Momenta Pharmaceuticals, Inc. Polysaccharides for pulmonary delivery of active agents
US7886738B2 (en) * 2004-10-28 2011-02-15 Kelly Walker Apparatus for delivery of an aerosolized medication to an infant

Also Published As

Publication number Publication date
US20060001162A1 (en) 2006-01-05
TW200419680A (en) 2004-10-01
AU2003273328A8 (en) 2004-04-08
DE10393309T5 (de) 2005-12-29
WO2004027824A3 (en) 2004-06-03
WO2004027824A2 (en) 2004-04-01
AU2003273328A1 (en) 2004-04-08

Similar Documents

Publication Publication Date Title
KR100203536B1 (ko) 반도체장치
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US8089117B2 (en) Semiconductor structure
US6198144B1 (en) Passivation of sidewalls of a word line stack
CN107026195A (zh) 半导体装置与其形成方法
TWI512979B (zh) 含氧阻障層的金屬閘極堆疊的場效電晶體裝置
WO2003079444A1 (fr) Dispositif a semi-conducteurs et procede de fabrication
TW201117360A (en) Semiconductor devices on diffusion barrier coated substrates and methods of making the same
US20060001162A1 (en) Nitride and polysilicon interface with titanium layer
EP0077813B1 (en) Low resistivity composite metallization for semiconductor devices and method therefor
JP4191000B2 (ja) 半導体装置及びその製造方法
US8580686B1 (en) Silicidation and/or germanidation on SiGe or Ge by cosputtering Ni and Ge and using an intralayer for thermal stability
US9093425B1 (en) Self-aligned liner formed on metal semiconductor alloy contacts
KR100679224B1 (ko) 반도체 소자 및 그 제조방법
US6083817A (en) Cobalt silicidation using tungsten nitride capping layer
US8168522B2 (en) Method for fabricating semiconductor device
JP2001298193A (ja) 半導体装置およびその製造方法
Matsui et al. An oxidation barrier layer for metal–insulator–metal capacitors: ruthenium silicide
TW200845390A (en) Semiconductor structure including stepped source/drain region
US20230178553A1 (en) Stacked fets with non-shared work function metals
JP2018190876A (ja) Ｍｉｓ型半導体装置およびその製造方法
JP6941346B2 (ja) Ｍｉｓ型半導体装置およびその製造方法
Mollat et al. Stable titanium silicide formation on field oxide after BF 2 ion implantation
KR100593146B1 (ko) 반도체 소자의 게이트 형성 방법
JP2002237493A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees