DE10346230B4 - Speicherbauelement, Betriebsverfahren, Speichersystem und Speichersteuereinheit - Google Patents

Speicherbauelement, Betriebsverfahren, Speichersystem und Speichersteuereinheit Download PDF

Info

Publication number
DE10346230B4
DE10346230B4 DE10346230A DE10346230A DE10346230B4 DE 10346230 B4 DE10346230 B4 DE 10346230B4 DE 10346230 A DE10346230 A DE 10346230A DE 10346230 A DE10346230 A DE 10346230A DE 10346230 B4 DE10346230 B4 DE 10346230B4
Authority
DE
Germany
Prior art keywords
memory
bank
read
data
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10346230A
Other languages
English (en)
Other versions
DE10346230A1 (de
Inventor
Dong Yang Lee
Jae Hyeong Lee
Jung Bae Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10346230A1 publication Critical patent/DE10346230A1/de
Application granted granted Critical
Publication of DE10346230B4 publication Critical patent/DE10346230B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

Speicherbauelement mit
– mehreren Speicherbänken (170) mit einer Mehrzahl von matrix-förmig in Zeilen und Spalten angeordneten Speicherzellen und
– Mitteln zum Schreiben gleicher Daten parallel in mehrere der Speicherbänke,
gekennzeichnet durch
– ein Programmierregister (200) zum Speichern einer Simultanschreibinformation über die Anzahl an Speicherbänken, in welchen die gleichen Daten parallel gespeichert werden, in einem Schreibvorgang und
– eine Steuereinheit (310) zum sukzessiven Auswählen je einer der dem Schreibvorgang in Reaktion auf die Simultanschreibinformation unterworfenen Speicherbänke in einem Lesevorgang, um jeweils einen Teil von zu lesenden Speicherzellendaten der gleichen Daten aus der jeweils ausgewählten Speicherbank auszulesen.

Description

  • Die Erfindung bezieht sich auf ein Speicherbauelement mit mehreren Speicherbänken, die jeweils eine Mehrzahl von in einer Matrix aus Zeilen und Spalten angeordneten Speicherzellen umfassen, auf ein Speichersystem mit mehreren Speicherbauelementen, auf zugehörige Betriebsverfahren und auf eine zugehörige Speichersteuereinheit.
  • DRAM (dynamischer Speicher mit wahlfreiem Zugriff) ist ein Speichertyp, der ein digitales Signal über einen Bus in Abhängigkeit von der Anforderung einer Zentralprozessoreinheit (CPU) in einem System sendet oder empfängt. Vom Standpunkt der Signal- bzw. Bitübertragung fokussiert sich das Interesse beim DRAM auf die Optimierung der elektrischen Signalübertragung, wie Datenbreite oder Treiberstärke eines Datenausgabepuffers. Insbesondere besteht ein Bedarf nach schneller und hinsichtlich Signal-/Rausch(S/N)-Verhältnis präziser Signalübertragung abhängig von der Anforderung der CPU. Mit Anwendung von DRAMs für Netzwerksysteme ist jedoch eine schnelle und präzise Übertragung von Information von größerer Bedeutung geworden als eine schnelle und präzise Übertragung von Signalen. Vom Standpunkt der Informations übertragung besteht ein Bedarf an einer gleichmäßigen Datenübertragung zwischen dem DRAM und Übertragungsobjekten. Dementsprechend sind zahlreiche Versuche unternommen worden, um die Übertragungseffizienz ohne Leerlaufzeit auf einem Bus zu steigern.
  • 1 veranschaulicht im Blockschaltbild einen herkömmlichen DRAM 100 mit doppelter Datenrate (DDR). Wie daraus ersichtlich, überträgt der DDR-DRAM 100 Adresssignale ADD zu einer Bankauswahleinheit 120, einem Zeilenpuffer 130 und einem Spaltenpuffer 140 in Reaktion auf ein von einem Adressregister 110 zugeführtes Taktsignal CLK. Ein Ausgangssignal der Bankauswahleinheit 120 und ein Ausgangssignal des Zeilenpuffers 130 werden von einem Zeilendecoder 150 decodiert, und ein Ausgangssignal eines Spaltenpuffers wird durch einen Spaltendecoder 160 decodiert. In einem Speicherblock 170 mit mehreren Bänken werden Speicherzellen ausgewählt, die zu einer durch den Zeilendecoder 150 aktivierten Wortleitung und einer durch den Spaltendecoder 160 aktivierten Bitleitung gehören. In einem Schreibvorgang werden von einem Dateneingaberegister 230 zugeführte Daten DQi in ausgewählte Speicherzellen geschrieben. In einem Lesevorgang werden Daten der ausgewählten Speicherzellen als Ausgabedaten DQi über einen Abtastverstärker (S/A) 180 und einen Ausgabepuffer 220 abgegeben. Das abgegebene Datensignal DQi kann auf verschiedene Weise mit Latenzinformation und Bündellängeninformation mittels einer entsprechenden Steuereinheit 210 versehen werden. Die Latenzinformation und die Bündellängeninformation werden in einem Programmierregister 200 in Abhängigkeit vom zugeführten Taktsignal CLK und mehreren Steuersignalen CKE, /CS, /RAS, /CAS und /WE über ein Zeitsteuerungsregister 190 gespeichert.
  • Anhand von 2 wird nachfolgend auf die Betriebsweise dieses DDR-DRAMs 100 für den Beispielfall eingegangen, dass ein Zeilentaktzyklus tRC auf 10 Taktzyklen (10 × tCK), eine /RAS-zu-/CAS-Verzögerungszeit (tRCD) auf drei Taktzyklen (3 × tCK) und eine CAS-Latenz (CL) auf den Wert drei festgelegt sind.
  • Wie aus 2 zu erkennen, wird bei einem Takt 0 ein erster aktiver Zeilenbefehl A0 zugeführt. Nach Ablauf der Zeitdauer tRCD ab dem Takt 0 wird bei einem Takt 3 ein Lesebefehl R0 relativ zu einem ersten, bei niedrigem Pegel aktiven Zustand zugeführt. Nach einem zu „CL = 3” gehörigen Taktzyklus wird ein erster Datenwert Q0 als Datensignal DQi im Takt 6 abgegeben. Beim Takt 10, der erreicht wird, wenn seit dem Takt 0 die Zeit tRC verstrichen ist, wird ein zweiter aktiver Zeilenbefehl A1 zugeführt. Bei einem Takt 13, der erreicht wird, wenn seit dem Takt 10 die Zeit tRC verstrichen ist, wird ein Lesebefehl R1 relativ zu einem zweiten, auf niedrigem Pegel aktiven Zustand zugeführt. Nach dem zu „CL = 3” gehörigen Taktzyklus wird bei einem Takt 16 ein zweiter Datenwert Q1 abgegeben.
  • Wenn ein Netzwerksystem durch Verwenden eines solchen DDR-DRAMs mit dem Trend in Richtung hoher Geschwindigkeit einer Kommunikationseinrichtung realisiert wird, verkürzt sich die Datenzugriffszeit, was die Datenübertragungsdauer verringert. Somit kann ein Betrieb mit hoher Geschwindigkeit erzielt werden. Vom Standpunkt des Netzwerksystems wird erwartet, dass die über Busleitungen im System übertragenen Daten ohne Aufschub oder Leerlaufzeit übertragen werden, d. h. eine hohe Buseffizienz erhalten wird.
  • Angesichts der vorstehend erläuterten Betriebszeitsteuerung des DDR-DRAMs 100 von 1 beträgt die Buseffizienz zwischen dem ersten Datenwert Q0 und dem zweiten Datenwert Q1, die als Dateneingabe-Datenausgabesignal DQ1 geladen werden, lediglich etwa 20%, da der erste Datenwert Q0 nur während zwei von zehn Takten geladen wird. Da pro tRC-Zeit nur ein Zugriff möglich ist, begrenzt dies entsprechend die pro Zeiteinheit übertragbare Datenmenge, so dass dieser herkömmliche DDR-DRAM für Netzwerksysteme nicht gut geeignet ist.
  • Zum Testen von Speicherbauelementen mit mehreren Speicherbänken ist es bekannt, gleiche Testdaten in verschiedenen Speicherbänken zu speichern. Diesbezüglich wird in der Patentschrift US 6.049.502 ein Testverfahren vorgeschlagen, bei dem die gleichen Testdaten gleichzeitig in mehrere Speicherbänke geschrieben werden, indem je eine Zeile in jeder dieser Speicherbänke gleichzeitig zum Empfangen von Daten aktiv gehalten werden.
  • Es sind außerdem sogenannte Duplex-Speichersysteme bekannt, bei denen gleiche Daten zur Erhöhung der Zuverlässigkeit doppelt in zwei Speicherbauelementen gespeichert werden, wobei diese Daten gleichzeitig in die Speicherbauelemente geschrieben werden können, siehe beispielsweise die Patentschrift US 6.308.244 B1 . Zum Lesen von Daten wird dort alternativ zum herkömmlichen Duplex-Lesevorgang, bei dem Daten aus beiden Speicherbauelementen gelesen und auf Übereinstimmung verglichen werden, eine selektive Ansteuerbarkeit der beiden Speicherbauelemente vorgeschlagen, wodurch wahlweise Daten auch nur aus einem der beiden Speicherbauelemente ausgelesen werden können.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Speicherbauelements, eines Speichersystems und zugehöriger Betriebsverfahren sowie einer Speichersteuereinheit zugrunde, mit denen die oben genannten Schwierigkeiten herkömmlicher solcher Systeme und Verfahren wenigstens teilweise behoben werden und die sich insbesondere gut für ein Netzwerksystem eignen, das eine hohe Buseffizienz erfordert.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Speicherbauelementes mit den Merkmalen des Anspruchs 1, eines Speicherbauelement-Betriebsverfahrens mit den Merkmalen des Anspruchs 6, eines Speichersystems mit den Merkmalen des Anspruchs 10, einer Speichersteuereinheit mit den Merkmalen des Anspruchs 11 und eines Speichersystem-Betriebsverfahrens mit den Merkmalen des Anspruchs 12.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1 ein Blockschaltbild eines herkömmlichen DDR-DRAMs,
  • 2 ein Zeitablaufdiagramm für den DDR-DRAM von 1,
  • 3 ein Blockschaltbild eines erfindungsgemäßen Speicherbauelements,
  • 4 ein Blockdiagramm einer Steuerlogik im Speicherbauelement von 3,
  • 5 ein Zeitablaufdiagramm für das Speicherbauelement von 3,
  • 6 ein Blockdiagramm eines erfindungsgemäßen Speichersystems,
  • 7 ein Zeitsteuerungsdiagramm für das Speichersystem von 6 und
  • 8 ein Zeitsteuerungsdiagramm eines herkömmlichen Speichersystems zum Vergleich mit dem Zeitsteuerungsdiagramm von 7.
  • 3 zeigt ein erfindungsgemäßes Speicherbauelement 300 mit einem Adressenregister 110, einer Bankauswahleinheit 120, einem Zeilenpuffer 130, einem Spaltenpuffer 140, einem Zeilendecoder 150, einem Spaltendecoder 160, mehreren Speicherbänken 170, einem Abtastverstärker (S/A) 180, einem Dateneingaberegister 230, einem Zeitsteuerungsregister 190, einem Programmierregister 200, einer Latenz- und Bündellängensteuereinheit 210 und einem Ausgabepuffer 220, ähnlich dem Speicherbauelement 100 von 1. Darüber hinaus umfasst das Speicherbauelement 300 eine Steuereinheit 310 und einen Befehlsdecoder 320 im Unterschied zum Speicherbauelement 100 von 1. Das Programmierregister 200 speichert simultane Schreibinformation. Der Befehlsdecoder 320 erzeugt ein Schreibsignal WRITE und ein Lesesignal READ durch Kombination von Steuersignalen CLK, CKE, /CS, /RAS, /CAS und /WE, die dem Zeitsteuerungsregister 190 zugeführt werden.
  • 4 veranschaulicht genauer die Steuereinheit 310, die eine Bankzustandsspeichereinheit 410, eine Bankzustandsdetektionseinheit 420 und eine tRC-Informationseinheit 430 umfasst. Die Bankzustandsspei chereinheit 410 weist eine Mehrzahl von Registern auf, im gezeigten Beispiel vier Register 411, 412, 413 und 414, und speichert Informationen über eine momentan benutzte Bank in Reaktion auf ein Adresssignal ADD, das Lesesignal READ und das Programmierregister (MRS) 200. Nach Durchführen eines Schreibvorgangs in entsprechende Bänke abhängig von im Programmierregister (MRS) 200 gespeicherter simultaner Schreibinformation initialisiert die Bankzustandsspeichereinheit 410 diejenigen der Register 411 bis 414, die den Bänken in einem Zustand „0” entsprechen. Wenn z. B. das Adresssignal ADD in einem Lesevorgang eine erste Bank BANK0 auswählt, wird im ersten Register 411 der Bankzustandsspeicheeinheit 410 ein Zustand „1” gespeichert. Wenn das Adresssignal ADD eine dritte Bank BANK 2 im nächsten Lesevorgang auswählt, wird im dritten Register 413 der Bankzustandsspeichereinheit 410 ein Zustand „1” gespeichert.
  • Die Bankzustandsdetektionseinheit 420 überwacht die Werte der Register 411 bis 414 in der Bankzustandsspeichereinheit 410 und stellt fest, ob das zusammen mit einem momentanen Lesevorgang zugeführte Adresssignal ADD Bänke auswählt, die in einem vorhergehenden Lesebefehl benutzt wurden, z. B. die erste Bank BANK0 oder die dritte Bank BANK2. Wenn das momentan zugeführte Adresssignal ADD z. B. die im vorhergehenden Lesebefehl benutzte erste Bank BANK0 auswählt, erlaubt es die Bankzustandsdetektionseinheit 420 der Bankauswahleinheit 120 von 3, so zu arbeiten, dass die zweite Bank BANK1 oder die vierte Bank BANK3 ausgewählt wird, die im vorhergehenden Lesevorgang unbenutzt blieb. Wenn die zweite Bank BANK1 als eine momentan ausgewählte Bank festgelegt wird, ändert die Bankzustandsdetektionseinheit 420 einen Wert „0” des zweiten Registers 412 in der Bankzustandsspeichereinheit 410 in einen Wert „1”.
  • Die tRC-Informationseinheit 430 erzeugt ein Rücksetzsignal RESET immer dann, wenn ein Taktzyklus einer Zeilenzyklusdauer (tRC) verstri chen ist, wodurch die Register 411 bis 414 in der Bankzustandsspeichereinheit 410 auf den Wert „0” zurückgesetzt werden. Nach Durchführen eines Schreibvorgangs in entsprechende Bänke abhängig von der im Programmierregister 200 gespeicherten gleichzeitigen Schreibinformation setzt die tRC-Informationseinheit 430 die den Bänken zugeordneten Register 411 bis 414 auf den Wert „0” zurück.
  • 5 veranschaulicht eine Zeitsteuerung für Lesebetrieb des Speicherbauelements 300 von 3, wie in 2 für das Beispiel, dass die tRC-Zeit auf zehn Taktzyklen (10 × tCK), die tRCD-Zeit auf drei Taktzyklen (3 × tCK) und der CL-Wert auf drei festgelegt sind.
  • Wie aus 5 ersichtlich, wird zu einem Takt 0 während eines ersten Zeilenzyklus tRC ein erster, auf niedrigem Pegel aktiver Befehl A0 zugeführt. Nach Ablauf der Zeit tRCD wird beim Takt 3 ein erster Lesebefehl R0 relativ zu einem ersten, auf niedrigem Pegel aktiven Zustand zugeführt. Bei einem Takt 2 wird ein zweiter, auf niedrigem Pegel aktiver Befehl A1 zugeführt. Nach Ablauf der Zeitdauer tRCD relativ zu einem zweiten, auf niedrigem Pegel aktiven Zustand wird ein zweiter Lesebefehl R1 zugeführt. Nach Ablauf der Zeitdauer tRCD ab einem Takt 4, zu dem ein dritter, auf niedrigem Pegel aktiver Befehl A2 zugeführt wird, wird bei einem Takt 7 ein dritter Lesebefehl R2 relativ zu einem dritten, auf niedrigem Pegel aktiven Zustand zugeführt. Nach Ablauf der Zeitdauer tRCD ab einem Takt 6, zu dem ein vierter, auf niedrigem Pegel aktiver Befehl A3 zugeführt wird, wird bei einem Takt 9 ein vierter Lesebefehl R3 relativ zu einem vierten, auf niedrigem Pegel aktiven Zustand zugeführt.
  • Nach einem „CL = 3” entsprechenden Taktzyklus seit dem Takt 3, zu dem der erste Lesebefehl R0 zugeführt wird, wird ein erster Datenwert Q0 im Takt 6 der DQi-Leitung zugeführt. Nach Ablauf des „CL = 3” entsprechenden Taktzyklus seit dem Takt 5, zu dem der zweite Lesebefehl R1 zuge führt wurde, wird ein zweiter Datenwert Q1 bei einem Takt 8 abgegeben. Nach Ablauf des „CL = 3” entsprechenden Taktzyklus ab dem Takt 7, zu dem der dritte Lesebefehl R2 zugeführt wird, wird ein dritter Datenwert Q2 bei einem Takt 10 abgegeben. Nach Ablauf des „CL = 3” entsprechenden Taktzyklus ab dem Takt 9, zu dem der vierte Lesebefehl R3 zugeführt wird, wird ein vierter Datenwert Q3 bei einem Takt 12 abgegeben.
  • Der erste bis vierte Datenwert Q0 bis Q3 können mit verschiedenen Bits abhängig von der Eingabe/Ausgabe-Konfiguration des Speicherbauelements 300 abgegeben werden, z. B. ×4, ×8, ×16, ×32 etc. Sie können sequentiell mit einem Zeitintervall tRRD erzeugt werden, das der Verzögerung von zeilenaktivem zu zeilenaktivem Zustand entspricht. Die tRRD-Zeit ist eine Minimaldauer, die dazu dient, Fehler zu verhindern, welche ansonsten durch eine Versorgungspegelschwankung aufgrund des Betriebs eines Abtastverstärkers verursacht werden kann. Im Beispiel des Zeitablaufdiagramms von 5 beträgt die tRRD-Zeit etwa zwei Taktzyklen.
  • Ein zweiter Zeilenzyklus tRC ist weitestgehend identisch zum ersten Zeilenzyklus tRC ab dem Takt 10 und braucht daher hier nicht im Detail erläutert werden.
  • Als nächstes wird die Leitung für die Dateneingabe-/Datenausgabesignale DQi des Speicherbauelements 300 von 3 mit der oben beschriebenen Zeitsteuerung des Betriebs erläutert. Während acht von zehn Takten werden die ersten bis vierten Datenwerte Q0 bis Q3 geladen, d. h. die Buseffizienz beträgt 80% und ist damit deutlich höher als die herkömmliche Buseffizienz von 20%. Abhängig vom CL-Wert oder der Festlegung der tRCD-Zeit können Daten mit jedem Takt geladen werden, was eine Buseffizienz von bis zu annähernd 100% möglich macht.
  • Da die vier Bänke BANK0 bis BANK3 in einem Schreibvorgang gleichzeitig geschrieben werden, verringert sich eine nutzbare Speicherkapazität des Speicherbauelements 300 von 3 auf ein Viertel der ursprünglichen Kapazität. Ein Kommunikationsnetzwerk ist jedoch mit einer höheren Buseffizienzfunktion stark bevorzugt, so dass das Speicherbauelement 300 von 3 als Netzwerk-DRAM in einem Kommunikationsnetzwerk geeignet ist.
  • Nachfolgend wird auf ein erfindungsgemäßes Speichersystem 600 unter Bezugnahme auf 6 näher eingegangen. Wie daraus ersichtlich, umfasst dieses Speichersystem 600 eine Speichersteuereinheit 610, ein erstes Speicherbauelement 620 und ein zweites Speicherbauelement 630. Die Speichersteuereinheit 610 erzeugt ein erstes Chipauswahlsignal CS0 und ein zweites Chipauswahlsignal CS1, um das erste Speicherbauelement 620 bzw. das zweite Speicherbauelement 630 auszuwählen. Abhängig von einem von der Speichersteuereinheit 610 erzeugten Befehl CMD, z. B. READ oder WRITE, werden Betriebsarten für das erste und das zweite Speicherbauelement 620, 630 festgelegt.
  • Nachfolgend wird auf die Betriebszeitsteuerung für das Speichersystem 600 unter Bezugnahme auf 7 näher eingegangen. Wie aus 7 ersichtlich, aktiviert die Speichersteuereinheit 610 das erste und zweite Chipauswahlsignal CS0, CS1 zusammen mit dem Schreibbefehl WRITE, um das erste und zweite Speicherbauelement 620, 630 auszuwählen. Dadurch werden die gleichen Daten im Schreibvorgang gleichzeitig in das erste und zweite Speicherbauelement 620, 630 geschrieben. Danach aktiviert die Speichersteuereinheit 610 entgegengesetzt das erste und zweite Chipauswahlsignal CS0, CS1 relativ zum Lesebefehl READ. Dadurch werden Daten vom ersten und zweiten Speicherbauelement 620, 630 sukzessiv auf eine nicht gezeigte Datenbusleitung abgegeben.
  • Wenngleich im gezeigten Beispiel das Speichersystem zwei Speicherbauelemente aufweist, versteht es sich, dass die Erfindung in gleicher Weise auf Speichersysteme mit drei oder mehr Speicherbauelementen anwendbar ist. Eine zugehörige Speichersteuereinheit aktiviert jeweils zwei oder mehr Speicherbauelemente in einem Schreibvorgang, um gleichzeitig den Schreibvorgang für die entsprechenden Speicherbauelemente zu instruieren, und sie aktiviert gleichzeitig individuelle zugehörige Speicherbänke in einem Lesevorgang, um den Lesevorgang für die betreffenden Bänke zu instruieren.
  • Zu Vergleichszwecken ist zusätzlich zum Zeitablaufdiagramm von 7 ein Zeitablaufdiagramm eines herkömmlichen Speichersystems in 8 veranschaulicht. Wie aus 8 ersichtlich, werden in diesem Fall das erste und zweite Chipauswahlsignal CS0, CS1 entgegengesetzt relativ zu einem Schreibbefehl WRITE und einem Lesebefehl READ aktiviert. Immer wenn das erste Speicherbauelement 620 oder das zweite Speicherbauelement 630 durch das erste Chipauswahlsignal CS0 oder das zweite Chipauswahlsignal CS1 ausgewählt wird, wird ein Datenschreibvorgang oder Datenlesevorgang ausgeführt. Dementsprechend ergibt sich keine sukzessive Datenausgabe auf eine Datenbusleitung.
  • Im Ergebnis ist das Speichersystem 600 von 6 mit dem Betriebssteuerungsverhalten gemäß 7 auch für ein Netzwerksystem geeignet, das eine hohe Buseffizienz erfordert.
  • Erfindungsgemäß wird nach einem Schreibvorgang in vorgegebene Bänke eines Speicherbauelements ein Lesevorgang aus diesen Bänken so durchgeführt, dass Daten sukzessiv ausgegeben werden. Dadurch ist das Speicherbauelement für ein Netzwerksystem gut geeignet.

Claims (12)

  1. Speicherbauelement mit – mehreren Speicherbänken (170) mit einer Mehrzahl von matrix-förmig in Zeilen und Spalten angeordneten Speicherzellen und – Mitteln zum Schreiben gleicher Daten parallel in mehrere der Speicherbänke, gekennzeichnet durch – ein Programmierregister (200) zum Speichern einer Simultanschreibinformation über die Anzahl an Speicherbänken, in welchen die gleichen Daten parallel gespeichert werden, in einem Schreibvorgang und – eine Steuereinheit (310) zum sukzessiven Auswählen je einer der dem Schreibvorgang in Reaktion auf die Simultanschreibinformation unterworfenen Speicherbänke in einem Lesevorgang, um jeweils einen Teil von zu lesenden Speicherzellendaten der gleichen Daten aus der jeweils ausgewählten Speicherbank auszulesen.
  2. Speicherbauelement nach Anspruch 1, weiter dadurch gekennzeichnet, dass die Steuereinheit folgende Elemente umfasst: – eine Bankzustandsspeichereinheit (410) zum Speichern von Information über eine Speicherbank, die durch dem Speicherbauelement zugeführte Adresssignale ausgewählt wird, im Lesevorgang und – eine Bankzustandsdetektionseinheit (420) zur Detektion der Information der Bankzustandsspeichereinheit und zum Auswählen einer anderen Speicherbank anstelle der ausgewählten Speicherbank zur Durchführung eines weiteren Lesevorgangs.
  3. Speicherbauelement nach Anspruch 2, weiter dadurch gekennzeichnet, dass die Steuereinheit darauf ausgelegt ist, den Schreibvorgang für entsprechende Speicherbänke in Reaktion auf die gleichzeitige Schreibinformation durchzuführen und dann die Bankzustandsspeichereinheit zurückzusetzen.
  4. Speicherbauelement nach Anspruch 2 oder 3, weiter dadurch gekennzeichnet, dass die Steuereinheit eine tRC-Informationseinheit (430) aufweist, um die Bankzustandsspeichereinheit immer dann zurückzusetzen, wenn ein Taktzyklus einer vorgesehenen Zeilenzyklusdauer des Speicherbauelements abgelaufen ist.
  5. Speicherbauelement nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass das Programmierregister ein Modusregister im Speicherbauelement umfasst.
  6. Betriebsverfahren für ein Speicherbauelement, bei dem gleiche Daten in mehrere Speicherbänke geschrieben und Daten durch Auswählen aus diesen Speicherbänken gelesen werden, mit folgenden Schritten: – Speichern eines Simultanschreibsignals, das anzeigt, in wieviele Speicherbänke die gleichen Daten gespeichert werden, in einem Schreibvorgang, – Durchführen eines Schreibvorgangs gleicher Daten parallel in entsprechende Speicherbänke in Reaktion auf das Simultanschreibsignal, und – Lesen wenigstens eines Teils der gleichen gespeicherten Daten durch Auswählen einer ersten der dem Schreibvorgang gleicher Daten unterworfenen Speicherbänke und Lesen eines ersten Teils der zu lesenden Daten aus der ersten ausgewählten Speicherbank und Auswählen einer oder sukzessiv mehrerer weiterer der Speicherbänke anstelle der jeweils gerade gelesenen Speicherbank und Lesen eines jeweils weiteren Teils der zu lesenden Daten aus der jeweils nächsten ausgewählten Speicherbank, wobei eine Information über die jeweils ausgelesene Speicherbank in einer Bankzustandsspeichereinheit gespeichert wird.
  7. Betriebsverfahren nach Anspruch 6, weiter dadurch gekennzeichnet, dass die Bankzustandsspeichereinheit nach Durchführen des Schreibvorgangs in die betreffenden Speicherbänke in Reaktion auf das Simultanschreibsignal zurückgesetzt wird.
  8. Betriebsverfahren nach Anspruch 6 oder 7, weiter dadurch gekennzeichnet, dass die Bankzustandsspeichereinheit immer dann zurückgesetzt wird, wenn ein Taktzyklus einer vorgesehenen Zeilenzykluszeit des Speicherbauelements abgelaufen ist.
  9. Betriebsverfahren nach einem der Ansprüche 6 bis 8, weiter dadurch gekennzeichnet, dass das Speichern des Simultanschreibsignals ein Speichern desselben in einem Modusregister des Speicherbauelements umfasst.
  10. Speichersystem mit – wenigstens zwei Speicherbauelementen (620, 630), die jeweils durch wenigstens ein Chipauswahlsignal ausgewählt werden, um einen Schreibvorgang oder einen Lesevorgang auszuführen, und – einer Speichersteuereinheit (610), die gleichzeitig einen Schreibvorgang zum Schreiben gleicher Daten in zugehörige Speicherbauelemente instruiert, indem sie zwei oder mehr Chipauswahlsignale im Schreibvorgang aktiviert, dadurch gekennzeichnet, dass – die Speichersteuereinheit (610) individuell und sukzessiv Lesevorgänge der betreffenden Speicherbauelemente durch individuelles und sukzessives Aktivieren der zu den betreffenden Speicherbauelementen gehörigen Chipauswahlsignale zum Lesen sukzessiver Teile von zu lesenden Daten der mehrfach gespeicherten gleichen Daten instruiert.
  11. Speichersteuereinheit, gekennzeichnet durch – eine Bankzustandsspeichereinheit (410) zum Speichern von Information über eine Speicherbank eines Speicherbauelements, die von Adresssignalen ausgewählt wird, welche dem mehrere Speicherbänke enthaltenden Speicherbauelement zugeführt werden, und – eine Bankzustandsdetektionseinheit (420) zum Detektieren von Information der Bankzustandsspeichereinheit und zum sukzessiven Auswählen einer anderen, als nächstes auszulesenden Speicherbank anstelle einer momentan zum Auslesen ausgewählten Speicherbank bei Durchführen eines entsprechenden Lesevorgangs zum Lesen verschiedener Teile von in den Speicherbänken parallel gespeicherten gleichen Daten sowie zum Übertragen von Information über die als nächstes ausgelesene Bank zur Bankzustandsspeichereinheit.
  12. Verfahren zum Betrieb eines Speichersystems mit mehreren Speicherbauelementen, mit folgenden Schritten: – Aktivieren eines ersten und zweiten Chipauswahlsignals und eines Schreibbefehls zum Auswählen eines ersten und zweiten Speicherbauelements, – gleichzeitiges Schreiben gleicher Daten in das erste und zweite Speicherbauelement und – alternierendes Aktivieren des ersten und zweiten Chipauswahlsignals auf einen Lesebefehl hin und entsprechendes sukzessives, alternierendes Auslesen von Teilen der gleichen gespeicherten Daten aus dem ersten und zweiten Speicherbauelement auf eine Datenbusleitung.
DE10346230A 2002-10-01 2003-09-25 Speicherbauelement, Betriebsverfahren, Speichersystem und Speichersteuereinheit Expired - Fee Related DE10346230B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0059836A KR100444703B1 (ko) 2002-10-01 2002-10-01 네트워크 상 높은 버스 효율을 갖는 메모리 장치 및 그동작 방법, 그리고 이를 포함하는 메모리 시스템
KR2002-59836 2002-10-01

Publications (2)

Publication Number Publication Date
DE10346230A1 DE10346230A1 (de) 2004-04-22
DE10346230B4 true DE10346230B4 (de) 2009-11-19

Family

ID=32026116

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10346230A Expired - Fee Related DE10346230B4 (de) 2002-10-01 2003-09-25 Speicherbauelement, Betriebsverfahren, Speichersystem und Speichersteuereinheit

Country Status (4)

Country Link
US (1) US6965528B2 (de)
KR (1) KR100444703B1 (de)
CN (1) CN100422908C (de)
DE (1) DE10346230B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070171735A1 (en) * 2006-01-25 2007-07-26 Jong-Hoon Oh Latency circuit for semiconductor memories
KR101893176B1 (ko) * 2010-12-03 2018-08-29 삼성전자주식회사 멀티 칩 메모리 장치 및 그것의 구동 방법
US9779798B1 (en) * 2017-01-06 2017-10-03 Qualcomm Incorporated Systems, methods, and computer programs for providing row tamper protection in a multi-bank memory cell array
US11024361B2 (en) 2017-01-06 2021-06-01 Qualcomm Incorporated Coincident memory bank access via cross connected shared bank resources
US11669274B2 (en) * 2021-03-31 2023-06-06 Advanced Micro Devices, Inc. Write bank group mask during arbitration

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049502A (en) * 1997-12-29 2000-04-11 Micron Technology, Inc. Method for writing to multiple banks of a memory device
US6308244B1 (en) * 1993-02-26 2001-10-23 Mitsubishi Denki Kabushiki Kaisha Information processing apparatus with improved multiple memory access and control

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2629230B1 (fr) * 1988-03-22 1990-12-28 Texas Instruments France Dispositif de controle et d'acquisition de donnees a grande vitesse
CN1092813C (zh) * 1996-03-06 2002-10-16 松下电工株式会社 可编程序控制器
US6317639B1 (en) * 1999-06-08 2001-11-13 Magee Scientific Automatic wireless data reporting system and method
JP2001282704A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd データ処理装置及びデータ処理方法とデータ処理システム
US6898726B1 (en) * 2000-11-15 2005-05-24 Micron Technology, Inc. Memory system that sets a predetermined phase relationship between read and write clock signals at a bus midpoint for a plurality of spaced device locations

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6308244B1 (en) * 1993-02-26 2001-10-23 Mitsubishi Denki Kabushiki Kaisha Information processing apparatus with improved multiple memory access and control
US6049502A (en) * 1997-12-29 2000-04-11 Micron Technology, Inc. Method for writing to multiple banks of a memory device

Also Published As

Publication number Publication date
US6965528B2 (en) 2005-11-15
DE10346230A1 (de) 2004-04-22
KR20040029536A (ko) 2004-04-08
KR100444703B1 (ko) 2004-08-16
CN100422908C (zh) 2008-10-01
CN1523606A (zh) 2004-08-25
US20040062087A1 (en) 2004-04-01

Similar Documents

Publication Publication Date Title
DE3115541C2 (de)
DE4100670C2 (de) Halbleiterspeichervorrichtung mit eingebautem Cache-Speicher und Verfahren zum Betreiben einer solchen
DE19737838B4 (de) Halbleiterspeichereinrichtung
DE102007063812B3 (de) Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
EP0974977A2 (de) Integrierter Speicher
DE3928902A1 (de) Halbleiterspeicher und verfahren zum betreiben desselben
DE102009020758A1 (de) Halbleiterspeicherbauelement und zugehöriges Zugriffsverfahren
DE102006041946A1 (de) Adressenkonverter und Halbleiterspeicherbauelement
DE4129875A1 (de) Dynamische direktzugriffsspeichereinrichtung mit einem testmodusbetrieb und betriebsverfahren hierfuer
DE4003673A1 (de) Erweiterte schnellschreibschaltung fuer den dram-test
DE102005003863A1 (de) Speichervorrichtung mit Nicht-Variabler Schreiblatenz
DE4226825A1 (de) Halbleiterspeichervorrichtung mit einer blockauswahlfunktion mit geringem stromverbrauch
DE19756929A1 (de) Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter Größe
DE10227806B4 (de) Halbleiterspeichereinrichtung mit Hochgeschwindigkeitsbetrieb und Verfahren zum Verwenden und Entwerfen derselben
DE10346230B4 (de) Speicherbauelement, Betriebsverfahren, Speichersystem und Speichersteuereinheit
DE60116975T2 (de) Halbleiterspeicheranordnung und Datenverarbeitungseinheit
DE10258131A1 (de) Halbleiterspeicherbauelement und zugehöriges Schreib-/Leseverfahren
DE10255085B4 (de) Synchrones Halbleiterspeicherbauelement vom Mehrbanktyp
DE19921756A1 (de) Speichertestvorrichtung und Datenselektionsschaltkreis
DE10335012B4 (de) Halbleiterspeicherbauelement mit mehreren Speicherfeldern und zugehöriges Datenverarbeitungsverfahren
DE10231680B4 (de) Integrierter Speicher
DE10329370B3 (de) Schaltung und Verfahren zum Auffrischen von Speicherzellen eines dynamischen Speichers
DE102004060644A1 (de) Direktzugriffsspeicher unter Verwendung von Vorladezeitgebern in einem Testmodus
DE10326088B4 (de) Autoeinstellung einer Selbstauffrischfrequenz
DE19933539B4 (de) Integrierter Speicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150401